

FAECO: 面向预布局逻辑重综合的失效驱动 候选生成引擎

(Failure-Aware Candidate Generation Engine for Pre-Layout Logic Resynthesis)

佟亚龙

摘要—针对数字后端严重路径违例，传统缓冲器插入 (B) 与门尺寸调整 (G) 优化能力有限，其根源在于等价性验证与物理时序优化在候选构造阶段相互割裂，易诱发“等价性验证失败”与“时序收益不足”的恶性互斥。本文提出 **FAECO**——一种面向预布局逻辑重综合的失效驱动候选生成引擎。核心创新有二：一是将等价性偏好编码进割图权重，以 F1–F6 失败类型自适应收缩搜索方向；二是将估计线载嵌入内环接受准则，以理想线网改善阈值与简化寄生参数交换格式 (SPEF) 复测双门控筛选物理稳健候选。在 ISCAS89 (8/8)、ITC-99 (18/19) 与 PicoRV32 (2/3) 三类基准上，FAECO 均取得严格时序改善；OpenROAD + SKY130 HD 真实版图验证中，5 个电路在布线后仍保持改善，其中 s382 的最差负裕量 (WNS) 由 -1.16 ns 改善至 -1.02 ns。收敛配置下混合修复平均改善 1.07 ns (定义为各电路提升幅度的均值；中位数 1.13 ns)，为纯门尺寸调整方法的 6.7 倍。

Index Terms—时序 ECO, 重综合, 双目标割, 失效驱动反馈, 简化 SPEF 门控, 形式等价, 预布局逻辑重综合, SKY130, 开源 EDA

I. 引言

A. 背景与问题

工程变更命令 (ECO) 是数字后端物理实现的关键环节。当时序未能在 RTL/综合阶段收敛时，需在已布线网表上执行 ECO 局部修改。传统 ECO 主要依赖缓冲器插入 (B) 与门尺寸调整 (G)，通过调整单元延迟修复最差负裕量 (WNS) 与总负裕量 (TNS)。在严重路径违例下，B/G 优化能力不足，其结构重映射与缓冲器插入变体同样受候选空间限制 [1], [4], [5], [13]。

工业实践中，补丁替换 (将违例锥整体替换为时序友好补丁) 比 B/G 更稳定，但其依赖不可复现的工业数据。由于逻辑补丁构造与物理优化串行独立，补丁替换常陷入等价性验证失败与时序收益不足的互斥，收敛缓慢甚至失败。本文基于该范式重新实现，在公开基准上建立了可复现的端到端工具链。

B. 贡献

本文提出 FAECO (Failure-Aware Candidate Generation Engine for Pre-Layout Logic Resynthesis)，将补丁替换流程分解为三阶段流水线，核心是在候选构造阶段同时编码等价性与时序目标，使验证阶段不再被动丢弃候选。主要贡献如下：

- 1) **失效驱动的双目标割与闭环细化机制**：将等价性偏好编码为割图权重，从构造上缓解“等价性验证失败”与“时序收益不足”的互斥；F1–F6 失败类型驱动搜索方向自适应收缩，并以简化 SPEF 门控筛选物理稳健候选。
- 2) **跨基准泛化**：在 ISCAS89、ITC-99 与 PicoRV32 异构族三类基准上验证了失效驱动候选生成流程的可迁移性。
- 3) **质量-效率权衡与物理收敛验证**：真实版图验证 (OpenROAD + SKY130 HD) 中 5/8 电路布线后保持改善。

II. 相关工作

ECO 修复主要分为三类技术路径：基于备用单元的结构重映射、基于逻辑补丁构造的功能修复，以及基于缓冲器插入与门尺寸调整的物理优化。

结构重映射通过 B&G 与技术重映射的两阶段流程修复时序，将布线代价纳入备用单元分配 [1], [2]，或以符号采样搜索修正点 [3]，其候选生成是“先割后验”，等价性验证失败只能事后丢弃。例如 [1] 的备用单元分配需预知布线后负载，在预布局阶段无法准确估计，导致等价候选在物理上常被拒绝；[3] 的符号采样虽扩大了搜索范围，但未将等价性成功率作为构造阶段的优化目标。

逻辑补丁构造以 FRAIG 表示与 SAT 证明为基础，通过切割违例锥并构造等价补丁修复功能错误 [6], [8]。后续工作引入资源感知 [8] 与统一功能/时序目标 [7], [9]，但仍采用“先构造、后验证”的串行模式，补丁等价性由 SAT 扫荡或 CEC 复核保证 [11], [12]；当等价性验证失败时，系统只能扩大搜索窗口或增加补丁规模重新枚举 [10]，其计算开销随锥规模指数增长，在数十万门级设计上难以收敛。

B/G 物理优化从最优缓冲插入算法 [13] 到学习驱动的大规模尺寸调整与缓冲树生成 [14], [15], [16], [17]，提供门级微调但不改变结构。这类方法在路径级小幅度违例下有效，但当违例源于逻辑级数过多或关键路径结构不合理时，单纯放大驱动或插入缓冲器只能缓解负载效应、无法压缩逻辑深度，优化存在明显天花板 [14], [15]；近年学习驱动的方法 [16], [17] 虽提升了尺寸/缓冲优化的效率，仍未脱离“不改逻辑级结构”的前提。

值得注意的是，上述方法大多依赖商用 EDA 引擎（如 Cadence Conformal ECO、Synopsys Formality ECO）或内部工业流程，公开基准与工艺库上的可复现实现极少；现有开源流程（Yosys + OpenSTA + OpenROAD）虽提供综合、静态时序分析与布局布线能力，但缺少将逻辑重综合与失效反馈集成的 ECO 修复引擎。据我们所知，FAECO 是在 OSS-CAD + SKY130 HD 公开工艺上实现端到端失效驱动 ECO 闭环的首次工作。

在应用阶段上，结构重映射与 B/G 物理优化主要面向后布局/后布线阶段的物理微调，逻辑补丁构造多在综合后、布局前做功能修复；已有工作要么在逻辑级做功能等价（不感知时序），要么在物理级做时序微调（不改逻辑），而 FAECO 面向的预布局逻辑重综合介于两者之间，在候选构造阶段同时处理逻辑等价与物理预估。FAECO 的出发点是在同一失效驱动闭环中同时处理逻辑等价与时序筛选，并与上述三类方法的不同可概括为三点：（1）等价性处理上，已有工作事后验

表 I
FAECO 与已有工作的关键差异

维度	已有工作	FAECO
等价性处理	事后验证（CEC 复核失败则丢弃候选）	前置为割图权重偏好，降低等价性验证失败率（CEC 最终保证）
失败响应	增加搜索宽度（枚举更多补丁/更大尺寸）	失败类型自适应收缩搜索方向（F4→ 关键覆盖奖励上调）
物理衔接	逻辑修复与物理优化串行独立	简化 SPEF 门控嵌入内环接受准则，F6 反馈闭环
候选空间	单一策略（B 或 G 或 R）或串行组合	R/G/B/JOINT 混合候选同轮竞争，按实测接受

证，本文前置为割图权重偏好；（2）失败响应上，已有工作增加搜索宽度，本文按失败类型自适应收缩搜索方向；（3）物理衔接上，已有工作逻辑修复与物理优化串行独立，本文将估计线载嵌入内环接受准则并形成 F6 反馈闭环。综上，三类已有方法在等价性处理、失败响应和物理衔接三个维度上均与 FAECO 存在本质差异，汇总如表 I。

III. 方法

A. 问题形式化

FAECO 解决的 ECO 修复问题可形式化如下：给定映射网表 G' 、目标周期 T 与工艺库 $\mathcal{L}$ ，寻找一系列局部补丁 $p_1, \dots, p_k$ ，使修复后网表 G^* 的 WNS 严格改善且全网表功能与 G' 等价。候选 p 由一个或多个门及其边界端口构成（记作 patch），其割集构造见 §III-C；符号见表 II。

1) 符号：

B. 方法总览

FAECO 首先对原始网表执行逻辑重综合（以下简称重综合）与技术映射，再构建割图并生成候选，最后完成验证与时序分析，形成如图 1 所示的三阶段流水线：

- 重综合 (Resynthesis):** 对原始网表 G (Verilog) 经 Yosys 两步综合流程产生映射网表 G' (SKY130 HD Liberty 单元)，并产生参考 BLIF (reference BLIF) G_n 。
- 双目标割与候选生成 (Joint Bi-Objective Cut):** 以扇入锥 $C(G, t)$ 为基础构建 s-t 分裂图。等价性偏好编码进割图权重：构建割图时由 Liberty 布尔

表 II
符号表

符号	类型	定义
$G = (V, E)$	有向图	门级网图，顶点为门/端口，边为信号线
$C(G, t) \subseteq V$	子图	目标输出 t 的扇入锥
$K(G, t) = (S, T, E_{\text{split}}, E_{\text{dep}})$	切图	把锥内每个门拆成输入/输出的分裂图
$\text{cost}(v) \in \mathbb{R}_{\geq 0}$	权重	每个门的节点代价
$s(v)$	正整数	门 v 的扇入锥规模 (cone size, 即锥内门数)
$S = \sum_u s(u)^2$	正整数	锥内各门扇入锥规模的平方和
n	正整数	锥内门数
D_{max}	正整数	锥内最大逻辑深度
$\text{Cut}(S, T)$	边集	把 S 与 T 分开的割边
$\text{patch} = (\text{gates}, \text{boundary}, \text{size})$	补丁表示	选中的门、边界端口、尺寸
$\text{score}(\text{patch}) \in \mathbb{R}$	评分	时序增益 + 尺寸 + 边界 + 验证 + 等价惩罚
F1-F6	失败枚举	等价性验证失败 / 边界失败 / 尺寸过大 / 时序收益不足 / 验证超时 / SPEF 复测失败

F1-F6 的具体定义见表 III; 评分仅用于初筛, 候选最终由 OpenSTA 实测接受, F1-F6 反馈作用于下一轮的割权重更新。

函数匹配计算每个门的 R 候选集, 无等价替换候选的门其关键路径奖励置零、强制绑定 G/B 策略权重 (该匹配只保证局部函数等价, 全局等价仍由阶段 (c) 的 ABC cec 最终保证, 故为权重偏好而非硬性保证)。首轮同时生成两类候选: 加权全局最小割 (Edmonds-Karp 算法与残差可达集) 与关键路径覆盖割 (违例锥与真实关键路径门集合的交集)。候选按评分函数排序后进入实测; 候选出现 F1-F6 失败 (失败类型与反馈动作见表 III) 时, 按失败类型自适应调整割权重并重新搜索。

(c) 简化 SPEF 门控验证 (Verify & STA): 候选级等价在生成期由结构签名保证 (R 候选来自 Liberty 布尔函数匹配, G/B 按构造保持逻辑功能), 接受修复后以 ABC cec 对全网表做一次性形式回验; 对映射 Verilog 执行 OpenSTA 的理想线网 (ideal-net) 静态时序分析 (STA) 模式, 理想线网下改善超过阈值的候选才生成简化 SPEF 复测, 复测仍严格改善才接受, 否则归类为 F6 失败并反馈。

算法 1 与三阶段流水线的对应关系为: 第 2-3 行对应阶段 (a) 的锥抽取与深度分治, 第 4 行对应阶段 (b) 的割图构建与候选生成, 第 5-12 行对应阶段 (c) 的实




图 1. FAECO 三阶段流水线: 重综合 → 切割与细化 → 验证与时序分析。

Algorithm 1 FAECO 失效驱动修复主循环 (refinement_loop)

Require: 映射网表 G' 、周期 T 、库 $\mathcal{L}$ 、权重初值 $\lambda^{(0)}$

Ensure: 修复后网表 G^* 、接受候选集合 $\mathcal{A}$

```

1:  $G \leftarrow G'$ ;  $\mathcal{A} \leftarrow \emptyset$ ;  $r \leftarrow 0$ 
2: repeat
3:    $r \leftarrow r + 1$ ;  $\text{cone} \leftarrow \text{EXTRACTCONE}(G, \text{最差违例端点})$ 
4:   if  $|\text{cone}| > \theta$  then  $\text{cone} \leftarrow \text{SPLITCONEBYDEPTH}(\text{cone})$ 
5:    $\mathcal{K} \leftarrow \text{BUILDCUTGRAPH}(\text{cone}, \lambda^{(r)})$ ;  $C_0 \leftarrow \text{CRITICALPATHCOVERCUT}(\text{cone})$ 
6:    $\mathcal{P} \leftarrow \{R/G/B \text{ 单门候选}\} \cup \text{JOINTSLIDINGWINDOW}(C_0, \text{depth} \leq 3)$ 
7:   for 每个候选  $p$  按  $\text{SCORE}(p)$  降序 (前  $w$  个) do
8:      $\Delta \leftarrow \text{OPENSTA}(G \text{ 加 } p) - \text{OPENSTA}(G)$ ;  $\Delta_{\text{TNS}} \leftarrow \text{对应 TNS 差}$ 
9:     if ( $\Delta > 0$  或  $\Delta = 0$  且  $\Delta_{\text{TNS}} > 0$ ) 且  $\text{VERIFYEQUIVALENCE}(p)$  通过 then
10:       $G \leftarrow G \text{ 加 } p$ ;  $\mathcal{A} \leftarrow \mathcal{A} \cup \{p\}$ ; break
11:   else
12:     按失败类型  $f \in \{F1..F6\}$  记录;  $\lambda^{(r+1)} \leftarrow \text{REFINEWEIGHTS}(\lambda^{(r)}, f)$ 
13:   end if
14: end for
15: until 无严格改善候选或  $r = r_{\text{max}}$ 
16: return  $G, \mathcal{A}$ 

```

测验证、失败分类与权重更新; 外环 (补丁粒度) 为割 → 补丁 → 验证 → 失败分类 → 权重更新 → 重切, 内环 (单元粒度) 对关键路径实例逐候选实测、只接受严

格改善 WNS 的改动，二者在第 5–11 行交汇。轮内决策机制从历史实测轮次归纳单元类型到策略优先级表，候选生成前按预测排序；`exploration_order` 保证每轮至少一个 G/R 候选参与竞争，防止提前收敛。其中第 4 行的 `CriticalPathCoverCut`（关键路径覆盖割）直接抽取 OpenSTA 报告的关键路径门集合作为割集候选，与加权全局最小割并行生成、同轮进入实测竞争。第 7 行的 `VERIFYEQUIVALENCE` 为生成期的结构签名等价预筛（R 候选经 Liberty 布尔函数匹配、G/B 按构造保持逻辑功能），非 ABC cec 的全网表形式验证；后者仅在接受修复后对全网表执行一次，因此 CEC 开销不随候选数增长。接受条件包含 WNS 持平但 TNS 改善的情形，与 §IV-A 的收敛配置一致。算法必然在有限轮内终止：每轮仅接受严格 WNS 改善的候选（WNS 单调不减且以 0 为上界），且候选空间有限；收敛配置即运行至无严格改善候选为止，20 轮是该语义下的观测上限。

C. 核心机制

1) 双目标割与节点代价：在扇入锥 $C(G, t)$ 上构建 s-t 分裂图 $K(G, t)$ （定义见表 II）：每个门 v 拆成 `gate:in` → `gate:out` 容量边，扇入依赖用 ∞ 容量边，并设 $\text{cost}(v)$ 为与关键路径、层级、尺寸联动的节点权重。全局最小割由 Edmonds-Karp 算法与残差可达集求出：反复沿最短路增广残差网络，直至无 S - T 路径，再取源侧残差可达集与不可达集之间的割边，割边源端即候选门。复杂度为 $O(VE^2)$ ，分裂图顶点数 $V = 2n + 2$ （ n 为锥内门数）、边数 $E = O(n + f)$ （ f 为扇入依赖边），b18/b19 上单次割在数秒内完成。

传统流程先按权重割、再在复核阶段注入等价检查，导致等价性验证失败（F1）与时序收益不足（F4）互斥。FAECO 将等价性约束直接编码进割图：构建 $K(G, t)$ 时先由 Liberty 布尔函数计算每个门的 R 候选集 $\mathcal{R}(v)$ ，若 $\mathcal{R}(v) = \emptyset$ （无等价替换候选），则 $\text{critical_reward}(v) \leftarrow 0$ 并将该门绑定到 G/B 策略权重——割集方案优先避开不可替换的门，从而降低（而非消除）F1 发生率；反之 $\mathcal{R}(v) \neq \emptyset$ 的门保留关键奖励折扣，并以与 R 候选丰富度、扇出数成正比的等价稳定惩罚刻画替换质量——R 候选越丰富、扇出越小，割集方案越倾向选中该门；G/B 作为候选类型在同一割集方案内存存竞争，最终取舍由内环逐候选 OpenSTA 实测决定。由于该匹配仅基于库函数局部等价，签名等价候选仍可能在全网表

CEC 下失败，故全局等价性保证最终仍由 ABC cec 提供。

例如 b06 的关键路径复合门均无 R 候选，`critical_reward` 置零后割集方案只能生成 G/JOINT 候选（实验验证见 §IV-C1）。

候选排序中的 $\Delta\text{timing}(p)$ 定义为候选 p 应用前后的 OpenSTA 实测 WNS 差（理想线网模式，同一 SDC 与时钟约束）：

$$\Delta\text{timing}(p) = \text{WNS}_{\text{after}}(p) - \text{WNS}_{\text{before}}. \quad (1)$$

生成阶段以逻辑级缩减与库延迟差作代理估计，实测阶段以真实值排序。节点代价 $\text{cost}(v)$ 是一组启发式代价，其与 WNS 的关联通过关键路径覆盖奖励建立：设 $\text{depth}(v)$ 为 v 在锥内的逻辑深度、 $\mathbb{K}_{\text{cp}}(v)$ 为 v 是否位于 OpenSTA 报告的关键路径上，则

$$\text{cost}(v) = \frac{1 + \lambda_b / (1 + \text{depth}(v)) + \lambda_s s(v)^2 / S + 0.01 \lambda_v s(v)}{1 + \lambda_c \mathbb{K}_{\text{cp}}(v) \text{depth}(v) / D_{\max}}, \quad (2)$$

其中 $\lambda_b / \lambda_s / \lambda_v / \lambda_c$ 为边界/尺寸/验证/关键覆盖权重； $s(v)$ 为门 v 的扇入锥规模（以锥内门数计）， $S = \sum_u s(u)^2$ 为锥内各门扇入锥规模的平方和， $D_{\max}$ 为锥内最大逻辑深度（各权重默认 1.0，定义见表 II）。由于 $s(v)$ 逐门不同， $s(v)^2 / S$ 对门 v 的扇入锥规模施加归一化惩罚，引导割集方案避开锥规模过大的门； $0.01 \lambda_v s(v)$ 使验证代价惩罚随门扇入锥规模增长，与 F5 验证超时反馈（提高 λ_v ）共同引导割集方案避开验证代价高的门；关键路径覆盖奖励使关键路径上的门获得更低代价，从而将割集方案引向真实违例区域。该式是割集方案与 WNS 提升之间的启发式桥梁而非精确代理，§IV-E 给出 s382 上的敏感性实测作为代表性验证。

候选排序使用与割图节点代价作用层次不同的独立评分函数（权重记为 α_* ）：

$$\begin{aligned} \text{score}(p) = & \alpha_t \Delta\text{timing}(p) - \alpha_s |p| \\ & - \alpha_b |\text{boundary_in}(p)| - \alpha_b |\text{boundary_out}(p)| \\ & - \alpha_v c_{\text{verify}}(p) + \alpha_e \mathbb{K}[\text{equiv}(p)] \\ & - \alpha_{\text{pen}} (1 - \mathbb{K}[\text{equiv}(p)]), \end{aligned} \quad (3)$$

其中 α_t 、 α_s 、 α_b 、 α_v 、 α_e 、 α_{pen} 为评分权重（默认 1.0， $\alpha_{\text{pen}} = 10.0$ ），与式（2）中决定割集方案形态的割图权重 λ_b 、 λ_s 、 λ_v 、 λ_c 作用层次不同： λ_* 决定“割哪里”， α_* 只决定已生成候选的排序。 $\Delta\text{timing}(p)$ 即式（1）的实测 WNS 差（生成期以逻辑级缩减与库延迟差作代理）， $|p|$ 为补丁规模， $c_{\text{verify}}(p)$ 为估计验证代价； $\mathbb{K}[\text{equiv}(p)]$ 为生成期的结构签名等价预筛结果（比较库单元函数签

表 III
F1-F6 失败类型与反馈动作

失败类型	检测条件	反馈动作
F1 等价性验证失败	ABC cec 非 pass	提高验证代价权重, 强制重验候选签名等价
F2 边界失败	boundary_closed = False	收紧锥边界; 保留已映射门
F3 尺寸过大	size > threshold	提升高扇出门代价, 强制更小割
F4 时序收益不足	$\Delta WNS < \text{threshold}$	上调关键覆盖奖励, 使下一轮割集方案集中于真实关键路径门
F5 验证超时	timeout > threshold	按超时轮次提高验证代价权重并缩小候选规模
F6 SPEF 复测失败	理想线网下改善 > 阈值但 SPEF 下不改善	标记高线载路径; boundary_penalty +1, 排除高扇出门

名, 与 ABC cec 的全网表形式验证不同层), = 1 表示通过预筛。评分只用于候选排序, 最终接受与否一律由 OpenSTA 实测与 ABC cec 决定。

2) 失效驱动细化: F1-F6 失败分类驱动细化, 表 III 给出失败类型、检测条件与反馈动作。多轮细化由 refinement_loop.simulate_refinement_loop 驱动: 割 $\rightarrow$ 失败分类 (F1-F6) $\rightarrow$ 权重更新 $\rightarrow$ 重割, 直到成功或达到最大迭代数; 关闭反馈 (权重固定) 时作为消融对照。反馈动作不是简单重试: 以 F1 为例, 提高验证代价权重使签名等价但 CEC 失败的候选类型在下一轮排序中贬值 (评分函数中的验证代价项), 并同时缩小候选规模 (reduce_max_cone_gates), 将搜索导向验证代价低、更可能通过形式验证的候选类型; F4 则上调关键覆盖奖励, 使下一轮割集方案更集中于真实关键路径门。权重更新规则 (refine_weights) 为每次失败对对应权重加 1.0 (默认初值均为 1.0, 无显式上限): F1/F2/F6 使边界惩罚 $\lambda_b \leftarrow \lambda_b + 1.0$, F3 使尺寸惩罚 $\lambda_s \leftarrow \lambda_s + 1.0$, F4 使关键覆盖奖励 $\lambda_c \leftarrow \lambda_c + 1.0$, F5 使验证代价惩罚 $\lambda_v \leftarrow \lambda_v + 1.0$ 并将 max_cone_gates 减半 (下限 1), 效果示例见 §IV-E。

3) 形式等价与 SPEF 门控: 候选级等价在生成期由结构签名保证 (R 候选来自 Liberty 布尔函数匹配, G/B 按构造保持逻辑功能); 时序指标由 OpenSTA 3.1.0 在理想线网模式下实测得到。全局等价回验采用 ABC cec (Yosys miter -equiv + sat -prove-asserts), 仅在接受修复后对全网表做一次性确认, 其调用次数不随候选数增长, 因此多轮迭代中 CEC 耗时不构成瓶颈 (逐候选主导开销为 OpenSTA 实测 0.3-4s)。候选只有理想线网下改善超过阈值才生成简化 SPEF 复测, 复

测仍严格改善才接受, 否则归类为 F6 失败并反馈 (将该路径标记为高线载路径、提高边界惩罚、下一轮排除高扇出门)。该门控以一次低成本 SPEF 复测为代价过滤物理无效候选、避免其进入后续真实版图流程, 并将 SPEF 从外环的被动事后评估变为内环的迭代反馈信号。

D. 工程实现要点

为生成映射网表, FAECO 采用 Yosys 的 synth-noabc 与 abc -liberty 两步综合流程; 工艺库为固定提交哈希的 SKY130 HD Liberty (12,800,135 bytes, SHA256 已固定), 输入 Verilog 的 SHA256 哈希值在映射后保持不变。

扇入锥 $C(G, t) = (V_C, E_C)$ 由反向 BFS 抽取: 初始 $V_C \leftarrow \{t\}$, 反复将边界顶点的前驱并入 V_C 直到收敛; 当前实现覆盖组合锥, 寄存器间 (reg-to-reg) 锥的启用方式与组合锥一致, 已在 ISCAS89 实验 (§IV-B) 中使用。对 b18/b19 等数十万门设计, split_cone_by_depth 将违例锥按逻辑深度切分为若干受 max_subcone 限制的子锥, 对每个子锥独立抽取 _subcone_from_gates (沿子锥边界重建输入/输出端口), 再沿关键路径顺序生成子锥候选——既避免大锥内存/求解超限, 也将候选集中关键路径上, 支撑大规模电路的可扩展修复。

IV. 实验


A. 实验设置

工具链与环境: 实验采用 OSS-CAD Suite nightly (Yosys 0.67+146, 64 位)、OpenSTA 3.1.0、Z3 5.0.0、NetworkX 3.6.1 与 Python 3.11.9, 在 WSL2 Ubuntu (AMD Ryzen 7 7435H, 8 核 16 线程, 32GB RAM) 上运行; 流程确定性固定, 关键电路已独立复测一致。

数据集: 主实验采用 8 个 ISCAS89 顺序电路 (s27/s382/s420/s641/s713/s820/s832/s953), SKY130 HD 标准单元库 (固定 ORFS 提交哈希, tt_025C_1v80) 下 Yosys 映射后由 OpenSTA 以周期 0.5 ns 制造违例。ITC-99 与 PicoRV32 泛化实验分别见 §IV-C1 与 §IV-C 的 PicoRV32 部分。所有含时序路径的电路均采用统一流程: Yosys 映射至 SKY130 HD $\rightarrow$ OpenSTA 基线 $\rightarrow$ 外环反馈 + 轮内决策机制 + 真实 OpenSTA 逐候选实测; 接受规则与效率/收敛两种配置见下。

参数与可重复性: 效率优先配置 (主实验默认) 为搜索宽度 $w = 1$ 、至多 10 轮、决策层排序 + 首个严格

图 2. ISCAS89 顺序电路混合修复主结果 (周期 0.5 ns; 全部数据在统一 OSS-CAD 0.67 工具链下重生成; 策略分布: JOINT 4 个 (s27/s382/s420/s953)、G 3 个、R 1 个 (s820))



改善即停 (提前停止); 收敛配置为关闭提前停止、运行 20 轮至无严格改善。JOINT 枚举采用沿关键路径的滑动窗口, 窗口深度为连续关键路径实例数 ≤ 3 , 对窗口内大小 ≥ 2 的子集逐一枚举 (上限 50 组合; 组合内单门优先 R、其次 G, 不放 B)。扇入锥分治阈值 $\theta = \max_cone_gates = 1000$ 门: 锥规模超过 θ 时按逻辑深度带切分为 ≤ 1000 门的子锥, 再沿关键路径顺序生成子锥候选 (§IV-C 的 b18/b19 实验即采用该分治, 单次割在数秒内完成)。

评分函数见式 (3), 默认评分权重 $\alpha_t = \alpha_s = \alpha_b = \alpha_v = \alpha_e = 1.0$ 、 $\alpha_{pen} = 10.0$ (α_* 为评分排序权重, 区别于式 (2) 的割图代价权重 λ_*); 评分仅用于排序, 最终接受与否一律由 OpenSTA 实测与 ABC cec 决定。热启动实验中, FAECO 接受候选被直接应用为新网表基线 (候选可为 R/G/B/JOINT 任一类型, 应用后即纯 G 流程的合法起点), 纯 G 再沿新关键路径实例继续放大尺寸。

B. 主结果: ISCAS89 修复质量与效率

在 8 个 ISCAS89 顺序电路上用 SKY130 HD 标准单元验证失效驱动混合修复 (R 逻辑重写 / G 门尺寸 / B 缓冲器插入)。流程: Yosys 映射到纯 SKY130 单元 $\rightarrow$ OpenSTA 基线 (周期 0.5 ns 制造违例) $\rightarrow$ 多轮 (至多 10 轮) 候选实测 $\rightarrow$ 只接受严格改善 WNS 的改动 $\rightarrow$ netlist_audit 校验。

8/8 电路全部严格改善 (图 2; OSS-CAD 0.67 统一复验), 全部 netlist_audit 校验通过 (无多驱动违例)。策略分布体现失效驱动自适应: JOINT 联合枚举贡献最大, G 次之, R 少数 (各电路策略见图注); B 策略仅产生 ≤ 0.05 ns 级微弱改善, 与预布局理想线网

下缓冲器主要分担高扇出负载、对 WNS 直接收益有限的机理一致。

C. 跨基准泛化验证

1) ITC-99 基准族: 为验证决策层与外环真实 WNS 闭环的跨基准泛化, 我们将 ISCAS89 上归纳的同一套流程 (见 §IV-B, 周期 0.5 ns) 直接迁移到 ITC-99 基准族。ITC-99 的 .blif 格式存在兼容性问题, 本文编写了转换器处理。

图 3 汇总 19 个可映射电路在统一 OSS-CAD 0.67 工具链下的修复结果: 18/19 电路 WNS 真实改善 (94.7%), 包括 6 个大电路 b14/b15/b17/b20/b21/b22 全部成功; b06 构成明确局限 (负结果案例): 其关键路径由多输入复合门链构成, 库中无等价 R 候选, G 放大 ($2\times/4\times$) 与 JOINT 枚举均因输入电容增大拖累前级导致 WNS 恶化 (纯 G 148 次与混合 156 次候选全部被拒绝) ——该失效机理与 §IV-B 中 G 失效场景一致, 反映了当前库条件下候选空间的表达能力不足; B 策略同样启用但无净收益, 说明失效源于候选空间而非反馈机制。

策略分布体现失效驱动自适应的跨电路机理: 5 个 R (b01/b07/b09/b13/b14)、1 个 G (b08)、12 个 JOINT 联合枚举; b20/b21 的 JOINT ($o22ai_2 + maj3_2$) 带来最大单电路收益 (+1.98/+2.16)。19 电路外环合计 1693 次候选 STA (决策层 + JOINT 枚举 + 提前停止生效), 3 并发约 12.5 分钟。

b18/b19 大电路 (37.6 万门 / 75.5 万门) 在统一 OSS-CAD 0.67 工具链下完成修复闭环: 分别以 13.15 ns 与 17.04 ns 周期设置现实约束, 制造实际 ECO 区间违例 (基线 WNS -2.24 / -0.88; b19 周期约为其未约束关键路径 17.84 ns 的 95%)。b18 经 1 轮、93 次候选 STA 接受多门联合修复 (JOINT: $nor4_2 + a211oi_2$), WNS -2.24 $\rightarrow$ -2.09 (+0.15), 而 13 个单门 G 候选均未严格改善 (-2.24 至 -2.34) ——预布局理想线网下单门放大因输入电容拖累前级而被拒绝, 多门联合净收益为正; b19 经 1 轮、58 次候选 STA 接受单门 G ($a211oi_1 \rightarrow a211oi_4, 4\times$ 驱动), WNS -0.88 $\rightarrow$ +0.13 (MET)、TNS 由 -29.05 清零、min slack 0.41, 达成时序收敛。b18 剩余边界为 XOR/MAJ/XNOR 复杂门在库中无等价替换候选。

从可扩展性看, b18/b19 的单次修复 STA 调用次数 (93/58) 与 ISCAS89 效率优先配置 (8 电路合计

27 次)同处百次以内量级,电路规模增大数千倍并未带来候选 STA 的指数增长——外环开销仍由逐候选 OpenSTA (单次约 0.3–4s) 主导。与商业 ECO 引擎(如 Cadence Conformal ECO、Synopsys Formality ECO)的直接定量对比受限于闭源基准与许可证可复现性,本文定位为开源 OSS-CAD 工具链上的可复现 ECO 方法;数十万门级电路的实测表明,外环开销主要由逐候选 OpenSTA 主导而非等价验证。

2) *PicoRV32* 异构族:为验证跨设计泛化 (ISCAS89→ITC-99 同源同构不足以覆盖),引入完全异构的现代开源设计 *PicoRV32* 族(同一 RTL 源的三个子模块,结构差异极大),并在统一 OSS-CAD 0.67 工具链下直接复用 ISCAS89 上归纳的同一套流程(双目标割 + 决策层 + 实测接受,图 4)。**接受修复:** *picorv32* 为 **R** 策略(*clkinv_1*→*bufinv_16*, 单候选改善 1.13 ns),其机理与 *s382/b11* 的 **R** 策略一致:替换后的库单元延迟更小; *pcpi_mul* 为 **G** 策略(*nand3_1*→*nand3_2*, +0.05 ns, 乘法器关键路径为 *nor/nand* 链,放大尺寸收益有限)。OOD 结论:3 个异构电路中控制密集与数据密集子模块真实改善,存储密集为结构边界负结果(与 ITC-99 *b01/b02* 同类:关键单元无 **R** 候选、**G** 无净收益);决策层的策略优先级表 (§IV-B) 在未见设计上仍可复用。

D. 消融:失效驱动反馈与决策层

固定搜索宽度 ($w = 1$) 下反馈开/关对比 (8 个 ISCAS89 电路,图 5):反馈开启使 6/8 电路第 2 轮即成功(候选 STA 8–43 次),反馈关闭时加权最小割恒定选择单门根节点,6/8 电路 8 轮内找不到任何修复 (WNS 不变);*s641/s713* 因根节点单门 **G** 即有效,反馈非必需。

失败类型统计:反馈开启时 8 电路共出现 6 次 F4 (各 1 次),反馈关闭时同一批电路每电路连续 8 次 F4 (合计 56 次),F1 在两组下均未出现——反馈的价值在于阻止同一失败在后续轮次重复发生。搜索宽度 × 反馈联合消融进一步显示,反馈开启把所需搜索宽度从 ≥ 4 –8 压到 ≤ 2 ,STA 调用省 44%–89%。

决策层排序与提前停止叠加在搜索宽度 =1 + 反馈开启之上(图 6):策略优先级表由 8 电路共 12205 条历史实测轮次离线归纳(仅用于决策表生成),决策层在 *s832* 上节省 15% STA 且找到略优解;留一法(其他 7 电路归纳决策表)8/8 电路全部成功,候选 STA

合计 27 次(平均约 3.4 次/电路),最终 WNS 与全数据表逐电路一致——跨电路经验复用零损失。

相对同搜索空间全评估的 110 次,提前停止将合计 STA 降至 27 (-75%);搜索宽度从 1 放宽到 2 后最终 WNS 完全一致但 STA 增至 39 (+44%),故搜索宽度 =1 + 反馈 + 决策层 + 提前停止为效率最优配置。

E. 对比:收敛配置基线(混合 vs 单一策略/随机)

(a) **质量对比。**在同一 0.67 工具链、同一 OpenSTA 实测接受规则(见 §IV-A)下,对 8 个 ISCAS89 电路执行三组基线,以检验混合机制相对传统 B&G (纯门尺寸调整 **G** / 缓冲器插入 **B**) 与随机搜索的实质优势:**纯 G 基线**(候选空间仅含关键路径实例的放大尺寸候选,20 轮收敛语义穷举实测)、**纯 B 基线**(候选空间仅含关键路径实例各输入引脚的缓冲器插入候选,20 轮收敛语义)与**随机顺序基线**(在混合的 **R/G** 子空间内每轮候选按固定随机数种子打乱顺序后贪心接受,未启用 **B/JOINT**;报告 3 个独立随机数种子 20260806/20260807/20260808 的均值)。该随机基线运行时未启用 **B/JOINT**,其候选空间为 **R/G**,与混合的 **R/G** 子空间及同一 OpenSTA 接受规则一致;因此混合相对随机的最终 WNS 差距同时包含候选空间 (**B/JOINT**) 与排序/反馈两方面的贡献,不能单独归因于排序。结果见图 7。

收敛配置下,混合修复最终 WNS 全面超过纯 G / 纯 B / 随机顺序。混合修复包含逻辑重写 (**R**)、门尺寸调整 (**G**)、缓冲器插入 (**B**) 与多门联合枚举 (**JOINT**) 四类候选;基线(纯 **G**、纯 **B**、随机顺序)则仅含各自(子)策略(随机顺序基线为 **R/G** 子空间),均运行 20 轮至收敛,每轮接受严格 WNS 改善、或 WNS 持平但 TNS 改善的候选(与 §IV-A 的收敛配置接受规则一致)。8/8 电路混合最终 WNS 全部优于纯 **G** 与随机顺序,7/8 优于纯 **B** (*s27* 与纯 **B** 打平,同为 +0.01;表 IV)。其中 *s27/s382/s641/s713* 四个电路收敛至时序满足 (MET, $WNS \geq 0$),*s420* 收敛至 -0.02。而纯 **G** 在所有电路均卡在 -0.18 ~ -1.28 的天花板。

平均改善(定义为各电路基线 WNS 减最终 WNS 的提升幅度均值):混合 1.07 ns 对纯 **G** 0.16 ns (约 6.7 倍;中位数 1.13 ns 对 0.09 ns),相对各电路基线违例的改善比例为 46%–104% (中位数约 100%)——跨电路绝对 ns 均值受各电路基线违例程度影响,故同时报告归一化比例与中位数;纯 **B** 平均改善 0.54 ns (仅

图 3. ITC-99 跨基准泛化: 19 个可映射电路真实 WNS 修复 (统一 OSS-CAD 0.67)




图 4. PicoRV32 异构基准 OOD 泛化 (统一 OSS-CAD 0.67 映射 + OpenSTA 实测, 周期见各电路)






图 5. 搜索宽度 × 反馈消融 (外环真实 WNS)



s27 与混合打平, 其余 7 电路均劣于混合)。表 IV 中纯 G/纯 B/随机 STA 列与混合 STA 列口径一致, 均为各策略达到其最终 WNS 的累计候选 STA 调用次数。

多轮收敛是拉开差距的关键: 纯 G 跑 20 轮与 3 轮结果完全相同 (s382/s420 纯 G 20 轮仍是 $-0.81/-1.21$), 证明其天花板来自候选空间表达能力不足 (lpflow/复杂门无更大尺寸、放大尺寸拖累前级

图 6. 轮内决策与提前停止的 STA 效率



被拒绝), 而非预算不足; 混合则靠 B (分担高扇出负载) 与 R/JOINT (等价替换与多门联合) 持续发现新改善, 这是 FAECO 相对单策略的实质优势。

(b) 效率对比。预算口径: 表 IV 中混合收敛配置与随机基线均属“预算充分”的收敛语义, WNS 对比公平; 效率优先配置的 27 次 (8 电路合计) 只用于报告“同等修复质量所需开销”, 不与收敛基线直接比较质量。

同预算对照: 在完整 R/G/B/JOINT 空间内对 s382/s820 各执行固定 $R \rightarrow G \rightarrow B$ 与随机顺序、预算 60/500 次候选 STA (沿用收敛配置接受规则), 两种非自适应顺序在相同预算下最终 WNS 完全一致 (60 次: s382 -0.79 / s820 -1.13 ; 500 次: -0.56 / -0.79) ——非自适应候选顺序不改变同等预算下的最终质量, 失败感知排序与反馈的价值体现在提前停止下的开销降低, 而非同预算质量提升。效率: 混合提前停止 (每轮首个严格改善即停) 以 8 电路合计 27 次 STA 调用完成 8/8

电路修复（平均约 3.4 次/电路），纯 G 收敛配置需合计 3066 次（其中 s382 单电路 447 次）才达到其天花板，随机基线（3 种子均值，R/G 子空间）需 4806 次——同一口径下混合削减实测开销 **99.1%**（相对纯 G）与 **99.4%**（相对随机）；OpenSTA 单次约 0.3–4s，对应混合约 1 分钟、纯 G 约 25 分钟、随机约 40 分钟（实测）。若以约 8000 次 STA 调用为代价，收敛配置可获得 WNS 的全面超越（表 IV）；FAECO 由此提供“效率优先”与“质量优先”两种模式，用户可按预算选择。

(c) 策略与鲁棒性。纯策略消融（图 8）在 s382、b15、picorv32 三个代表性电路上分别只开 R/G/B，与全开混合对比（同一 0.67 工具链、JOINT 窗口深度 3）：B 仅产生 0.01~0.06 ns 级微弱收益（ITC-99 扩展到 19 电路 11/19 有严格改善，b22 最大 +0.06 ns），混合收益仍由 R/G/JOINT 承担；单策略覆盖不完整——s382 纯 R 失败、纯 B 仅到 -0.93，只有 JOINT 枚举收敛到 -0.83，而 b15/picorv32 纯 R 或纯 G 已达混合水平，“混合 + 自适应选择”是覆盖不同违例形态的必要设计；s382 纯 G 的 -0.83 优于混合提前停止的 -0.89，根因是贪心接受在首个严格改善处停止、错过同轮窗口内更优联合组合，直接支持决策层按实测自适应分配策略预算的设计动机。

参数敏感性：SPEF 复测阈值在 {5, 10, 20} ps 之间仅改变复测次数、不改变接受集合¹。

补充实验：如 §IV-C1 所述，b06 在所有策略下均无净收益（6 轮 F3/F4 反馈将尺寸惩罚与关键覆盖奖励升至 7.0 仍无改善）；s382 热启动实验以 FAECO 候选作纯 G 初始解，使纯 G 以约一半实测预算（13 vs 24 次）从 -0.89 收敛到 -0.85，与冷启动最优 -0.83 仅差 0.02 ns。

迭代收敛性：图 9 报告三个代表性电路的逐轮网表 WNS（每轮开始时的真实 OpenSTA 实测值，同一 0.67 工具链、20 轮收敛语义）：s820 由 -1.19 经 4 轮收敛至 -0.20，s832 由 -1.23 经 3 轮收敛至 -0.66，s953 由 -1.31 经 3 轮收敛至 -0.06。三条曲线均在前 3–4 轮完成主要改善，后续轮次无严格改善即停止——修复在有限轮次内趋于稳定，不存在“跑满 20 轮才收敛”的现象；其中 s953 的单轮跳跃最大（第二轮 -0.77，第三轮 -0.06），来自 JOINT 联合枚举对整条关键路径链的同步优化。

¹对 s382 将割图权重 $\lambda_b/\lambda_s/\lambda_c$ 在 $\pm 100\%$ 范围内扰动，最终 WNS 恒为 -0.83（接受同一 patch_026_critical_path_cover 候选）；该结果限于该电路与这组权重，评分权重 α_* 未逐项扫描。

图 7. 收敛配置竞争基线对比（统一 OSS-CAD 0.67，周期 0.5 ns，均为 20 轮收敛语义）：左为修复后 WNS，右为候选 STA 调用次数。




表 IV

收敛配置下（20 轮）不同策略的最终 WNS 与 STA 开销对比（统一 OSS-CAD 0.67，周期 0.5 ns；WNS 单位 ns）

电路	混合 WNS	混合 STA	纯 G WNS	纯 G STA	纯 B WNS	纯 B STA	随机 WNS	随机 STA
s27	+0.01	119	-0.18	32	+0.01	42	-0.18	84
s382	+0.02	910	-0.81	447	-0.79	700	-0.81	578
s420	-0.02	580	-1.21	146	-0.56	328	-1.17	330
s641	0.00	814	-1.18	451	-0.36	980	-1.05	894
s713	0.00	784	-1.28	313	-0.34	974	-1.28	699
s820	-0.20	1464	-1.17	450	-0.93	1740	-1.16	635
s832	-0.66	1375	-1.16	501	-1.17	1236	-1.16	640
s953	-0.06	2023	-1.22	726	-1.07	2782	-1.21	944

混合配置 = R+G+B+JOINT 全开，收敛语义运行至无改善；混合/纯 G/纯 B STA 为达到各自最终 WNS 的累计候选 STA 调用次数；随机列 WNS 为 3 种子均值，STA 为单种子（20260806）对应电路的候选 STA 调用次数（随机基线为 R/G 子空间内随机顺序，未启用 B/JOINT，3 种子合计 14417 次）。

图 8. 纯策略消融（统一 OSS-CAD 0.67，周期 0.5 ns / picorv32 5.0 ns；混合 = R,G,B 全开；括号内为接受的候选类型）





图 9. 收敛配置下 WNS 随轮次收敛（三个代表性电路；“轮”为 Algorithm 1 的外环 repeat 迭代——每轮对刷新后的关键路径实例逐一实测、每个实例至多接受一个候选，数据点为该轮开始时的网表 WNS，某轮无候选被接受即终止；统一 OSS-CAD 0.67，周期 0.5 ns；20 轮收敛语义）



F. 物理验证：版图保持性与 SPEF 门控

本节先以真实 P&R 版图验证建立布线后保持性基准（表 V），再分（A）独立 SPEF 负载扫描与（B）迭代式 SPEF 门控闭环，均基于同一 OSS-CAD 0.67 网表。

为量化预布局逻辑候选到物理收敛的保持边界，对全部 8 个 ISCAS89 电路的基线网表与接受候选网表执行完整 OpenROAD 2.0 + SKY130 HD PDK 布局布线（布局规划、IO 放置、电源分配网络、布局、时钟树综合、全局/详细布线、寄生提取），结果见表 V。该表所用接受候选来自标准流程（理想线网 OpenSTA 实测接受，未启用 SPEF 门控）。8 电路整体：5/8 布线后保持改善（s27/s382/s641/s713/s820），s832 持平，s420/s953 出现 0.01–0.02 ns 级轻微恶化——预布局修复在真实版图下大部分保持，少数电路因版图物理效应抵消收益。其中 s382 布线后 WNS 由 -1.16 改善至 -1.02 （TNS $-15.77 \rightarrow -14.58$ ），修复保持且更显著（ $+0.14$ ，对比预布局 $+0.09$ ），与预布局结论一致。

（A）**独立 SPEF 负载扫描**。在不改变修复算法的前提下，用 OpenSTA 的 SPEF 读取能力补充独立于修复流程之外的寄生参数感知验证：将映射网表中每条线网按估计长度（默认 $40 \mu\text{m}/\text{unit}$ ）生成简化 SPEF（含集总 RC），再对同一份基线/修复后网表分别执行理想线网与 SPEF 两种 STA。图 10 对比不同修复类型在 SPEF 负载扫描（2–200 μm 范围，实测点 2/5/10/20/40 μm ）下的 WNS 改善保持性：s382 的单门 R 候选在轻负载（5 μm ）下有微改善（ $+0.03$ ）、 $\geq 10 \mu\text{m}$ 变为零改善；b18 的 JOINT 候选（多门联合）在 2 μm 下保持 $+0.11$ 、随线长衰减至 10 μm 为 $+0.03$ 、 $\geq 20 \mu\text{m}$ 归零——大电路的估计线载更大，修复改善衰减更快。理想线网下有效的修复（s382 $+0.01$ 、b18 $+0.13$ ）在加入寄生 RC 后改善随线长连续衰减直至归零。

（B）**迭代式 SPEF 门控闭环**。与（A）的事后扫描不同，这里将简化 SPEF 门控作为修复流程的一部分运行：在统一 OSS-CAD 0.67 网表上开启简化 SPEF 门控外环（--physical-gate: 理想线网下改善 $> 10 \text{ ps}$ 才生成 SPEF 复测，SPEF 下仍严格改善才接受），并把 F6 SPEF 复测失败反馈接入权重更新（increase_boundary_penalty_physical: 下一轮割图提高边界惩罚、规避高扇出/高线载路径）；因此，下述被拒绝的候选是在 FAECO 运行过程中被门控过滤的。图 11 汇总两电路的闭环结果：s382 的 50 个理想线网


表 V

真实 P&R 版图验证（OPENROAD 2.0 + SKY130 HD PDK，周期 0.5 ns；WNS 单位 ns）：8 个 ISCAS89 电路布线后 WNS 对比

电路	预布局基线	预布局修复	布线后基线	布线后修复	Δ
s27	-0.27	-0.18	-0.36	-0.22	+0.14
s382	-0.98	-0.89	-1.16	-1.02	+0.14
s420	-1.56	-1.55	-1.80	-1.82	-0.02
s641	-1.63	-1.59	-2.10	-2.02	+0.08
s713	-1.33	-1.31	-1.59	-1.58	+0.01
s820	-1.19	-1.17	-1.52	-1.49	+0.03
s832	-1.23	-1.17	-1.51	-1.51	0.00
s953	-1.31	-1.27	-1.60	-1.61	-0.01

统一 OSS-CAD 0.67 网表与同一接受候选；s27 因面积过小采用 10% 利用率 floorplan；布线后 Δ 为修复网表相对基线网表的 WNS 变化。

图 10. SPEF 负载扫描下 WNS 改善随线长的变化（s382 R 与 b18 JOINT）：两类候选均随估计线载增加衰减至归零，但 b18 JOINT 的轻负载保持区间更宽（2 μm 下 $+0.11$ ）。




改善候选在 SPEF 复测下全部归零（SPEF 复测 WNS 为 $-1.32 \sim -1.37$ ，基线理想线网 -0.98 ），b18 的 6 个候选同样全部失败（ -2.41 对 -2.24 ）——预布局理想线网下的微改善多数经不起估计线载。F6 反馈把边界惩罚从 1.0 逐轮提升到 6.0–7.0，将候选空间推向更保守邻域。

s382 的 50 个候选全部未通过 SPEF 复测，与表 V 中同一候选在真实版图布线后保持 $+0.14$ 改善并不矛盾：简化 SPEF 以默认 $40 \mu\text{m}/\text{unit}$ 估计线长生成集总 RC，显著高于真实 P&R 线长分布，故其筛选偏保守，最终裁决以真实 P&R 为准。复测阈值（10 ps）与线长估计（ $40 \mu\text{m}/\text{unit}$ ）为经验设定的保守近似，未经系统校准，当前 SPEF 门控属于概念验证（proof-of-concept），结论限定为“可减少物理无效候选”，参数的系统校准列为未来工作（见 §V）。

G. 补充：Hold 时间违例修复

作为补充实验，在受控 hold 场景下（set_clock_uncertainty -hold 0.8 ns）测试 B

图 11. SPEF 门控的保守性初探：理想线网改善候选的 SPEF 复测通过数（统一 OSS-CAD 0.67 网表；纵轴为候选个数。当前 $40\mu\text{m}/\text{unit}$ 估计线载下，s382 的 50 个与 b18 的 6 个候选全部未通过复测，反映门控参数偏保守而非修复失效；F6 反馈将边界惩罚从 1.0 逐轮提升到 6.0–7.0）



（缓冲器插入）策略修复最差 min slack 路径：7/8 电路获得真实可测收益，其中 s820/s832 修至 MET (+0.01)，其余改善 0.01–0.03ns，所有接受修复均未劣化 setup WNS；B 在 hold 有效而在 setup 无效（7/8 对 0/8），机理在于 D 端轻负载缓冲器链直接增加数据路径延迟。完整数据见附录 A。

V. 结论

本文提出 FAECO，在候选构造阶段统一编码等价性与时序目标，并通过失效反馈与估计线载门控实现自适应搜索；三大基准实验均取得严格时序改善，效率优先模式显著降低实测开销，真实版图验证表明预布局修复在布线后大部分保持改善。主要局限与未来工作如下：(1) 真实版图验证目前限于 ISCAS89 基准，后续将扩展到全部基准并建立迭代式版图感知闭环；(2) 失败反馈学习与自适应预算分配在更大搜索空间与更大电路上的效率边界尚未量化；(3) 简化 SPEF 门控的复测阈值与线长估计需按工艺系统校准（当前为经验近似的概念验证），且对无 R 等价候选、G/JOINT 放大均拖累前级的电路（如 b06）修复能力不足，需多工艺库与门级重组扩展可修复空间。

附录 A

HOLD 补充数据

参考文献

[1] K.-H. Ho, Y.-P. Chen, J.-W. Fang, and Y.-W. Chang, “ECO timing optimization using spare cells and technology remapping,” *IEEE Trans. Comput.-Aided Design Integr. Circuits Syst.*, vol. 29, no. 5, pp. 697–710, 2010.

表 VI

HOLD 场景扩展（受控合成，SET_CLOCK_UNCERTAINTY -HOLD 0.8ns，统一 OSS-CAD 0.67 网表）；B 策略迭代修复，真实 OPENSTA 实测

电路	hold 基线	修复后	setup WNS	接受修复
s382	-0.38	-0.33	-0.98	2 轮：DFF_2 / DFF_13 各 1×buf_1
s420	-0.36	-0.33	-1.56	1 轮：DFF_12 1×buf_1
s641	-0.36	-0.35	-1.63	1 轮：DFF_4 1×buf_1
s713	-0.36	-0.35	-1.33	1 轮：DFF_15 1×buf_1
s820	-0.16	+0.01 (MET)	-1.19 → -1.12	4 轮：DFF_0/1/3/2 各 1×buf_1
s832	-0.08	+0.01 (MET)	-1.23 → -1.16	4 轮：DFF_3/0/2/1 各 1×buf_1
s953	-0.22	-0.20	-1.31	2 轮：DFF_1 / DFF_19 各 1×buf_1
s27	-0.36	-0.36 (无改善)	-0.27	— (4 候选全被拒绝)

- [2] K.-H. Ho, J.-H. R. Jiang, and Y.-W. Chang, “TRECO: Dynamic technology remapping for timing engineering change orders,” *IEEE Trans. Comput.-Aided Design Integr. Circuits Syst.*, vol. 31, no. 11, pp. 1723–1733, 2012.
- [3] V. N. Kravets, N.-Z. Lee, and J.-H. R. Jiang, “Comprehensive search for ECO rectification using symbolic sampling,” in *Proc. Design Automation Conference (DAC)*, Article 71, pp. 1–6, 2019.
- [4] H.-Y. Chang, I. H.-R. Jiang, and Y.-W. Chang, “Timing ECO optimization via Bezier curve smoothing and fixability identification,” *IEEE Trans. Comput.-Aided Design Integr. Circuits Syst.*, vol. 31, no. 12, pp. 1857–1866, 2012.
- [5] H.-Y. Chang, I. H.-R. Jiang, and Y.-W. Chang, “Timing ECO optimization using metal-configurable gate-array spare cells,” in *Proc. Design Automation Conference (DAC)*, pp. 802–807, 2012.
- [6] B.-H. Wu, C.-J. Yang, C.-Y. Huang, and J.-H. R. Jiang, “A robust functional ECO engine by SAT proof minimization and interpolation techniques,” in *Proc. IEEE/ACM Int. Conf. Computer-Aided Design (ICCAD)*, pp. 729–734, 2010.
- [7] H.-Y. Chang, I. H.-R. Jiang, and Y.-W. Chang, “Simultaneous functional and timing ECO,” in *Proc. Design Automation Conference (DAC)*, pp. 140–145, 2011.
- [8] A.-C. Cheng, I. H.-R. Jiang, and J.-Y. Jou, “Resource-aware functional ECO patch generation,” in *Proc. Design, Automation & Test in Europe Conference (DATE)*, pp. 1036–1041, 2016.
- [9] J.-H. Hung, Y.-C. Lin, W.-K. Cheng, and T.-M. Hsieh, “Unified approach for simultaneous functional and timing ECO,” *IET Circuits, Devices & Systems*, vol. 10, no. 6, pp. 514–521, 2016.
- [10] A. Q. Dao, N.-Z. Lee, L.-C. Chen, M. P.-H. Lin, J.-H. R. Jiang, A. Mishchenko, and R. K. Brayton, “Efficient computation of ECO patch functions,” in *Proc. Design Automation Conference (DAC)*, Article 51, pp. 1–6, 2018.

- [11] Q. Zhu, N. Kitchen, A. Kuehlmann, and A. L. Sangiovanni-Vincentelli, "SAT sweeping with local observability don't-cares," in *Proc. Design Automation Conference (DAC)*, pp. 229–234, 2006.
- [12] H. Pan, R. Zhang, Y. Xia, L. Wang, F. Yang, X. Zeng, and Z. Chu, "A semi-tensor product based circuit simulation for SAT-sweeping," in *Proc. Design, Automation & Test in Europe Conference (DATE)*, pp. 1–6, 2024.
- [13] Z. Li, Y. Zhou, and W. Shi, "O(mn) time algorithm for optimal buffer insertion of nets with m sinks," *IEEE Trans. Comput.-Aided Design Integr. Circuits Syst.*, vol. 31, no. 3, pp. 437–441, 2012.
- [14] Y.-C. Lu, S. Nath, V. Khandelwal, and S. K. Lim, "RL-Sizer: VLSI gate sizing for timing optimization using deep reinforcement learning," in *Proc. Design Automation Conference (DAC)*, pp. 733–738, 2021.
- [15] Y. Ye, P. Xu, L. Ren, T. Chen, H. Yan, B. Yu, and L. Shi, "Learning-driven physically aware large-scale circuit gate sizing," *IEEE Trans. Comput.-Aided Design Integr. Circuits Syst.*, vol. 44, no. 5, pp. 1901–1914, 2025.
- [16] H. Wu, Z. Huang, X. Li, and W. Zhu, "AiTO: Simultaneous gate sizing and buffer insertion for timing optimization with GNNs and RL," *Integration*, vol. 98, Article 102211, 2024.
- [17] H.-H. Hsiao, Y.-C. Lu, S. K. Lim, and H. Ren, "BUFFALO: PPA-configurable LLM-based buffer tree generation," in *Proc. IEEE/ACM Int. Conf. Computer-Aided Design (ICCAD)*, pp. 1–9, 2025.