

FAECO: 面向预布局门级时序 ECO 的失效驱动候选搜索

佟亚龙

(国防科技大学计算机学院, 长沙 410073)

E-mail: tyl2003@nudt.edu.cn (通信作者)

摘要: 针对预布局门级时序 ECO 中缓冲器插入和门尺寸调整难以压缩深层逻辑的问题, 本文提出失效驱动候选搜索引擎 (Failure-Aware ECO, FAECO)。该方法在已映射网表的违例扇入锥上构造多特征加权割, 将局部功能保持候选的可用性、关键路径覆盖和候选规模编码为割权重, 并根据候选失败类型更新后续搜索。候选先经库函数和结构规则筛选, 再由 OpenSTA 在理想线网模式下测量时序收益; 满足条件的候选进入基于标准寄生交换格式 (SPEF) 的简化复测。在三组测试集上, FAECO 分别实现 8/8、18/19 和 2/3 个电路的严格 WNS 改善; 其中 ITC-99 的其余 1 个电路与基线持平, 未出现回退。独立逻辑门级顺序 SEC 对最终基线网表与修复网表分别实现 8/8、19/19 和 3/3 通过。收敛配置下混合策略平均改善 1.07 ns, 真实布局布线后 5/8 个电路保持改善。FAECO 扩展了深层逻辑的时序修复空间。

关键词: 时序 ECO; 门级局部重构; 多特征加权割; 失效驱动反馈; 简化 SPEF 门控; 预布局时序优化

中图法分类号: TP391.41

DOI: 未分配

FAECO: Failure-Aware Candidate Search for Pre-Placement Gate-Level Timing ECO

Tong Yalong

(College of Computer Science, National University of Defense Technology, Changsha 410073, China)

Abstract: We present Failure-Aware ECO (FAECO), a failure-aware candidate-search engine for pre-placement gate-level timing ECO, to address the limited ability of buffer insertion and gate sizing to compress deep logic. FAECO constructs a multi-feature weighted cut over violating fan-in cones of mapped netlists, encoding local function-preservation availability, critical-path coverage, and candidate size, and updates the search through candidate failures; candidates are screened by library-function and structural rules, accepted by OpenSTA measurements on ideal nets, and subjected to simplified rechecking using SPEF. Across three benchmark sets, FAECO achieves strict WNS improvement on 8/8, 18/19, and 2/3 circuits, respectively; on ITC-99, the remaining circuit matches the baseline without regression. Independent logical gate-level SEC passes all reported baseline-repair pairs: 8/8 ISCAS89, 19/19 ITC-99, and 3/3 PicoRV32. Under the convergence configuration, the mixed strategy achieves a mean improvement of 1.07 ns, and 5/8 circuits retain an improvement after real placement and routing. FAECO expands the timing-repair space for deep logic.

Key words: gate-level timing ECO; local restructuring; multi-feature weighted cut; failure-aware feedback; simplified SPEF gate; pre-placement timing optimization

1 引言

1.1 研究背景与挑战

工程变更命令 (engineering change order, ECO) 按修复目标可分为功能 ECO 与时序 ECO: 前者修复逻辑功能错误, 后者修复时序违例。本文聚焦综合后、布局布线前的门级时序 ECO。本文将“局部重构”定义为在已映射网表的违例扇入锥上执行等价单元替换、门尺寸调整、缓冲器插入和少量多门组合, 完整的寄存器传输级 (register-transfer level, RTL) 综合属于上游网表生成阶段。传统时序 ECO 主要依赖缓冲器插入 (buffer insertion, B) 与门尺寸

调整 (gate sizing, G), 通过调整单元延迟修复最差负松弛 (worst negative slack, WNS) 与总负松弛 (total negative slack, TNS)。在严重路径违例下, B/G 优化能力不足, 其结构重映射仍受候选空间限制 [1, 7, 9]。

工业实践中, 将违例锥 (最差负松弛路径所在的扇入逻辑锥) 整体替换为时序友好补丁的做法比 B/G 更稳定, 但通常依赖工业数据。逻辑补丁构造与物理优化的协同关系直接影响功能等价验证和时序收益; 两者失配时, 补丁替换收敛缓慢甚至失败。

上述方法留下三个需要在公开工具链上量化的问题: 第一, 候选构造阶段的功能保持偏好对无效候

选数量的影响；第二，理想线网时序收益与线载变化之间的筛选关系；第三，候选失败信息对下一轮搜索空间的收缩作用。

1.2 研究范围与主要贡献

实验范围为已映射门级网表和公开的 SKY130 HD 标准单元库；分析对象为局部时序 ECO，功能保持采用构造级检查，顺序等价性和完整逻辑重综合采用独立验证流程。

实验对象按如下方式选取：主实验选用经典顺序电路基准集 ISCAS89 [14]；跨测试集实验选用 ITC-99 基准电路族中能够在相同流程下成功映射到 SKY130 HD 的电路 [15]；另从开源、面向尺寸优化的 RISC-V 处理器 PicoRV32 的寄存器传输级设计中选取三个结构不同的子模块 [16]。布局布线前的寄生复测采用标准寄生交换格式（Standard Parasitic Exchange Format, SPEF）的简化模型。

所提 FAECO 将门级候选搜索分解为三阶段流水线，在候选构造阶段同时编码局部功能保持能力与时序目标，使时序失败能够转化为下一轮搜索的反馈信号。主要贡献如下：

1. 失效驱动的多特征加权割与闭环细化机制：将局部功能保持候选的可用性、关键路径覆盖和候选规模编码为割图权重，定义六类失败（F1-F6）及其对应的下一轮搜索动作，并以简化 SPEF 进行物理筛选。
2. 跨测试集评估：在 ISCAS89 主实验集、能够在相同流程下映射到 SKY130 HD 的 ITC-99 电路，以及 PicoRV32 的三个结构不同子模块上报告修复质量和失败类型，统一评估 SKY130 HD 工艺库下的跨测试集表现。
3. 质量-效率与版图后保持性：在固定的 SKY130 HD [18] 流程中，比较收敛和效率优先配置，并报告 8 个 ISCAS89 电路的真实布局布线结果。

2 相关工作

2.1 结构重映射与逻辑补丁

ECO 修复主要分为三类技术路径：基于备用单元的结构重映射、基于逻辑补丁构造的功能修复，以及基于缓冲器插入与门尺寸调整的物理优化。

结构重映射以缓冲插入、尺寸调整与技术重映射的流程修复时序，将布线代价纳入备用单元分配 [1]，或以符号采样搜索修正点 [2]。代表性流程通常先构造候选，再由等价性或时序验证筛选；FAECO 将可计算的局部功能保持候选可用性前置到候选构造阶段，全局顺序等价性检查（sequential equivalence

checking, SEC）作为独立验证环节。例如，[1] 的备用单元分配以布线后负载为输入，FAECO 则在预布局阶段完成候选构造；[2] 的符号采样扩大搜索范围，并通过验证结果筛选修正点。

逻辑补丁构造通常先沿违例路径切分扇入逻辑锥，提取局部窗口；随后利用功能约简与反相器图（functionally reduced and-inverter graph, FRAIG）表示候选逻辑，再通过 SAT 证明筛选与原逻辑功能等价的补丁，以修复功能错误 [3,4]。

后续工作进一步将资源代价纳入补丁生成，并采用 SAT 或组合等价性检查（combinational equivalence checking, CEC）进行复核 [4,6]。FAECO 将可计算的局部功能保持信息提前用于候选排序，并把理想线网时序测量作为独立接受信号。

当等价性验证失败时，代表性流程通常需要扩大搜索窗口或增加补丁规模重新枚举 [5]；在数十万门级设计上，这一过程会增加计算开销和收敛成本。

B/G 物理优化近年来主要沿门尺寸调整、联合 B/G 和物理感知方向发展 [7,8,9,10]；这些方法保持逻辑结构不变，主要覆盖路径级负载优化；FAECO 进一步面向逻辑级数和关键路径结构进行局部重构。

学习驱动方法 [9,10] 提升了门尺寸调整和缓冲器优化效率，同时保持逻辑结构不变。

2.2 B/G 物理优化与研究定位

本文比较的若干方法依赖商用 EDA 引擎或内部工业流程；本文选择公开的 Yosys [11]、OpenSTA [19] 与 OpenROAD [17]，在 SKY130 HD [18] 上实现并评估门级候选搜索。FAECO 流程覆盖映射网表、候选生成、理想线网静态时序分析（STA）和布局布线后核验；顺序主实验采用构造级状态保持检查，独立的全网表 SEC 作为后续验证环节。

从应用阶段看，结构重映射与 B/G 物理优化面向后布局、后布线阶段的物理微调，逻辑补丁构造则多在综合后、布局前执行功能修复。FAECO 位于两者之间：在已映射网表上进行局部门级重构，同时用理想线网 STA 和简化线载模型进行预布局筛选。

上述四类方法的主要侧重点汇总如表 1。

3 方法

3.1 问题形式化

给定映射网表 G' 、目标周期 T 与工艺库 $\mathcal{L}$ ，FAECO 搜索局部补丁序列 $p_1, \dots, p_k$ ，使修复后网表 G^* 的 WNS 严格改善并保持功能不变。四类局部变换为：R（布尔函数等价替换）、G（驱动尺寸调整）、B（恒等缓冲器插入）和 JOINT（联合枚举）。

表 1 四类方法的主要侧重点

方法	主要优势	适用问题
结构重映射	改变局部逻辑拓扑	深层逻辑和结构性时序违例
逻辑补丁	局部重构并支持 SAT/CEC 验证	功能 ECO 或功能一时序联合修复
B/G 优化	利用驱动与负载信息进行物理微调	后布局的小幅时序违例
FAECO	加权割生成候选并按失败反馈迭代搜索	预布局已映射网表的深层逻辑时序 ECO

顺序实验不修改 D 触发器、时钟或复位单元。

候选 p 由局部门集合及其边界端口构成。候选级功能证据采用构造级保持检查，全网表顺序等价性由独立 SEC 验证；本文候选均由不含三态、时钟门控和复位逻辑的组合局部构成。割集构造见 §3.3，符号见表 2。

表 2 符号表

符号	定义
$G = (V, E)$	门级网图，顶点为门/端口，边为信号线
$C(G, t) \subseteq V$	目标输出 t 的扇入锥
$K(G, t)$	由每个门的输入/输出容量边与扇入依赖边构成的 s - t 分裂图
$\text{cost}(v)$	门 v 的节点代价，见式 (2)
$s(v), S = \sum_u s(u)^2$	门 v 的扇入锥规模与锥内规模平方和
$\lambda_b, \lambda_s, \lambda_v, \lambda_c, \lambda_f$	边界、尺寸、验证、关键覆盖与扇出等割图权重； λ_c 用于关键路径覆盖候选的反馈
$\text{priority}(p)$	候选优先级，由加权割顺序、关键路径覆盖候选和策略优先级表共同确定
F1-F6	六类失败类型，定义见表 3

候选优先级决定测量顺序，候选接受由 OpenSTA 实测结果决定；F1-F6 反馈作用于下一轮的割权重更新。

3.2 方法总览

FAECO 包含映射准备、候选生成和时序验证三个阶段，如图 1 所示。候选策略为 R、G、B 和 JOINT。

- 映射准备**：经 Yosys 两步流程 [11] 生成 SKY130 HD 映射网表 G' ；Liberty 文件提供单元逻辑和时序信息 [12]，BLIF 归一化与 ABC cec [13] 用于组合网表回验。
- 加权割与候选生成**：在扇入锥 $C(G, t)$ 上构建 s - t 分裂图。Liberty 函数匹配生成 R 候选集；无 R 候选的门降低关键路径奖励并转向 G/B。候选由加权最小割和关键路径覆盖割产生，按割代价、路径覆盖和策略优先级排序；OpenSTA 结果用于接受判定，F1-F6 反馈用于更新权重。
- 时序验证与门控**：候选先经局部功能/结构检查，再由 OpenSTA 在理想线网模式下测量 WNS/TNS。理想增益超过 10 ps 的候选进入简化 SPEF 复测，复测未改善则记为 F6。




图 1 FAECO 三阶段流水线：映射网表准备 → 切割与候选细化 → 验证与时序分析。

Algorithm 1 FAECO 修复流程示意

Require: 映射网表 G' 、时序约束 T 、工艺库 $\mathcal{L}$
Ensure: 修复后网表 G^* 、接受候选集合 $\mathcal{A}$

- 1: 初始化 $G \leftarrow G'$ 、 $\mathcal{A} \leftarrow \emptyset$ 和搜索权重 λ
- 2: **repeat**
- 3: 从最差违例端点提取扇入锥，必要时按深度分治
- 4: 构建加权割与关键路径覆盖割，生成并排序 R/G/B/JOINT 候选
- 5: 对候选执行局部功能/结构检查和 OpenSTA 测量
- 6: 对满足物理门控条件的候选进行简化 SPEF 复测
- 7: 接受满足条件的候选并更新 $G, \mathcal{A}$ ；根据失败类型更新失败候选对应的 λ
- 8: **until** 无时序违例、候选耗尽或达到停止条件
- 9: **return** $G, \mathcal{A}$

算法 1 给出从违例端点提取扇入锥、生成候选、时序测量到反馈重搜索的闭环。候选接受谓词为 $A(p) = [\Delta_{\text{WNS}}(p) > 0] \vee [\text{tns_aware} \wedge \Delta_{\text{WNS}}(p) = 0 \wedge \Delta_{\text{TNS}}(p) > 0]$ ；终止条件为无时序违例、候选耗尽或达到 r_{max} 。组合 CEC 与顺序 SEC 作为独立验证接口，候选优先级由时序收益和策略反馈确定。

3.3 核心机制

3.3.1 多特征加权割与候选优先级

在扇入锥 $C(G, t)$ 上构建 s - t 分裂图 $K(G, t)$ ，定义见表 2、示意图图 2。门的输入/输出容量边表示替换代价，扇入依赖边保证锥结构；全局最小割由最大流最小割算法求得。

分裂图复杂度为 $O(VE^2)$ ，其中 $V = 2n + 2$ 、 $E = O(n + f)$ ， n 为锥内门数， f 为扇入依赖边。Liberty




图 2 多特征加权割与候选生成：扇入锥经 s-t 分裂后形成加权最小割与关键路径覆盖割两类边界，再实例化为 R/G/B/JOINT 候选

函数匹配得到 $\mathcal{R}(v)$ ；当 $\mathcal{R}(v) = \emptyset$ 时，降低关键路径奖励并优先采用 G/B。候选边界由加权最小割和关键路径覆盖割共同产生，最终顺序由策略优先级和 OpenSTA 测量确定。

候选 p 的 WNS 改善量在相同 SDC 和时钟约束下定义为：

$$\Delta \text{WNS}(p) = \text{WNS}_{\text{after}}(p) - \text{WNS}_{\text{before}}. \quad (1)$$

节点代价 $\text{cost}(v)$ 综合边界、尺寸、验证和扇出因素。设 $\text{depth}(v)$ 为 v 在锥内的逻辑深度，则

$$\text{cost}(v) = 1 + \frac{\lambda_b}{1 + \text{depth}(v)} + \lambda_s \frac{s(v)^2}{S} + 0.01\lambda_v s(v) + 0.1\lambda_f \text{fanout}(v), \quad (2)$$

其中 $\lambda_b/\lambda_s/\lambda_v/\lambda_f$ 分别为边界、尺寸、验证和扇出权重，默认均为 1.0； $s(v)$ 为扇入锥规模， $S = \sum_u s(u)^2$ 。关键路径覆盖由独立候选和 λ_c 反馈控制，归一化项用于抑制大锥规模。

3.3.2 失效驱动细化

F1–F6 失败分类驱动“割图—权重更新—重割”循环，直至接受候选或达到迭代上限；固定权重作为消融对照。F1、F4、F6 分别对应功能/结构筛选失败、理想线网收益不足和 SPEF 复测失败，具体条件见表 3。

每类失败使对应权重增加 1.0：F1/F2/F6 增大边界惩罚，F3 增大尺寸惩罚，F4 增大关键覆盖奖励，F5 增大验证代价并将最大锥门数减半。




图 3 FAECO 失效驱动闭环与物理门控：候选先经理想线网与简化 SPEF 两道门控筛选，失败按 F1–F6 归类并更新割权重后重割

表 3 F1–F6 失败类型与反馈动作

失败类型	检测条件	反馈动作
F1 局部功能/结构失败	Liberty 文件中的函数匹配或结构检查未通过	提高等价稳定奖励并增加边界惩罚，使此类候选在下一轮割代价中贬值
F2 边界失败	锥边界未闭合	增加边界惩罚 λ_b ，收紧锥边界，保留已映射门
F3 尺寸过大	候选尺寸超过阈值	增加尺寸惩罚，强制更小割
F4 时序收益不足	$\Delta \text{WNS} \leq 0$ (建立时间模式)	上调关键覆盖奖励，使下一轮割方案集中于真实关键路径门
F5 验证超时	局部检查或 STA 运行时间 > 60 s	增加验证代价惩罚 λ_v ，并将最大锥门数减半
F6 SPEF 复测失败	理想线网增益 > 10 ps 但 SPEF 下 WNS 不改善	标记高线载路径，增加边界惩罚以规避高扇出路经

3.3.3 形式等价与门控验证

候选级功能保持由 Liberty 函数匹配和结构规则保证；组合网表可由 ABC cec 回验。本文对主实验和跨测试集实验的最终基线网表与修复网表执行独立顺序 SEC，SEC 结果与理想线网 WNS 候选接受判定分开统计。该 SEC 在 SKY130 行为单元模型下验证组合逻辑与状态转移关系；理想线网 WNS 和布局布线后 WNS 分别由 OpenSTA 与 OpenROAD 流程测量。

简化 SPEF 门控针对理想增益超过 10 ps 的候选进行复测；复测未改善的候选记为 F6。实验采用固定门控参数，并以布局布线结果评估物理保持性。

3.4 工程实现要点

映射网表由 Yosys 的 synth -noabc 与 abc -liberty 两步流程生成，FAECO 在 SKY130 HD 网表上执行 R/G/B/JOINT 搜索。实验固定工艺库、输入 Verilog 和脚本版本；主实验及跨测试集实验另用

WSL2 Ubuntu 中的 Yosys 0.33 对最终基线网表与修复网表进行顺序 SEC。

扇入锥 $C(G, t) = (V_C, E_C)$ 由反向广度优先搜索 (BFS) 抽取。对大规模设计, 按逻辑深度将违例锥切分为受门数上限约束的子锥, 独立生成候选并沿关键路径排序, 以控制内存和求解规模。

4 实验

4.1 实验设置

环境与数据集: 实验在 WSL2 Ubuntu 上完成, 主流程采用 OSS-CAD Suite (Yosys 0.67+146、OpenSTA 3.1.0), 顺序 SEC 采用 WSL 环境中的 Yosys 0.33。测试集包含 8 个 ISCAS89、19 个 ITC-99 和 3 个 PicoRV32 子模块, 统一使用 0.5 ns 时钟约束; 评价指标为 WNS/TNS、布线后 WNS 和 STA 次数。

实验配置: 所有电路采用相同流程, 比较效率优先和收敛两种配置。候选以 WNS 严格改善为接受条件, 理想增益超过 10 ps 后进行 SPEF 复测; 完整脚本和参数见实验产物。

4.2 主结果: ISCAS89 修复质量与效率

图 4 所示的 8 个 ISCAS89 基线网表与修复网表的对比结果, 在预布局理想线网模式下经 OpenSTA 测量均实现严格改善; 修复候选来自不改写 D 触发器、时钟和复位的 R/G/B/JOINT 构造级保持变换。本节报告时序搜索结果; 主实验的 8 个电路均通过独立顺序 SEC (通过率 8/8), 证明单元数和时间见表 4。策略分布方面: JOINT 候选对应 s27/s382/s420/s953, G 对应 s641/s713/s832, R 对应 s820; B 策略不纳入本组建立时间对比结果。该对比结果与后文 20 轮收敛实验及效率优先对照分开统计。

从机制上看, JOINT 沿关键路径压缩多级逻辑深度, 单门 G 只调整驱动强度而不改变逻辑级数; R 依赖工艺库中的等价布尔候选, 在 ISCAS89 中的覆盖有限, 这与 §4.3.1 中 b06 未达到严格改善的情况具有相同原因。

4.3 跨测试集评估

4.3.1 ITC-99 基准族

在 19 个可映射到 SKY130 HD 的 ITC-99 电路中, 18 个电路的 WNS 严格改善 (94.7%), b06 与基线持平, 19 个电路均无 WNS 回退; 大规模电路 b14/b15/b17/b20/b21/b22 均成功。b06 的关键路径缺少等价 R 候选, G 放大与 JOINT 枚举因输入电容增大拖累前级, 纯 G 与混合策略候选均被拒 (148 次和 156 次)。实验在固定工艺库和时序约束下完成跨测试集评估。

ISCAS89: 预布局理想线网 WNS 配对变化




图 4 ISCAS89 顺序电路混合修复的基线与 FAECO 结果对比 (周期 0.5 ns; 标注为 FAECO 相对基线的 WNS 变化)

表 4 ISCAS89 顺序门级等价验证结果 (WSL2 Ubuntu Yosys 0.33)

电路	equiv 单元	SEC	时间 (s)
s27	11	通过	0.303
s382	90	通过	0.382
s420	79	通过	0.368
s641	124	通过	0.381
s713	126	通过	0.410
s820	138	通过	0.454
s832	145	通过	0.437
s953	228	通过	0.537

使用 `equiv_make + equiv_simple + equiv_induct` 进行证明; 8 个电路共 8/8 通过。该结果对应 SKY130 行为单元模型下的逻辑门级顺序等价证明。

策略分布以 JOINT 为主 (12 个, b20/b21 的收益最大, 分别为 +1.98 和 +2.16 ns); 19 个电路共进行 1693 次候选级 STA 测量, 实际运行时间约 12.5 分钟。

独立大电路补充实验统计 b18 与 b19: 在 0.5 ns 时钟周期下, b18 的 WNS 由 -13.34 ns 改善至 -13.27 ns (+0.07 ns), b19 由 -17.44 ns 改善至 -16.00 ns (+1.44 ns); 两者分别含 37.6 万和 75.5 万个门, 经 93 次和 58 次候选级 STA 测量完成修复, 测量次数保持在数十次量级。

4.3.2 PicoRV32 异构族

基于同一寄存器传输级 (RTL) 源的三个结构差异明显子模块直接复用 ISCAS89 流程: PicoRV32 与其 PCPI 乘法协处理器 `picorv32_pcpi_mul` 分别经 R、G 获得 +1.13 和 +0.05 ns 的改善, 存储密集子模块未改善。

三组数据集的最终基线网表与修复网表均通过独立顺序 SEC (ISCAS89、ITC-99、PicoRV32 分别为 8/8、19/19、3/3); 2/3 和 18/19 为 WNS 严格改善比

例，SEC 通过率分别为 8/8、19/19 和 3/3。

4.4 消融与基线对比

本小节通过比较混合策略、纯 G、纯 B 和随机基线，检验反馈、决策和候选空间的作用。混合策略在 8 个电路中均优于纯 G，并在 7 个电路中严格优于纯 B；平均 WNS 改善为 1.07 ns，明显高于纯 G 的 0.16 ns。

反馈和提前停止将后续候选评估控制在较小范围，减少无效 STA 调用。独立消融显示，混合收益主要由 R/G/JOINT 承担，B 单独改善不超过 0.06 ns；SPEF 复测阈值（5/10/20 ps）和权重扰动（ $\pm 100\%$ ）均不改变结论，说明方法对参数设置具有一定稳健性。

4.5 物理验证：版图保持性与 SPEF 门控

在真实布局布线（placement and routing, P&R）后，8 个 ISCAS89 电路中有 5 个电路保持时序改善，1 个持平，2 个轻微恶化但不超过 0.02 ns（表 5）。流程使用 OpenROAD 2.0、SKY130 HD 和 0.5 ns 时钟约束，并在全局布线估计寄生后进行时序对比；SPEF 负载扫描和迭代式门控用于量化线载影响，并将 F6 复测失败接入权重更新。

跨测试集与物理实现结果汇总见图 5。

表 5 真实布局布线后的版图验证：8 个 ISCAS89 电路布线后 WNS 对比（OpenROAD 2.0 + SKY130 HD）

电路	预布局基线	预布局修复	布线后基线	布线后修复	Δ
s27	-0.27	-0.18	-0.36	-0.22	+0.14
s382	-0.98	-0.89	-1.16	-1.02	+0.14
s420	-1.56	-1.55	-1.80	-1.82	-0.02
s641	-1.63	-1.59	-2.10	-2.02	+0.08
s713	-1.33	-1.31	-1.59	-1.58	+0.01
s820	-1.19	-1.17	-1.52	-1.49	+0.03
s832	-1.23	-1.17	-1.51	-1.51	0.00
s953	-1.31	-1.27	-1.60	-1.61	-0.01

统一映射网表与同一接受候选；s27 因面积过小采用 10% 利用率布局规划；布线后 Δ 为修复网表相对基线网表的 WNS 变化。

独立 SPEF 负载扫描显示，s382 的 R 候选与 b18 的 JOINT 候选的 WNS 改善随估计线长增大而归零，表明线载增大后理想线网收益逐步衰减。

迭代式门控：在 40 $\mu\text{m}/\text{unit}$ 估计线载下，s382 的 50 个与 b18 的 6 个候选均未通过 SPEF 复测，并按 F6 更新权重；门控依据 SPEF 结果筛除物理无效候选并更新搜索权重。




图 5 跨测试集与物理实现结果汇总：(a) ITC-99 19 个电路的理想线网 WNS 改善量；(b) PicoRV32 三个异构子模块的基线与修复网表 WNS 配对结果；(c) 8 个 ISCAS89 电路布线后 WNS 变化。绿色表示改善，灰色表示持平，红色表示负变化。

5 结论

本文提出 FAECO，一种面向预布局门级 ECO 的失效驱动搜索方法。该方法以多特征加权割生成候选，并利用时序反馈重切候选空间，在保持功能约束的同时寻找时序改善，从而将候选生成、时序筛选和功能验证组织为统一流程。

实验结果表明，FAECO 在 ISCAS89、ITC-99 和 PicoRV32 上分别取得 8/8、18/19 和 2/3 的严格 WNS 改善；三组数据集的全部基线网表与修复网表均通过独立顺序 SEC（8/8、19/19、3/3，共 30/30）。收敛配置下，混合策略平均改善 1.07 ns，高于纯 G 的 0.16 ns，说明反馈和多策略协同有助于提升搜索质量。

物理验证进一步表明，在 8 个 ISCAS89 电路中，布线后 5 个保持改善、1 个持平，2 个退化不超过 0.02 ns。SPEF 复测在候选筛选阶段识别线载影响，布局布线结果验证最终时序保持性。

参考文献

- [1] Ho K H, Chen Y P, Fang J W, et al. ECO timing optimization using spare cells and technology remapping[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2010, 29(5): 697-710.
- [2] Kravets V N, Lee N Z, Jiang J H R. Comprehensive search for ECO rectification using symbolic sampling[C]//Proceedings of the 56th Annual Design Automation Conference. New York: ACM, 2019: 1-6.
- [3] Wu B H, Yang C J, Huang C Y, et al. A robust functional ECO engine by SAT proof minimization and interpolation techniques[C]//Proceedings of IEEE/ACM International Conference on Computer-Aided Design. Piscataway: IEEE, 2010: 729-734.
- [4] Cheng A C, Jiang I H R, Jou J Y. Resource-aware functional ECO patch generation[C]//Proceedings of the Design, Automation & Test in Europe Conference. Piscataway: IEEE, 2016: 1036-1041.
- [5] Dao A Q, Lee N Z, Chen L C, et al. Efficient computation of ECO patch functions[C]//Proceedings of the 55th Annual Design Automation Conference. New York: ACM, 2018: 1-6.
- [6] Pan H, Zhang R, Xia Y, et al. A semi-tensor product based circuit simulation for SAT-sweeping[C]//Proceedings of the Design, Automation & Test in Europe Conference. Piscataway: IEEE, 2024: 1-6.
- [7] Lu Y C, Nath S, Khandelwal V, et al. RL-Sizer: VLSI gate sizing for timing optimization using deep reinforcement learning[C]//Proceedings of the 58th Annual Design Automation Conference. New York: ACM, 2021: 733-738.
- [8] Ye Y, Xu P, Ren L, et al. Learning-driven physically aware large-scale circuit gate sizing[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2025, 44(5): 1901-1914.
- [9] Wu H, Huang Z, Li X, et al. AiTO: Simultaneous gate sizing and buffer insertion for timing optimization with GNNs and RL[J]. Integration, 2024, 98: 102211.
- [10] Hsiao H H, Lu Y C, Lim S K, et al. BUFFALO: PPA-configurable LLM-based buffer tree generation[C]//Proceedings of IEEE/ACM International Conference on Computer-Aided Design. Piscataway: IEEE, 2025: 1-9.
- [11] Wolf C. Yosys open synthesis suite[EB/OL]. YosysHQ, 2024. <https://yosyshq.net/yosys/>.
- [12] Synopsys Inc. Liberty User Guide, Version 2016.12[Z]. Mountain View: Synopsys, 2016.
- [13] Brayton R, Mishchenko A. ABC: An academic industrial-strength verification tool[C]//Proceedings of the 22nd International Conference on Computer Aided Verification (CAV). Berlin: Springer, 2010: 24-40.
- [14] Brglez F, Bryan D, Kozminski K. Combinational profiles of sequential benchmark circuits[C]//Proceedings of IEEE International Symposium on Circuits and Systems. Piscataway: IEEE, 1989: 1929-1934.
- [15] Davidson S. ITC'99 benchmark circuits: preliminary results[C]//Proceedings of IEEE International Test Conference. Piscataway: IEEE, 1999: 1125-1125.
- [16] Wolf C. PicoRV32: A size-optimized RISC-V CPU[EB/OL]. 2024. <https://github.com/YosysHQ/picorv32>.
- [17] Ajayi T, Chhabria V A, Fogaça M, et al. Toward an open-source digital flow: First learnings from the OpenROAD project[C]//Proceedings of the 56th ACM/IEEE Design Automation Conference. New York: ACM, 2019: 1-4.
- [18] SkyWater Technology Foundry. SkyWater SKY130 PDK[EB/OL]. 2024. <https://github.com/google/skywater-pdk>.
- [19] Parallax Software Inc. OpenSTA: Gate-level static timing verifier[EB/OL]. 2024. <https://github.com/parallaxsw/OpenSTA>.