

FAECO: 面向预布局门级时序 ECO 的失效驱动候选搜索

佟亚龙、刘畅

(国防科技大学计算机学院, 长沙 410073)

E-mail: chancews@qq.com (通信作者)

摘要: 针对预布局门级时序 ECO 中缓冲器插入和门尺寸调整难以压缩深层逻辑的问题, 本文提出失效驱动候选搜索引擎 (Failure-Aware ECO, FAECO)。该方法结合多特征加权割与关键路径覆盖割生成候选, 并根据候选失败类型更新后续搜索。候选先经库函数和结构规则筛选, 再由 OpenSTA 在理想线网模式下测量时序收益; 启用物理门控时, 满足条件的候选进一步进入基于标准寄生交换格式 (SPEF) 的简化复测。在三组测试集上, FAECO 分别实现 8/8、18/19 和 2/3 个电路的严格 WNS 改善 (仅指 WNS 改善, 不等同于 timing closure, 见 §4.1); ITC-99 中其余 1 个电路与基线持平, 全部 19 个电路均无 WNS 回退。ITC-99 中 b17 在默认 60 s 单候选验证预算下所有候选触发 F5 超时而被拒, 单独放宽至 180 s 后获得额外 1 个改善案例, 因此 19 个电路中 1 个采用放宽预算, 其余 18 个电路均采用默认 60 s 预算。独立逻辑门级顺序 SEC 覆盖 30 个测试实例: 29 个实例产生实际网表修改, 其中 28/29 个修改网表对完全证明, b17 剩余 1 个未证明点经 Liberty 检查确认为同函数尺寸替换; 唯一未产生接受补丁的 picorv32_regs 为存储簇、无 setup 路径, 其输出网表与基线一致。ISCAS89 20 轮收敛配置下混合策略平均 WNS 改善为 1.07 ns; 另在效率优先配置对应的 OpenROAD 布局及全局布线寄生估计验证中, 5/8 个电路仍保持改善。

关键词: 时序 ECO; 门级局部重构; 多特征加权割; 失效驱动反馈; 简化 SPEF 门控; 预布局时序优化

中图法分类号: TP391.41

FAECO: Failure-Aware Candidate Search for Pre-Placement Gate-Level Timing ECO

Tong Yalong, Liu Chang

(College of Computer Science, National University of Defense Technology, Changsha 410073, China)

Abstract: We present Failure-Aware ECO (FAECO), a failure-aware candidate-search engine for pre-placement gate-level timing ECO, to address the limited ability of buffer insertion and gate sizing to compress deep logic. FAECO combines a multi-feature weighted cut with a critical-path coverage cut to generate candidates, and updates the search through candidate failures; candidates are screened by library-function and structural rules, evaluated by OpenSTA on ideal nets, and, when eligible, rechecked using simplified SPEF. Across three benchmark sets, FAECO achieves strict WNS improvement on 8/8, 18/19, and 2/3 circuits, respectively (WNS improvement only, not equivalent to timing closure; see §4.1); the remaining one ITC-99 circuit matches the baseline without regression. For ITC-99 b17, all candidates trigger the F5 verification timeout under the default 60 s per-candidate budget; relaxing the budget to 180 s for this circuit yields one additional improved case, so 1 of the 19 circuits uses the relaxed budget and the other 18 circuits use the default 60 s budget. Among the 30 test instances, 29 produce actual netlist modifications, of which sequential SEC fully proves 28/29 modified baseline-repair pairs; the remaining unproven point of b17 corresponds to a same-function drive-strength substitution confirmed from the Liberty function. The only instance without an accepted patch, picorv32_regs, is a storage cluster without a setup path, and its output netlist is identical to the baseline. Under the ISCAS89 20-round convergence configuration, the mixed strategy achieves a mean WNS improvement of 1.07 ns; in a separate OpenROAD placement and global-routing parasitic-estimation validation using the efficiency-prioritized configuration, 5/8 ISCAS89 circuits retain an improvement.

Key words: gate-level timing ECO; local restructuring; multi-feature weighted cut; failure-aware feedback; simplified SPEF gating; pre-placement timing optimization

1 引言

1.1 背景与问题

工程变更命令 (engineering change order, ECO) 按修复目标可分为功能 ECO 与时序 ECO: 前者修

复逻辑功能错误, 后者修复时序违例。本文聚焦综合后、布局布线前的门级时序 ECO。本文将“局部重构”定义为在已映射网表的违例扇入锥上执行等价单元替换、门尺寸调整、缓冲器插入和少量多门组合, 完整的寄存器传输级 (register-transfer level,

RTL) 综合属于上游网表生成阶段。传统时序 ECO 主要依赖缓冲器插入 (buffer insertion, B) 与门尺寸调整 (gate sizing, G), 通过调整单元延迟修复最差负松弛 (worst negative slack, WNS) 与总负松弛 (total negative slack, TNS)。在严重路径违例下, B/G 优化能力不足, 其结构重映射仍受候选空间限制 [1, 7, 9]。

工业实践中, 将违例锥 (最差负松弛路径所在的扇入逻辑锥) 整体替换为时序友好补丁的做法比 B/G 更稳定, 但通常依赖工业数据。逻辑补丁构造与物理优化的协同关系直接影响功能等价验证和时序收益; 两者失配时, 补丁替换收敛缓慢甚至失败。

上述方法留下三个需要在公开工具链上量化的问题: 第一, 候选构造阶段的功能保持偏好对无效候选数量的影响; 第二, 理想线网时序收益与线载变化之间的筛选关系; 第三, 候选失效信息对下一轮搜索空间的收缩作用。

1.2 研究动机

本文的研究动机是扩大预布局门级时序 ECO 的局部结构搜索空间, 同时让候选验证和物理复测保持在可控成本内。为此, FAECO 在已映射网表的违例扇入锥上构造多特征加权割, 将局部功能保持能力、关键路径覆盖和候选规模纳入候选排序, 并把候选失败类型转化为下一轮搜索的反馈信号。

实验范围限定为已映射门级网表和公开的 SKY130 HD 标准单元库。主实验采用 ISCAS89 顺序电路基准集 [14]; 跨测试集实验采用能够在相同流程下映射到 SKY130 HD 的 ITC-99 电路 [15], 并加入 PicoRV32 的三个结构不同子模块 [16]。时序收益由理想线网 STA 筛选, 再用简化 SPEF 复测; 最终基线网表与修复网表通过独立顺序 SEC 检查。

1.3 主要贡献

本文的主要贡献体现为以下三个亮点:

1. 失效驱动搜索: 结合局部功能保持信息、多特征加权割与关键路径覆盖割, 并利用 F1-F6 失败反馈更新搜索权重与顺序, 形成面向深层逻辑的闭环候选生成机制。
2. 功能一时序一物理分层验证: 将局部函数/结构筛选、理想线网 WNS 判定和简化 SPEF 复测串联起来, 并以独立全网表 SEC 验证最终修复结果; 30 个测试实例中 29 个产生实际网表修改, 其中 28/29 个修改网表对由顺序 SEC 完全证明, b17 剩余 1 个未证明点经 Liberty 检查确认为同函数尺寸替换; 唯一未产生接受补丁的 PicoRV32 picorv32_regs (存储簇、无 setup 路

径) 输出网表与基线一致。

3. 跨测试集与真实流程验证: 在 ISCAS89、ITC-99 和 PicoRV32 上分别实现 8/8、18/19 和 2/3 个电路的严格 WNS 改善; ISCAS89 20 轮收敛配置下混合策略平均 WNS 改善为 1.07 ns, 另在效率优先配置对应的 OpenROAD 布局及全局布线寄生估计验证中 5/8 个 ISCAS89 电路保持改善。

2 相关工作

2.1 结构重映射与逻辑补丁

ECO 修复主要分为三类技术路径: 基于备用单元的结构重映射、基于逻辑补丁构造的功能修复, 以及基于缓冲器插入与门尺寸调整的物理优化。

结构重映射以缓冲插入、尺寸调整与技术重映射的流程修复时序, 将布线代价纳入备用单元分配 [1], 或以符号采样搜索修正点 [2]。代表性流程通常先构造候选, 再由等价性或时序验证筛选; FAECO 将可计算的局部功能保持候选可用性前置到候选构造阶段, 全局顺序等价性检查 (sequential equivalence checking, SEC) 作为独立验证环节。例如, [1] 的备用单元分配以布线后负载为输入, FAECO 则在预布局阶段完成候选构造; [2] 的符号采样扩大搜索范围, 并通过验证结果筛选修正点。

逻辑补丁构造通常先沿违例路径切分扇入逻辑锥, 提取局部窗口; 随后利用功能约简与反相器图 (functionally reduced and-inverter graph, FRAIG) 表示候选逻辑, 再通过 SAT 证明筛选与原逻辑功能等价的补丁, 以修复功能错误 [3, 4]。

后续工作进一步将资源代价纳入补丁生成, 并采用 SAT 或组合等价性检查 (combinational equivalence checking, CEC) 进行复核 [4, 6]。FAECO 将可计算的局部功能保持信息提前用于候选排序, 并把理想线网时序测量作为独立接受信号。

当等价性验证失败时, 代表性流程通常需要扩大搜索窗口或增加补丁规模重新枚举 [5]; 在数十万门级设计上, 这一过程会增加计算开销和收敛成本。

B/G 物理优化近年来主要沿门尺寸调整、联合 B/G 和物理感知方向发展 [7, 8, 9, 10]; 这些方法保持布尔功能不变、不进行逻辑级功能重构, 主要覆盖路径级负载优化; FAECO 进一步面向逻辑级数和关键路径结构进行局部重构。

学习驱动方法 [9, 10] 提升了门尺寸调整和缓冲器优化效率, 同时保持布尔功能不变、不进行逻辑级功能重构。

2.2 B/G 物理优化与研究定位

上述相关工作中的若干方法依赖商用 EDA 引擎或内部工业流程；本文选择公开的 Yosys [11]、OpenSTA [19] 与 OpenROAD [17]，在 SKY130 HD [18] 上实现并评估门级候选搜索。FAECO 流程覆盖映射网表、候选生成、理想线网静态时序分析（STA）和布局及全局布线寄生估计核验；顺序主实验采用构造级状态保持检查，独立的全网表 SEC 作为后续验证环节。

从应用阶段看，结构重映射与 B/G 物理优化通常用于布局后或布线阶段的物理微调，逻辑补丁构造则在综合后、布局前执行功能修复。FAECO 位于两者之间：在已映射网表上进行局部门级重构，同时用理想线网 STA 和简化线载模型进行预布局筛选。

上述四类方法的主要侧重点汇总如表 1。

表 1 四类方法的主要侧重点

方法	主要优势	适用问题
结构重映射	改变局部逻辑拓扑	深层逻辑和结构性时序违例
逻辑补丁	局部重构并支持 SAT/CEC 验证	功能 ECO 或功能一时序联合修复
B/G 优化	利用驱动与负载信息进行物理微调	后布局的小幅时序违例
FAECO	加权割生成候选并按失败反馈迭代搜索	预布局已映射网表的深层逻辑时序 ECO

3 方法

3.1 问题定义与设计目标

给定映射网表 G' 、目标周期 T 、时序约束和工艺库 $\mathcal{L}$ ，FAECO 在违例端点的扇入锥上搜索局部候选 p ，得到修复网表 G^* 。主实验以 $\Delta_{\text{WNS}}(p) > 0$ 作为理想线网时序接受谓词，并要求修复前后网表保持功能等价；启用物理门控时，还需满足 §3.5 所述 SPEF 复测条件。可选的 TNS 感知配置仅在 WNS 持平且 TNS 改善时接受候选。四类局部变换为：R（排除纯驱动尺寸变化后的跨等价单元/逻辑实现替换；同功能族内仅改变驱动强度的替换归入 G）、G（驱动尺寸调整）、B（恒等缓冲器插入）和 JOINT（联合枚举）。顺序实验不修改 D 触发器、时钟或复位单元。

候选 p 由局部门集合及其边界端口构成，且仅在不合三态、时钟门控和复位逻辑的组合局部上生成。候选构造使用库函数匹配和结构规则进行前置筛选，最终功能保持由独立顺序 SEC 验证。加权割构造见 §3.3，符号见表 2。

表 2 符号表

符号	定义
$G = (V, E)$	门级网图，顶点为门/端口，边为信号线
$C(G, t) \subseteq V$	目标输出 t 的扇入锥
$K(G, t)$	由每个门的输入/输出容量边与扇入依赖边构成的 s - t 分裂图
C_w	加权最小割候选边界（式（2）控制）
C_c	关键路径覆盖割候选边界（与 C_w 互补， λ_c 用于覆盖排序与节点代价深度折扣）
$\text{cost}(v)$	门 v 的节点代价，见式（2）
$s(v), n_C = C(G, t) $	门 v 的局部扇入锥规模、目标锥门数与锥内规模平方和
$S = \sum_u s(u)^2$	搜索权重； $\lambda_b, \lambda_s, \lambda_v, \lambda_f$ 作为代价项进入加权最小割的节点代价（式（2））， λ_c 作为深度折扣项进入同一代价的归一化分母，并参与关键路径覆盖候选的排序反馈
$\lambda_b, \lambda_s, \lambda_v, \lambda_c, \lambda_f$	候选优先级，由加权割顺序、关键路径覆盖候选和预设策略优先级共同确定
$\text{priority}(p)$	六类失败类型，定义见表 3

候选优先级决定测量顺序，候选接受由 OpenSTA 实测结果决定；F1-F6 反馈作用于下一轮的割权重更新。

3.2 方法总览

FAECO 包含映射准备、候选生成和时序验证三个阶段，如图 1 所示。候选策略为 R、G、B 和 JOINT。

- 映射准备**：经 Yosys 两步流程 [11] 生成 SKY130 HD 映射网表 G' ；Liberty 文件提供单元逻辑和时序信息 [12]，BLIF 归一化与 ABC cec [13] 用于组合网表回验。
- 加权割与候选生成**：在扇入锥 $C(G, t)$ 上构建 s - t 分裂图。Liberty 函数匹配生成 R 候选集；无 R 候选的门降低关键路径奖励并转向 G/B。候选由加权最小割和关键路径覆盖割产生，按割代价、路径覆盖和策略优先级排序；OpenSTA 结果用于接受判定，F1-F6 反馈用于更新权重。
- 验证与接受**：候选经库函数和结构规则筛选后，由 OpenSTA 在理想线网模式下测量 WNS/TNS；启用物理门控时，仅理想线网增益超过 10 ps 的候选进入简化 SPEF 复测。 $0 < \Delta_{\text{WNS}} \leq 10 \text{ ps}$ 的候选被阈值直接过滤，不计入 F1-F6 失败反馈；仅当候选满足式（3）但 SPEF 复测下 WNS 不改善时记为 F6。




图 1 FAECO 三阶段流水线：映射网表准备 → 切割与候选细化 → 验证与时序分析。

Algorithm 1 FAECO 修复流程示意

Require: 映射网表 G' 、时序约束 T 、工艺库 $\mathcal{L}$

Ensure: 修复后网表 G^* 、接受候选集合 $\mathcal{A}$

- 1: 保存基线网表 $G_0 \leftarrow G'$, 初始化 $G^* \leftarrow G_0$ 、 $\mathcal{A} \leftarrow \emptyset$ 和搜索权重 λ
- 2: **repeat**
- 3: 从最差违例端点提取扇入锥, 必要时按深度分治
- 4: 构建加权割与关键路径覆盖割, 生成并排序 R/G/B/JOINT 候选
- 5: 对候选执行局部功能/结构检查和 OpenSTA 测量
- 6: 对满足物理门控条件的候选进行简化 SPEF 复测
- 7: 若候选满足式 (3), 并在启用物理门控时通过简化 SPEF 复测, 则将其加入 $\mathcal{A}$; 若其 Δ_{WNS} 优于当前最佳值, 则相对基线网表 G_0 应用该候选并更新 G^* 。触发 F1-F6 的失败候选根据对应失败类型更新搜索权重; 因 10ps 阈值直接过滤的候选不参与失效反馈。各轮候选均相对固定基线 G_0 评估, 不叠加多个局部补丁。
- 8: **until** 无时序违例、候选耗尽或达到停止条件
- 9: **return** G^* , $\mathcal{A}$

算法 1 给出从违例端点提取扇入锥、生成候选、时序测量到反馈重搜索的流程。候选接受谓词和验证层次在 §3.5 中统一定义。

3.3 多特征加权割与候选生成

图 2 展示 FAECO 的核心原理。首先, 从违例端点反向提取局部组合扇入锥 $C(G, t)$, 并为门节点标注功能保持可用性、关键路径覆盖和候选规模等特征。加权最小割的节点代价由边界、候选规模、验证代价和扇出特征构成, 并按权重 λ_c 对具备 R 等价候选的门施加深度折扣, 如式 (2) 所示; 关键路径覆盖另通过独立的关键路径覆盖割 C_c 形成补充候选, 并由 λ_c 反馈调整其排序优先级。R 候选的可用性用于候选实例化与策略切换——若某门缺少 R 等价候选, 则其关键路径覆盖折扣与扇出代价同时失效并自动转向 G/B 策略。

随后, FAECO 生成两类互补边界: 加权最小割 C_w 优先控制局部规模, 关键路径覆盖割 C_c 覆盖时序关键门。两类边界分别实例化为 R/G/B/JOINT 候选, 统一按割代价、关键路径覆盖和策略优先级排序, 交由 OpenSTA 测量 Δ_{WNS} 和 Δ_{TNS} 。接受谓词保留有效候选; 触发 F1-F6 的失败候选根据失败类型反馈至割权重, 驱动下一轮重割。

候选 p 的 WNS 改善量在相同 SDC 和时钟约束下定义为:

$$\Delta_{WNS}(p) = WNS_{\text{after}}(p) - WNS_{\text{before}}. \quad (1)$$

节点代价 $\text{cost}(v)$ 综合边界、尺寸、验证和扇出因素, 并按关键路径深度折扣归一化。设 $\text{depth}(v)$ 为 v 在锥内的逻辑深度, $\mathcal{R}$ 为具备 R 等价候选的门集合, $\mathbb{R}[\cdot]$

为指示函数, 则

$$\begin{aligned} \text{cost}(v) = & \left(1 + \frac{\lambda_b}{1 + \text{depth}(v)} + \lambda_s \frac{s(v)^2}{S} + 0.01\lambda_v n_C \right. \\ & \left. + 0.1\lambda_f \mathbb{R}[v \in \mathcal{R}] \text{fanout}(v) \right) \\ & / \left(1 + \lambda_c \mathbb{R}[v \in \mathcal{R}] \frac{\text{depth}(v)}{\text{depth}_{\max}} \right), \end{aligned} \quad (2)$$

其中 $\lambda_b/\lambda_s/\lambda_v/\lambda_f$ 分别为边界、尺寸、验证和扇出权重, λ_c 为关键路径深度折扣权重, 默认均为 1.0; $n_C = |C(G, t)|$ 为目标扇入锥的门数, $s(v)$ 为门 v 的局部扇入锥规模, $S = \sum_u s(u)^2$, $\text{depth}_{\max} = \max_u \text{depth}(u)$ 。扇出项与分母折扣均以 $\mathbb{R}[v \in \mathcal{R}]$ 为门控: 缺少 R 等价候选的门不可重写, 若仍被深度折扣, 只会把不可重写的门推入候选边界并最终触发 F1 失败, 故对这类门同时免除扇出代价与深度折扣。 λ_c 亦用于调整关键路径覆盖割 C_c 的排序优先级与覆盖得分权重, 使下一轮割集方案集中于真实关键路径门; 归一化项用于抑制大锥规模。

3.4 失效反馈与搜索更新




图 2 FAECO 机制原理：局部扇入锥的特征中，边界/尺寸/验证/扇出写入加权最小割的节点代价 (式 (2))，关键路径由独立覆盖割 C_c 与 λ_c 的深度折扣及排序反馈处理；R 候选可用性驱动策略切换。图中“候选集合 A/B”为示意图标签，实际符号 C_w/C_c 与表 2 一致。

框架将 F1–F6 定义为统一失败类型，并据此驱动割图—权重更新—重割循环。真实 WNS 主循环主要由 F4（理想线网收益不足）驱动；启用物理门控时，进一步将 SPEF 复测失败记为 F6。F1、F2、F3 和 F5 分别用于功能/结构筛选、边界、规模和运行时间检查，具体条件见表 3；固定权重作为消融对照。

每类失败使对应权重增加 1.0：F1 增大边界惩罚 λ_b 与扇出权重 λ_f ，F2 增大边界惩罚 λ_b ，F3 增大尺寸惩罚 λ_s ，F4 增大关键路径深度折扣 λ_c ，F5 增大验证代价惩罚 λ_v 并将最大锥门数减半，F6 增大边界惩罚 λ_b ，收紧候选边界并偏向较小局部以降低高线载候选再次出现的概率。

表 3 F1–F6 失败类型与反馈动作

失败类型	检测条件	反馈动作
F1 局部功能/结构失败	Liberty 文件中的函数匹配或结构检查未通过	增加边界惩罚 λ_b 与扇出权重 λ_f （抑制高扇出的不稳定等价点），降低此类节点被选作候选边界的概率
F2 边界失败	锥边界未闭合	增加边界惩罚 λ_b ，收紧锥边界，保留已映射门
F3 尺寸过大	候选尺寸超过阈值	增加尺寸惩罚，强制更小割
F4 时序收益不足	候选未满足式 (3)	上调关键路径深度折扣 λ_c （同时提高覆盖割排序优先级），使下一轮割集方案集中于真实关键路径门
F5 验证超时	局部检查或 STA 运行时间 > 60 s	增加验证代价惩罚 λ_v 并将最大锥门数减半
F6 SPEF 复测失败	启用物理门控且理想线网增益 > 10 ps，但 SPEF 下 WNS 不改善	增加边界惩罚 λ_b ，收紧候选边界并偏向较小局部，降低高线载候选再次出现的概率

3.5 验证流程与接受准则

候选验证分为构造筛选、时序测量和最终等价验证三个层次。R 候选由 Liberty 函数匹配生成，G/B 候选由保持逻辑函数的局部结构变换生成；组合网表可在启用相应流程时由 ABC cec 回验。主实验和跨测试集实验对最终基线网表与修复网表执行独立顺序 SEC，SEC 结果与理想线网 WNS 候选接受判定分开统计。该 SEC 在 SKY130 行为单元模型下验证组合逻辑与状态转移关系；理想线网 WNS 和 OpenROAD 全局布线寄生估计后的 WNS 分别由 OpenSTA 与 OpenROAD 流程测量。

候选 p 在相同 SDC、时钟约束和分析角下的接受谓词为

$$A(p) = [\Delta_{\text{WNS}}(p) > 0] \vee [\text{tns_aware} \wedge \Delta_{\text{WNS}}(p) = 0 \wedge \Delta_{\text{TNS}}(p) > 0]. \quad (3)$$

启用物理门控时，满足式 (3) 且理想线网增益超过 10 ps 的候选进一步接受简化 SPEF 复测；0 <

$\Delta_{\text{WNS}} \leq 10 \text{ ps}$ 的候选不进入最终接受集合。复测下 WNS 仍改善的候选进入接受集合 $\mathcal{A}$ ，否则记为 F6 并反馈至下一轮搜索。未启用物理门控时，SPEF 结果作为独立物理复测，不改变理想线网候选的接受判定。

3.6 复杂度与实现边界

分裂图采用最大流—最小割求解。若锥内门数为 n 、扇入依赖边数为 f ，则分裂图节点数为 $V = 2n + 2$ 、边数为 $E = O(n + f)$ ；采用 Edmonds–Karp 求解时，单次割求解复杂度为 $O(VE^2)$ 。具体工具版本、运行环境和参数配置见第 4.1 节。

扇入锥 $C(G, t) = (V_C, E_C)$ 由反向广度优先搜索（BFS）抽取。对大规模设计，按逻辑深度将违例锥切分为受门数上限约束的子锥，独立生成候选并沿关键路径排序，以控制内存和求解规模。

4 实验

4.1 实验设置

环境与数据集：实验在 WSL2 Ubuntu 上完成，主流程采用 OSS-CAD Suite（Yosys 0.67+146、OpenSTA 3.1.0），顺序 SEC 采用 WSL 环境中的 Yosys 0.33。测试集包含 8 个 ISCAS89、19 个 ITC-99 和 3 个 PicoRV32 子模块，统一使用 0.5 ns 时钟约束。0.5 ns 作为统一的 **stress-test timing constraint** 而非各设计的目标工作频率，用以保证不同 **benchmark** 均产生可供候选搜索比较的 **setup violation**；本文关注的是固定约束下的相对 WNS 改善，不等同于 **timing closure**。主要评价指标为 WNS、全局布线寄生估计后的 WNS 和候选级 STA 次数；TNS 用于可选的辅助接受判据。本文报告的实验均采用 WNS 严格改善配置；TNS-aware 仅作为可选扩展，不与本文物理门控实验联合启用。

benchmark 纳入规则：ISCAS89 纳入能够经统一 Yosys→SKY130 HD 流程成功映射并形成有效 **setup timing path** 的 8 个顺序电路；ITC-99 按相同标准纳入 19 个电路（b01–b15、b17、b20–b22），其中 b18、b19 未纳入上述统一统计，在相同流程下作为大规模补充实例单独运行并报告（见 §4.3.1）；PicoRV32 选择主核 picorv32、乘法协处理器 picorv32_pcpi_mul 与存储密集子模块 picorv32_regs（存储簇）以覆盖控制、算术和存储三类结构差异。

实验配置：§4.2 采用效率优先配置，§4.4 采用 20 轮收敛配置，两套配置的关键参数见表 4；b17 的验证时限例外见 §4.3.1。完整脚本和参数随补充材料一同发布。

接受准则：以式 (3) 的 WNS 严格改善为接受准

表 4 效率优先与 20 轮收敛配置的关键参数对比

参数	效率优先	20 轮收敛
最大迭代轮数	1 (首改进即停止)	20
F1-F6 失效反馈	仅轮内	轮内 + 跨轮
10ps 物理门控 SPEF 复测	关	关
单候选验证时限 (默认)	60 s	60 s

注：跨测试集主实验 (§4.3) 最多迭代 8 轮、启用跨轮失效反馈，其余关键参数与效率优先配置相同；b17 的验证时限例外 (180 s) 属跨测试集实验 (§4.3.1)。




图 3 ISCAS89 顺序电路混合修复的基线与 FAECO 结果对比 (周期 0.5 ns; 标注为 FAECO 相对基线的 WNS 变化)

则, TNS 仅作为辅助判据; 本文不将“取得 WNS 改善”等同于 timing closure。

4.2 主结果: ISCAS89 修复质量与效率

图 3 所示的 8 个 ISCAS89 基线网表与修复网表的对比结果, 在预布局理想线网模式下经 OpenSTA 测量均实现严格改善; 修复候选来自不改写 D 触发器、时钟和复位的 R/G/B/JOINT 构造级保持变换。本节报告时序搜索结果; 主实验的 8 个电路均通过独立顺序 SEC (通过率 8/8), 证明单元数和时间见表 5。策略分布方面: JOINT 候选对应 s27/s382/s420/s953, G 对应 s641/s713/s832, R 对应 s820; B 策略不纳入本组建立时间对比结果。图 3 对应效率优先配置, 该配置不启用 §3.5 的 10 ps 物理门控阈值, 直接以式 (3) 的 $WNS > 0$ 为接受准则, 因此 s420 的 +0.01 ns (10 ps) 接受候选不与 §3.5 的过滤规则冲突; 本节数字与 §4.4 所报告的 20 轮收敛配置分开统计。

从机制上看, JOINT 沿关键路径压缩多级逻辑深度, 单门 G 只调整驱动强度而不改变逻辑级数; R 依赖工艺库中的等价布尔候选, 在 ISCAS89 中的覆盖有限; 类似的库等价族限制也出现在 §4.3.1 对 b06 的分析中。

表 5 ISCAS89 顺序门级 SEC 结果

电路	equiv 单元	SEC	时间 (s)
s27	11	通过	0.303
s382	90	通过	0.382
s420	79	通过	0.368
s641	124	通过	0.381
s713	126	通过	0.410
s820	138	通过	0.454
s832	145	通过	0.437
s953	228	通过	0.537

使用 equiv_make + equiv_simple + equiv_induct 进行证明; 8 个电路共 8/8 通过。该结果对应 SKY130 行为单元模型下的逻辑门级顺序等价证明。

4.3 跨测试集评估

4.3.1 ITC-99 基准族

在纳入统一批量评估的 19 个 ITC-99 电路中, 18 个电路的 WNS 取得严格改善, b06 与基线持平 ($\Delta = 0$ ns), 19 个电路均无 WNS 回退。b17 在默认 60 s 单候选验证时限下, 所有候选均触发 F5 超时而被拒; 为区分验证预算限制与搜索能力的差异, 将该电路的单候选验证时限补充放宽至 180 s, 随后在 104 次候选级 STA 测量内取得 +0.38 ns 改善 (接受 G 候选 nor4b₁ → nor4b₂), 其余 18 个电路仍采用 60 s 默认配置。纳入统计的大规模电路 b14/b15/b17/b20/b21/b22 均取得严格 WNS 改善; 未纳入统计的补充实例 b18/b19 亦取得改善 (见下文)。b06 的基线 WNS 为 -0.56 ns, 其关键路径包含多个相邻的 or4b₁, G 策略因增大输入电容拖累前级、B 策略无可缓解的低扇出网络、R 候选在 SKY130 HD 库中无等价族; 在当前工艺库、候选空间和理想线网模型下, 混合 R/G/B/JOINT 共 664 次候选级 STA 测量中 333 次与基线持平、0 次严格超过基线, 表明 b06 在当前搜索空间中的进一步改善较为受限。实验在固定工艺库和时序约束下完成跨测试集评估。

接受补丁以 G 为主力: 19 个电路中 17 个含 G 类接受 (累计 69 次), B 与 R 类接受分别出现于 14 个和 10 个电路; 收益最大的 b20/b21 (分别为 +1.98 和 +2.75 ns) 均以 G 为主、辅以 R。19 个电路共进行 3363 次候选级 STA 测量 (2 路并行, 总墙钟约 2.4 小时)。19 个电路改善量的中位数为 +0.18 ns、均值为 +0.43 ns, 均值由 b20/b21 大电路 (基线 WNS ≤ -13 ns) 拖高, 掩盖了中小电路的典型收益; 论文同时报告中位数与均值以避免读者对均值产生过度乐观的解读。b06 的 $\Delta = 0$ 不影响 18/19 的改善比例, 因此仍满足零回退统计。

其中大规模电路 b18 和 b19 的进一步统计如下: 在 0.5 ns 时钟周期下, b18 的 WNS 由 -13.34 ns 改

善至 -13.27 ns ($+0.07\text{ ns}$), b19 由 -17.44 ns 改善至 -16.00 ns ($+1.44\text{ ns}$); 两者分别含 37.6 万和 75.5 万个门, 分别经 24 次和 59 次候选级 STA 测量完成修复, 测量次数保持在数十次量级。b18、b19 未纳入上述 19 个电路的统一统计, 在相同流程下作为大规模模补充实例单独运行, 此处补充其门数与测量成本。

4.3.2 PicoRV32 异构族

基于同一寄存器传输级 (RTL) 源的三个结构差异明显的子模块直接复用 ISCAS89 流程: PicoRV32 主核与其 PCPI 乘法协处理器 `picorv32_pcpi_mul` 分别获得 $+1.13$ 和 $+0.07\text{ ns}$ 的改善 (修复网表由 R/G/B 多类接受补丁叠加形成), 存储密集子模块 `picorv32_regs` 为存储簇、无可建立 `setup` 路径, 未纳入改善统计。

三组数据集的 WNS 严格改善比例分别为 8/8、18/19 和 2/3。顺序 SEC 面向 30 个测试实例: 29 个实例产生实际网表修改, 其中 28/29 个修改网表对完全证明 (三组分别为 8/8、18/19 和 2/2); b06 的最终 WNS 与基线持平, 其接受的缓冲器/延迟单元补丁不改变 WNS (TNS 亦不劣于基线), 并经顺序 SEC 完全证明; 唯一未产生接受补丁的 `picorv32_regs` 无 `setup` 路径, 其输出网表与基线一致。b17 的修复网表在 SKY130 行为单元模型下经 Yosys `equiv_simple` + `equiv_induct` 验证, 12812 个等价点已证明, 剩余 1 个未证明点对应 `nor4b1 → nor4b2` 的同函数尺寸替换 (Liberty function 一致); 鉴于该点未被顺序 SEC 完全消解, 本文将其单独报告。

4.4 消融与基线对比

本小节以禁用 F1-F6 失效反馈、保持搜索权重固定的纯 G、纯 B 和随机搜索作为基线, 与启用失效反馈的 20 轮混合策略比较 (表 6)。各方法均采用式 (3) 作为候选接受准则, 并采用相同的 20 轮上限和候选评估预算。固定权重条件下, 纯 B 与随机基线在不同电路上互有胜负, 未表现出稳定优势。20 轮混合策略平均 WNS 改善达到 1.07 ns , 在 8/8 个电路上严格高于纯 G, 并在 7/8 个电路上严格高于纯 B 和随机基线, s27 上与后者持平。由于本表同时改变候选空间和反馈配置, 因此不用于单独量化失效反馈的独立贡献; 其结果表明, 混合候选空间与失效反馈的结合能够获得更高的搜索收益。

表 6 ISCAS89 固定权重基线与失效反馈混合策略的 WNS 改善对比 (周期 0.5 ns)

电路	纯 G	纯 B	随机	混合 20 轮
s27	+0.09	+0.28	+0.28	+0.28
s382	+0.17	+0.19	+0.19	+1.00
s420	+0.35	+1.00	+1.15	+1.54
s641	+0.45	+1.27	+0.57	+1.63
s713	+0.05	+0.99	+0.64	+1.33
s820	+0.02	+0.26	+0.15	+0.99
s832	+0.07	+0.06	+0.08	+0.57
s953	+0.09	+0.24	+0.12	+1.25
均值	0.16	0.54	0.40	1.07

数字为 WNS 改善量 (ns), 正值代表修复后 WNS 较基线提高; 纯 G / 纯 B / 随机三列采用固定搜索权重, 不启用 F1-F6 失效反馈, 混合 20 轮启用失效反馈。各方法均采用式 (3) 的候选接受准则, 并使用相同的 20 轮上限与候选评估预算。随机列与混合列共享 R/G/B/JOINT 候选类型与初始候选生成规则, 每轮在同规则下生成候选池后随机化评估顺序, 随机种子 1、2、3 三组取均值。

4.5 布局及全局布线寄生估计验证与 SPEF 门控

本节物理验证采用 §4.2 效率优先配置得到的接受候选, 与 §4.4 的 20 轮收敛配置分开统计。表 7 首先对 §4.2 效率优先配置得到的接受候选进行后验 OpenROAD 物理估计验证。在 OpenROAD 2.0 布局与全局布线 (global routing) 寄生估计后, 8 个 ISCAS89 电路中有 5 个电路保持时序改善, 1 个持平, 2 个轻微恶化但不超过 0.02 ns 。流程使用 OpenROAD 2.0、SKY130 HD 和 0.5 ns 时钟约束。另行开展 SPEF 负载扫描与迭代式门控实验, 以评估线载敏感性及 F6 反馈机制; 后者用于量化线载影响, 并将 F6 复测失败接入权重更新。

独立 SPEF 负载扫描显示, s382 的 R 候选与 b18 的 JOINT 候选的 WNS 改善随估计线长增大而归零, 表明线载增大后理想线网收益逐步衰减。

迭代式门控: 在 $40\text{ }\mu\text{m/unit}$ 估计线载下 (unit 表示一次扇出后沿拓扑/曼哈顿距离累加的相对单位长度), 对每条线 e 用简化公式 $L_{\text{est}}(e) = 40\text{ }\mu\text{m} \cdot u(e)$ 、 $R_e = r_{\text{unit}}L_{\text{est}}$ 、 $C_e = c_{\text{unit}}L_{\text{est}}$ 估计寄生电阻电容 (r_{unit} 、 c_{unit} 取自 SKY130 HD 1i1 层的代表 RC, 详见补充材料), 并据此生成简化 SPEF。s382 的 50 个与 b18 的 6 个候选均未通过 SPEF 复测, 并按 F6 更新权重; 门控依据 SPEF 结果筛除物理无效候选并更新搜索权重。F6 反馈目前可证明的是识别并拒绝 ideal-net 下看起来有效、但线载后失效的候选; 尚未直接证明迭代后最终物理 WNS 改善。

表 7 OpenROAD 布局及全局布线寄生估计后的 WNS 对比
(8 个 ISCAS89 电路)

电路	预布局		全局布线估计		Δ
	基线	修复	基线	修复	
s27	-0.27	-0.18	-0.36	-0.22	+0.14
s382	-0.98	-0.89	-1.16	-1.02	+0.14
s420	-1.56	-1.55	-1.80	-1.82	-0.02
s641	-1.63	-1.59	-2.10	-2.02	+0.08
s713	-1.33	-1.31	-1.59	-1.58	+0.01
s820	-1.19	-1.17	-1.52	-1.49	+0.03
s832	-1.23	-1.17	-1.51	-1.51	0.00
s953	-1.31	-1.27	-1.60	-1.61	-0.01

各电路物理估计采用与预布局评估一致的映射网表及接受候选；s27 采用 10% 利用率布局规划； Δ 为全局布线寄生估计后修复网表相对基线的 WNS 变化。

5 结论

本文提出 FAECO，一种面向预布局门级 ECO 的失效驱动搜索方法。该方法以多特征加权割生成候选，并利用时序反馈重切候选空间，在保持功能约束的同时寻找时序改善，从而将候选生成、时序筛选和功能验证组织为统一流程。

实验结果表明，FAECO 在 ISCAS89、ITC-99 和 PicoRV32 上分别实现 8/8、18/19 和 2/3 个电路的严格 WNS 改善（b06 与基线持平，仅指 WNS 改善，不等于 timing closure）；30 个测试实例中 29 个产生实际网表修改，其中 28/29 个修改网表对由顺序 SEC 完全证明，b17 剩余 1 个未证明点经 Liberty 检查确认为同函数尺寸替换；唯一未产生接受补丁的 PicoRV32 picorv32_regs（存储簇、无 setup 路径）输出网表与基线一致。ISCAS89 20 轮收敛配置下，混合策略平均 WNS 改善为 1.07 ns，高于纯 G 的 0.16 ns。ITC-99 中仅 b06 未达严格改善，其未改善现象与多个相邻 or4b1 在预布局理想线网下使 G 反向恶化、B 无低扇出网络可利用、R 候选在 SKY130 HD 库中不存在等因素相关，详见 §4.3.1。

OpenROAD 布局及全局布线寄生估计后，8 个 ISCAS89 电路中 5 个保持改善、1 个持平，2 个退化不超过 0.02 ns。

参考文献

[1] Ho K H, Chen Y P, Fang J W, et al. ECO timing optimization using spare cells and technology remapping[J]. IEEE Transactions

on Computer-Aided Design of Integrated Circuits and Systems, 2010, 29(5): 697-710.

[2] Kravets V N, Lee N Z, Jiang J H R. Comprehensive search for ECO rectification using symbolic sampling[C]//Proceedings of the 56th Annual Design Automation Conference. New York: ACM, 2019: 1-6.

[3] Wu B H, Yang C J, Huang C Y, et al. A robust functional ECO engine by SAT proof minimization and interpolation techniques[C]//Proceedings of IEEE/ACM International Conference on Computer-Aided Design. Piscataway: IEEE, 2010: 729-734.

[4] Cheng A C, Jiang I H R, Jou J Y. Resource-aware functional ECO patch generation[C]//Proceedings of the Design, Automation & Test in Europe Conference. Piscataway: IEEE, 2016: 1036-1041.

[5] Dao A Q, Lee N Z, Chen L C, et al. Efficient computation of ECO patch functions[C]//Proceedings of the 55th Annual Design Automation Conference. New York: ACM, 2018: 1-6.

[6] Pan H, Zhang R, Xia Y, et al. A semi-tensor product based circuit simulation for SAT-sweeping[C]//Proceedings of the Design, Automation & Test in Europe Conference. Piscataway: IEEE, 2024: 1-6.

[7] Lu Y C, Nath S, Khandelwal V, et al. RL-Sizer: VLSI gate sizing for timing optimization using deep reinforcement learning[C]//Proceedings of the 58th Annual Design Automation Conference. New York: ACM, 2021: 733-738.

[8] Ye Y, Xu P, Ren L, et al. Learning-driven physically aware large-scale circuit gate sizing[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2025, 44(5): 1901-1914.

[9] Wu H, Huang Z, Li X, et al. AiTO: Simultaneous gate sizing and buffer insertion for timing optimization with GNNs and RL[J]. Integration, 2024, 98: 102211.

[10] Hsiao H H, Lu Y C, Lim S K, et al. BUFFALO: PPA-configurable LLM-based buffer tree generation[C]//Proceedings of IEEE/ACM International Conference on Computer-Aided Design. Piscataway: IEEE, 2025: 1-9.

[11] Wolf C. Yosys open synthesis suite[EB/OL]. YosysHQ, 2024. <https://yosyshq.net/yosys/>.

[12] Synopsys Inc. Liberty User Guide, Version 2016.12[Z]. Mountain View: Synopsys, 2016.

[13] Brayton R, Mishchenko A. ABC: An academic industrial-strength verification tool[C]//Proceedings of the 22nd International Conference on Computer Aided Verification (CAV). Berlin: Springer, 2010: 24-40.

[14] Brglez F, Bryan D, Kozminski K. Combinational profiles of sequential benchmark circuits[C]//Proceedings of IEEE International Symposium on Circuits and Systems. Piscataway: IEEE, 1989: 1929-1934.

[15] Davidson S. ITC'99 benchmark circuits: preliminary results[C]//Proceedings of IEEE International Test Conference. Piscataway: IEEE, 1999: 1125-1125.

[16] Wolf C. PicoRV32: A size-optimized RISC-V CPU[EB/OL]. 2024. <https://github.com/YosysHQ/picorv32>.

[17] Ajayi T, Chhabria V A, Fogaça M, et al. Toward an open-source digital flow: First learnings from the OpenROAD project[C]//Proceedings of the 56th ACM/IEEE Design Automation Conference. New York: ACM, 2019: 1-4.

[18] SkyWater Technology Foundry. SkyWater SKY130 PDK[EB/OL]. 2024. <https://github.com/google/skywater-pdk>.

[19] Parallax Software Inc. OpenSTA: Gate-level static timing verifier[EB/OL]. 2024. <https://github.com/parallaxsw/OpenSTA>.