

七星微赛题初赛设计说明书

参赛作品：YH_rv_cpu

面向七星微赛题初赛评审的正式设计说明书

版本：v0.3 日期：2026-04-09

文档性质：初赛提交设计说明书

说明范围：设计目标、微架构方案、验证结果、FPGA 原型适配情况

适用对象：七星微赛题初赛评审专家

本文档基于 YH_rv_cpu 当前主线工程编写，重点说明设计目标、关键微架构、验证方法、性能与资源结果，以及 FPGA 原型适配进展。正文采用已经完成复现和回归确认的结果，并对当前尚未完成的实体板级验证边界做出如实说明。

摘要

YH_rv_cpu 是一套面向七星微赛题的工程化 RISC-V CPU 方案。项目以五级顺序流水为核心，围绕 RV32I + Zicsr 主线构建了同步取指存储、数据存储、UART、定时器和 DONE 标志构成的最小 SoC，形成了从功能验证、性能评估到 FPGA 原型适配的完整工程闭环。本文围绕赛题理解、总体架构、关键机制、验证矩阵和阶段性结果，对当前方案进行正式说明。

截至 2026 年 4 月，项目已完成主线结果的稳定收敛：CoreMark short 达到 0.912472 CoreMark/MHz，strict >=10s 路径达到 0.912465 CoreMark/MHz；rv32 baseline 与 rv64 baseline 分别通过 33/33 与 21/21；扩展 full-ui 验证达到 rv32 42/42 与 rv64 54/54；Vivado impl50 结果为 2556 LUT / 2170 FF / 4 BRAM / 0 DSP，在 50MHz 目标频率下保持正时序裕量。

本设计说明书重点体现三方面内容：第一，方案结构清晰，便于说明设计原理和工程取舍；第二，验证矩阵覆盖功能、性能与实现结果，能够支撑结论可信度；第三，项目已完成 FPGA pre-board 阶段的大部分准备工作，为后续实体板验证和进一步优化保留了明确接口与路径。

关键词

RISC-V；五级流水；工程化验证；CoreMark；FPGA 原型

目录

摘要	1
关键词	1
1 赛题理解与设计目标	3
1.1 赛题理解	3
1.2 设计目标	3
1.3 结果口径说明	4
2 总体方案与微架构设计	4
2.1 系统总体架构	4
2.2 CPU 五级流水组织	5
2.3 数据相关处理	6
2.4 控制相关与 redirect 机制	6
2.5 CSR、异常与中断处理	7

2.6	SoC 存储与 MMIO 组织	7
2.7	设计取舍	8
3	验证方案与实验结果	8
3.1	验证矩阵	8
3.2	功能验证结果	8
3.3	CoreMark 性能结果	9
3.4	FPGA 实现结果	9
3.5	验证结论	10
4	FPGA 原型适配情况	10
4.1	原型目标与路径	10
4.2	已完成工作	11
4.3	当前结果	11
4.4	当前边界	11
4.5	阶段性结论	11
5	总结与后续工作	12
5.1	阶段性总结	12
5.2	当前边界	12
5.3	后续工作	12
5.4	结语	12
A	关键结果汇总	13

1 赛题理解与设计目标

1.1 赛题理解

结合官方赛题描述与已公开答疑信息，本项目对题目的理解可以概括为以下几点：

- 初赛阶段的核心交付物是设计说明书，评审重点在于方案是否完整、架构是否清楚、结果是否可信；
- 题目鼓励在功能、性能、资源和工程可实现性之间做平衡，不要求单纯追求极限结构；
- 程序存储与数据存储方式不受严格限制，FPGA 原型验证可采用仿真与实现报告作为阶段性证据；
- 扩展能力和可演进性属于加分方向，但不应以牺牲当前主线的正确性和可验证性为代价。

基于上述理解，本项目选择以五级顺序流水作为主线结构，以 RV32I + Zicsr 为当前正式提交口径，围绕最小 SoC 和 FPGA 原型适配建立完整工程闭环。这样做的目标不是规避复杂度，而是在初赛阶段先建立一套能够稳定复现、便于说明且可继续优化的基线。

1.2 设计目标

本项目在初赛阶段设置了四项核心目标：

1. **架构清晰**：构建层次分明、职责明确的 CPU 与 SoC 结构，便于说明微架构原理；
2. **验证充分**：建立从 smoke、baseline、扩展 ISA 覆盖到 CoreMark 和实现结果的验证矩阵；
3. **工程可复现**：使关键脚本、文档、RTL、测试平台和结果摘要保持一致；
4. **原型可延伸**：在保持实现约束可控的前提下，为 FPGA 原型和后续性能优化保留清晰路径。

表 1: 初赛阶段目标完成情况

目标项	当前状态	说明
五级流水主线	已完成	CPU、SoC、取指存储、数据存储和 MMIO 路径已形成稳定主线实现
功能验证	已完成	Smoke、rv32 baseline 33/33、rv64 baseline 21/21 已收敛
扩展覆盖	已完成	rv32 full-ui 42/42、rv64 full-ui 54/54 已完成，用于补充展示工程健壮性
性能评估	已完成	CoreMark short 与 strict $\geq 10s$ 路径均已获得稳定结果
FPGA pre-board	已完成	impl50、资源与时序报告、bring-up 路径已整理完毕
实体板验证	待完成	受实体板卡与最终板级约束条件限制，留作后续阶段工作

1.3 结果口径说明

为了避免评审中对结果边界产生误解，本文结果分为两类：

- **主线结果：**指当前正式提交口径直接引用的结果，包括 CoreMark short/strict、rv32 baseline、rv64 baseline、impl50 和 FPGA pre-board 数据；
- **扩展验证结果：**指用于补充展示工程健壮性和覆盖面的结果，例如 rv32/rv64 full-ui。这类结果用于说明设计具备更强的稳定性，但不改变本文主线口径。

这种区分的目的，是让设计说明书既能体现工程完成度，又能保持表达边界准确，避免把阶段性探索结果与正式主线结果混为一谈。

2 总体方案与微架构设计

2.1 系统总体架构

YH_rv_cpu 采用“CPU 核 + SoC 封装 + FPGA 原型顶层”的层次化组织方式。CPU 内核负责指令执行、控制流处理和异常响应；SoC 层负责连接同步指令存储、数据存储和最小 MMIO 外设；FPGA 顶层负责将工程映射到 Nexys A7-100T 的原型实现路径。




图 1: 系统总体架构示意图

表 2: 核心模块职责

模块	作用
YH_rv_cpu	CPU 顶层，组织 IF/ID/EX/MEM/WB 五级流水、前递、redirect、CSR 与 trap
YH_rv_cpu_hazard_unit	负责 load-use hazard 检测和前递选择，是主线停顿控制的关键模块
YH_rv_cpu_soc	SoC 封装层，连接同步指令存储、数据存储与最小 MMIO 外设
YH_rv_sync_imem_rom	服务同步取指路径，使 CPU 与 FPGA 原型口径保持一致
YH_rv_dmem_ram	负责 load/store 数据访问，并与 MMIO 共同组成访问路径
YH_rv_cpu_fpga_top	FPGA 原型顶层与综合参数入口，用于承接 impl50 等实现流程

2.2 CPU 五级流水组织

当前 CPU 主线采用经典五级流水：

- 1. IF：同步取指、PC 更新与 redirect 接收；
- 2. ID：译码、寄存器读、立即数生成和控制信号准备；
- 3. EX：ALU 运算、分支跳转判断、CSR 访问以及 trap/mret 决策；
- 4. MEM：load/store 与 MMIO 访问；
- 5. WB：将 ALU、访存或 CSR 结果回写寄存器堆。

这种结构的优势在于边界清楚、验证成本可控，并且足以支撑当前阶段的 CoreMark、riscv-tests 和最小 SoC 软件运行。项目在初赛版本中没有引入 cache、多发射或乱序机制，是因为当前目标更强调可验证性、可说明性和工程闭环，而不是在早期阶段叠加过高结构风险。




图 2：五级流水与关键控制通路示意图

2.3 数据相关处理

为了在顺序流水中兼顾正确性和吞吐，项目实现了明确的数据相关处理策略：

- EX/MEM、MEM/WB 两级前递，降低普通 ALU 相关导致的停顿；
- 针对 load-use 场景设置专门检测逻辑，当结果尚未可用且后继指令立即消费时暂停译码级；
- 当前主线采用 `stall_decode = load_use_hazard` 策略，使停顿条件尽量收敛在必要场景内。

这一选择的直接效果是：对可前递场景尽量放行，对不可前递的 load-use 场景执行最小必要停顿，在结构复杂度、稳定性和性能之间取得平衡。

2.4 控制相关与 redirect 机制

当前控制流处理主要在 EX 级完成决策：

- branch、jump 和 jalr 在 EX 级形成 redirect；
- trap、mret 与普通跳转共享控制流重定向框架；
- 当 `ex_fetch_redirect_valid` 有效时，IF 级更新 PC 并清空错误路径气泡。

近期 profile 结果表明，CoreMark 中的主要控制流开销来自 taken branch，其中 bne 和 beq 占据了主要比例。这说明当前体系下的性能瓶颈更多集中在控制流重定向成本，也为后续进一步优化提供了明确方向。

2.5 CSR、异常与中断处理

项目当前实现的控制状态寄存器与异常处理，重点覆盖比赛阶段确有需求的机器态功能：

- CSR 指令：csrrw/csrrs/csrrc 及其立即数变体；
- 关键机器态 CSR：mstatus、mie、mtvec、mscratch、mepc、mcause、mip；
- 同步异常：非法指令、CSR 非法访问、load misaligned 等；
- 控制流相关：ecall、ebreak、mret；
- 机器定时器中断：通过 timer 外设触发并进入 trap 流程。

这一边界满足当前软件运行和验证需要，也有利于在初赛阶段把实现重点放在主线稳定性和工程完整性上。

2.6 SoC 存储与 MMIO 组织

SoC 采用“ROM + RAM + MMIO”的最小闭环结构。其中同步 ROM 负责取指，RAM 负责数据访问，MMIO 外设负责提供对外可观测接口和计时能力。当前已确认的关键地址组织如下：

表 3: SoC 关键地址映射

资源	地址/基址	作用
ROM	0x0000_0000	程序存储基址
RAM	0x0000_4000	数据存储基址
UART TX	0x1000_0000	串口发送寄存器
DONE	0x1000_0004	程序结束标志寄存器
TIMER VALUE LO	0x1000_0008	当前计时值低 32 位
TIMER VALUE HI	0x1000_000C	当前计时值高 32 位
TIMER CMP LO	0x1000_0010	比较寄存器低 32 位
TIMER CMP HI	0x1000_0014	比较寄存器高 32 位
TIMER CTRL	0x1000_0018	定时器控制与中断使能

这种组织方式具有三方面优势：一是能够直接支撑仿真、CoreMark 和 riscv-tests；二是向 FPGA 原型迁移成本较低；三是 UART、timer 和 DONE 为后续 bring-up 提供了最小但有效的观测接口。

2.7 设计取舍

本设计在初赛阶段坚持“主线稳定优先”的取舍原则，重点保留已经通过完整验证矩阵的结构与参数，避免将尚未证明收益的新机制直接写入正式主线。这样的取舍使得设计说明书中的每一项关键结论都可以被验证结果直接支撑，也为后续性能优化和实体板验证保留了清晰起点。

3 验证方案与实验结果

3.1 验证矩阵

项目围绕“功能正确、性能可信、实现可落地”建立了分层验证矩阵：

- Smoke 回归：快速确认主线脚本、编译链路和最小软件路径可运行；
- Baseline riscv-tests：验证当前主线 ISA 集合的基本正确性；
- 扩展 full-ui：展示工程在更广测试覆盖下的稳定性；
- CoreMark short 与 strict：评估性能结果并验证长时间运行稳定性；
- Vivado impl50 与 FPGA-like probe：评估 FPGA 原型可实现性和路径一致性。




图 3: 验证闭环与正式结果关系图

3.2 功能验证结果

当前主线 baseline 回归结果如下：

表 4: 主线 baseline 回归结果

验证项	结果	说明
rv32 baseline	33/33	当前主线 RV32 基本集合全部通过
rv64 baseline	21/21	当前主线 RV64 基本集合全部通过
Smoke 回归	PASS	关键脚本与最小 SoC 软件路径运行正常

为了进一步说明工程的健壮性，项目还完成了扩展 full-ui 覆盖：

表 5: 扩展 full-ui 验证结果

验证项	结果	说明
rv32 full-ui	42/42	覆盖更广的 RV32 用户态测试集合
rv64 full-ui	54/54	覆盖更广的 RV64 用户态测试集合
fence_i 相关用例	PASS	作为扩展覆盖记录，用于说明测试环境适配能力

3.3 CoreMark 性能结果

CoreMark 采用 “short + strict” 两条路径记录性能：

表 6: CoreMark 结果汇总

路径	Score	周期数	说明
CoreMark short	0.912472 CoreMark/MHz	11014885	当前短跑主线结果
CoreMark strict >=10s	0.912465 CoreMark/MHz	1095991523	满足 EEMBC 10s 口径
FPGA-like probe	7.728811 CoreMark/MHz	156442	用于观察 FPGA 路径下的相对效率

可以看到，short 与 strict 两条路径的 Score 保持一致性，说明当前主线在长时间运行下没有出现明显性能漂移，也支撑了本文对结果稳定性的说明。

3.4 FPGA 实现结果

为了支撑 FPGA 原型评估，项目完成了 Vivado impl150 结果收集：

表 7: Vivado impl50 结果

指标	结果	说明
Slice LUTs	2556	主线资源占用
Slice Registers	2170	主线寄存器占用
Block RAM Tile	4	主线片上存储资源
DSP	0	未依赖 DSP 资源
WNS	+5.822ns	50MHz 目标下保持正裕量
WHS	+0.057ns	保持正保持时间裕量

3.5 验证结论

从当前验证矩阵可以得出三点结论：

1. 主线方案在基本 ISA 正确性、CoreMark 性能和 FPGA 实现结果之间已经形成一致的证据链；
2. 扩展覆盖结果说明该工程不仅能完成主线要求，也具备进一步拓展测试范围的稳定基础；
3. 当前结果可以支撑初赛阶段的正式设计说明，但实体板卡相关结论仍保留在后续工作范围内。

4 FPGA 原型适配情况

4.1 原型目标与路径

赛题允许采用仿真与原型实现结果作为阶段性支撑，因此项目在初赛阶段将 FPGA 工作重点放在“pre-board 可实现性确认”上，即先完成综合、实现、时序、约束和 bring-up 路径整理，再进入实体板验证。当前原型路径以 Nexys A7-100T 为目标平台，并以 Vivado impl50 作为统一实现口径。




图 4: FPGA pre-board 实现与板级边界示意图

4.2 已完成工作

当前已经完成的 FPGA pre-board 工作包括：

- Vivado impl50 构建脚本、bitstream 路径和报告目录整理完毕；
- FPGA 顶层、XDC、bring-up checklist 和相关 README 已统一到当前主线口径；
- IMEM_OUTPUT_REG = 0 与 DMEM_OUTPUT_REG = 0 的原型路径配置已固定；
- FPGA-like probe 已用于辅助观察原型路径下的运行周期与相对效率。

4.3 当前结果

表 8: FPGA pre-board 关键结果

项目	结果	说明
目标平台	Nexys A7-100T	当前原型验证目标板卡
统一实现口径	impl50	50MHz 路径用于资源与时序收敛
资源结果	2556 LUT / 2170 FF / 4 BRAM / 0 DSP	与主线文档保持一致
时序结果	WNS = +5.822ns, WHS = +0.057ns	当前 pre-board 约束下满足正裕量
原型观测结果	156442 cycles, 7.728811 CoreMark/MHz	来自 FPGA-like probe

4.4 当前边界

需要说明的是，本文所给出的 FPGA 结果属于 pre-board 阶段结论，主要用于说明设计具备原型实现能力。当前尚未完成的内容包括 UART/LED 实体连线验证、boot banner 现场观测以及最终板级 I/O 约束确认。这些工作依赖实体板卡与现场条件，因此被保留为后续阶段任务，而没有在本文中被表述为已完成事项。

4.5 阶段性结论

从现有结果看，YH_rv_cpu 已经完成 FPGA 原型适配的关键前置工作，具备继续进入实体板 bring-up 的工程基础。对于初赛阶段而言，这意味着方案不仅停留在 RTL 设计层面，也已经具备面向原型实现的落地路径。

5 总结与后续工作

5.1 阶段性总结

YH_rv_cpu 当前已经形成较完整的初赛工程形态：架构层面采用边界清晰的五级顺序流水，验证层面建立了从 smoke、baseline、扩展覆盖到 CoreMark、impl150 和 FPGA-like probe 的证据链，原型层面完成了可复现的 FPGA pre-board 适配。综合来看，本项目在初赛阶段具备三项较明确的优势：

- 方案结构清晰，能够较好地说明设计原理与工程取舍；
- 验证矩阵完整，正式结果具备较强的可复核性；
- 资源与时序结果能够支撑后续 FPGA 原型落地，而不是停留在概念设计阶段。

5.2 当前边界

本文也保持了对当前边界的如实说明：

- 正式提交主线仍以 RV32I + Zicsr 为核心口径；
- 扩展 full-ui 结果用于说明工程覆盖范围，不改变主线提交边界；
- FPGA 结果属于 pre-board 阶段结论，实体板卡验证仍需在后续阶段完成。

5.3 后续工作

围绕当前基线，后续工作主要包括两条方向：

1. **继续开展证据驱动的性能优化：**现有 profile 表明控制流 redirect 成本仍有分析空间，后续可围绕该方向开展单变量实验；
2. **补完成体板级闭环：**在板卡与最终约束条件具备后，继续推进 UART、LED、boot banner 和板级时序确认。

5.4 结语

总体而言，YH_rv_cpu 在当前阶段的价值，不在于追求极端复杂结构，而在于以清晰的设计边界、完整的验证矩阵和可复现的实现结果，建立了一套适合比赛提交和后续演进的工程基线。

A 关键结果汇总

表 9: 主线结果汇总

项目	结果	说明
RV32 baseline	33/33	主线 RV32 基本集合
RV64 baseline	21/21	主线 RV64 基本集合
RV32 full-ui	42/42	扩展 RV32 用户态覆盖
RV64 full-ui	54/54	扩展 RV64 用户态覆盖
CoreMark short	0.912472	周期数 11014885
	CoreMark/MHz	
CoreMark strict	0.912465	周期数 1095991523, 满足 EEMBC
	CoreMark/MHz	10s 口径
FPGA-like probe	7.728811	周期数 156442
	CoreMark/MHz	
Vivado impl50	2556 LUT / 2170 FF	当前主线实现结果
	/ 4 BRAM / 0 DSP	
时序结果	WNS = +5.822ns,	50MHz 目标下保持正裕量
	WHS = +0.057ns	

本文引用的详细日志、实现报告和回归摘要均保留在项目工程中，用于后续复核与继续演进。