

七星微赛题初赛设计说明书

项目名称：YH_rv_cpu

版本：v0.1 日期：2026-04-09

参赛学校/单位：待填写

团队名称：待填写

成员信息：待填写

文档定位：初赛提交版设计说明书

适用范围：设计方案、技术路线、验证证据、FPGA pre-board
状态

本文档围绕 YH_rv_cpu 当前比赛主线工程编写，目标是在初赛阶段提供一份可直接提交、可继续扩展、且和仓库真实状态一致的设计说明书。文中区分了冻结比赛基线、活跃扩展验证和外部阻塞，避免将实验态结果误写为正式结论。

摘 要

YH_rv_cpu 是一套面向比赛提交的工程化 RISC-V CPU 基线，而不是一次性实验核。当前主线以 RV32I + Zicsr 为冻结比赛口径，采用五级流水结构，配套 SoC ROM/RAM、UART、定时器与 DONE 标志，形成了可以直接运行 Smoke、riscv-tests、CoreMark、Vivado impl50 以及 FPGA-like probe 的完整工程闭环。为了提升初赛提交材料的完整性，本说明书在不夸大设计边界的前提下，系统整理了项目定位、微架构设计、验证矩阵、性能结果、FPGA pre-board 状态和后续优化规划。

截至 2026 年 4 月，项目已经完成 frozen baseline 与 fresh evidence 的双层收口：CoreMark short 达到 0.912472 CoreMark/MHz, strict >=10s 路径达到 0.912465 CoreMark/MHz；rv32 baseline 与 rv64 baseline 分别通过 33/33 和 21/21；扩展 full-ui 验证达到 rv32 42/42 与 rv64 54/54；Vivado impl50 结果为 2556 LUT / 2170 FF / 4 BRAM / 0 DSP，并保留正时序裕量。与此同时，项目也明确记录了当前未完成项主要集中在实体板卡和最终板级 I/O delay 约束，属于外部阻塞，而不是初赛文档交付阻塞。

本说明书的价值不只在于展示结果，更在于解释设计取舍与工程方法：哪些优化被保留，哪些方向被证据否定，为什么当前冻结口径仍维持 RV32I + Zicsr，以及为什么初赛阶段应以设计/技术文档为核心交付、以性能与验证材料作为增强支撑。

关键词

RISC-V；五级流水；CoreMark；FPGA 原型；比赛提交；工程化验证

目录

摘要	1
关键词	1
1 项目背景与赛题理解	4
1.1 项目定位	4
1.2 赛题答疑对当前方案的影响	4
1.3 当前交付边界	4
1.4 冻结基线与活跃验证的区分	5
1.5 本说明书的组织方式	5
2 总体方案与微架构设计	6
2.1 系统总体架构	6
2.2 CPU 五级流水组织	6
2.3 数据相关处理	7
2.4 控制相关与 redirect 机制	7
2.5 CSR、异常与中断处理	8
2.6 SoC 存储与 MMIO 组织	8
2.7 当前保留优化与已关闭方向	9
3 验证方案与结果	10
3.1 验证思路	10
3.2 CoreMark 结果	10
3.3 riscv-tests 回归结果	11
3.4 扩展验证的边界说明	11
3.5 综合与实现结果	11
3.6 验证方法的工程化特点	12
4 FPGA 原型与交付材料说明	13
4.1 FPGA 原型路线	13
4.2 当前 pre-board 已完成项	13
4.3 当前未完成项及其性质	13

- 4.4 为什么当前阶段不优先推进上板 14
 - 4.5 初赛提交材料组织方式 14
 - 4.6 当前交付建议 15
- 5 风险、边界与后续计划 16
 - 5.1 当前必须诚实说明的边界 16
 - 5.2 当前主要风险 16
 - 5.3 近期优化结论 16
 - 5.4 后续计划 17
 - 5.5 本说明书在后续阶段的作用 17
- A 附录：关键结果与证据索引 18
 - A.1 冻结结果索引 18
 - A.2 关键文档入口 18
 - A.3 关键命令入口 19

1 项目背景与赛题理解

1.1 项目定位

YH_rv_cpu 的目标不是短期堆叠功能点，而是收敛成一套“可复现、可验证、可交接、可继续优化”的比赛级 CPU 工程基线。这一定位直接决定了当前工作的三个原则：

- 任何对外引用的结果必须有 fresh 验证证据；
- 任何优化必须先通过回归门禁，再决定是否保留；
- 任何文档更新必须与真实 RTL、脚本和证据路径保持一致。

1.2 赛题答疑对当前方案的影响

根据 2026-04-09 整理的赛方答疑，当前项目的提交边界可以明确为：

1. 初赛以设计说明书、技术文档、交付方案为主，不强制要求完整实板闭环。
2. 仿真记录可以作为性能与验证证据，因此当前 CoreMark、riscv-tests 和 Vivado pre-board 结果都具备材料价值。
3. 不要求机械遵守固定五级流水，也不强制必须完整实现特权架构；因此当前 RV32I + Zicsr 主线是合理且自洽的。
4. 5k LUT 更偏牵引指标而非唯一硬门槛，设计应重点强调工程完整性、架构合理性和验证闭环，而不是为了单一数字破坏主线稳定性。

1.3 当前交付边界

为了避免口径漂移，本项目将交付内容分为三层：

表 1: 当前交付边界划分

层级	当前状态	说明
初赛硬交付	已具备	设计说明书、技术文档、项目说明、答辩口径
增强支撑材料	已具备	CoreMark、baseline/full-ui 回归、Vivado impl50、FPGA-like probe
外部阻塞项	未完成	实体板卡 UART/LED 闭环、最终板级 I/O delay 约束

1.4 冻结基线与活跃验证的区分

当前文档体系明确区分两类结果：

- **冻结比赛基线：**当前对外统一引用的正式口径，包括 CoreMark short/strict、baseline 回归、impl50 与 FPGA-like probe。
- **活跃扩展验证：**用于补全设计可信度的最新验证，例如 rv32/rv64 full-ui 的 fresh 通过结果，以及 redirect 成本 profile。

这种区分可以确保说明书既能展示项目真实进展，又不会把实验态结果误报为正式冻结结论。

1.5 本说明书的组织方式

本说明书按照“赛题理解 → 架构设计 → 验证证据 → FPGA 原型 → 风险与后续计划”的顺序展开，强调以下两点：

- 说明书的每一项关键结果都可以在仓库中找到对应证据路径；
- 文档结构为 LaTeX 模块化布局，后续可以直接补入架构框图、波形截图和 Vivado 报告截图。

2 总体方案与微架构设计

2.1 系统总体架构

YH_rv_cpu 采用“CPU 核 + SoC 封装 + FPGA 原型顶层”的层次化组织方式。其中 CPU 内核负责指令执行与异常控制，SoC 层负责连接同步指令存储、数据存储和最小 MMIO 外设，FPGA 顶层负责将工程映射到 Nexys A7-100T 的原型实现路径。

表 2: 核心模块分工

模块/文件	作用
rtl/YH_rv_cpu.v	CPU 顶层，组织五级流水、前递、redirect、CSR 与 trap
rtl/YH_rv_cpu_hazard_unit.v	data-use hazard 检测与前递控制
rtl/YH_rv_cpu_soc.v	SoC 顶层，连接 ROM、RAM、UART、timer、DONE
rtl/YH_rv_sync_imem_rom	指令 ROM，服务同步取指路径
rtl/YH_rv_dmem_ram.v	数据 RAM，服务 load/store 路径
fpga/vivado/src/YH_rv_cpu_fpga_top.v	FPGA 顶层与综合参数入口

插图占位

系统总体架构图占位：CPU/SoC/FPGA 顶层关系

后续可在 figures/ 目录放入图片并替换为 \includegraphics

图 1: 系统总体架构图占位：CPU/SoC/FPGA 顶层关系

2.2 CPU 五级流水组织

当前 CPU 主线采用经典五级流水：

1. IF：同步取指、PC 更新、redirect 生效；
2. ID：译码、寄存器读取、立即数生成、控制信号准备；
3. EX：ALU、分支跳转判断、CSR 访问、trap/mret/redirect 决策；

4. MEM: load/store 访存与 MMIO 访问;
5. WB: 将 ALU、访存或 CSR 结果写回寄存器堆。

这种结构的优点是边界清晰、验证成本可控,且足以支撑当前比赛阶段的 CoreMark 和基础软件运行。与单纯追求复杂架构不同,本项目更强调可回归性和文档口径稳定性,因此当前并未在主线中引入更高风险的多发射、乱序或 cache 复杂机制。

2.3 数据相关处理

为了维持五级流水的吞吐与正确性,项目实现了明确的数据相关处理策略:

- EX/MEM、MEM/WB 两级前递,降低通用 ALU 相关带来的停顿;
- load-use hazard 检测,当加载结果尚未可用且后继指令立即消费时,对译码级施加停顿;
- 当前正式保留的停顿策略为 `stall_decode = load_use_hazard`,这是经过 fresh CoreMark 与回归验证确认后的保留优化。

这种策略的直接特点是:对可前递场景尽量放行,对不可前递且风险明确的 load-use 场景做最小必要停顿,在稳定性和性能之间取得平衡。

2.4 控制相关与 redirect 机制

当前控制流处理主要依赖 EX 级决策:

- branch/jump/jalr 在 EX 级形成 redirect;
- trap、mret 与普通跳转共享控制流重定向框架;
- 当 `ex_fetch_redirect_valid` 有效时,IF 级更新 PC,清空错误路径气泡。

2026-04-09 的 split profile 显示,当前 CoreMark 的 redirect 开销以 taken branch 为主,其中 bne 和 beq 占据了主要比例;这说明控制流路径的代价已经比 request-side 微调更值得关注。不过项目在初赛提交版中仍保持保守策略,不把尚未证明收益的新控制流改动写进主线。




图 2: 流水线数据通路与 redirect/trap 路径图占位

2.5 CSR、异常与中断处理

项目当前实现的控制状态寄存器与异常处理，重点覆盖比赛阶段确有需求的机器态功能：

- CSR 指令：csrrw/csrrs/csrrc 及其立即数变体；
- 机器态关键 CSR：mstatus、mie、mtvec、mscratch、mepc、mcause、mip；
- 同步异常：非法指令、CSR 非法访问、load misaligned 等；
- 控制流相关：ecall、ebreak、mret；
- 机器定时器中断：通过 timer 外设触发并进入 trap 流程。

赛题答疑已经明确“优先完成核心指令即可”，因此当前实现边界是工程上合理的：既保证关键软件与测试可运行，也避免为初赛阶段引入无验证支撑的高复杂度特权体系。

2.6 SoC 存储与 MMIO 组织

SoC 采用“ROM + RAM + MMIO”的最小闭环结构。其中同步 ROM 负责取指，RAM 负责数据访问，MMIO 外设负责提供对外可观测能力和计时能力。当前已确认的地址组织如下：

表 3: SoC 关键地址映射

资源	地址/基址	作用
ROM	0x0000_0000	程序存储基址
RAM	0x0000_4000	数据存储基址
UART TX	0x1000_0000	串口发送寄存器
DONE	0x1000_0004	结束标志寄存器
TIMER VALUE LO/HI	0x1000_0008/0x1000_000C	当前计时值
TIMER CMP LO/HI	0x1000_0010/0x1000_0014	比较寄存器
TIMER CTRL	0x1000_0018	定时器控制与中断使能

这种组织方式具有三个优势：

- 对仿真、CoreMark 与 `riscv-tests` 都足够直接；
- 对 FPGA 原型移植成本低，易于保持路径一致；
- 可以把 UART、timer 和 DONE 作为最小观测接口，便于后续实板 bring-up。

2.7 当前保留优化与已关闭方向

当前正式保留的优化只有三项：

1. `stall_decode = load_use_hazard`
2. FPGA 默认 `IMEM_OUTPUT_REG = 0`
3. FPGA 默认 `DMEM_OUTPUT_REG = 0`

与之对应，`request-cursor`、`pipe-hit`、`redirect` 同拍取指、FQ-01 ~ FQ-06A 等方向均已完成实验或 `quick-screen`，并被证明没有形成可保留收益，或者带来过高风险。因此，本说明书只保留经验证能稳定复现的结果，不将未保留试验混入正式设计结论。

3 验证方案与结果

3.1 验证思路

项目的验证目标不是单一跑分，而是建立一套从功能正确性到性能结果、再到 FPGA 原型实现的多层闭环。当前主要覆盖四类验证：

- 基础功能 Smoke：快速检查 SoC、trap、timer IRQ 和 RV64 宽度路径；
- 基线 riscv-tests：验证当前冻结比赛主线的基本 ISA 正确性；
- 扩展 full-ui：检验设计是否能够承受更接近普遍用户态测试的矩阵；
- CoreMark、Vivado impl50 与 FPGA-like probe：验证性能、综合实现与近 FPGA 路径行为。

3.2 CoreMark 结果

当前项目保留 short 与 strict 两条 CoreMark 口径：

表 4: CoreMark 当前正式结果

项目	结果	说明
Smoke	620530 cycles	日常快速回归入口
Short score	0.912472 CoreMark/MHz	11014885 cycles, 用于快速比较
Strict score	0.912465 CoreMark/MHz	1095991523 cycles, 10.959325s
Strict 结论	strict_eembc_10s_compliance	可作为正式 $\geq 10s$ 结果引用
FPGA-like probe	7.728811 CoreMark/MHz	156442 cycles, 用于近 FPGA 路径评估

这里需要特别说明：

- short 口径适合频繁比较不同实验之间的变化；
- strict 口径是正式的 EEMBC $\geq 10s$ 引用结果；
- FPGA-like probe 是调优入口，不替代正式比赛提交口径。

3.3 riscv-tests 回归结果

冻结主线 baseline 已经完成 fresh 收口：

表 5: 冻结主线 baseline 回归

项目	结果	说明
rv32 baseline	33/33	当前比赛主线 RV32 基本集合共线 RV64 回归，增强主线可信度
rv64 baseline	21/21	

在 baseline 之外，项目还额外完成了更接近普遍用户态测试的扩展验证：

表 6: 扩展 full-ui 验证结果

项目	结果	说明
rv32 full-ui	42/42	使用 rv32i_zicsr_zifencei 扩展覆盖矩阵
rv64 full-ui	54/54	使用 rv64i_zicsr_zifencei 扩展覆盖矩阵
ma_data	PASS	说明 misaligned trap 软件补偿链路有效
fence_i	PASS	当前仅说明在扩展覆盖矩阵下可通过，不等于冻结 ISA 升级

3.4 扩展验证的边界说明

full-ui 的价值在于证明当前设计不只经得住一小组 baseline 子集，还能经得住更普遍的用户态测试。但在文档口径上必须保持严格：

- 冻结比赛 ISA 仍然是 RV32I + Zicsr；
- fence.i 的通过结论只用于说明当前无 I-cache、同步 ROM/RAM 的核在扩展覆盖矩阵下可以以 non-trapping nop 方式通过测试；
- 这不等于当前项目已经完成完整 Zifencei signoff。

3.5 综合与实现结果

为了支撑比赛中的 FPGA 原型与资源口径，项目已经完成 imp150 的 fresh 收口：

表 7: impl50 当前结果

项目	结果	说明
Slice LUTs	2556	当前冻结资源口径
Slice Registers	2170	当前冻结资源口径
BRAM	4	同步存储主路径
DSP	0	未依赖 DSP 资源
Setup WNS	+5.599ns	50MHz 路径有正裕量
Hold WHS	+0.025ns	Hold 仍为正值

该结果说明当前主线并未为了追求性能而牺牲资源和时序闭环,也说明 IMEM_OUTPUT_REG=0 与 DMEM_OUTPUT_REG=0 的 FPGA 默认参数在当前工程中是可保留的。

3.6 验证方法的工程化特点

相比只给出一组跑分截图, YH_rv_cpu 的验证方法有三个更适合比赛工程交付的特点:

1. 所有主线验证都有统一脚本入口, 降低重复执行成本;
2. 每项正式结论都能对应到 dated summary/log, 便于交接和复核;
3. 任何优化实验都必须先过 guardrail, 再进入完整回归, 避免把局部提分误当成全局收益。




图 3: 验证矩阵与证据归档关系图占位

4 FPGA 原型与交付材料说明

4.1 FPGA 原型路线

虽然赛方已经明确初赛阶段可以以文档和仿真为主，但本项目仍保留了完整的 FPGA pre-board 路线，以证明方案具备原型实现可行性。当前原型目标平台为 Nexys A7-100T，主构建入口为 impl50，即 50MHz 冻结路径。

4.2 当前 pre-board 已完成项

截至当前版本，以下内容已经收口：

- Vivado impl50 构建脚本、bitstream 路径和报告目录已冻结；
- 串口口径固定为 115200 8N1；
- 默认 payload 已与主工程脚本口径对齐；
- IMEM_OUTPUT_REG=0 / DMEM_OUTPUT_REG=0 的近 FPGA 路径已通过 FPGA-like CoreMark probe 验证。

表 8: FPGA pre-board 当前可引用结论

项目	当前状态
bitstream 路径	project/YH_rv_cpu_nexys_a7_100_20p000.bit
报告目录	project/reports/clk_20p000ns/
impl50 利用率	2556 LUT / 2170 FF / 4 BRAM / 0 DSP
impl50 时序	WNS = +5.599ns, WHS = +0.025ns
FPGA-like probe	156442 cycles, 7.728811 CoreMark/MHz

4.3 当前未完成项及其性质

需要明确的是，当前未完成内容属于外部硬件条件阻塞，而不是设计说明书本身的缺口：

1. 实体板卡尚未到位，无法完成 UART/LED 实板闭环；
2. 当前 XDC 仍是 pre-board 约束口径，缺最终板级 I/O delay signoff；
3. 因此项目可以诚实地宣称“pre-board closure 已完成”，但不能宣称“real-board signoff 已完成”。




图 4: FPGA pre-board 流程与证据路径图占位

4.4 为什么当前阶段不优先推进上板

结合赛方答疑和项目主线状态，可以得出明确结论：初赛阶段的硬交付重点是设计/技术文档，而不是强行把所有外部依赖都压缩到当前窗口内完成。因此，本项目采取的策略是：

- 先把源码、文档、性能与验证口径收敛成可提交、可答辩的工程基线；
- 将 FPGA pre-board 结果作为增强支撑材料保留；
- 等实体板卡到位后，再执行 UART、LED、boot banner 和板级约束闭环。

4.5 初赛提交材料组织方式

当前比赛相关材料已经统一迁入 01-项目管理/05-汇报与提交材料/，避免出现源码主线、汇报材料和赛题要求三套口径分别维护的问题。初赛目录中的主要文件分工如下：

表 9: 初赛材料目录分工

文件/目录	作用
README.md	初赛材料入口与统一说明
初赛提交清单.md	标识哪些材料 ready、哪些仍 blocked
冻结基线与证据索引.md	对外引用结果与证据路径索引
答辩汇报口径.md	汇报、PPT、答辩可直接复用的话术
latex/	本文档的 LaTeX 源码与后续插图接口

4.6 当前交付建议

对于初赛阶段，建议将本说明书作为主交付文档之一，同时配合以下材料共同组成提交包：

- YH_rv_cpu/doc/技术文档.md
- YH_rv_cpu/README.md
- YH_rv_cpu/doc/YH_rv_cpu_handoff.md
- 01-项目管理/01-赛题要求/七星微赛题答疑整理.md
- 当前目录中的提交清单、证据索引和答辩口径文件

5 风险、边界与后续计划

5.1 当前必须诚实说明的边界

一个比赛项目要具备说服力，关键不只是展示完成了什么，还要明确说明尚未完成什么。当前项目最重要的边界包括：

- 冻结比赛主线 ISA 仍是 RV32I + Zicsr；
- 扩展 full-ui 使用了 zifencei 覆盖矩阵，但不应被误写成“冻结比赛 ISA 已升级”；
- FPGA 当前是 pre-board closure，不是实板 signoff；
- 仍未完成的板级工作都属于外部阻塞，而不是本机能力内尚未做的基本任务。

5.2 当前主要风险

表 10: 当前风险与控制策略

风险点	风险描述	当前控制策略
文档口径漂移	结果、脚本和汇报材料引用值不一致	统一由冻结基线与证据索引维护正式口径
高风险优化误入主线	局部提分但打坏整体正确性	单变量实验、先过 guardrail、再跑完整回归
ISA 边界误读	将扩展 UI 覆盖误认为主线 ISA 升级	在技术文档和本说明书中明确写清边界
FPGA 状态误报	将 pre-board 写成已上板闭环	在检查清单和交付文档中保留外部阻塞说明

5.3 近期优化结论

项目并没有停留在“跑出一版结果就停止”的状态，而是持续做了多轮性能探索。但这些探索并非都值得保留。当前已经明确的结论包括：

1. request-side 与 queue/reuse 微调方向已基本被证据排除；
2. FQ-06A quick-screen 虽然诊断全绿，但 CoreMark short 零收益，因此未保留；
3. 2026-04-09 的 split profile 说明 redirect 成本主要来自 taken branch，尤其是 bne 与 beq；

4. 一个 “decode-stage early JAL redirect” 试验已经被 guardrail 否定，因为它打破了当前隐含的控制气泡平衡，风险高于收益。

这意味着项目后续如果继续优化，不应该回到已经被证伪的 request/queue 微调，而应从更严谨的控制流成本分解出发，重新建立新的单变量假设。

5.4 后续计划

从比赛项目管理视角看，后续工作可以划分为三个方向：

1. **持续维护交付材料：**保持说明书、技术文档、交接说明和证据索引一致，确保任何时点都能直接交接。
2. **继续做证据驱动和优化：**若后续继续做性能实验，应优先围绕 taken branch redirect 成本展开，并保持“单变量、小步、可回归”原则。
3. **等待外部条件后完成实板闭环：**当实体板卡与最终约束条件具备后，再补做 UART/LED/boot banner 与板级 signoff。

5.5 本说明书在后续阶段的作用

当前 LaTeX 说明书不仅是初赛提交文档，也是后续比赛阶段的持续维护载体：

- 若新增架构图、波形图或 Vivado 截图，可直接插入本说明书；
- 若未来加入新的保留优化，可在不打乱结构的前提下更新对应章节；
- 若赛方要求更正式的 PDF 包、目录或附录结构，可以直接基于本版本扩写。

因此，本说明书的目标不是“一次性写完”，而是把当前工程真实状态转化为可持续维护的比赛文档基线。

A 附录：关键结果与证据索引

A.1 冻结结果索引

项目	结果	主证据路径
CoreMark short	0.912472	YH_rv_cpu/build/sw/YH_rv_cpu_
	CoreMark/MHz	coremark_rv32_score.summary.txt
CoreMark strict	0.912465	YH_rv_cpu/build/sw/YH_rv_cpu_
	CoreMark/MHz	coremark_rv32_strict.summary.txt
CoreMark strict fresh	2026-04-08	YH_rv_cpu/build/sw/YH_rv_
	rerun	cpu_coremark_rv32_strict_
		2026-04-08.summary.txt
RV32 baseline	33/33	YH_rv_cpu/build/tests/
		riscv-tests/rv32/summary_
		baseline_2026-04-08.txt
RV64 baseline	21/21	YH_rv_cpu/build/tests/
		riscv-tests/rv64/summary_
		baseline_2026-04-08.txt
RV32 full-ui	42/42	YH_rv_cpu/build/tests/
		riscv-tests/rv32/summary_ui_
		all_zifencei_2026-04-08.txt
RV64 full-ui	54/54	YH_rv_cpu/build/tests/
		riscv-tests/rv64/summary_ui_
		all_zifencei_2026-04-08.txt
impl50 utilization	2556 LUT / 2170	project/reports/clk_20p000ns/
	FF / 4 BRAM / 0	impl_utilization.rpt
	DSP	
impl50 timing	WNS = +5.599ns,	project/reports/clk_20p000ns/
	WHS = +0.025ns	impl_timing_summary.rpt
FPGA-like probe	7.728811	YH_rv_cpu/build/sw/fpga_probe_
	CoreMark/MHz	i0d0.summary.txt

A.2 关键文档入口

- YH_rv_cpu/README.md
- YH_rv_cpu/doc/技术文档.md

- YH_rv_cpu/doc/coremark_submission_report.md
- YH_rv_cpu/doc/regression_test_log.md
- YH_rv_cpu/doc/performance_experiment_log.md
- YH_rv_cpu/doc/fpga_bringup_checklist.md
- YH_rv_cpu/doc/YH_rv_cpu_handoff.md
- 01-项目管理/01-赛题要求/七星微赛题答疑整理.md
- 01-项目管理/05-汇报与提交材料/初赛提交材料/README.md

A.3 关键命令入口

```
scripts\run_coremark_smoke.bat rv32
scripts\run_coremark_score.bat rv32 10 2000 1000000000UL 20000000
scripts\run_coremark_score.bat rv32 1000 2000 1000000000UL 1500000000 build\sw\YH_rv_cpu
scripts\run_riscv_tests_subset.bat rv32
scripts\run_riscv_tests_subset.bat rv64
scripts\run_riscv_tests_subset.bat rv32 - - 120000 YH_rv_cpu\scripts\riscv_tests_rv32_u
scripts\run_riscv_tests_subset.bat rv64 - - 120000 YH_rv_cpu\scripts\riscv_tests_rv64_u
scripts\build_vivado_project.bat impl50
scripts\run_coremark_fpga.bat rv32
```