



全国大学生集成电路创新创业大赛

1

基于 RISC-V 的 五级流水 CPU 设计与 FPGA 验证

第十届全国大学生集成电路创新创业大赛 | 七星微企业命题 | 初赛作品



队伍编号: CICC1003618



团队名称: 芯银河战队



高性能



低资源



可复现



可上板



快速预览简介 1 | 关键指标



面向 PYNQ-Z2 的
轻量级高性能
RISC-V 软核 CPU




4.137461

CoreMark/MHz



2.908287

DMIPS/MHz



4961

LUT



50.0

MHz



PROGRAM_OK

+ 实时 UART 指标流



在 LUT < 5000 的约束内完成仿真、性能基准、Vivado 实现、bitstream 生成和 PYNQ-Z2 物理板下载闭环



证据路径：性能与验证报告/性能日志/；FPGA原型系统/fpga_artifacts_pynq_z2/；FPGA原型系统/fpga_artifacts_pynq_z2/logs/



高性能



低资源



可复现



可上板



快速预览简介 2 | 核心亮点



参数化设计

01

- 编译期参数化切换: CPU 顶层通过 `XLEN=32/64` 支持 RV32/RV64 配置切换
- 寄存器堆、ALU、CSR、load/store 数据通路和写字节使能随 `XLEN` 统一配置
- 初赛冻结上板 bitstream 采用 `XLEN=32`, 即 RV32I 配置



热点 ISA 扩展

02

- 最终提交路径: `Zmmul`, `Zba/Zbb/Zbs`
- 参数化探索路径: `Zbc / XThead / IDBR`
- 探索路径未进入最终冻结 bitstream



控制流与低资源优化

03

- `JAL early redirect`
- 低面积静态分支处理
- forwarding 与 stall/flush 协同
- 移除高代价除法器、热点路径优先



工程验证闭环

04

- RTL、TestBench、`XLEN64 smoke`
- CoreMark、Dhrystone、Vivado
- PYNQ-Z2 下载日志、UART 实时输出

注: 参数化为编译期切换; 不宣称 C 扩展已实现; 高性能探索路径未进入初赛冻结 bitstream。



高性能



低资源



可复现



可上板



赛题理解与设计目标



赛题约束

- 支持 RV32I/RV64I 之一
- FPGA 原型系统稳定运行
- 主频不低于 50 MHz
- 需要提交仿真与 FPGA 测试数据
- 需要验证报告
- 源代码注释率不低于 30%
- 资源占用尤其 LUT 受限



设计选择

- 采用 RV32I 五级顺序流水
- 在 PYNQ-Z2 上实现 50.0 MHz CPU 时钟
- 围绕 CoreMark / Dhrystone 热点保留 Zmmul 与 Bitmanip 子扩展
- 参数化开关区分冻结提交路径与后续探索路径
- 在 LUT < 5000 内冻结可上板版本



验证证据


- 仿真与 TestBench
- 性能日志与验证报告
- Vivado 资源/时序报告
- PYNQ-Z2 下载日志与 UART 输出



讲稿重点：不是简单堆硬件追求单项分数，而是在初赛约束下优先保证可综合、可验证、可上板，再对高频热点进行选择增强。




总体架构





五级流水与控制通路



提前化控制只移动低成本判断，不取消 EX 阶段校验和兜底重定向，因此性能优化不会破坏正确性。



关键波形对应：ID 分支快速重定向、JAL 快速重定向、load-use 快速路径。



高性能



低资源



可复现



可上板



ISA 扩展与热点优化

扩展/优化	作用	收益	证据
Zmmul	硬件乘法	服务 CoreMark / Dhrystone 整型乘法热点	性能日志、定向回归
Zba / Zbb / Zbs	地址生成、位操作、位提取	减少热点操作指令数，提升效率	性能日志、定向回归
JAL early redirect	跳转重定向提前	减少无效取指	Profile 计数、关键波形
forwarding 与 stall/flush 协同	降低流水线停顿	提升流水线效率并保证正确性	控制时序、回归验证
参数化探索路径： Zbc / XThead / IDBR	已做 RTL 与回归探索	展示性能潜力	最终 PYNQ-Z2 冻结 bitstream 未启用

! 备注：auto-inc memidx 不列为已实现提交能力，避免评审时被追问不可复现实验。



高性能



低资源



可复现



可上板



低功耗与低资源设计

为什么不是堆硬件？

- | | | | |
|---|--------|--------|--------|
| ❗ | 复杂动态预测 |→ | 增加 LUT |
| ❗ | 乱序执行 |→ | 增加切换活动 |
| ❗ | 完整除法器 |→ | 增加 LUT |
| ❗ | 过宽旁路网络 |→ | 时序压力 |

Vs

我们的选择

- | | |
|---|-----------------|
| ✓ | 顺序五级流水 |
| ✓ | 参数化扩展开关 |
| ✓ | 保留热点乘法与位操作 |
| ✓ | 约束 ID 阶段只做低成本比较 |



面向 FPGA 软核的 PPA 平衡：性能提升集中在热点，面积和时序保留余量。



RTL 建模规范与工程组织

第十届全国大学生集成电路创新创业大赛 | 七星微企业命题 | 初赛作品



rtl/

CPU、SoC、外设和 FPGA 顶层 RTL



tb/

模块级和系统级 TestBench



sw/

RISC-V 测试程序、CoreMark/Dhrystone
端口和启动代码



fpga/

PYNQ-Z2 约束、Vivado 脚本和板级配置



scripts/

构建、仿真、统计、日志整理脚本



README.md



新增指令需要
decoder、ALU/
执行路径、TestBench
三处闭环



参数化开关集中传递，
避免探索路径污染
最终提交路径



源码注释率保守口径
31.87%、RTL/
TestBench/Verilog
口径 30.22%



满足代码注释率
不低于 30% 的要求



证据路径：源代码/CICC1003618_初赛_源代码/README.md； 源代码/CICC1003618_初赛_源代码/scripts/



高性能



低资源



可复现



可上板



验证体系

- **指令/模块定向测试**
覆盖功能、异常与边界情况，确保指令语义正确
- **SoC smoke**
快速启动系统，验证启动链路、外设可达性与基本运行能力
- **性能基准**
评估处理器性能与指令扩展收益，确保性能达标
- **FPGA 实现和下载**
进行综合、实现与下载，在 FPGA 板级上验证系统稳定运行与功能完整性

验证结果 (PASS 摘要)

- | | |
|-------------------------------------|------|
| ✓ SoC smoke | PASS |
| ✓ Zmmul diagnostic | PASS |
| ✓ Bitmanip 最终子集 | PASS |
| ✓ Branch predict / JAL fast | PASS |
| ✓ CoreMark | PASS |
| ✓ Dhrystone | PASS |
| ✓ Vivado synthesis / implementation | PASS |
| ✓ PYNQ-Z2 PROGRAM_OK | PASS |

探索路径 (未启用)

- XThead
- Zbc
- IDBR



验证不是只跑一个 benchmark，而是从指令正确性到板级实现逐层闭合。



高性能



低资源



可复现



可上板



关键波形


本页展示关键可观测控制流波形

① ID 分支快速重定向




Fetch Redirect 拉高,
EX Redirect 保持低,
说明前端提前修正 PC

② JAL 快速重定向



跳转目标提前进入取指路径,
减少无效取指

③ load-use 快速路径



Stall Decode 在该场景保持低,
说明前递/等待逻辑未引入
额外译码停顿



为展示效果，本页对关键波形进行了版式重绘；原始波形文件已在 FPGA 原型系统中一并提交。



证据路径：性能与验证报告/波形与时序证据/



高性能



低资源



可复现



可上板



性能结果

性能测试结果汇总

测试项	度量值	数值	单位/说明
CoreMark 频率归一化性能	CoreMark/MHz	4.137461	CoreMark/MHz
CoreMark 原始计数	ticks (raw)	2416941	ticks
CoreMark 吞吐率	iter/s	413.746136	iter/s
Dhrystone 频率归一化性能	DMIPS/MHz	2.908287	DMIPS/MHz
Dhrystone 吞吐率	Dhrystones/s	510986	Dhrystones/s
重复运行次数	runs	10	runs



测试条件

CPU 50.0 MHz; CoreMark 与 Dhrystone 分别独立运行



4.137461

CoreMark/MHz



2416941

ticks



413.746136

iter/s



2.908287

DMIPS/MHz



510986

Dhrystones/s



10

runs



CoreMark 使用 raw ticks 和固定时钟参数解析, CRC 保留在日志中; Dhrystone 独立运行, 不由 CoreMark 外推;
Dhrystone 优化构建使用 -O3 -flto -fwhole-program, 并仅在生成构建副本中去除 no-inline 限制。



证据路径: 性能与验证报告/性能日志/; 性能与验证报告正文



高性能



低资源



可复现



可上板



优化前后对比

能跑通



稳定可用



可提交冻结



CoreMark 路径
(CoreMark/MHz)

早期 RV32I
smoke 基线

0.912472
CoreMark/MHz



可提交参考路径

4.060276
CoreMark/MHz



最终冻结提交路径

4.137461
CoreMark/MHz



高性能探索路径

5.162186
CoreMark/MHz
(但完整实现为 6147 LUT、
WNS -0.801 ns,
不进入初赛冻结口径)

优化贡献



Zmmul



Zba/Zbb/Zbs



JAL early redirect



forwarding 与
stall/flush 协同



Dhrystone 构建与
库函数路径优化



DMIPS 路径
(DMIPS/MHz)

早期 Dhrystone

1.015253
DMIPS/MHz



冻结提交

2.908287
DMIPS/MHz
(提升约 186.45%)



探索路径

2.986101
DMIPS/MHz



最终提交不是简单追高分，而是在 **LUT < 5000、50 MHz、可上板和可复现边界内**冻结一版可提交结果；
超资源高分路径作为后续优化参考。



高性能



低资源



可复现



可上板




FPGA 适配与上板证据

Xilinx PYNQ-Z2



Pmod B (UART)



JB1 / Y14



i PL 软核 UART 走 Pmod B, 需要外接 3.3V USB-UART;
CP2102 RXD 接 JB1/Y14, GND 共地;
串口参数为 115200 8N1; Micro-USB/UTAG 用于下载和器件识别。

UART 实时输出示例:

YH_rv_cpu CoreMark/MHz=4.137461 DMIPS/MHz=2.908287 tick=XX pc=XXXXXXXX

板卡	Xilinx PYNQ-Z2
器件	xc7z020clg400-1
CPU 时钟	50.0 MHz

资源利用率 (Post-Implementation)			
LUT	FF	BRAM	DSP
4961	2367	6	15

时序结果 (Post-Route)	
WNS	WHS
+0.338 ns	+0.059 ns

下载日志 (Vivado)
PROGRAM_OK: xc7z020_1

证据路径 (提交材料)

- FPGA原型系统/fpga_artifacts_pynq_z2/
- FPGA原型系统/fpga_artifacts_pynq_z2/reports/
- FPGA原型系统/fpga_artifacts_pynq_z2/logs/



高性能



低资源



可复现



可上板



AI 工具使用声明

工具名称	用途说明
 OpenAI	工程脚本梳理、热点路径分析、优化方案筛选、快速验证流程组织、日志核对、提交清单辅助检查
 DeepSeek	文稿润色、章节逻辑检查、表达压缩



声明要点

- AI 辅助文字润色与结构整理约 20%-30%;
- AI 未替代核心 CPU 架构决策、RTL 最终确认、测试结论和指标判定;
- 所有性能数据均以本地仿真、Vivado 报告和 PYNQ-Z2 上板日志为准。



关键架构、RTL、
测试结论均由人工
最终确认



高性能



低资源



可复现



可上板



总结

1  完成支持 `XLEN=32/64` **编译期参数化**的五级流水 CPU，其中初赛冻结版本为 **RV32I PYNQ-Z2 FPGA** 原型系统。

2  在 `LUT < 5000` 和 `50 MHz` 约束内达到 **4.137461** CoreMark/MHz 与 **2.908287** DMIPS/MHz。

3  形成架构、RTL、`XLEN64 smoke`、仿真、性能、资源时序、上板下载、UART 实时输出和 AI 声明的**完整提交证据链**。

 **可参数化、高性能、低资源、可复现、可上板** 



 后续可整理为**开源复现版本**，持续完善 RV64 覆盖、指令覆盖、性能优化和板级验证脚本。



高性能



低资源



可复现



可上板