组会文献汇报 / 2026.10.16

学习驱动的宏单元布局

六篇论文中的搜索、迁移与跨阶段优化

AutoDMP　ChiPFormer　EfficientPlace

EAGAT + HER　LaMPlace　Diffusion Placement

2023–2025 文献研读

六篇论文围绕三类瓶颈展开

瓶颈	论文	学习或搜索的对象
搜索成本	AutoDMP / EfficientPlace	布局器参数 / 有希望的局部状态
跨电路迁移	ChiPFormer / EAGAT + HER	专家轨迹 / 图结构与经验
生成与目标	Diffusion / LaMPlace	布局分布 / 跨阶段评价函数

比较对象：学什么、需要什么数据、优化到哪个阶段

整理自六篇论文的研究问题与方法；方法分组为本次汇报归纳


宏布局指标与最终芯片质量存在距离

阶段	可观察指标	主要风险
宏单元布局	mHPWL 、面积、非重叠	忽略标准单元与后续布线
标准单元布局	全网表 HPWL 、拥塞估计	线长代理不能完整代表时序
CTS / Routing	WNS 、 TNS 、实际线长、 DRC	评价昂贵，工具与约束影响大

结果必须同时说明：任务、约束、后端流程和计算预算

整理自 AutoDMP §4.1； LaMPlace Fig. 1 、 §2.1 、 §4.1

AutoDMP： 自动搜索解析布局器的参数



1,000 个布局样本 **5 个代表候选** **后端 PPA 验证**

贡献：让 GPU 解析布局与多目标参数搜索形成可用流程

Agnesina et al., ISPD 2023； Fig. 3， PDF p.6； §4.4–4.5

AutoDMP 该案例中取得较好的后布线结果


流程	WL / m	WS / ns	TNS / ns
Innovus 参考流程	4.10	−0.188	−102
AutoDMP： 仅宏布局	3.92	−0.120	−97
AutoDMP： 宏＋单元	3.94	−0.075	−34


WS / TNS 越接近 0 越好；此表为单个设计条件下的案例

边界：搜索仍依赖代理指标，且要承担后端工具与评价成本

整理自 AutoDMP Table 2， PDF p.7； Ariane， NanGate45， 769 MHz，密度 68%

ChiPFormer：从专家轨迹学习可迁移策略





专家轨迹离线预训练


新电路少量在线微调

可迁移信息来自电路拓扑 token 与跨电路的布局轨迹

Lai et al., ICML 2023； Fig. 3， PDF p.4； §3.3–3.5

300 次微调已优于多数 3,000 次在线基线

HPWL 指数，越低越好




示例电路；论文完整结果为 10/12 电路优于 MaskPlace(3k)

对比 MaskPlace： 10 / 12 电路更优，在线 rollout 减少至 1 / 10

整理自 ChiPFormer Table 2， PDF p.7；以各电路 MaskPlace(3k) 的 HPWL = 100

EfficientPlace： 从有希望的局部状态继续搜索



全局树保留有效前缀，局部 PPO 策略推进后续布局

Geng et al., ICML 2024； Fig. 2， PDF p.4； §4.2–4.3

EfficientPlace 在相同搜索步数下改善 HPWL

宏单元 HPWL / 10^5 ，越低越好

电路	WireMask-EA(1k)	EfficientPlace(1k)
adaptec1	6.15	5.94
adaptec2	64.38	46.79
bigblue4	77.54	76.63

2.2 h

平均每电路时间


WireMask-EA： 6.9 h

完整结果： 8 / 8 电路 HPWL 最优（ISPD2005 ，论文 Table 1 的 macro placement 实验）

边界：仍按电路在线搜索，主要目标仍是宏单元 HPWL

整理自 EfficientPlace Table 1 ， PDF p.7 ； ISPD2005 ， 5 次独立运行的均值

EAGAT + HER：联合决定宏单元顺序、位置与朝向



O-tree 与三段动作

邻接位置、宏单元选择、朝向

EAGAT 编码

同时感知网表连接与布局结构

HER 经验复用

把历史轨迹转成新的训练样本

优化对象扩展到面积与朝向，任务口径不同于固定网格宏布局

Yang et al., ACM TODAES 2024； Fig. 5， PDF p.8； §3.1–3.3


更紧凑的 floorplan 伴随更长运行时间

电路 / 方法	面积 / 10^6 μm²	线长 / 10^5 μm	时间 / s
n100 / SA	0.205	1.54	396
n100 / HFN	0.190	1.37	1,513
n300 / SA	0.329	5.44	2,062
n300 / HFN	0.301	4.86	8,322

边界：面积与线长的收益，需要结合运行成本和后端验证判断

整理自 Yang et al. Table 1， PDF p.12；联合面积与线长优化设置

LaMPlace： 学习能够快速求增量的跨阶段指标



离线学习评价函数

GNN 生成距离多项式系数

在线生成 L-mask

快速比较各位置的指标增量

6 个训练电路 × 200 个布局

学习重点转向评价函数，让快速搜索感知后续阶段

Geng et al., ICLR 2025； Fig. 3， PDF p.6； §3、 §4.1

LaMPlace 在两个未见电路上改善 WNS


方法	superblue16	superblue18
DREAMPlace	−107.05 ± 1.16	−88.11 ± 10.53
WireMask-EA	−635.89 ± 601.41	−78.25 ± 8.65
ChiPFormer	−322.05	−80.57
LaMPlace	−36.87 ± 11.04	−66.93 ± 11.62

带 ± 的结果为 3 次独立运行的均值与标准差； ChiPFormer 原表未给出标准差

时序收益明确，但 HPWL 与时序之间仍有多目标取舍

整理自 LaMPlace Table 1， PDF p.9； WNS / 10^3 ps，原始负值越接近 0 越好

Diffusion： 用合成布局训练并行生成模型



噪声布局　　多步去噪与目标引导　　生成布局

训练：合成“网表 + 合法布局”数据


推理： HPWL ＋ 合法性引导

零样本迁移指新电路无需再训练，采样阶段仍有优化计算

Lee et al., ICML 2025； Fig. 1， PDF p.3； §4.1–4.4

Diffusion 的线长收益取决于评测任务

混合尺寸布局 HPWL / 10^6 ，越低越好



宏 HPWL： ChiPFormer 7.33， Diffusion 2.49 （ $\times 10^5$ ）；混合尺寸改善约 4%

合成数据支持零样本迁移；最终时序与工艺合法性仍需验证

整理自 Lee et al. Table 5–6， PDF p.8–9； IBM benchmark， DP = DREAMPlace

六种方法的可复用模块与代价

方法	学习 / 搜索对象	主要资源或代价	证据重点
AutoDMP	布局器参数	GPU 搜索＋后端评价	后布线 PPA
ChiPFormer	离线序列策略	专家轨迹＋在线微调	宏 / 混合 HPWL
EfficientPlace	frontier ＋局部策略	逐电路搜索与训练	宏 HPWL 、时间
EAGAT + HER	结构编码与分层动作	训练＋后处理时间	面积、线长、朝向
LaMPlace	跨阶段指标预测器	离线 EDA 标签	WNS / TNS 等
Diffusion	条件布局分布	合成数据＋引导采样	HPWL 、合法性

可组合的模块包括：候选生成、局部搜索、跨阶段评价

整理自六篇论文；此表比较方法角色，不构成跨论文性能排名

可验证的研究方向：生成候选，再用跨阶段指标筛选

候选生成

Diffusion / ChiPFormer 提供多样化初始布局

局部搜索与预测筛选

借鉴 EfficientPlace 的状态复用与 LaMPlace 的评价函数

统一后端验证

固定数据划分、宏约束、时间预算与工具版本

待验证假设：跨阶段筛选能否提高单位评价预算下的时序质量？

研究建议，基于六篇论文归纳；尚未实施或验证

本次阅读得到的三点判断

01 高效搜索依赖结构与状态复用

02 迁移能力受训练数据覆盖与分布匹配影响

03 后端指标决定研究收益是否成立

讨论：优先解决数据不足、搜索成本，还是跨阶段目标失配？

参考文献

[1] Agnesina et al. AutoDMP: Automated DREAMPlace-based Macro Placement
ISPD 2023. DOI: 10.1145/3569052.3578923

[2] Lai et al. ChiPFormer: Transferable Chip Placement via Offline Decision Transformer
ICML 2023, PMLR 202.

[3] Geng et al. Reinforcement Learning within Tree Search for Fast Macro Placement
ICML 2024, PMLR 235.

[4] Yang et al. Floorplanning with Edge-aware Graph Attention Network
and Hindsight Experience Replay. TODAES 29(3), 2024. DOI: 10.1145/3653453

[5] Geng et al. LaMPlace: Learning to Optimize Cross-Stage Metrics in Macro Placement
ICLR 2025.

[6] Lee et al. Chip Placement with Diffusion Models
ICML 2025, PMLR 267.


答疑备份：哪些实验设置不能直接比较?

检查项	必须核对的区别
宏位置约束	后续固定宏位置，或允许宏再次移动
评价阶段	macro-only 、 mixed-size 、 pre-CTS 、 post-route
计算成本	离线数据、预训练、微调、采样、后端分别计时
泛化设置	未见电路、未见工艺、规模外推分别报告
统计可靠性	随机种子、均值 / 方差、失败率与基线设置

LaMPlace 总体时序百分比存在对应不一致，本报告采用原表数值

来源： ChiPFormer Table 1； EfficientPlace §5； LaMPlace §4.1； Lee et al. §5.5

答疑备份： Diffusion 的去噪网络与约束引导



GNN： 网表连接信息

Attention： 全局对象交互

HPWL ＋ 重叠惩罚引导采样；几何合法不等于完整工艺合法

Lee et al., Fig. 3， PDF p.5； §4.2–4.3；此处为方法摘要