Department of
Computer Science
& Engineering



计算机组成与结构实验指导书-LAB2

| | 标题 | 文档编号 | 版本 | 页 |
|---|--------------------|-----------------|-----|---------------|
| ——— 上海交通大学 ——— 计算机科学与工程系 | 计算机组成与结构实验指导书 LAB1 | CSE-COA-LAB-001 | 0.3 | 1 of 17 |
| | 作者 | 修改日期 | | / |
| Dept. of Computer Science & Engineering | WnSN Lab | 9/21/2012 | | 公升 |

1. OVERVIEW

1 2 3

5

6

8

10

11

12 13

14 15

16 17

18

19 20

21

22 23

24

25 26

27 28

29 30

31 32

33

34353637

38

39

40 41 42

1.1 实验名称

FPGA 基础实验 2: 4 bits binary counter with time divider

1.2 实验目的

- 1. 掌握 Xilinx 逻辑设计工具 ISE 的设计流程
- 2. 初步掌握使用 VerilogHDL 硬件描述语言进行简单的逻辑设计
- 3. 掌握 UCF (用户约束文件)的用法和作用
- 4. 熟悉 Xilinx Spartan 3E 开发板。
- 5. 学习分频器的编写,了解同步信号的工作过程。

1.3 实验范围

本次实验将覆盖以下范围

- 1. ISE13.4 的使用
- 2. 使用 VerilogHDL 进行逻辑设计
- 3. 编辑 UCF
- 4. iMPACT 的使用
- 5. Spartan 3E 实验板的使用

1.4 实验预计时间

120 分钟

1.5 实验报告与验收办法

本实验不需提交纸质报告,实验完毕需验收登记作为平时成绩

1.6 注意事项

1. 本实验的逻辑设计工具为 Xilinx ISE13.4,但不仅限于此,学生可以使用自己喜欢的逻辑设计工具,如 Snyplify等。

| | 标题 | 文档编号 | 版本 | 页 |
|---|--------------------|-----------------|-----|------------------|
| ——— 上海交通大学 ——— 计算机科学与工程系 | 计算机组成与结构实验指导书 LAB1 | CSE-COA-LAB-001 | 0.3 | 2 of 17 |
| | 作者 | 修改日期 | | /\ * |
| Dept. of Computer Science & Engineering | WnSN Lab | 9/21/2012 | | 公升 |

2. 四位二进制计数器

2.1 编号

1 2 3


2.2 实验描述

2.2.1 实验要求:


- 1. 用 Verilog 实现一个简单的带同步复位的 4 位 2 进制计数器
- 2. 使用某种仿真器对该计数器进行仿真,本例中采用 Xlinx ISE Simulator, 也可使用 ModelSim
- 3. 对本实验板 FPGA 提供的高速时钟进行分频,为计数器提供慢速时钟。
- 4. 将最终得到的解决方案使用 Xlinx ISE13.4 进行综合,并在实验板上得到预期结果。

2.2.2 新建工程

- 1. 运行 Xilinx ISE13.4。
- 2. 菜单栏 File->New Project 弹出以下对话框,指定要创建的如下工程目录及名称,确保 Top-Level Source Type 为 HDL,如图:




| | 标题 | 文档编号 | 版本 | 页 |
|---|--------------------|-----------------|-----|------------------|
| ——— 上海交通大学 ——— 计管机 科学与工程系 | 计算机组成与结构实验指导书 LAB1 | CSE-COA-LAB-001 | 0.3 | 3 of 17 |
| 月升加行于一工作示 | 作者 | 修改日期 | | /\ * |
| Dept. of Computer Science & Engineering | WnSN Lab | 9/21/2012 | | 公升 |




3. 点击 Next,核查信息并 Finish。

4. 选中 counter 右键点击 NewSource...: 在对话框中选择 Verilog Moudle 类型文件,命名为 counter,并勾选 Add to Project,如图:

| | 标题 | 文档编号 | 版本 | 页 |
|---|--------------------|-----------------|-----|----------------------|
| ————————————————————————————————————— | 计算机组成与结构实验指导书 LAB1 | CSE-COA-LAB-001 | 0.3 | 4 of 17 |
| リチルイナーノエイ主バ | 作者 | 修改日期 | | \ \ \ \ \ |
| Dept. of Computer Science & Engineering | WnSN Lab | 9/21/2012 | | 公升 |



5. 点击 Next,添加输入输出端口(注意要设置 Direction),如图:



| | | | | • |
|---|--------------------|-----------------|-----|----------------|
| | 标题 | 文档编号 | 版本 | 页 |
| ——— 上海交通大学 ———— 计管机 科学与工程系 | 计算机组成与结构实验指导书 LAB1 | CSE-COA-LAB-001 | 0.3 | 5 of 17 |
| Data of Communic Science & Confession | 作者 | 修改日期 | | /\ |
| Dept. of computer science a engineering | WnSN Lab | 9/21/2012 | | 公开 |

Copyright © 2012 SJTU Department of Computer Science & Engineering. All rights reserved.

6. 点击 Next.。

2

3

5

6

8

9

10

12

13

14

15

16

17

18

19

20

21

222324

25 26

27 28

29

30

31

32

33

34

35

36

37

38

39

40

41

42

- 7. 查看信息无误后,点击 Finish。
- 8. 完成新代码文件的创建。如图:

```
↔□♂×
                                                        imescale 1ns / 1ps
  View: 💽 🔯 Implementation C 🚂 Simulation
                                                      Company:
  Hi erarchy
a
                                                        Engineer:
   counter
xc3s500e-4fg320
a
                                                                      15:43:01 02/16/2013
                                                        Create Date:
       counter (counter.v)
00
                                                        Design Name:
                                                        Module Name:
                                                                      counter
                                                     // Project Name:
                                                        Target Devices:
                                                  10
Tool versions:
                                                  11
V
                                                      // Description:
                                                  13
                                                        Dependencies:
                                                  15
                                                  16
                                                        Revision:
                                                        Revision 0.01 - File Created
                                                  17
                                                  18
                                                        Additional Comments:
                                                  19
                                                      20
                                                      module counter(
                                                  21
                                                          input mainClock,
                                                  22
                                                         input reset,
                                                  23
   No Processes Running
                                                  24
                                                         output [3:0] count
                                                  25
                                                         );
  Processes: counter
                                                  26
         Design Summary/Reports
                                                  27
         Design Utilities
                                                     endmodule
                                                  28
         User Constraints
29
```

2.2.3 编写 Verilog 代码


修改模块 counter.v 的代码并保存,实现带同步复位的 4 Bits 计数器,如图:

```
20
   module counter (
21
22
         mainClock,
          reset,
23
          count,
24
25
          input mainClock;
26
          input reset;
27
          output[3:0]count;
28
          reg[3:0] count;
29
30
          always @ (posedge mainClock)
31
         begin
32
           if(!reset)
33
             count <= 4'b1111;
34
           else
35
             count <= count-1;
36
          end
37
38
   endmodule
39
```

| | 标题 | 文档编号 | 版本 | 页 |
|---|--------------------|-----------------|-----|------------------|
| ——— 上海交通大学 ——— 计算机科学与工程系 | 计算机组成与结构实验指导书 LAB1 | CSE-COA-LAB-001 | 0.3 | 6 of 17 |
| | 作者 | 修改日期 | | /\ * |
| Dept. of Computer Science & Engineering | WnSN Lab | 9/21/2012 | | 公升 |

Copyright © 2012 SJTU Department of Computer Science & Engineering. All rights reserved.

1. 在 Hierarchy 中选中 counter.v,菜单栏中选择 Project-> New Source,选择 Verilog Test Fixture,输入文件名 countert,点击 Next,如图:




选择 counter 模块,点击 Next直到点击 Finish 关闭 Summary 如下对话框, ISE 将生成 countert.v 模块的代码。

| | 标题 | 文档编号 | 版本 | 页 |
|--|--------------------|-----------------|-----|------------------|
| ————————————————————————————————————— | 计算机组成与结构实验指导书 LAB1 | CSE-COA-LAB-001 | 0.3 | 7 of 17 |
| 日昇化作子コエ作示 Dept. of Computer Science & Engineering | 作者 | 修改日期 | | /\ * |
| | WnSN Lab | 9/21/2012 | | 公升 |

Summary

Project Navigator will create a new skeleton source with the following specifications.





3. 在 View 栏中选中 Simulation,添加修改新生成的 countert.v 模块,使其如下图所示:

| | 标题 | 文档编号 | 版本 | 页 |
|---|--------------------|-----------------|-----|------------------|
| ——— 上海交通大学 ———— 计管机 科学与工程系 | 计算机组成与结构实验指导书 LAB1 | CSE-COA-LAB-001 | 0.3 | 8 of 17 |
| 1 并加付于一工作示 | 作者 | 修改日期 | | /\ * |
| Dept. of Computer Science & Engineering | WnSN Lab | 9/21/2012 | | 公升 |

```
parameter DELY=20;
     34
1
     35
             // Instantiate the Unit Under Test (UUT)
2
             counter uut (
     36
3
                 .mainClock(mainClock),
     37
4
                 .reset(reset),
     38
                 .count (count)
     39
5
     40
             );
6
     41
             always #(DELY/2) mainClock = ~mainClock;
     42
8
             initial begin
     43
9
                 // Initialize Inputs
     44
                mainClock = 0;
10
     45
                reset = 0;
     46
11
     47
12
                // Wait 100 ns for global reset to finish
      48
13
      49
                #100;
14
     50
15
                // Add stimulus here
     51
                reset=1'b1;
16
     52
     53
17
                #(DELY*10) reset=1'b0;
     54
18
                #(DELY) reset=1'b1;
     55
19
     56
20
     57
             end
21
```

4. 在 Hierarchy 中选中 countert..v,在 Processes 中右键点击 Simulate Behavioral Model 然后 选中 Process Properties...,更改 Simulation Run Time 值为 500ns,点击 OK 保存。





2.2.5 分频器的编写与添加

由于板子晶振提供的时钟频率速度较高,需要对时钟进行分频,可通过 TimerDivider 模块来实现。

- 1. 在 View 栏中选中 Implementation,双击打开 counter.v。
- 2. 添加修改 counter.v 模块代码如图所示并保存:

| | 标题 | 文档编号 | 版本 | 页 |
|--|--------------------|-----------------|-----|------------------|
| 上海交通大学 计算机科学与工程系 Dept. of Computer Science & Engineering | 计算机组成与结构实验指导书 LAB1 | CSE-COA-LAB-001 | 0.3 | 9 of 17 |
| | 作者 | 修改日期 | | /\ * |
| | WnSN Lab | 9/21/2012 | | 公开 |

Copyright © 2012 SJTU Department of Computer Science & Engineering. All rights reserved.

```
module timerDivider (
21
            clockIn,
22
           clockOut
23
            );
24
            input clockIn;
25
            output clockOut;
26
            reg clockOut;
27
28
            reg[23:0] buffer;
29
30
            always@(posedge clockIn)
31
32
            begin
               buffer <= buffer+1;</pre>
33
               clockOut <= &buffer;
34
35
36
    endmodule
37
38
   module counter (
39
           mainClock,
40
41
           reset,
42
            count
43
            );
            input mainClock:
44
            input reset;
45
46
            output count;
            reg[3:0] count;
47
            wire slowClock;
48
49
            timerDivider td(.clockIn(mainClock), .clockOut(slowClock));
50
51
             always@(posedge slowClock)
52
53
             begin
               if(!reset)
                  count <= 4'b1111;
55
56
                  count <= count-1;
57
58
             end
59
60
   endmodule
```

2.2.6 指定管脚位置约束

 1. 在 Hierarchy 窗口中选中 counter.v,在 Processes 窗口选择 User Constraints 的展开项,双 击 Creat Timing Constraints,弹出如下窗口提示创建 ucf 文件,点 Yes。



2. 关闭 Timing Constraints 窗口,选中 Hierarchy 窗口创建的 counter.ucf,在 Processes 窗口双击 Edit Constraints (Text) 打开文本编辑器,在该 UCF 文件中输入端口映射的配置,将输出映射至 LED,如图:

| | 标题 | 文档编号 | 版本 | 页 |
|---|--------------------|-----------------|-----|------------------|
| ——— 上海交通大学 ——— 计算机科学与工程系 | 计算机组成与结构实验指导书 LAB1 | CSE-COA-LAB-001 | 0.3 | 10 of 17 |
| | 作者 | 修改日期 | | /\ * |
| Dept. of Computer Science & Engineering | WnSN Lab | 9/21/2012 | | 公升 |

Copyright © 2012 SJTU Department of Computer Science & Engineering. All rights reserved.

```
NET "mainClock" LOC = "C9" | IOSTANDARD = LVCMOS33;

NET "count<3>" LOC = "F11" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;

NET "count<2>" LOC = "E11" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;

NET "count<1>" LOC = "E12" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;


NET "count<0>" LOC = "F12" | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8;

NET "reset" LOC = "L13" | IOSTANDARD = LVTTL | PULLUP;
```

3. 点击工具栏保存。


2.2.7 综合编译硬件设计

1. 在菜单栏 Process 下点击 Implement Top Module 或其它方法运行之,ISE 会调用后台工具 对工程进行综合和布线。此过程较慢,请注意下方输出窗口中的返回信息。如果成功完 成,会有如下图提示:




2. 选中 Hierarchy 窗口的 counter.v,在 Processes 窗口选择 Synthesize – XST展开项的 View RTL Schematic,右键或双击运行。

| | 标题 | 文档编号 | 版本 | 页 |
|---|--------------------|-----------------|-----|------------------|
| ——— 上海交通大学 ——— 计算机科学与工程系 | 计算机组成与结构实验指导书 LAB1 | CSE-COA-LAB-001 | 0.3 | 11 of 17 |
| | 作者 | 修改日期 | | /\ * |
| Dept. of Computer Science & Engineering | WnSN Lab | 9/21/2012 | | 公升 |



3. 保留以下默认值,点击对话框的 OK。



4. 在 Create RTL Schematic 中,选择有效元素,综合后生成 RTL 原理分析图可供查看,可用以检查代码对应的电路逻辑是否符合设计所需:

| | 标题 | 文档编号 | 版本 | 页 |
|---|--------------------|-----------------|-----|----------|
| ——— 上海交通大学 ——— 计算机科学与工程系 | 计算机组成与结构实验指导书 LAB1 | CSE-COA-LAB-001 | 0.3 | 12 of 17 |
| | 作者 | 修改日期 | | 41 |
| Dept. of Computer Science & Engineering | WnSN Lab | 9/21/2012 | | 公升 |

5. 双击 Processes 中 Generate Programming File,系统会自动生成二进制 bit 流文件 counter.bit,用于 FPGA 的配置:




2.2.6 下载到开发板验证

1. 将 FPGA 实验板接入计算机。

| | 标题 | 文档编号 | 版本 | 页 |
|--|--------------------|-----------------|-----|------------------|
| 上海交通大学 计算机科学与工程系 Dept. of Computer Science & Engineering | 计算机组成与结构实验指导书 LAB1 | CSE-COA-LAB-001 | 0.3 | 13 of 17 |
| | 作者 | 修改日期 | | /\ * |
| | WnSN Lab | 9/21/2012 | | 公升 |

2. 双击 Configure Target Device 下的 Manage Configuration Project(iMPACT)。会弹出如下图窗口:




- 3. 双击 Boundary Scan,在 iMPACT右侧窗口右键选择: Initialize Chain。
- 4. 在弹出的对话框中,点击 Yes。



| | 标题 | 文档编号 | 版本 | 页 |
|--|--------------------|-----------------|-----|---------------|
| 上海交通大学 计算机科学与工程系 Dept. of Computer Science & Engineering | 计算机组成与结构实验指导书 LAB1 | CSE-COA-LAB-001 | 0.3 | 14 of 17 |
| | 作者 | 修改日期 | | / |
| | WnSN Lab | 9/21/2012 | | 公升 |

5. 在弹出的对话框中,选择刚刚生成的 counter.bit 文件,点击 Open。





6. 弹出对话框,点击 No。



- 7. 点击 Bypass/Cancel。
- 8. 再点击 Bypass/Cancel。
- 9. 下图中点击 Ok。

| | 标题 | 文档编号 | 版本 | 页 |
|--|--------------------|-----------------|-----|---------------|
| 上海交通大学 计算机科学与工程系 Dept. of Computer Science & Engineering | 计算机组成与结构实验指导书 LAB1 | CSE-COA-LAB-001 | 0.3 | 15 of 17 |
| | 作者 | 修改日期 | | / |
| | WnSN Lab | 9/21/2012 | | 公升 |





Copyright © 2012 SJTU Department of Computer Science & Engineering. All rights reserved.

10. 在 iMPACT 窗口中,右键选中待烧写 counter.bit 的在用的 FPGA 芯片,运行 Program,屏幕将出现蓝色提示:

Program Succeeded

说明烧写成功。

11. 实验板上4个 LED, 亮起代表该位为1, 灭掉代表该位为0。4个 LED表示了4位二进制数字, 通过它们的组合变化观察计数过程。拨动拨码开关 Switch0(L13)可以控制该计数器同步复位。

2.3 实验报告

| | 标题 | 文档编号 | 版本 | 页 |
|---|--------------------|-----------------|-----|-------------------|
| —— 上海交通大学 —— 计算机科学与工程系 —— Dept. of Computer Science & Engineering | 计算机组成与结构实验指导书 LAB1 | CSE-COA-LAB-001 | 0.3 | 17 of 17 |
| | 作者 | 修改日期 | | /\ 11' |
| | WnSN Lab | 9/21/2012 | | 公开 |