


April 1

## perspectiva del programador en ensamblador




PC: contador programa: dirección de la porovina instrucción

bejistnos: datos del programa muy usados

codijos condición/flags estado: almacenan información de la op. aveitmética más reciente.

Pila: usada para namadas a procedimientos



#### Ensamblador

Enteros: 4 Lytes (32 bits)

Pto protante: 4, 8 0 10 bytes.

indice de programa

From Penencias School Soldmadas incondicionales

Soldos Condicionales

Detos entre
memoria y
memoria y
registro soldentes

Reg

### Registros

% edi

% eax aumulador % esp puntero pila % ecx contador % ebp puntero base % edx datos % eip situación actual % ebx base % esi indice fuente del contador de programa.

-1-

#### O porandos

- ·) Immediato: datos des. \$4
- .) Rejistro: indica alguno de los 8 registras vistos. Yeax
- ·) Memoria: 4 Bytes consecutivos en memoria dada por un registro. (zeax)

### Combinaciones de operandos mor l

More Inmediato: { Reg more more more Registro: { Reg more more more more more more more \$ 0x4 , Y. eax \$-147, (Reax) Yeax, Yedx 1. eax, (1, edx) (redx), reax

IMP: No poolemos parar de mem a mem con ma cola instrucción.

## algunas instrucciones

( xeax, xeax, 2), yeax //xeax + xeax. 2 > xeax leal. // realiza un desplazamiento a izq sall \$2, Leax suma y lo guarda en la sepunda. addl resta Sub l products 11 realiza un desplazamiento a der imull \$2, 1.eax sarl shre

## Réjistres de un solo bit (Flags)

potencia

XOTER

ZF (flat de cero) ST (flat signo)
0 + (flat de overflow) CF (flag acaroreo)

- · las instrucciones <u>Set X</u> se utilizan para comportare valores.
- · las instrucciones jX se utilitan para saltar a otro lugar del códiço si cumple una condición.

Bude Do-While Ej: mov & \$0, %ecx \* programa - cornierto "do-while" . L2: move //edx, //eax La acciones devitro del do-while Shool yedx comprebación ine L2 Bude Switch ENSAMBLADOR: long switch-eg (long x, long y, long = ){ . L3 : move 16 (xebp), xeax long w= 4; imull 12 (xebp), xeax switch (x) ( imp . L8 1.13 case 1: W=y\*7; . L4: break; 12 (Kebp), Kedx 11. LY moul case 2: redx, reax moul W=4/2; \$31, xedx garl 11 .LS case 3; idive 16 (xebp) いナニモ; imp .19 break; 16 × **y**n couse 5: . L5: 11. 6 mool \$1, neax case 6: jump . L9 W-= 2; break; . L6: move \$1, %eax 11.LZ de faullt. subl 16(xebp), "leax w=2. 81. quij return w; 11. 68 · L2: move \$2, Year jmp. L8 section rodata addl 16(%ebp), %eax . align 4 jump .L8 . L7: . 18: . LZ # x=0 , long popl xebp # x-1 . L3 , iong ret # x = 2 . 14 . Long # X=3 . L5 . Long . L2 # x=4 long

. 16


. L6

- long

. long

# x=5

# x=6



Avorage de Estructuras

En este typo de dato todos los elementos del vectori provienen de un mismo struct, esto es, si el elemento struct algo f il : 0[4] = {a,b,c,d} int nain() f algo a,b,c,d; de un struct de dos enteros y

Así, el alineamiento de cada elemento se maliza introduciondo el struct: correspondiente en un multiplo de su tamaño al igual que en las estructuras normales.

"b" sea un struct de 2 chars.

Finalmente es reazonable penson que es mejorz poner los tipos de datos mas grandes que formen el struct antes de aquellos que sean mas pequenos. Esto es;

struct also 1 \( \)

struct also 2 \( \)

chan a; \( \)

garda ma

int b;

chan a;

double d;

espacio.

Uniones

Algunas operaciones avritméticas Dest = Dest + 1 incl Dest decl Dest Dest = Dest - 1 negl Dest Dest = - Dest Dest = ~ Dest not l Dest Pila en 64 bits En 64 bits podemos movernos en la pila "hacia cuniba" y "havia abajo". De esta forma, podemas almacenan información por debajo del puntero pila. Ejemplo: moug xrbx, -16(xrsp) # salva xrbx xrsp -> Dir. ret movg 1. 126p, -8 (x125p) # salva 1/126p -16 7/ nbx # Reservon manco pila subg \$16, xrsp #restourar /rbx 116 Dir.ret (xasp), xabx mov 9 #restaurar Xebp +8 YRbp 8 (x25 p), x2bp poon # liberar mars xrsp -> (xrbx \$ 16, 7.750 adda → Al reservar marco de pila, % rep actua como 1,ebp en 32 bits. · EIP es el registro de instrucción, almacena la direction de memoria de la signiente instruccion a ejecutar. · ADC es la instrucción de sima con acaroleo o realiza el salto condicional jc/jnc combinado con (es como que une lo de eax-y edx en un solo elemento) un novements. · idio also realita lo signiente: Leax Ledx Lalgo resto te cociente lo lleva a "eax y el resto la lleva a redx.

· Cdq es una instrucción usada para doble precision que extrende por defecto zeax a EDX: EAX

### Practica 2

- · Asm es una instrucción que nos permite trabajar con ensamblador y con C al mismo tiempo.
- · llamamos convención de llamada al conjunto de alternativas escogidas para pasar pará metros y devolver resultados. En la convención que vamos a adoptar que es la denominada cdecl permite merclar ficheros objeto compilados desde fuentes 4C++ con ficheros objeto ensamblados desde fuentes ASM. Esta convención nos recita es siguiente:
  - ·) los parámetros se pasan de último a primers.
  - ·) El vódigo de blamada es el que reserva espavio en la pila para los parametros.
  - ·) Et resultads final se suele devolver en "eax.
  - puede usar sin tener que reservalos en pila.

    Es responsabilidad del inoparte guardarlos en o pila si no quiere perder su valor. · EBY, ESI, EDI (Salva-invocado) Debe guardantos .) Regis tros en pila, usarlos y posteriormente restourai su valor si se quere cambiar el contenido. · ESP, EBP No deben manipularse.

puntero pila 1 C marco de pila

Cualquer Justion en la convención adel conventa de la signiente manera:

push xebp. mor xesp. 1. ebp

net

## TEM 2 (Tema 3 de SWAD)

Unidad Tratamiento SALU Unidad de prousamento de datos y avatratico-lógica. Contiene circuitos electrónicos con los que se hacen las sperausnes.

unidad de Control (UC) detecta senales de estado procedentes de otras unidades, capta de la memoria una a una las instrucciones y genera señales de control dirigidas. Contiene además un reloj que sinoronita todas las operaciones elementales de la conjutadore.

La UC interpret a y controla la gecución de instrucciones leidas de memorcia en dos fases:

·) Fase de captarism de instrucción: leer la direction de la instrucción a ejeutar. Learla de memorcia. llevarla al registro adecuado para su ejecución Inorementar PC

·) Fase ejecución Devodificación de la instrucción Ejecución bajo controle de UC se realizan las operaciones del CODOP (codijo operación) se generan las señales de control oportunas.

3 2 formas de diseñar la UC Coutrol microprogramado

Unidad Tratamiento. Es el conjunto de elementos del procesador no dedicados al control, por la que induye a la All, multiplexores,

biestables,

se suelen realitar las operaciones més sencillas, los procesarades induyen el 'FPU (unidad coma flotante) que realiza operaciones más complijas.

Vannos a trabajar um un ordenador didactico elemental CODE-2.


Mirare diapositivas 15,16,17,18 suad. para entender el funcionamiento de cada ellmento de la ALU.

Además la unid tratamiento esta compuesta por 2 buses que recorren les elementes del aranto.

· Debernos toner dans que en el ordinador simple en el que trabajamos, solo contiene 16 registros con 16 bits cada uno, y de la signente sorma: Cada registro almacena el 46ts 46its 86its cod operación, Rx y el desplazamiento. Codop Rx despharamiento

Así, el displazamiento es donde se incluyen ctes en el registro, de manera que en estos registros no podemos introducire etes con mais de 8 bits.

. Se necesitan 4 bits para codificar un registro pero este almacera 16 bits. Ademas, se tiene:



Unidad de vontrol cableada. Analiza e interpreta une instrucción almacenada en IR. y los valores de los brestables. Genera 29 serales de control que monitorazan el funcionanuento de los distintos elementos.

Estas serales producen micros peraciones la unidad de artrol cableada de nuestra máquina re ha diseñado para ejecutar 16 orderes que son las mostradas en la dispositiva 31.

· Pora los gencioss de las diapositivas 35,36 simplemente debenos mostrato las núcesos peraciones que 50 realizan en cada cido de las 16 operaciones principales de las que consta el ILC cableado, mirando diapo 33,34.

Uniderd de Control microprogramada

La UC genera en cada pulso de reloj un vettor de 29 nicroondenes. Estos rectores se pueden almacenar en la memoria de control (MC) que es una memoria ROM.

- · La UC micropro granada esta formada por la memoria de control y secuenciador de la memoria de control, que genera las direcciones de las posiciones de las palabras de memorcia a leer.
- · Podemos ver una imagen de la UC nultiprogramade en la diapo 49.
- · DMC es et registes que almacena la dir. de la memoria de writnel.
- · El semenciador va generando la dirección de menonia del signiente vector.
- · Una nicroinsmecish es un conjunto de sits correspondiente a las raicroordenes que se ejecutorn al mismo tiempo junto con los bits que determinan la dirección de la niero instrucción signiente.
- · En cada palabra de la MC se almacena una microinstrucción. (1 palabra = 2B)
- TD, (tipo directionamiento) 1. BE (biertable que específica la condición de salto) · Campos de ma DS (direction salts) nico instrucción

- · Un microprograma es una secuencia de nicro instrucciones que capta o interpreta una instrucción del lenguage méquina del computadot.
- · Todo la relacionado con microprogramas se denomina formunte
- . Se reservan para cada micro programa de ejecnaion 4 micro instruciones.

Por fanto, la UC micropregramada.

- ·) Lee de la nemoria de control la dirección DMC.
- ·) carga RMC con la palabra leida de memoria.
- → Microprogramación honizontal. los bits de los microprodenes actuan direct amente sobre los elementos que controlan.
- -> fricroprogramación vertical, para disminuir la longitud de los microinstruciones las señales se agrupem y codifican en campos específicos.
- · Unidad de control cableada es tremendamente répide pero cualquier modificación requiere una reestructuración. En cambrio la UC nicroprogramada es my servatil pero más lenta.
- · El tamano de las instrucciones depende del n° de señales que tengas.

Nano programación

1000	1
1001	0
1100	3
1101	4)

dir memoria señales de las instrucciones Como en grandes programas se van a repetir múltiples senales, por ej, al sumar y restar se repite la instrucción de mover a la ALU; se hace un alias de estas instrucciones repetidas de la signette manera:

10 10	0 0 0
10 11	001
1 100	0 1 0
1 1 0 1	0 1 1

000	1
0 0 1	3
0 1 0	3
0 1 1	9

t'alias"

Nanomemorcia.

Para mayor entendemiento consultar diapo 64.



## TENA 3 (Tema 4 de SWAD)

Para cumentar las prestaciones palemos:

- Mejoran tecnología.
- Reorganizar el hourdware (segmentación de cauce)
- Duplicación de harduare (procesador superescalar)


Ejemplo de un procesador segmentado en el que cada instrucción está compuesta por dos fases.



En cambio, reamos un ejemplo de instrucción compuesta por dos fases pero en un procesador con segmentación de cauce:

actos reloj:

Esto es así je que I el bujer entre étapas, esto es,





un elements que recibe la información de la unidad de coptación y la almacena. Esto permite que la un captación pueda comenzar a captar una miera instrucción y el bujer le pasará a la unidad de ejecución mientras la información que almacena.

En general vannos a trabajar con instrucciones de 4 Jones . Así aidos relej: 1 J<sub>1</sub> F<sub>1</sub> W2 F<sub>2</sub> E2 E3 W3 F3 P 3 F: captaisn \_ B. Decodificación \_ B2 \_\_ \_> [E: Ejeución \_\_\_\_ B3 \_\_\_ W: actualitación El proceso, tal y como hemos visto centes sería: @ se le la información en la unidad de captación. @ Pasa la información al búfer. 3 la unidad de gécución les la infer del tufer y al mismo tiempo la unidad de captawn puede comenzar a les la signiente instrucción. · la memorcia caché permite completor cada

etapa del cauce en un ciclo de relsj.

de raloj.

La gare de captación debe accorder a memoria que

es lan proceso mey lents mientras que la caché nos

permite aptar sustnicciones empleands un vivies ciclo

· hinque debemos tever en cuenta que ante todos los

beneficios de la segmentación de cauce, esta tiene n'espo.

Existen numerosos problemas que impiden que una etapa se complete en un cido.

Denotaremes como <u>reiesgo</u> a cualquier condición que produza en atases.

### Tipos viergos:

- 1) Dates: operandos no disponibles
- 2) Instrucciones: la instrucción no está disposible
- 3) Estracturales: dos instrucciones necesitan el mismo recurso.

5 de éjecución de una instrucción con más de 1 aclo. Ciclos roloj. 2 3 4 5 6 7 8 9 Instrucciones.

II FI DI EI WI

Fi F2 F2 F3

 $\bigcirc$  D:  $\bigcirc$  D<sub>1</sub>  $\bigcirc$  D<sub>2</sub>  $\bigcirc$  D<sub>3</sub>

 $E_1$   $E_2$   $E_3$ 

W: W2 W3

#### Instrucción:

J. F. D. E. W.

Iy Fy Dy Ey

Js Fs Ds

· las instrucciones inclependientes no tienen este problema.

A L- 5xC

El resultado de una no infleye en otra porc lo que no da fallos, en cambio. B - 20+G

A=5

Esto prede dor fallo ya que una de A + 3+A ellas no se puede calcular si no se

Calcula la otra primero. B - 4xA

Pon fainto si la primera de ellas tarda mucho, se produce trafico, atasco.

Se pereden producir adentamientos, como podemos obsservar en la pagina 15 de las diapositivas, pona mejorar la eficiencia.

· las dependencias de datos las destraye el hardware al decodificar las instrucciones.

Saltos incondicionales.

se producen mando una instrucción no está disponible a tiempo, esto, es, cuando tarda mucho.

suele desperadicione tiempo como consecuencia del salto. la importante es averignar le dirección a donde se va a galtar.

Par a reducir el éfecto de los fallos de caché, se suelen captor instrucciones antes de que sean necesarias (precaptación) y se almacenan en una cola de instrucciones.

-D: decodificar: no solo decodifica la instrucción sino que además capta los operandos.

- Menoria principal: es muy barata ya que para cada bit se ne ces ita un unico Transistor. En cambio en caché se necesitan 6 transistores por cada bit

Saltos condicionales.

Freezo eniginado por la dependencia entre la condición de salto y el resultado de una operación previa (comprobación de la condición).

o simplemente se puede seguir la segmentación de auxe y saltar cuando se computebe la condición, esto es:

ciclos 1 2 3 4 5 6  $I_1(\text{lomparar}) F_1 D_1 E_1 W_1$   $I_2(\text{saltar}) F_2 D_2 E_2$   $F_3 D_3 X$ 

Fy X

IK

FK DK

correcta y sin fellos, pero fuego con la segunda instrucción, al ejecutarla se da cuenta que tiene que realitar un salto. Por tanto la fase de captación y decodificación de I3 y la fase de captación de I4 no sirve de nada y solo ha perdido tiempo.

por fauto les compiladores actuales intentan predecir los saltos que se van a realizar y poder anticiparse. Hay 2 tipos de predicciones de saltos:

- → Estatica : es la misma decision pera cada instrucción.

  → Dinámica : canibia según la ejecución del programa
- Dinámica : cambra segur la ejecución del projunto.

  la idea de esto es que en el cance entren solo

  aquellas instrucciones que sean estrictamente recessias

  esto es, las que van a ser ejecutadas.

· las dependencies introducidas por los bits de condición dificultan al compulador la labor de reorderar instrucciones.

Funcionaniento superescalar.

la idea de esto es poder realizar (captor, ejecutor...)
dos instrucciones al mismo tiempo. Para ello se
duplican (triplican, n-iplican) eliementos hardware
como por ej la ALU. Veamos un ejemplo.

$$I_2$$
  $I_2$   $I_2$   $I_2$   $I_2$   $I_2$ 

- eteto provoca un efecto regativo en cuanto a los niesgos, porque aquí un atasco es más pronunciado.
- · El compilador puede reorderar instrucciones para evitar ruespos.
- · Aquí la dependencia de los datos es muchos mayor ya que se realizan varias instrucciones a la vez.

Alguras considerationes.

Finalmente saler que los mejores procesadores se miden en MIPS (millores instrucciones por sejurdo).

# TENA 1

### Registros

- reax, redx, recx · Temporales:
  - S-Invocante
- 1.ebx, 1.esi, 1.edi · Temporcales:
- S-Invocado
- Lesp, Lebp (Nos dan la situación de la pila en tiempo de ejecución) · Especiales:
- · Hay que tener en cuenta que cada posición de memoria almacena un byte, pero una posición de memoria mide 32 bits de longitud, estoles, su dirección es de 32 bits (supornendo un computador de 32 bits).

#### Variables

Varciables		TV 12 464	Tamano
Varable x32	Tamano	Variable x64	
Char	1B	Char	1B
		Short	2B
Short	28	Int	48
Int	4 B		88
Double	8 B	Double/Quad	
	12 B	Long Double	16B
long Double		Purteros	645ts=8B
Punteros	326its=8B		
0' 0 0	000 000	1100 de direcciones	

ejemplos de calculo de Algunos

-> 0xf000 zedx -> 0x0100 1-ecx

Expresion	Calculo	Dirección
0 x 8 ( %edx)	%edx+8	0×1008
(redx, recx)	1. edx + 4 1/ecx	0 x 9104
0 x 80 (%edx,2)	redx 2+80	0 × 9085

### Instrucciones

- es sall \$2, year realiza un deplazamiento bacia la izquierda. Así, sard realiza de ignal forma un desplazamiento hacia la derecha, y esta intrucción es ignal a shrd.
- · addl src, dest realiza la suma de estos valores y almacena el resultado en el seguirdo. Por el contrario, subl realiza la resta de valores.
- · inull realiza el producto. En cambo, idio es distinta, procedamos a explicarla:
- · idio also realiza lo signiente:

  Y.eax xedx Lalso

  Fi ociente lo veva a xeax

  g. al resto lo lleva a xedx.

  Testo
- (es como que une la de "eax y "edx en un solo registro).
  - · rorl realiza la potencia.
  - · movzbl y, al, year se encarga de extender yal hasta que occupe por completo el registro year, anadiendo ceros. Pero no cambian los flags de estado.
  - · jne mira si está o nó activado el flag de estado EF.
  - · La diferencia entre <u>ampl</u> y <u>test</u> es que empl compatra los valores de dos registros testandolos y mirando el flat de estado SF. En cambio test realiza nivando el flat de estado SF. En cambio test realiza la operación & para comprobor mal es el mayor valor. Pero ambos nos dan el mismo resultado. <u>a</u> o o

Differences entre MOV, LEAL y ADD

- 1 mov (xebx, xecx, 4), xeax
- (A) ebx+ ecx \* 4 = DATO

En este caso DATO es un (valor) nuvérico ya que realita la operación (1) con los valores de los registros correspondientes.

Suponjamos que la dirección de memoria 0837AB contriene el valor DATO para proximos ejemplos:

@ leat ( "ebx , "ecx , 4) , "leax

leal realita la misma operación que mov pero la déferencia es que el resultado que obtiene es una [dirección de memoria], no un valor; ya que la operación (1) se realiza un la direcciones de memoria de los correspondientes registros.

- 3 add (Y.ebx, xecx, 4), year realita lo signiente:
  - .) Calcula la dirección igual que last. En este ejemplo,
  - la dir. es 0x0837AB.
  - ·) Ahora cogernos use dato en memoria, tal y como
  - lo hace mov. M[0x0837AB]=25.
  - ·) Atrova realita la operación:

25 + Year = resultado

·) Finalmente realiza la mov resultado, reak.

PODEMOS CONCULIR DE TODAS ELLAS LO SIGUIENTE:

- · nou si accede a memoria
- . ieal no accede a memoria (por la que en mas vapida).
- · ADD si accede a memoria.

· Otro genplo de instrucciones podriour ser: add :/eax, (/. ebx, :/ecx, 4) donde la operación defial esta en el destino.

Algunars funciones Muy importantes (DE MIANEG)

Call « dir >

- almacena en pila la dirección de retormo
- decrementa resp (en pila)
- se va a «dir» mediante //eip

Ret < dir >

- vuelve a la dirección de retoreno
- inovementa xesp (en pla)

push evalors

- inserta evalor> en pula
- detrementa %esp

pop < dest>

- coge el último valor de pla y lo almacena en edest>
- incrementa resp.
- · Todos los soltos condicionales realitan alguna comprobación previa al salto de los flags de estado excepto Jose que siempre salta sin realitar compro bación alguna.

Push [A] { sub \$4, xesp nov A, (xesp)

Pop (A) of moor (xesp), A add \$4, xesp

"cuando decimos incrementar esp, "sube" en la pila; y lo corresponduente a decrementar

- · La instrucción 0 x 80 es una instrucción que realiza una interompoión que permite el paso al modo vernel (que es el contravais al modo us varis).
- · los plays de estado son un bit que forma parte de un registro que solo almadera 0 0 1.


0 → NO activado 1 → Activado.

Hay 4 flags:

ZF: glag de cero

CF: flag de acavores OF: flag de overflow SF: glas de signo

Fun conamiento de la pila.



la pila acando comienza un progreama tiene erta por ma. Supongamos que realitamos: push valor. Entonces passavaia esto:

4 Dir. ret o Ant.ebp Lebp -4 valor -8 Lesp

Como vernos, se ha invertado valor en la pila y ha aumentado el lesp.

Además, nuestro vonvenio nos dice que cióndo lamamos a una función los parca metros se pasara antes que la función y ademas en orden inverso, esto es; suponpamas que hacemos una orden como la signiente:

(donde suma, en c tiene los parámetros call suma x e y) Suma (int x, int y) La pila quedaria asi. Por ellos es siempre recomendable Ant lebp ~ebp (asi obligatorio) cada que que se valor convence una función realizar estas dos instrucciones: push rebp Dicoret 2 mor hesp, hebp Así, tras estas instrucciones el resultado nos da Ø. Ahora podemos realizar devitro de Dir. ret la función todos los pasos e Ant elop introducir todas las instrucciones valor que queramos. Cuando terminemos desenos realizar un push de aquelles voloris que se encuentran Dir. ret 2 en registros temperales (S-Invocado) Antebp 2 para ro pender su valor. Tras realitar los push adeuados es recomendable finalizar la función con la instrucción ret. Dir ret Ast, volvemos a tener el esp y el Ant . ebp - ebp etsp en las posiciones que varpabar valor antes de llamor a la función como podemos aprecion en 2 - esp Por altimo, no se reconvendo modificar el registro xesp por mientra cuenta ya que push y pap lo modifican automatica mente.

Algunos ejemplos de expressiones coutrnéticas.

$$\begin{array}{c} x \cdot ebp + 16 \longrightarrow z \\ x \cdot ebp + 12 \longrightarrow y \\ x \cdot ebp + 8 \longrightarrow x \end{array}$$

moul 8(x,ebp),  $x,ecx \rightarrow exx = x$ moul 12(x,ebp),  $x,edx \rightarrow edx = y$ leal (x,edx, x,edx, 2),  $x,eax \rightarrow eax = 3y$ Sall  $$4, x,eax \rightarrow 2.2.2.2 = 16$ ; eax = 16.3y

Computadores de 64 bits.

Agui, en rez de utilizar int se utiliza guad.

Además, en 64 675 se almacena la cifra mas significativa
en edx, mentras que la cifra menos significativa
se almacena en eax.

En 64 bits, tenemos el doble de registros que encontramos en 32 bits. Por ej, el registro xeax de 32 bits corresponde a la parte menos significativa del registro xeax de 64 bits. Además de esto, los ordenadores de 64 bits incluyen otros registros como ahora vamos a roc.

Registros en 64 bits


Argumento 4 1.TC X Argumento 1 % rdi Argumento 5 1.128 Y. ICSi Agunento 2 Arejumento 6 Arzgumento 3 7.129 rindx puntero pila valor retoreno Y. TESP 1, cax 7.125 } Salva invocado
7.277 1/2/2 } solva invocante 213

- 4.

· En 64 bits los primeros 6 argumentos se almacenan en unos determinados registros (los vistos anteriormente). Si hay mas de 6 argumentos iniciales, se almacenan en pula al ignal que en 32 bits. Con la diferencia que el incremento basico en 64 bits es de 8B.

- · En ensamblador si tenemos por ejemplo un vector int val [5] y accedemos a val [5], estamos accediendo a un volor basura pero esta orden no da error.
- · En oridonadores de 32 bits las Fralenes van precedidas de una letra que es la "l". Estres, moul, sall, addl,... En vez de esto, en 64 bits se preceden de la letra "q". Esto es aux porque en 32 bits hablamos de long y en 64 bits hablames de quad (que occupan 8B).

Esquema de los comandos necesarios.



- -m32 p1.c p2.c -0 p gcc
- -- 32 -g saludo.s -0 saludo.o as
- -m32 -c pl.c p2.c esta es para anardo quezerros que -m32 -0 -5 pl.c gcc -m32 p1.0 p2.0 -0 p poner gold main se multiple resultado

ed \_m elf\_i386 saludo.0 -o saludo ld -m elf-i386 suma.0 -0 suma -lc -dynamic-linker /iib/ed-linux,s

- objdump -d pl.0
- 7 gdb P