Chương 1: Những khái niệm và công nghệ máy tính

Câu 1

Cấp độ	1R	Thời gian	1
CĐR: 3.3.2.1			
Một megabyte bằng ba	ao nhiêu byte?		
A. 2^10 byte.			
B. 2^20 byte.			
C. 2^30 byte.			
D. 2^40 byte.			

Đáp án

Câu 2

Cấp độ	1R	Thời gian	1	
CĐR: 3.3.2.1				
Điện thoại được xếp và	o loại máy tính nào	trong các dạng máy tí	nh sau:	
A. Máy để bàn				
B. Máy chủ.				
C. Máy tính nhúng.				
D. Máy thông minh.				

Đáp án

Câu 3

Cấp độ	1R	Thời gian	1	
CĐR: 3.3.2.1				
1 bit có thể có bao nhiê	eu giá trị ?			
A. 2				
B. 8 C. 10				
C. 10				
D. 16				

Đáp án

Câu 4

Câp độ	1R	Thời gian	1	
CĐR: 3.3.2.1				
Trong các chức năi	ng sau. Chức năng	nào không phải là chức năng	của phần cứng một máy tính?	
A. Nhập dữ liệu.				
B. Xuất dữ liệu.				
C. Tính toán dữ liệ	u.			

Đáp án

D. Lưu trữ dữ liệu.

Cấp độ 2R	Thời gian	1	
-----------	-----------	---	--

CĐR: 3.3.2.1

Trong các thiết bị sau. Thiết bị nào là thiết bị thuộc về thành phần ngõ nhập?

- A. Máy scan.
- B. Máy in.
- C. Màn hình.
- D. Projector.

Đáp án

Câu 6

Cấp độ	2R	Thời gian	1
CĐR: 3.3.2.1			
Trong các thiết bị sau.	Thiết bị nào là thiết bị th	nuộc về thành phần ngõ x	cuất?
A. Chuột.			
B. Webcam.			
C. Bàn phím.			
D. Projector.			

Đáp án

Câu 7

Cấp độ	2R	Thời gian	1	
CĐR: 3.3.2.1				
Trong các loại b	ộ nhớ sau thì bộ nhớ	nào chỉ lưu dữ liệu khi có ng	guồn điện	
A. Bộ nhớ khả b	iến.			
B. Bộ nhớ bất bi	ến.			
C. Bộ nhớ thứ cấ	ip.			
D. Đĩa quang.	-			

Đáp án

Câu 8

Cấp độ	1U	Thời gian	1	
CĐR: 1.2.1.1				
Trong các loại	bộ nhớ sau, bộ nhớ nà	ào có tốc độ nhanh nhất		
A. RAM				
B. Đĩa từ				
C. Đĩa Quang				
D. Bô nhớ Fla	sh.			

Đáp án

• • • • • • • • • • • • • • • • • • • 						
Cấp độ	2R	Thời gian	1			
CĐR: 3.3.2.1						
Trình biên dịch	Trình biên dịch thuộc về lớp nào trong các lớp bên dưới					
A. Úng dụng.						
B. Phần mềm hệ	B. Phần mềm hệ thống.					

1 ^	,
	hần

D. Firmware.

Đáp án

Câu 10

Cấp độ	1U	Thời gian	1
CDD: 1 2 1 1			

CĐR: 1.2.1.1

Trong các chương trình sau, chương trình nào thuộc về lớp ứng dụng:

- A. Linux.
- B. Assembler.
- C. RAM.
- D. Web Bowser.

Đáp án

Câu 11

• • • • • • • • • • • • • • • • • • • 			
Cấp độ	2U	Thời gian	1

CĐR: 1.2.1.1

Trong các phát biểu sau, phát biểu nào đúng về tốc độ của bộ nhớ

- A. RAM > Đĩa quang > bộ nhớ Flash
- B. Cache > RAM > bộ nhớ Flash
- C. RAM > Register > Đĩa Quang.
- D. Rigister > Bộ nhớ Flash > RAM

Đáp án

Câu 12

Cấp độ	2A	Thời gian	2
CDD: 1 2 1 1			

CDR: 1.2.1.1

Cho 1 màn hình có độ phân giải 1024 x 768, biết màn hình sử dụng hệ màu RGB (Red, Green, Blue), mỗi hệ màu cần 8 bit để biểu diễn, và màn hình không biểu diễn độ sau. Hỏi 1 frame cần lưu trữ bao nhiều byte?

- A. 2359296 byte.
- B. 786432 byte.
- C. 18874368 byte.
- D. 2359296 bit.

Đáp án

Câu 13

Cấp độ	1R	Thời gian	1	
CĐR: 1 2 1 1				

Trong các loại máy tính sau, máy tính nào dùng dùng cho các công việc tính toán kĩ thuật và khoa học phức tạp và cao cấp, ví dụ như dự báo thời tiết, khai phá dầu mỏ, tìm ra cấu trúc của protein v.v... với hiệu năng cao nhất:

- A. Máy tính để bàn.
- B. Low end-server.

- C. Supercomputer.
- D. Máy tính nhúng.

Câu 14

Cấp độ	2A	Thời gian	2
CDD 1 2 1 1			

CĐR: 1.2.1.1

Biết 1 frame phải tốn 10MB để lưu trữ trong bộ nhớ. Với bộ nhớ 2GB thì có thể lưu trữ bao nhiều frame? (làm tròn xuống số gần nhất ví dụ: 10.8 thì làm tròn thành 10)

- A. 102 frame
- B. 204 frame.
- C. 1024 frame.
- D. 2048 frame.

Đáp án

Câu 15

Cấp độ	1R		Thời gian	1		
CĐR: 3.3.2.1						
CPU (Bộ xử lý trung tâm) là viết tắt của chữ nào trong các chữ sau:						
A. Central processor unit						
B. Control processor ur	nit					

C. Control parallel unit

D. Central processing unit

Đáp án

Câu 16

Câp độ	1R	Thời gian	1
CĐR: 3.3.2.1			
Cache được xây dựng d	dựa trên công nghệ nào?		
A. SRAM			
B. DRAM			
C. Flash			
D. DIMM			

Đáp án

Câu 17

Cấp độ	2A	Thời gian	2	
CĐR: 1.2.1.1				
Cho 1 file có kí	ch thước là 256KB nó	ếu sử dụng bộ nhớ cache để d	đọc file này thì tốn 5ns, nếu sử	
dụng bộ nhớ Fla	ash để đọc file này thì	ì tốn 7µs. Nếu 1 file có kích	thước là 1MB nếu sử dụng bộ 1	nhớ
cache thì tốn 30	ns hỏi nếu dùng bộ n	hớ flash để đọc file này thì to	ốn bao nhiêu thời gian?	

Α. 42 μs

B. 42 ns

C. 42 ms

D.	42.	ç

Câu 18

Cấp độ	2R	Thời gian	2
CDR: 3 3 2 1			

Trong các hình thức mạng bên dưới. Hình thức mạng nào theo chuẩn IEEE 802.11, cho phép tốc độ truyền dữ liệu trong khoảng 1 - 100 triệu bit trên giây

- A. Ethernet
- B. LAN
- C. WAN
- D. Wireless technology

Đáp án

Câu 19

Cấp độ	2A	Thời gian	2
CĐR: 1.2.1.1			

Cho 1 file có kích thước là 2MB, sử dụng công nghệ mạng Ethernet có tốc độ 100Mbit/s để truyền dữ liệu. Hỏi sau bao lâu thì truyền hết file này?

- A. 0.17 s
- B. 17 ms
- C. 21 ms
- D. 0.21 s

Đáp án

Câu 20

Cấp độ	3U	Thời gian	2	
CFIR: 1 2 1 1				

Hình ảnh lưu trữ vào trong máy tính dưới thì ngôn ngữ phần cứng máy tính hiểu hình ảnh này dưới dạng (Chọn đáp án đúng nhất):

- A. 1 chuỗi các pixel
- B. 1 chuỗi nhị phân 0 & 1
- C. 1 ma trận các pixel
- D. 1 bitmap

Đáp án

Cấp độ	1R	Thời gian	1
CĐR: 1.2.1.1			

Những yếu tố nào làm nên thương hiệu cạnh tranh giữa các hãng sản xuất
máy tính?
A. Tốc độ.
B. Công suất tiêu thụ.
C. Giá thành.
D. Cả 3 yếu tố trên.

Câu 22

Cấp độ	1U	Thời gian	1
CĐR: 1.2.1.1			
Giá trị thập phân của số	ố thập lục phân ABCD là	à:	
A. 34981			
B. 98341			
C. 89431			
D. 43981			

Đáp án

Câu 23

Cấp độ	1AP	Thời gian	1
CĐR: 1.2.1.1			
Cho giá trị logic của 3	ngõ vào như sa	au $I_1 = 1$, $I_2 = 0$, $I_3 = 1$. Ch	ho biết giá trị logic ngõ vào I4 là bao
nhiêu để giá trị ngõ ra	O = 1, với Ο đι	ược thể hiện dưới biểu thú	ức như sau: $O = [I_4 + I_1 I_4 + I_2 I'_4 +$
(I ₃ I ₄)']:			
A. $I_4 = 0$			
B. $I_4 = 1$			
C. $I_4 = X$			
D. Cå 3 giá trị trên đều	sai		

Đáp án

Câu 24

Cấp độ	1R	Thời gian	1	
CĐR: 1.2.1.1				
Trong hệ thống m	náy tính Intel Core	7 64 bits, độ dài của mỗi wor	d là:	
A. 16 bytes				
B. 32 bytes				
C. 8 bytes				
D. 64 bytes				

Cấp độ	1AN	Thời gian	1
CDD 4 4 4 4			

CĐR: 1.2.1.4

Một Multiplexer 256-ra-1, với mỗi ngõ vào có 8 đường bit dữ liêu. Hỏi có tổng công bao nhiều đường tín hiệu ngõ vào, bao nhiều đường tín hiệu ngõ ra và bao nhiều đường tín hiệu điều khiển?

- A. 8 tín hiệu ngõ vào, 1 tín hiệu ngõ ra, 3 tín hiệu điều khiển
- B. 256 tín hiệu ngõ vào, 8 tín hiệu ngõ ra, 8 tín hiệu điều khiển
- C. 2048 tín hiệu ngõ vào, 8 tín hiệu ngõ ra, 8 tín hiệu điều khiển
- D. 2048 tín hiệu ngõ vào, 1 tín hiệu ngõ ra, 8 tín hiệu điều khiển

Đáp án

Câu 26

Cấp độ	1E	Thời gian	1	
CĐR: 1.2.1.1				
Trong các thiết bị	máy tính ngày na	ıy, loại máy tính nào phổ được sĩ	ử dụng nhiều nhất trong cuộc	
sống chúng ta?				

- A. Máy tính xách tay
- B. Máy tính để bàn
- C. Máy tính nhúng
- D. Máy tính chủ

Đáp án

Câu 27

Cấp độ	1R	Thời gian	1	
CDD: 1 2 1 4				

CĐR: 1.2.1.4

Chức năng của trình biên dịch:

- A. Dich chương trình từ ngôn ngữ lập trình này sang ngôn ngữ lập trình khác
- B. Dịch chương trình từ phần mềm ứng dụng sang chương trình phần mềm hệ thống
- C. Dịch chương trình từ ngôn ngữ cấp cao sang ngôn ngữ phần cứng
- D. Dịch chương trình từ phần mềm ứng dụng sang hệ điều hành

Đáp án

Câu 28

Cau 20				
Cấp độ	1R	Thời gian	1	

CĐR: 1.2.1.4

5 thành phần chính trong cấu trúc của một máy tính là Bộ điều khiển trung tâm (Processor), Đường dữ liệu (Data path), Bộ nhớ (Memory), Ngõ nhập (Input), Ngõ xuất (Output). Phát biểu trên đúng hay sai?

- A. Đúng
- B. Sai

Cấp độ	1R	Thời gian	1
CDD 1 2 2 12			

CĐR: 1.3.2.13

CPU không thực thi chức năng nào trong các chức năng sau đây:

- A. Truyền dữ liệu
- B. Thực hiện các phép toán luận lí
- C. Thực hiện các phép toán số học
- D. Tất cả các chức năng trên

Đáp án

Câu 30

Cấp độ	1AN	Thời gian	1	
CĐR: 1.2.1.1				
Một bức ảnh có đ	tộ phân giải 4K có kí	ch thước 3840x2160 pixels.	Mỗi pixel chứa th	nông tin 3 màu
		màu cơ bản được thể hiện b		trữ bức ảnh đó
trên bộ nhớ thì dư	ıng lượng tối thiểu ci	ủa bộ nhớ là bao nhiêu Mbyte	es?	
A. 22				
B. 23				
C. 24				
D. 25				

Đáp án

Câu 31

Cấp độ	1U	Thời gian	1
CĐR: 1.2.1.4			

Loại dữ liệu nào được lưu trữ trong các thanh ghi?

- A. Dữ liệu sẽ được sử dụng ngay tức thì
- B. Dữ liệu hay được sử dụng thường xuyên hoặc vừa mới được sử dụng
- C. Dữ liệu đang được sử dụng bởi một chương trình hiện tại đang chạy
- D. Dữ liệu cần được lưu trữ lại ngay cả khi máy tính tắt nguồn

Đáp án

Câu 32

Cau 32			
Cấp độ	1U	Thời gian	1
CĐR: 1.2.1.4			

Loại dữ liệu nào được lưu trữ trong bộ nhớ cache?

- A. Dữ liệu sẽ được sử dụng ngay tức thì
- B. Dữ liệu hay được sử dụng thường xuyên hoặc vừa mới được sử dụng
- C. Dữ liệu đang được sử dụng bởi một chương trình hiện tại đang chạy
- D. Dữ liệu cần được lưu trữ lại ngay cả khi máy tính tắt nguồn

Cấp độ	1U	Thời gian	1	
CDD: 1 2 1 4				

CĐR: 1.2.1.4

Loại dữ liệu nào được lưu trữ trong bộ nhớ RAM?

- A. Dữ liệu sẽ được sử dụng ngay tức thì
- B. Dữ liệu hay được sử dụng thường xuyên hoặc vừa mới được sử dụng
- C. Dữ liệu đạng được sử dụng bởi một chương trình hiện tại đang chạy
- D. Dữ liệu cần được lưu trữ lại ngay cả khi máy tính tắt nguồn

Đáp án

Câu 34

Cấp độ	1U	Thời gian	1
CĐR: 1.2.1.4			
Loại dữ liệu nào được	lưu trữ trong bộ nhớ Har	d disk?	
A. Dữ liệu sẽ được sử	dụng ngay tức thì		
B. Dữ liệu hay được sử	r dụng thường xuyên hoặ	ic vừa mới được sử dụng	
C. Dữ liệu đang được s	sử dụng bởi một chương	trình hiện tại đang chạy	
D. Dữ liệu cần được lu	ru trữ lại ngay cả khi máy	y tính tắt nguồn	

Đáp án

Câu 35

Cấp độ	1AP	Thời gian	1	
CĐR: 1.2.1.1				
Để truyền 1 khung dũ	liệu có kích th	ước 1024 Kbytes qua mạng W	ifi có tốc độ 1 Mbps thì thời	
gian truyền mất bao lá	àu?			
A. 2 giây				
B. 4 giây				
C. 8 giây				
D. 16 giây				

Đáp án

Cấp độ	2U	Thời gian	1
CĐR: 1.2.1.1			

Một máy tính có bộ nhớ chính 4GB có thể lưu tối đa bao nhiều frame ảnh (giả sử bộ nhớ ko chứa gì khác), cho biết độ phân giải màn hình hiển thị là 1280x800 pixel, màa sắc mỗi pixel được định nghĩa bởi 20 bit.

A. 650

B. 1600

C. 800

D. 2100

Đáp án

Câu 37

Cấp độ	1R	Thời gian	1/2
CĐR: 1 2 1 1			

Thành phần dùng để quản lý các nguồn tài nguyên của máy tính nhằm hỗ trợ các chương trình chạy trên máy tính đó là :

- A. Phần mềm hệ thống.
- B. Phần cứng.
- C. Hệ điều hành.
- D. Trình biên dịch.

Đáp án

Câu 38

Cấp độ	1R	Thời gian	1/2	
CĐR: 1 2 1 1				

Một bảng mạch bằng plastic chứa các khối mạch hay chip gồm có bộ xử lý, cache, bộ nhớ và kết nối các thiết bị I/O gọi là:

- A. Mạch tích hợp.
- B. Mạch tuần tự.
- C. Mạch chủ.
- D. Mạch tổng hợp.

Đáp án

Câu 39

CHH C)			
Cấp độ	1U	Thời gian	1
CĐR: 1.2.1.4			

Thành phần điều khiển đường dữ liệu, bộ nhớ và các thiết bị I/O tùy theo lệnh nào được thực thi của chương trình là:

- A. Datapath.
- B. Control.

C. CPU.	
D. Memory.	

Câu 40

Cấp độ	2U	Thời gian	1/2
CĐR: 1.2.1.4			
Một dạng bộ nhớ nhỏ b	ên trong bộ xử lý được	kây dựng trên một công r	nghệ thiết kế bộ nhớ khác

biệt, dựa trên static random access memory là:

- A. Flash memory.
- B. Secondary memory.
- C. Cache memory.
- D. Main memory.

Đáp án

Câu 41

Cấp độ	2U	Thời gian	1
CĐR: 1.2.1.4			
T ² A A A	./ 1 1 \	1 2 11 11 1	^ 4~ / ^ 1 ^ 1 /·

Tổng thời gian để máy tính hoàn thành một tác vụ bao gồm thao tác truy cập đĩa, truy cập bộ nhớ, hoạt động I/O, thời gian thực thi của hệ điều hành là:

- A. Thời gian chờ.
- B. Thời gian đáp ứng.
- C. Thời gian hoàn thành.
- D. Chu kỳ đồng hồ.

Đáp án

Câu 42

C ****				
Cấp độ	2R	Thời gian	1/2	
CĐR: 1.2.1.4				
Chức năng của	khối ALU là :			
A. Giải mã lện	٦.			
B. Tìm nap lên	h.			

C. Thực thi các phép tính logic và toán học.

D. Dịch câu lệnh.

Đáp án

Cấp độ	2U	Thời gian	1
CĐR: 2.1.1.4			
Hiệu suất của máy tính	KHÔNG được xác định	n bởi yếu tố :	

- A. Tổng số câu lệnh.B. Chu kỳ xung clock.C. Số chu kỳ xung clock trên một lệnh.D. Tập lệnh.

Câu 44

Cấp độ	2R	Thời gian	1/2	
CĐR: 1.2.1.1				
Thành phần nào	o KHÔNG phải là thà	nh phần căn bản của máy tín	ıh:	
A. Bộ nhớ.	_	-		
B. Datapath.				
C. Khối điều kl	hiển.			
D. Màn hình.				

Đáp án

Câu 45

Cấp độ	2U	Thời gian	1	
CĐR: 1.2.1.4				
Một vùng nhớ co	ó địa chỉ tối đa là 32	bit thì có dung lượng tối đa l	à:	
A. 1 GB.				
B. 2 GB.				
C. 4 GB.				
D. 5 GB.				

Đáp án

Câu 46

Cấp độ	2R	Thời gian	1/2	
CĐR: 1.2.1.1				
CPU sẽ làm việc	trao đổi dữ liệu trực	tiếp với bộ nhớ nào ?		
A. RAM.				
B. ROM.				
C. Thanh ghi.				
D. Cache.				

Đáp án

Cấp độ	3A	Thời gian	2
CĐR: 1.2.1.1, 1.2.1.4			

Cho một màn hình màu sử dụng 8 bit để hiển thị một màu cơ bản (đỏ (Red), xanh lá (Green), xanh đậm (Blue)) trong mỗi pixel với độ phân giải 800x600 pixel. Hãy cho biết độ lớn nhỏ nhất của bộ đệm để có thể chứa một khung ảnh?

A. 3840000 byte.

B. 1440000 byte.

C. 11520000 byte.

D. 480000 byte.

Đáp án

Câu 48

Cấp độ	2A	Thời gian	2
CĐR: 1.2.1.1, 1.2	1.4		
			ần gửi tệp (file) có dung lượng
512 KB. Hãy cho	biết cần bao nhiêu	ı thời gian để hoàn thành ?	
A. 0.512 ms.			
B. 1.024 ms.			
C. 2.048 ms.			
D. 4.069 ms.			

Đáp án

Câu 49

Cấp độ	2A	Thời gian	3
CĐR: 1.2.1.1, 1.2.1.4			
			, thời gian truy cập cache là
10ns. Tìm thời gian cầ	n đọc một file từ DRAM	nếu thời gian cần để đọc	c cùng 1 file đó trên cache
là 2μs ?			
Α. 25 μs.			
Β. 50 μs.			
C. 10 µs.			
D. 20 µs.			

Đáp án

Câu 50

Cuu 30				
Cấp độ	2U	Thời gian	1	
CĐR: 1.2.1.1				
Loại bộ nhớ nà	ào có tốc độ truy xuất n	hanh nhất ?		
A. RAM.				
B. Cache.				
C. ROM.				
D. Thanh ghi.				

Cấp độ	2U	Thời gian	1
CDD: 1 2 1 1			

CĐR: 1.2.1.1

Stack poiter là gì?

- A. Là một giá trị biểu thị địa chỉ được cấp gần đây nhất trong ngăn xếp.
- B. Là một giá trị biểu thị địa chỉ bắt đầu ngăn xếp.
- C. Là một cấu trúc dữ liệu cho việc nạp những thanh ghi được tổ chức theo hàng đợi dạng vào-sau ra-trước.
- D. Là thanh ghi chứa địa chỉ của lệnh đang được thực thi.

Đáp án

Câu 52

Cấp độ	2U	Thời gian	1
CĐR: 1.2.1.1			

Máy tính bên trong một thiết bị nào đó, được dùng để chạy một ứng dụng hay một tập hợp các phần mềm cho trước; là lớp máy tính phổ biến nhất và trải rộng nhất về mặt ứng dụng và hiệu năng

- A. Máy tính cá nhân.
- B. Máy tính nhúng.
- C. Máy chủ.
- D. Máy desktop.

Đáp án

Câu 53

Cấp độ	R1	Thời gian	0.5		
CDD 1211					

CĐR: 1.2.1.1

Phát biểu nào SAI nhiệm vụ của hệ điều hành trong một máy tính?

- A. Xử lý các hoạt động đầu vào và đầu ra
- B. Cấp phát bộ nhớ và lưu trữ
- C. Xử lý và chạy các thuật toán của chương trình

B. Là 1 công cụ hỗ trợ lập trình phần cứng.

D. Quản lý và chia sẻ tài nguyên máy tính trong nhiều ứng dụng chạy cùng lúc

Đáp án

Cấp độ	R1	Thời gian	0.5		
CĐR: 1.2.1.1					
Chức năng của trình biên dịch (Compiler) là gì? A. Biên dịch từ các ngôn ngữ cấp cao sang ngôn ngữ máy.					

- C. Là chương trình hỗ trợ lập trình viên tương đương với ngôn ngữ lập trình như Asembly hoặc C
- D. Biên dịch từ ngôn ngữ lập trình cấp cao sang ngôn Asembly

Câu 55

Cấp độ	R1	Thời gian	0.5		
CĐR: 1.2.1.1	CĐR: 1.2.1.1				
Mã máy là các chương trình Asembly đúng hay sai? A. Đúng					
B. Sai					

Đáp án

Câu 56

Cuu 30				
Cấp độ	2U	Thời gian	1	
CĐR: 1.2.1.4				
			led), xanh lá (Green), xanh	
lơ (Blue)) trong mỗi pixel với độ phân giải 1920×1080 pixel. Nếu một máy tính có bộ nhớ chính là				
1048 Mbyte. Hỏi nó cơ	ó thể chứa tối đa bao nhiê	ều khung ảnh, giả sử bộ r	nhớ không chứa gì khác	
(làm tròn đến hàng đơi	n vị của phần nguyên)?			
A 510				

A. 518

B. 22

C. 173

D. 0

Đáp án

Câu 57

Cuu 57				
Cấp độ	1R	Thời gian	1/2	
CĐR: 1214				

Trình biên dịch (compiler) là?

- A. Chương trình dịch các câu lệnh ở ngôn ngữ cấp cao sang hợp ngữ
- B. Chương trình dịch các câu lệnh của ngôn ngữ assembly sang C/C++
- C. Chương trình nạp firmware cho các vi điều khiển.
- D. Chương trình quản lý các tài nguyên trên máy tính nhằm hỗ trợ các chương trình khác.

Đáp án

Câu 58

Cấp độ	1R	Thời gian	1/2				
CĐR: 1.2.1.4							
Ngôn ngữ nào s	Ngôn ngữ nào sau đây KHÔNG phải là ngôn ngữ cấp cao?						
A. C/C++							
B. Assembly							
C. Fortran							

Đáp án

D. Java

Cấp độ	1U	Thời gian	1/2	
CĐR: 3.3.2.1				
Màn hình HD có	độ phân giải 1366 x	x 768, số pixcel trên màn hình	là:	
A. 1.049.088				
B. 1.049.080				
C. 1.059.088				
D 1 0/18 088				

Đáp án

Câu 60

Cấp độ	1A	Thời gian	1/2	
CĐR: 1.2.1.1				
Chu kỳ xung c	lock là 2x10 ⁻⁶ thì tần số	của xung clock là:		
A. 500 Mhz		-		
B. 500 Khz				
C. 500.000 Kh	Z			
D. 0.05 Ghz				

D. 0.05 Ghz Đáp án

Câu 61

Cấp độ	2AN	Thời gian	1/2		
CĐR: 2.1.1.4					
Sắp xếp các bộ nhớ tăr	ng dần theo tốc độ tr	ruy xuất : SRAM, flash	ı, đĩa từ, DRAM		
A. Đĩa từ → DRAM →	Flash → SRAM				
B. Đĩa từ → SRAM → Flash → DRAM					
C. Đĩa từ \rightarrow Flash \rightarrow S	SRAM → DRAM				
D. Đĩa từ → Flash → I	DRAM → SRAM				

Đáp án

Cấp độ	2R	Thời gian	1
CĐR: 3.3.2.1			
Hình dưới là cấu trúc c	ủa cổng logic nào?		
V ₁ —V _{out}			
A. NOT			

B. AND						
C. NAND						
D. OR						
Đáp án						
Câu 63						
Cấp độ	1R		Thời giai	1	1/2	
CĐR: 1.3.2.13	9	?				
		ôi một chươ	ng trình C trong n	nột tập tin	trên đĩa vào m	ột chương trình
đang chạy trên đ						
A. Compiler ->						
B. Compiler ->						
C. Compiler ->						
D. Compiler ->	Linker –> I	_oader -> A	ssembler			
Đáp án						
Câu 64	ı					
Cấp độ	2A		Thời giai	1	1	
CĐR: 2.1.1.4	~					
Cho bảng tốc độ			1			7
	Cache	DRAM	Flash Memory		gnetic Disk	
	5ns	50 ns	5 μs	5 n		
			nhớ cachẹ và tốn to	ông cộng	1 μs đê đọc. Hỏ	i nêu file đó lưu
trong magnetic a	<i>lisk</i> thì tôt b	oao nhiêu thơ	ri gian đê đọc?			
A. 1×10^{-3} s						
B. $1x10^{-6}$ s						
C. 0.01 s						
D. $1x10^{-9}$ s						
Đáp án						
Câu 65						
Câp độ	2A		Thời giai	1	1	
CĐR: 2.1.1.4						
Cho bảng dưới:			T			
	Processor	Clock	No.	Tir	ne	
-	Rate		Instructions	S		
, [P1	2 GHz	20.10^9	7s		
	n được thực	hiện trong	một chu kì – instru	action per	cycle) cho bộ	xử lý trên?
A. 10						
B. 1428.5						
C. 14.2						
D. 1.42						
Đáp án						
Câu 66						
Cấp độ	1A	N	Thời giai	1	1/2	
CĐR: 1.3.2.13						

Một máy tính đã kết nối với một mạng Ethernet với tốc độ 100Mbps cần gửi tệp (file) có dung lượng 256 KB. Hãy cho biết cần bao nhiều thời gian để hoàn thành? A. 0.02s B. 0.002s C. 200 ms D. 0.2s Đáp án Câu 67 1/2 Cấp độ 1R Thời gian CĐR: 2.1.1.4 Hiệu suất của một máy tính được xác định bởi yếu tố nào? A. Tổng số câu lệnh B. Chu kỳ xung clock C. Số chu kỳ xung clock trên một lệnh D. Cả 3 đều đúng Đáp án Câu 68 Cấp độ 1U Thời gian 1 CĐR: 1.2.1.4, 3.3.1.1 Theo luật Moore, số lượng transistor trên mỗi đơn vị inch vuông sẽ tăng gấp đôi sau mỗi: A. 22 tháng B. 20 tháng C. 18 tháng D. 24 tháng Đáp án Câu 69 Cấp đô 1A Thời gian CĐR: Dung lương tối thiếu của bô nhớ để lưu 1 tấm ảnh 640x480, RGB, mỗi kênh màu 8bit: A. 307200 bit B. 307200 byte C. 921600 bit D. 921600 byte Đáp án Câu 70 Cấp độ 1R Thời gian CĐR: 1.2.1.4 Điện thoại thông minh (smart phone) thuộc nhóm máy tính nào? A. Máy tính cá nhân B. Máy tính nhúng C. Máy tính chủ D. Siêu máy tính

Câu 71

Cấp độ	1R	Thời gian	1			
CĐR: 2.1.1	.1					
Để nâng hi	ệu suất của máy tính, người t	thiết kế hệ thống cần?				
a.	a. Tăng clock cycle time					
b.	b. Giảm clock cycle time					
c. Không có câu nào đúng						
d.	Cả ba câu trả lời trên là sai					

Đáp án

Câu 72

Cấp độ	2U	Thời gian	1					
CĐR: 2.1.1.2	CĐR: 2.1.1.2							
			h toán số học. Người thiết					
<u> </u>	ơng chu kì cần thiết cho l	ệnh tính toán số học này.	Chương trình này đã được					
tăng tốc như thế nào?								
a. 11.11%								
b. 12.12%								
c. 13.13%								
d. 14.14%								

Đáp án

Câu 73

Cấp để	<u>)</u>	1R		Thời gian		1		
CĐR:	1.2.4.1							
Máy tí	nh để bàn được s	sử dụng cho?						
a.	ứng dụng (thực	thi chương tr	ình) phục v	u cho tính toán	cá nhân			
b.	b. ứng dụng (thực thi chương trình) phục vụ tính toán nhiều người							
c.	ứng dụng tính to	oán hiệu suất	cao					
d.	không có câu tr	å lời đúng						

Đáp án

Cấp độ	1R	Thời gian	1
CĐR: 1.2.4.1			
Đơn vị sử dụng cho kíc	h thước của bộ nhớ là?		
A. Second			
B. Hezt			
C. Byte			
D. Bit			

Cấp độ	2R	Thời gian	1		
CĐR: 2.1.1.1					
Ý nghĩa của do lườn	g hiệu suất tron	g hệ thống máy tính nhằm?			
A. Đánh giá và so sá	nh phần cứng n	náy tính khác nhau			
B. Đánh giá và so sánh phần mềm máy tính khác nhau.					
C. Cả hai Đáp án và B ở trên sai.					
D. Cả hai Đáp án và	B ở trên đúng.				

Đáp án

Câu 76

Cấp độ	2U	Thời gian	1
CĐR: 2.1.1.2			
Rảng dưới đây cho	thấy 2 cách hiệt	n thực trận 2 máy tính M1 và M2 vớ	ri cùng một tập lệnh, trong

Bảng dưới đây cho thây 2 cách hiện thực trên 2 máy tính M1 và M2 với cùng một tập lệnh, trong đó tập lệnh này gồm 3 lớp lệnh (instruction class) A, B và C. Số lượng lệnh được thực thi trong một đoạn chương trình X được thể hiện ở cột cuối cùng.

Lớp	CPI cho M1	CPI cho M2	Tần số của lệnh
A	1	2	40%
В	3	2	30%
С	4	3	30%

Thông số CPI trung bình của đoạn chương trình X trên máy tính M1?

- a. 2.1
- b. 2.3
- c. 2.5
- d. 3

Đáp án

Câu 77

Cấp độ	2U	Thời gian	1	
CĐR: 2.1.1.2				

Bảng dưới đây cho thấy 2 cách hiện thực trên 2 máy tính M1 và M2 với cùng một tập lệnh, trong đó tập lệnh này gồm 3 lớp lệnh (instruction class) A, B và C. Số lượng lệnh được thực thi trong một đoạn chương trình X được thể hiện ở cột cuối cùng.

Lớp	CPI cho M1	CPI cho M2	Tần số của lệnh
A	1	2	40%
В	3	2	30%
С	4	3	30%

Thông số CPI trung bình của đoạn chương trình X trên máy tính M2?

- a. 2.1
- b. 2.3
- c. 2.5
- d. 3

Cấp độ	2A	Thời gian	2
CĐR: 2.1.1.2			

Bảng dưới đây cho thấy 2 cách hiện thực trên 2 máy tính M1 và M2 với cùng một tập lệnh, trong đó tập lệnh này gồm 3 lớp lệnh (instruction class) A, B và C. Số lượng lệnh được thực thi trong một đoạn chương trình X được thể hiện ở cột cuối cùng.

Lớp	CPI cho M1	CPI cho M2	Tần số của lệnh
A	1	2	40%
В	3	2	30%
С	4	3	30%

Với cùng đoạn chương trình X thì máy tính nào có hiệu suất tốt hơn nếu xét trên khía cạnh thông số CPI trung bình?

- a. Máy 1
- b. Máy 2
- c. Chỉ có máy 1 nhanh hơn máy 2
- d. Hai máy chạy như nhau

Đáp án

Câu 79

Cấp độ	2A	Thời gian	2
CĐR · 2 1 1 2			

Bảng dưới đây cho thấy 2 cách hiện thực trên 2 máy tính M1 và M2 với cùng một tập lệnh, trong đó tập lệnh này gồm 3 lớp lệnh (instruction class) A, B và C. Số lượng lệnh được thực thi trong một đoạn chương trình X được thể hiện ở cột cuối cùng.

Lớp	CPI cho M1	CPI cho M2	Tần số của lệnh
Α	1	2	40%
В	3	2	30%
С	4	3	30%

Hiệu suất của máy 2 so với máy 1 như thế nào?

- a. Nhanh hơn 1.2 lần
- b. Nhanh hon 13%
- c. Châm hơn 13%
- d. Châm hơn 1.2 lần

Đáp án

Câu 80

Cấp độ	2A	Thời gian	2
CĐR: 2.1.1.2			

Một thuật toán tìm kiếm giá trị trong mãng được hiện thực bởi hai kỹ sư lập trình. Kỹ sư 1 và 2 hiện thực thuật toán tương ứng cho mỗi chương trình là 100 lệnh và 120 lệnh. Để so sánh dưới đây cho thấy 2 cách hiện thực trên 1 máy tính M có một tập lệnh bao gồm 3 lớp lệnh (instruction

class) A, B và C. Số lượng lệnh được thực thi trong một đoạn chương trình X và Y tương ứng cho mỗi kỹ sư được thể hiện ở cột cuối cùng.

Lớp	CPI cho M	Tần số của lệnh X	Tần số của lệnh Y
Α	1	30%	50%
В	3	40%	40%
С	4	30%	10%

Thông số CPI trung bình của đoạn chương trình X trên máy tính M?

- a. 2.1
- b. 2.3
- c. 2.5
- d. 2.7

Đáp án

Câu 81

Cấp độ	2U	Thời gian	1
CĐR: 2.1.1.2			

Một thuật toán tìm kiếm giá trị trong mãng được hiện thực bởi hai kỹ sư lập trình. Kỹ sư 1 và 2 hiện thực thuật toán tương ứng cho mỗi chương trình là 100 lệnh và 120 lệnh. Để so sánh dưới đây cho thấy 2 cách hiện thực trên 1 máy tính M có một tập lệnh bao gồm 3 lớp lệnh (instruction class) A, B và C. Số lượng lệnh được thực thi trong một đoạn chương trình X và Y tương ứng cho mỗi kỹ sư được thể hiện ở côt cuối cùng.

Lớp	CPI cho M	Tần số của lệnh X	Tần số của lệnh Y
A	1	30%	50%
В	3	40%	40%
С	4	30%	10%

Thông số CPI trung bình của đoạn chương trình Y trên máy tính M?

- a. 2.1
- b. 2.3
- c. 2.5
- d. 2.7

Đáp án

Câu 82

Cấp độ	2A	Thời gian	2
CĐR: 2.1.1.2			

Một thuật toán tìm kiếm giá trị trong mãng được hiện thực bởi hai kỹ sư lập trình. Kỹ sư 1 và 2 hiện thực thuật toán tương ứng cho mỗi chương trình là 100 lệnh và 120 lệnh. Để so sánh dưới đây cho thấy 2 cách hiện thực trên 1 máy tính M có một tập lệnh bao gồm 3 lớp lệnh (instruction class) A, B và C. Số lượng lệnh được thực thi trong một đoạn chương trình X và Y tương ứng cho mỗi kỹ sư được thể hiện ở cột cuối cùng.

Lớp	CPI cho M	Tần số của lệnh X	Tần số của lệnh Y
A	1	30%	50%
В	3	40%	40%
С	4	30%	10%

Với cùng máy tính M thì chương trình nào có hiệu suất tốt hơn nếu xét trên khía cạnh thông số CPI trung bình?

a. Chuong trình X

- b. Chuong trình Y
- c. Hiệu suất bằng nhau
- d. Hiệu suất

Câu 83

Cấp độ	2AN	Thời gian	2
CDD: 2.1.1.2			

Một thuật toán tìm kiếm giá trị trong mãng được hiện thực bởi hai kỹ sư lập trình. Kỹ sư 1 và 2 hiện thực thuật toán tương ứng cho mỗi chương trình là 100 lệnh và 120 lệnh. Để so sánh dưới đây cho thấy 2 cách hiện thực trên 1 máy tính M có một tập lệnh bao gồm 3 lớp lệnh (instruction class) A, B và C. Số lượng lệnh được thực thi trong một đoạn chương trình X và Y tương ứng cho mỗi kỹ sư được thể hiện ở cột cuối cùng.

Lớp	CPI cho M	Tần số của lệnh X	Tần số của lệnh Y
Α	1	30%	50%
В	3	40%	40%
С	4	30%	10%

Hiệu suất của chương trình X so với chương trình Y cùng chạy trên máy M như thế nào?

- a. Nhanh hơn 1.3 lần
- b. Nhanh hon 3.3%
- c. Châm hơn 3.3%
- d. Chậm hơn 1.3 lần

Chương 2: Kiến trúc bộ lệnh

Câu 1

Cấp độ	2AN	Thời gian	1	
CĐR: 1.2.1.1				
Trong các câu lệnh a	ssembly MIPS b	ên dưới. Câu lệnh nào chuyể	n đúng cho câu lệnh c	ấp cao a =
b - 10, biết biến a, b	lưu trữ trong tha	nh ghi \$s1, \$s2		
A. addi \$s1, \$s2, -10				
B. add \$s1, \$s2, -10				
C. sub \$s1, \$s2, 10.				
D. subi \$s1, \$s2, 10				

Đáp án

Câu 2

Cấp độ	2U	Thời gian	2
CĐR: 1.2.1.1			
Trong các câu lệnh ass	embly MIPS bên dưới.	Câu lệnh nào nhảy đến nh	nãn KTMT, biết thanh ghi
\$s1 = \$s0:			
A. bq \$s1, \$s0, KTMT			
B. beq \$s1, \$s0, KTM7	Γ.		
C. bne \$s1, \$s0, KTM7	Γ.		
D. blt \$s1, \$s0, KTMT	•		

Đáp án

Câu 3

Câp độ	2U	Thời gian	2	
CĐR: 1.2.1.1				
Trong các câu lệnh ass	sembly MIPS	S bên dưới. Câu lệnh nào dùng	ig để ${\color{red} { t doc}}$ dữ liệu từ ô nhớ A[10]],
lưu vào thanh ghi \$s3.	Biết địa chỉ	base của mảng A lưu trữ tron	ng thanh ghi \$s2:	
A. sw \$s3, 40(\$s2).				
B. lw \$s3, 10(\$s2).				
C. lw \$s3, 40(\$s2).				
D. sw \$s3, 10(\$s2).				

Đáp án

· · · · · ·			
Cấp độ	2U	Thời gian	2
CĐR: 1.2.1.1			
Trong các câu lệnh asse	embly MIPS bên dưới. C	Câu lệnh nào dùng để <u>lưu</u>	dữ liệu từ thanh ghi \$s3
vào ô nhớ A[5]. Biết đị	ia chỉ base của mảng A lư	ưu trữ trong thanh ghi \$s	2:
A. lw \$s3, 20(\$s2).			
B. lw \$s3, 5(\$s2).			
C. sw \$s3, 5(\$s2).			
D. sw \$s3, 20(\$s2)			

Câu 5

Cấp độ	2AN	Thời gian	1
CDD: 1 2 1 1			

CĐR: 1.2.1.1

Trong các câu lệnh assembly MIPS bên dưới. Câu lệnh nào chuyển đúng cho câu lệnh cấp cao a = b and c, biết biến a, b, c lưu trữ trong thanh ghi \$s1, \$s2, \$s3:

- A. andi \$s1, \$s2, \$s3.
- B. and \$s1, \$s2, \$s3.
- C. and \$1, \$2, \$3.
- D. andi \$1, \$2, \$3

Đáp án

Câu 6

Cấp độ	1R	Thời gian	1	
CĐR: 1.2.1.1				
Cho biết giá trị trả về	của hàm lưu	trữ trong thanh ghi số mấy:		
A. 0.				
B. 1.				
C. 2.				
D. 4.				

Đáp án

Câu 7

Cấp độ	2A	Thời gian	2
CĐR: 1.2.1.4			
		ễn dưới dạng thập lục phân bêr	n dưới. Câu lệnh nào dùng để
biểu diễn lệnh and \$s	4, \$s6, \$s7:		
A. 0x02cfa024.			
B. 0x02cfa020.			
C. 0x02cfa025.			
D. 0x02cfa022			

Đáp án

Câu 8

Cấp độ	2A	Thời gian	2
CĐR: 1.2.1.4			
Trong các câu lệnh nhị	phân biểu diễn dưới dạn	ng thập lục phân bên dướ	ri. Câu lệnh nào dùng để
biểu diễn lệnh addi \$t3	, \$t5, -46:		_
A. 0x21abffd2.			
B. 0x31abffd2.			
C. 0x35abffd2.			
D. 0x29abffd2			

Cấp độ	2A	Thời gian	2	
CĐR; 1,2,1,4				

Trong các câu lệnh assembly MIPS bên dưới. Câu lệnh nào dùng để biểu diễn lệnh 0x29abff79:

- A. slti \$t3, \$t5, -135
- B. addi \$t3, \$t5, -135.
- C. slti \$t3, \$t5, 135.
- D. addi \$t3, \$t5, 135.

Đáp án

Câu 10

Cấp độ	2A	Thời gian	2
CĐR: 1.2.1.4			
Trong các câu lệnh asse	embly MIPS bên dưới. C	Câu lệnh nào dùng để biểi	u diễn lệnh 0x8cc5fffc:
A. lw \$a1,-4(\$a2)			
B. sw \$a1,-4(\$a2)			
C. lw \$a1,12(\$a2).			
D. lw \$a1,-12(\$a2).			

Đáp án

Câu 11

Cấp độ	2A	Thời gian	2
CĐR: 1.2.1.4			
Trong các câu lệnh ass	embly MIPS bên d	ưới. Câu lệnh nào dùng	để biểu diễn lệnh 0x8e120010:
A. addi \$s2, \$s0, 16			
B. andi \$s2, \$s0, 16			
C. sw \$s2, 16(\$s0).			
D. lw \$s2, 16(\$s0).			

Đáp án

Câu 12

Cấp độ	2A	Thời gian	2				
CĐR: 1.2.1.4							
Trong các câu lệnh nhị	Trong các câu lệnh nhị phân biểu diễn dưới dạng thập lục phân bên dưới. Câu lệnh nào dùng để						
biểu diễn lệnh sw \$t1, 2	2016(\$t2):						
A. 0xAD4907E0							
B. 0x8D4907E0	B. 0x8D4907E0						
C. 0x214907E0							
D. 0x314907E0							

Đáp án

Cấp độ	2A	Thời gian	2
CĐR: 1.2.1.1			

Cho 2 thanh ghi 4 bit đang lưu trữ giá trị $a1 = 1001_2$ & $a2 = 1001_2$. Thực hiện phép cộng a1 + a2 lưu kết quả vào trong thanh ghi a3, biết thanh ghi a3 có khả năng lưu trữ 4 bit. Trong các giá trị sau, giá trị nào lưu trữ trong thanh ghi a3. Chọn đáp án đúng nhất:

A. 10010

B. 0010

C. 1001

D. Không xác định giá trị lưu trong thanh a3.

Đáp án

Câu 14

Cấp độ	2R	Thời gian	1
CĐR: 1.2.1.1			
Câu lệnh slt \$s3, \$s5, 8	thuộc định dạng nào tro	ong lệnh assembly MIPS	
A. Định dạng R			
B. Định dạng I			
C. Định dạng J.			
D. Định dạng L			

Đáp án

Câu 15

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.1				
Câu lệnh subi \$s3	, \$s5, 8 thuộc định	dạng nào trong lệnh assembly	y MIPS:	
A. Định dạng R				
B. Định dạng I				
C. Định dạng J.				
D. Đinh dang L				

Đáp án

Câu 16

Cấp độ	1R	Thời gian	1	
CĐR: 1.2.1.1				
Trong kiến trúc	MIPS có bao nhiêu lo	oại toán hạng ?:		
A. 2				
B. 3.				
C. 4.				
D. 5.				

Đáp án

Cấp độ	2R	Thời gian	1		
CĐR: 1.2.1.1					
Câu lệnh beq \$s3, \$s5, CNTT thuộc định dạng nào trong lệnh assembly MIPS:					
A. Đinh dang R	_				

R	Ð	inh	dang	1
ъ.	v	шш	uang	ш

- B. Định dạng I C. Định dạng J D. Định dạng L

Câu 18

Cấp độ	2U	Thời gian	1
CĐR: 1.2.1.1			
Trong câu lệnh a	ssembly MIPS bên	dưới. Câu lệnh nào sử dụng trươ	ờng shamt trong thực hiện phép
toán ở bộ ALU			
A. slt \$t0, \$t2, 2			
B. sll \$t0, \$t2, 2			
C. andi \$t0, \$t2,	2		
D beg \$t0 \$t2	CNTT		

Đáp án

Câu 19

Cấp độ	2A	Thời gian	2
CĐR: 1.3.2.13			
Cho câu lệnh assembly	MIPS j 2000, sau khi th	nực thi lệnh này thì lệnh	tiếp theo thực thi nằm ở địa
chỉ bao nhiêu:			
A. 500			
B. 2000			
C. 8000			
D. 8004			

Đáp án

Câu 20

Câp độ	2AN	Thời gian	2	
CĐR: 1.3.2.13				
Cho câu lệnh as	sembly MIPS beq \$s3	, \$s2, 100 lưu ở địa chỉ 200.	Sau khi thực thi l	lệnh này thì
lệnh tiếp theo th	ực thi nằm ở địa chỉ b	ao nhiêu, biết $$s3 = 5$; $$s2 =$	5:	
A. 400				
B. 404				
C. 600				
D. 604				

Đáp án

Cấp độ	2AN	Thời gian	3			
CĐR: 1.3.2.13	CĐR: 1.3.2.13					
Cho đoạn mã chương	Cho đoạn mã chương trình assembly như bên dưới:					
slti, \$t0, \$s1, 5						
beq \$t0, \$zero, ELSE						

sll \$t1, \$s1, 2
add \$s2, \$s2, \$t1
j End
ELSE: add \$s2, \$s1, \$zero
End
Khi biên dịch đoạn mã chương trình trên sang mã máy thì nhãn ELSE có giá trị bằng bao nhiêu?
Giả sử nếu biết ô nhớ của lệnh slti lưu trong ô nhớ 500.
A. 3.
B. 4.
C. 504.
D. 520.

Đáp án

Câu 22

Câp độ	2AN	Thời gian	3
CĐR: 1.3.2.13			
Cho đoạn mã chương	trình assembly	như bên dưới:	
slti, \$t0, \$s1, 5			
beq \$t0, \$zero, ELSE			
sll \$t1, \$s1, 2			
add \$s2, \$s2, \$t1			
j End			
ELSE: add \$s2, \$s1, \$	zero		
End			
Biết thanh ghi $\$s1 = 1$, thanh ghi \$s2	= 0. Cho biết thanh ghi \$s2 bà	ầng bao nhiêu sau khi thực hiện
đoạn lệnh chương trìn	h trên		
A. 4			
B. 5			
C. 40			
D. 60			

Đáp án

Câu 23

Cấp độ	2AN	Thời gian	1	
CĐR: 1.2.1.1				
Trong các câu l	ệnh sau, câu lệnh nào g l	ni dữ liệu vào bộ nhớ		
A. addi				
B. sw				
C. beq				
D. sub				

Đáp án

Cấp độ 2R	Thời gian	1
-----------	-----------	---

CĐR: 1.2.1.1

Trong các câu lệnh sau, câu lệnh nào thuộc về nhóm **lệnh nhảy**

A. addi

B. sw

C. beq

D. sub

Đáp án

Câu 25

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.1				
Trong các câu lệnh sa	au, câu lệnh nà	io thuộc về nhóm lệnh luận lý		
A. addi				
B. sll				
C. slt				
D. sw				

Đáp án

Câu 26

Cấp độ	2U	Thời gian	1	
CĐR: 1.2.1.1				
Cho câu lệnh a	dd \$s3, \$s5, \$s7. Khi b	piểu diễn lệnh trên sang dạng	nhị phân, cho biết trường	shamt
có giá trị bằng	bao nhiêu?			
A. 10011				
B. 10101				
C. 10111				
D. 00000				

Đáp án

Câu <u>27</u>

Cấp độ	2U	Thời gian	1	
CĐR: 1.2.1.1				
Cho câu lệnh sl	1 \$s3, \$s5, 15. Cho biế	et trường shamt có giá trị bằng	g bao nhiêu (biểu diễn số nh	į
phân)?				
A. 10011				
B. 10101				
C. 01111				
D. 00000				

Đáp án

Cấp độ	2U	Thời gian	1	
CĐR: 1.2.1.1				
Cho biết opcode của lệnh lw có giá trị thập lục phân bằng bao nhiêu?				

A. 23		
B. 0		
C. 5		
D. 8		

Câu 29

Cấp độ	2U	Thời gian	1	
CĐR: 1.2.1.1				
Trong các lệnh	bên dưới lệnh nào có	ppcode = 0xA		
A. slt				
B. slti				
C. andi				
D. lw				

Đáp án

Câu 30

Cấp độ	2U	Thời gian	1
CĐR: 1.2.1.1			
Trong kiến trúc MIPS	, hệ thống cung cấ	ip bao nhiêu thanh ghi để l	ưu tham số truyền vào trong hàm
A. 1			
B. 2			
C. 3			
D. 4			

Đáp án

Câu 31

Cap do	2R	Thoi gian	1	
CĐR: 1.2.1.1				
Chức năng của				
		n số cho hàm/thủ tục		
B. Thanh ghi di	ìng để lưu giá trị trả v	rề của hàm		
C. Thanh ghi cl	nứa giá trị địa chỉ trả v	về vị trí gọi hàm/thủ tục		
D. Thanh ghi d	ùng để lưu địa chỉ của	stack		

Đáp án

```
        Cấp độ
        2U
        Thời gian
        3

        CĐR: 1.2.1.1
        Cho hàm sau:
        int fact (int n){
        if ( n < 1) return 1; else return (n * fact (n-1));</td>
        int fact (int n){
        int fact (int n){
```

Hàm fact này thuộc dạng nào?

- A. Leaf
- B. Nested
- C. Leaf & Nested
- D. Tree

Đáp án

Câu 33

Cấp độ	2U	Thời gian	1
CFIR: 1 2 1 1			

CĐR: 1.2.1.1

Trong quá trình chuyển đổi và bắt đầu 1 chương trình C thì thư viên liên kết tỉnh được đưa vào giai đoạn nào trong các giai đoạn sau

- A. Compiler
- B. Assembler
- C. Linker
- D. Loader

Đáp án

Câu 34

Cấp độ	1U	Thời gian	1
CĐR: 1 3 2 13			

CDR. 1.3.2.13

Phát biểu nào sau đây không chính xác

- A. Toán hạng thanh ghi là toán hạng mà giá trị của nó được ghi vào/đọc ra từ thanh ghi
- B. Toán hạng bộ nhớ là toán hạng mà giá trị của nó được ghi vào/đọc ra từ bộ nhớ
- C. Toán hạng hằng là toán hạng mà giá trị của nó được ghi vào/đọc ra từ hằng số
- D. Toán hạng hằng là toán hạng mà giá trị của nó được lấy ra từ lệnh chương trình

Đáp án

Câu 35

Cấp độ	1U	Thời gian	1	
CĐR: 1.3.2.13				
Thanh ghi nào	sau đây mà giá trị của	nó không thể thay đổi		
A. Stack Point	er			
B. Zero				
C. Frame Point	ter			
D Return Add	ress			

Đáp án

Cấp độ	1R	Thời gian	1	
CĐR: 1.3.2.13				
Phát biểu nào sa	u đây đúng:			

- A. Trong định dạng lệnh I, các giá trị của toán hạng được đặt trong các thanh ghi
- B. Trong định dạng lệnh I, các giá trị của toán hạng được đặt trong các bộ nhớ C. Trong định dạng lệnh I, các giá trị của toán hạng được đặt trong các thanh ghi và câu lệnh chương trình
- D. Trong định dạng lệnh I, các giá trị của toán hạng được đặt trong các thanh ghi và bộ nhớ

Câu 37

Cấp độ	U	Thời gian	1
CĐR: 1.2.1.1			
Trong 6 bit opcode của	ı cấu trúc mã lệnh MIPS	có 2 opcode dành cho đị	nh dạng lệnh R, 60 opcode
dành cho định dạng I v	à 2 opcode dành cho địn	h dạng J, vậy loại định d	ạng lệnh R có thể có tối đa
bao nhiêu lệnh:			
A. 2			
B. 16			
C. 64			
D. 128			

Đáp án

Câu 38

Cấp độ	AP	Thời gian	1
CĐR: 1.2.1.1			
Cho một mảng A có 10)24 từ (1 từ có 4 byte) cớ	địa chỉ cơ sở là 2048. M	Iỗi ô nhớ chỉ chứa 1 byte
dữ liệu (đánh địa chỉ th	ieo byte). Ý nghĩa của lệ	nh sau:	
addi \$s0, \$zero, 2048			
lw \$t0, 1024(\$s0)			
A. Tải dữ liệu từ thanh	ghi \$s0 vào thanh ghi \$	t0	
B. Tải dữ liệu từ ô nhớ	có địa chỉ 2048 của mải	ng A vào thanh ghi \$t0	
C. Tải dữ liệu từ ô nhớ	có địa chỉ 1024 của mải	ng A vào thanh ghi \$t0	
D. Tải dữ liêu từ ô nhớ	có địa chỉ 6144 của mải	ng A vào thanh ghi \$t0	

Đáp án

Cấp độ	2AN	Thời gian	1
CĐR: 1.2.1.1			
Cho một mảng A có 8	từ có địa chỉ cơ sở là 0.	Mỗi ô nhớ chỉ chứa 1 byt	te dữ liệu (đánh địa chỉ theo
byte). Mỗi ô nhớ chứa	giá trị bằng với giá trị đị	a chỉ của ô nhớ đó. Hỏi g	giá trị của thanh ghi \$s0 sau
khi thực hiện các lệnh	sau bằng bao nhiêu? Giả	sử đây là bộ nhớ Big-en	dian.
addi \$s0, \$zero, 0			
lw \$t0, 4(\$s0)			
add \$s0, \$s0, \$t0;			

- A. 00000100 00000101 00000110 00000111
- B. 00000111 00000110 00000101 00000100
- C. 00000100
- D. 00000111

Câu 40

Câp độ	1AN	Thời gian	1	
CĐR: 1.2.1.1				
Cho biết giá trị của tha	nh ghi \$t3 sau	khi thực hiện lệnh sau		
add \$t2, \$t1, \$t0				
addi \$t3, \$t2, 80000				
Giả sử giá trị ban đầu	chứa trong tha	1 + 2 = 1 $1 + 3 = 1$ $1 + 3 = 1$ $1 + 3 = 1$	2.	
A. $$t3 = 80000$				
B. $$t3 = 80001$				
C. $$t3 = 80003$				
D. Cả 3 đáp án trên đề	u sai			

Đáp án

Câu 41

Cấp độ	1U	Thời gian	1
CĐR: 1.2.1.1			
Mã máy ngôn ngữ M	IPS của lệnh s	ub \$t3, \$t1, \$t2 là gì? Cho biết	chỉ số của thanh ghi \$t1 là 9, \$t2
là 10, \$t3 là 11; giá tr	i của trường c	pcode của lệnh sub là 0, trường	g shamt là 0, trường funct của
lệnh sub là 0x22.			
A. 000000 01001 010	010 01011 000	000 100010	
B. 000000 01011 010	001 01010 000	00 100010	
C. 000000 01011 010	010 01001 000	00 100010	
D. 000000 01001 010	010 01011 000	000 010110	

Đáp án

Cấp độ	1AN	Thời gian	1	
CĐR: 1.2.1.1				
Cho $t1 = 0xfffffff1$				
Giá trị của thanh ghi	\$t2 và \$t3 là bao	nhiêu sau khi thực thi lệnh sa	au:	
sltiu \$t2, \$t1, 0x73				
slti \$t3, \$t1, 0x73.				
A. $$t2 = 1; $t3 = 1$				
B. $$t2 = 0$; $$t3 = 1$				
C. $$t2 = 1$; $$t3 = 0$				

D. $$t2 = 0$; $$t3 = 0$	D.	\$t2	=	0:	\$t3	=	0
--------------------------	----	------	---	----	------	---	---

Câu 43

Cấp độ	1R	Thời gian	1				
CĐR: 1.2.1.4							
Trong kiến trúc máy tính MIPS, khi máy tính thực thi lệnh jal 400 thì							
A. $ra = PC + 4 va PC = 400$							
B. $ra = PC va PC = PC + 400$							
C. $ra = PC + 4 va PC = 1600$							
D. $$ra = PC \text{ và } PC = PC + 1600$							

Đáp án

Câu 44

Cấp độ	1AN	Thời gian	1			
CĐR: 1.2.1.1	CĐR: 1.2.1.1					
Giả sử lệnh beq \$s1, \$s2, 100 được đặt trong bộ nhớ chương trình có địa chỉ là 200, đồng thời giá						
trị của thanh ghi \$s1= 1	trị của thanh ghi \$s1= 100, giá trị thanh ghi \$s2 = 200. Hỏi sau khi máy tính thực thi lệnh trên thì					
máy tính sẽ tiếp tục thực thi lệnh trong bộ nhớ chương trình có địa chỉ là bao nhiều						
A. 100						
B. 200						
C. 204						
D. 300						

Đáp án

Câu 45

Cấp độ	1AN	Thời gian	1				
CĐR: 1.2.1.1	CĐR: 1.2.1.1						
Giả sử lệnh beq \$s1, \$s2, 100 được đặt trong bộ nhớ chương trình có địa chỉ là 200, đồng thời giá							
trị của thanh ghi \$s1=	trị của thanh ghi $\$s1=100$, giá trị thanh ghi $\$s2=100$. Hỏi sau khi máy tính thực thi lệnh trên thì						
máy tính sẽ tiếp tục thực thi lệnh trong bộ nhớ chương trình có địa chỉ là bao nhiêu							
A. 100							
B. 604							
C. 204							
D. 300							

Đáp án

Cấp độ	1U	Thời gian	1
CĐR: 1.3.2.13			

Giả sử chiều dài dữ liệu được lưu trữ trong stack của bộ vi xử lí là 1 byte đối với mỗi tác vụ PUSH hoặc POP. Tuần tự các bước của tác vụ PUSH:

- A. Tăng stack lên 2, sau đó lưu trữ dữ liệu 8-bit vào stack tại địa chỉ trỏ bởi SP
- B. Giảm stack đi 1, sau đó lưu trữ dữ liệu 16-bit vào stack tại địa chỉ trỏ bởi SP
- C. Giảm stack đi 1, sau đó lưu trữ dữ liệu 8-bit vào stack tại địa chỉ trỏ bởi SP
- D. Lưu trữ dữ liệu 8-bit vào stack tại địa chỉ trỏ bởi SP, sau đó tăng stack lên 1

Đáp án

Câu 47

Cấp độ	1U	Thời gian	1			
CĐR: 1.3.2.13						
Giả sử chiều dài dữ liệu được lưu trữ trong stack của bộ vi xử lí là 1 byte đối với mỗi tác vụ PUSH						
hoặc POP. Tuần tự các bước của tác vụ POP:						
A. Tăng stack lên 2, sau đó lấy ra dữ liệu 8-bit từ stack tại địa chỉ trỏ bởi SP						
B. Lấy ra dữ liệu 16-bit từ stack tại địa chỉ trỏ bởi SP, sau đó tăng stack lên 1						
C. Tăng stack lên 1, sau đó lấy ra dữ liệu 8-bit từ stack tại địa chỉ trỏ bởi SP						
D. Lấy ra dữ liệu 8-bit từ stack tại địa chỉ trỏ bởi SP, sau đó tăng stack lên 1						

Đáp án

Câu 48

Cấp độ	1U	Thời gian	1			
CĐR: 1.3.2.13						
Chương trình sau mất b	Chương trình sau mất bao nhiệu chu kí để hoàn thành việc thực thi? (Giả sử mỗi lệnh thực thi mất					
1 chu kì)						
batdau:						
jal sub1						
hoanthanh:						
sub1:						
jal sub2						
jr \$ra						
sub2:						
jr \$ra						
A. 3 chu kì						
B. 4 chu kì						
C. 8 chu kì						
D. Chương trình thực thi mãi mãi						

Đáp án

Cấp độ	2R	Thời gian	1
CĐR: 1.2.1.1			

Một file chứa một bức ảnh số, mỗi pixel thể hiện một mức xám có giá trị từ 0 đến 255, lệnh nào sau đây được sử dụng để load giá trị của một pixel vào thanh ghi ?

A. lb.

B. lbu.

C. lw.

D. lhu.

Đáp án

Câu 50

Cấp độ	2U	Thời gian	2
CĐR: 1.2.1.1, 1	.2.1.4		
Lệnh nào dùng	để chuyển giá trị của	ô nhớ tại địa chỉ 0x11000008	trong bộ nhớ dữ liệu vào thanh
ghi \$7. Biết than	nh ghi cơ sở \$10 có g	iá trị 0x11000000 :	
A. lw \$7, 2 (\$10)).		
B. lw \$7, 8 (\$10).		
C. sw \$7, 2 (\$10)).		
D. sw \$7, 8 (\$10)).		

Đáp án

Câu 51

Cấp độ	2A	Thời gian	5	
CĐR: 1.2.1.1, 1.2.1	.4			
Một lệnh có mã má	y là 0x00AF8020	, cho biết lệnh này là lệnh gì 🤅	?	
A. add \$s0, \$a1, \$t7.				
B. sw \$s0, 20(\$t7).				
C. sll \$a1, \$s0, 8.				
D. beq \$s0, \$t7, 0x2	20.			

Đáp án

Câu 52

Cấp độ	2A	Thời gian	2	
CĐR: 1.2.1.1, 1.2.1.4				
Lệnh nào sau đây kho	ri tạo thanh gh	i \$9 với giá trị 15 ?		
A. addi \$9, 0, E.				
B. ori \$9, 0, 0x15.				
C. addi \$t1, \$9, 15.				
D. ori \$9, 0, 15.				

Đáp án

Cấp độ	2A	Thời gian	4		
CĐR: 1.2.1.1, 1.2	2.1.4				
Mã máy của lệnh	addi \$t2, \$t1, 10 là	?			
A. 0x0635120A.	A. 0x0635120A.				
B. 0x23541200.					
C. 0x212A000A.					
D. 0x231C010A.					

Đáp án

Câu 54

Cấp độ	2U	Thời gian	1	
CĐR: 1.2.1.1				
Lệnh nào sau đâ	y KHÔNG phải là lệ	nh toán học ?		
A. add.				
B. and.				
C. sub.				
D. addi.				

Đáp án

Câu 55

Cấp độ	2AN	Thời gian	3
CĐR: 1.2.1.1, 1.2.1.4			
Cho đoạn lệnh sau			
addi f, f, 1			
add f, g, h			
Nếu các giá trị f, g, h v	à i có giá trị tương ứng 1	, 2, 3 và 4 thì giá trị cuố	i cùng của f là bao nhiêu?
A. 1.			
B. 6.			
C. 7.			
D. 8.			

Đáp án

Cấp độ	2AN	Thời gian	3	
CĐR: 1.2.1.1, 1.2.1.4				
Cần bao nhiêu lệnh h	ợp ngữ để biểu	diễn câu lệnh trong C sau :		
f = g - A[B[4]]			
A. 3.				
B. 4.				
C. 5.				

D. 6.

Đáp án

Câu 57

Cấp độ	2AN	Thời gian	4	
CĐR: 1.2.1.1,	1.2.1.4			
Thanh ghi \$s0	và \$s1 lưu các giá trị 0x8	84211248 và 0x35799753.	Kết quả của thanh	ghi \$t0 khi
thực thi lệnh ac	dd \$t0, \$s0, \$s1			
A. 1101100110	0011010101010011000.			
B. 1101100110	011010101010011011.			
C. 1101100110	011010101010011010.			
D. 1101100110	0011010101010011001.			

Đáp án

Câu 58

Cấp độ	2A	Thời gian	3	
CĐR: 1.2.1.1, 1.2.1	.4			
Mã máy nào tương	ứng với cây lệnh	add \$t0, \$s2, \$t0?		
A. 0000001001001	00001000000001	00001.		
B. 0000001001001	00011000000001	00000.		
C. 0000001001001	00001000000001	00000.		
D. 0000001011001	00001000000001	00000.		

Đáp án

Câu 59

Cấp độ	2AN	Thời gian	4	
CĐR: 1.2.1.1, 1.2.1.4				
Đoạn lệnh sau tương ứ	ng với câu lệnh C nào?			
bne \$s3,\$s4,Else				
add \$s0, \$s1, \$s2				
j exit				
Else: sub \$s0, \$s1, \$s2	2			
exit:				
A. if $(i == j)$ f = g - h; else f = g + h;.				
B. if $(i == j)$ f = g + h; else f = g - h;.				
C. if $(i # j) f = g + h$; el	0			
D. if $(i \# j) f = g - h$; el	se $f = g + h$;.			

Đáp án

Cấp độ	2AN	Thời gian	5		
CĐR: 1.2.1.1, 1.2.1.4					
Đoạn lệnh sau tương ứn	ng với đoạn lệnh C nào ?	•			
Loop: sll \$t1,\$s3,2					
add \$t1,\$t1,\$s6					
lw \$t0,0(\$t1)					
bne \$t0,\$s5, Ex	it				
addi \$s3,\$s3,1					
j Loop					
Exit:					
A. while (save[$i*4$] ==	k)				
i += 1;.					
B. while $(save[i] == k)$					
i = i + 1;.					
C. while (save[i] # k)	C. while (save[i] # k)				
i += 1;.					
D. while $(save[i]*4 ==$	k)				
i += 1;.					

Đáp án

Câu 61

Cấp độ	2R	Thời gian	1				
CĐR: 1.2.1.1	CĐR: 1.2.1.1						
Định nghĩa nào KHÔN	NG đúng về thủ tục ?						
A. Thủ tục là một công	g cụ mà lập trình viên sử	r dụng để xây dựng cấu t	rúc của những	chương			
trình.							
B. Thủ tục làm cho các	chương trình đó dễ hiể	u hơn vừa làm cho mã n	guồn của các	chương			
trình này có thể được ta							
C. Thủ tục này cho phép lập trình viên tại một thời điểm chỉ cần tập trung vào một phần củ							
công việc.							
D. Thủ tục giúp cho ma	D. Thủ tục giúp cho máy tính có thể xử lý công việc dễ dàng hơn theo từng kiến trúc máy tính						
đã xây dựng trước.							

Đáp án

C 02			
Cấp độ	2U	Thời gian	1
CĐR: 1.2.1.1			
Chương trình cần phải	qua bao nhiêu bước để th	nực thi một thủ tục?	
A. 5.			
B. 6.			
C. 7.			
D. 8.			

Cấp độ	2R	Thời gian	1			
CĐR: 1.2.1.1						
Bước cuối cùng	trong quá trình thực	thi một thủ tục là ?				
A. Chuyển quyề	A. Chuyển quyền điều khiển cho thủ tục.					
B. Yêu cầu tài n	B. Yêu cầu tài nguyên lưu trữ cần thiết cho thủ tục.					
C. Trả điều khiển về vị trí mà thủ tục được gọi.						
D Liru kết quả c	ở một nơi mà chương	trình có thể truy xuất được.				

Đáp án

Câu 64

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.1				
Lệnh MIPS sau	thuộc định dạng nào	'addi \$t2, \$t2, 2'?		
A. R-type.				
B. I-type.				
C. J-type.				
D. A-type.				

Đáp án

Câu 65

Câp độ	2R	Thời gian	1
CĐR: 1.2.1.1			
Từ MIPS trong kiến trú	íc tập lệnh MIPS có nghĩ	ĩa là gì ?	
A. Million Instructions	Per Second.		
B. Microprocessor with	hout Interlocked Pipeline	Stages.	
C. Many Instructions P	er Second.		
D. Microprocessor Inte	rlocked Pipeline Stages.		

Đáp án

Cấp độ	2U	Thời gian	1
CĐR: 1.2.1.1			
Câu lệnh trên r	ngôn ngữ C là : $a = b + $	c thì trên ASM của MIPS được v	iết lại là ?
A. add b, c, a.			
B. addi b, c, a.			
C. add a, b, c.			
D. addi a. b. c.			

Cấp độ	2R	Thời gian	1/2
CĐR: 1.2.1.1			
Trong kiến trúc MIPS	có bao nhiêu thanh ghi?		
A. 16.			
B. 24.			
C. 32.			
D. 64.			

Đáp án

Câu 68

Cấp độ	2R	Thời gian	1/2	
CĐR: 1.2.1.1				
Một "từ" (word) trong	kiến trúc MIPS	có bao nhiêu bit ?		
A. 8.				
B. 16.				
C. 24.				
D. 32.				

Đáp án

Câu 69

Câp độ	2R	Thời gian	1			
CĐR: 1.2.1.1						
Lệnh chuyển dữ liệu là	i ?					
A. Một lệnh di chuyển	dữ liệu giữa l	bộ nhớ và bộ nhớ.				
B. Một lệnh di chuyển	B. Một lệnh di chuyển dữ liệu giữa bộ nhớ và thanh ghi.					
C. Một lệnh di chuyển	dữ liệu giữa t	thanh ghi và thanh ghi.				
D. Một lệnh di chuyển	dữ liệu giữa (các bộ phận trong máy tính.				

Đáp án

Cun / 0						
Cấp độ	2R	Thời gian	1			
CĐR: 1.2.1.1						
Toán hạng nào KHÔN	${f G}$ phải là toán hạng tron	g kiến trúc MIPS?				
A. Toán hạng thanh ghi	A. Toán hạng thanh ghi.					
B. Toán hạng bộ nhớ.						
C. Toán hạng biến.						
D. Toán hạng hằng.						

Cấp độ	2R	Thời gian	1			
CĐR: 1.2.1.1						
Thanh ghi nào K	HÔNG phải là thar	h ghi trong kiến trúc MIPS?				
A. Global Pointe	r (gp).					
B. Base Pointer (B. Base Pointer (bp).					
C. Stack Pointer (sp).						
D. Frame Pointer	(fp).					

Đáp án

Câu 72

Cấp độ	2R	Thời gian	1
CĐR: 1.2.1.1			
Địa chỉ nào KHÔNG	phải là địa chỉ bộ nhớ M	IPS thực tế?	
A. 0.			
B. 2.			
C. 4.			
D. 8.			

Đáp án

Câu 73

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.1				
Lệnh chuyển dî	r liệu một word từ bộ	nhớ vào thanh ghi là ?		
A. sw.				
B. lw.				
C. sb.				
D. lb.				

Đáp án

Câu 74

Cấp độ	2Ans	Thời gian	4		
CĐR: 1.2.1.1					
Giả sử rằng A là một mảng của 50 từ và trình biên dịch đã kết hợp các biến g và h với các thanh					
ghi \$s1 và \$s2 như trư	rớc. Giả định rằng địa chi	i hắt đầu của mảng A (ha	v địa chỉ cơ sở) chứa trong		

ghi \$s1 và \$s2 như trước. Giả định rằng địa chỉ bắt đầu của mảng A (hay địa chỉ cơ sở) chứa trong \$s3. Hãy biên dịch đoạn lệnh bằng ngôn ngữ C sau, theo thực tế trong MIPS:

g = h + A[10];

A. add \$s1, \$s2, 10(\$s3).

B. lw \$t0, 10(\$s3)

```
add $s1, $s2, $t0.

C. lw $t0, 40($s3)

add $s1, $s2, $t0.

D. add $s1, $s2, 40($s3).
```

Câu 75

Cấp độ	2A	Thời gian	1				
CĐR: 1.2.1.1	CĐR: 1.2.1.1						
Lệnh nào sau đâ	Lệnh nào sau đây đúng theo kiến trúc MIPS?						
A. addi \$s3, \$s3	3, 4.						
B. add \$s3, \$s3,	B. add \$s3, \$s3, 4.						
C. subi \$s3, \$s3, 4.							
D. sub \$s3, \$s3,	4.						

Đáp án

Câu 76

Cấp độ	2R	Thời gian	1		
CĐR: 1.2.1.1					
Lệnh MIPS có mấy loại định dạng ?					
A. 2.					
B. 3.					
C. 4.					
D. 5.					

Đáp án

Câu 77

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.1				
Lệnh R-type có ba	ao nhiêu trường?			
A. 4.				
B. 5.				
C. 6.				
D. 7.				

Đáp án

Cấp độ	2R	Thời gian	1
CĐR: 1.2.1.1			
Địa chỉ toán hạng đích	(thanh ghi kết quả) tron	g lệnh add thuộc R-type	là bit thứ bao nhiêu

A. 6-10.		
B. 11-15.		
C. 16-20.		
D. 21-25.		

Câu 79

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.1				
Trường địa chỉ trong lệnh J-type có bao nhiều bit ?				
A. 8.				
B. 16.				
C. 24.				
D. 26.				

Đáp án

Câu 80

Cấp độ	2A	Thời gian	4
CĐR: 1.2.1.1, 1.2.1.4			
Lệnh add \$t0, \$s1, \$s2	có mã máy tương ứng là	,	
A. 000000 10001 1011	0 01000 00000 100000.		
B. 000000 10011 1001	0 01000 00000 100000.		
C. 000000 10001 1001	0 01000 00000 100000.		
D. 000000 10001 1001	0 01010 00000 100000.		

Đáp án

Câu 81

Cấp độ	2A	Thời gian	4		
CĐR: 1.2.1.1, 1.2.1.4					
Lệnh tương ứng với mã máy 0x8e110020 là:					
A. lw \$s1, 32(\$s0).	A. lw \$s1, 32(\$s0).				
B. sw \$s1, 32(\$s0).					
C. lw \$s2, 32(\$s0).					
D. sw \$s2, 32(\$s0).					

Đáp án

Cấp độ	2A	Thời gian	4
CĐR: 1.2.1.1, 1.2.1.4			
Lệnh tương ứng với mâ	ĭ máy 0x0014a080 là :		

A. sll \$s4, \$s3, 34.

B. sll \$s3, \$s4, 34.

C. sll \$s2, \$s4, 34.

D. sll \$s3, \$s2, 34.

Đáp án

Câu 83

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.1				
Ngôn ngữ cấp thấp	mô tả lệnh của m	áy tính thông quá các ký hiệu	biểu diễn (symbol) là	ngôn ngữ
gì?				
A. C.				
B. Java.				
C. Assembly.				
D. Ngôn ngữ máy.				

Đáp án

Câu 84

Cấp độ	2AN		Thời gian	4	
CĐR: 1.2.1.1, 1.2.1.4					
Cho giá trị các thanh gh	ng bản sau :				
Register Value					
D1		10			

Register	_value
R1	12
R2	16
R3	20
R4	24

Giá trị của thanh ghi R3 sau khi thực hiện câu lệnh mã giả: add R3, R2, R1

là bao nhiêu?

A. 16.

B. 12.

C. 20.

D. 28.

Đáp án

Cấp độ	2A	Thời gian	3		
CĐR: 1.2.1.1					
Thanh ghi \$s3 có giá trị là 24 thì câu lệnh:					
sw \$t0, 8(\$s3) sẽ ghi gi	sw \$t0, 8(\$s3) sẽ ghi giá trị của t0 vào ô nhớ thứ bao nhiều?				

A. 26.			
B. 32.			
C. 66.			
C. 66. D. 40.			

Câu 86

Cấp độ	2A	Thời gian	3
CĐR: 1.2.1.1, 1.2.1.4			
Trong câu lệnh sw, vi	ùng nhớ tối đa	mà câu lệnh có thể truy cập từ đị	ia chỉ base là bao nhiêu?
A. 8192 words.			
B. 8192 bytes.			
C. 8192 GB.			
D. 8192 MB.			

Đáp án

Câu 87

Cấp độ	2U	Thời gian	1
CĐR: 1.2.1.1			
Trong kiến trúc t	hanh ghi của MIPS	thì thanh ghi \$s5 tương ứng vớ	ới thanh ghi số mấy ?
A. 16.			
B. 21.			
C. 23.			
D. 18.			

Đáp án

Câu 88

Cấp độ	2U	Thời gian	1	
CĐR: 1.2.1.1				
Thanh ghi thứ hai toár	ı hạng nguồn là	thanh ghi nào?		
A. rs.				
B. rd.				
C. rt.				
D. rn.				

Đáp án

Cấp độ	2R	Thời gian	1
CĐR: 1.2.1.1			

Có bao nhiệu thanh ghi	được sử dụng để truyền	tham số trong quá trình	goi thủ tục ?
A. 4.	duce su dang de dayen	man so nong qua anni	gọi thu tục .
B. 3.			
C. 2.			
D. 1.			
2			
Đáp án			
Câu 90			
Cấp độ	1A	Thời gian	1/2
CĐR: 1.2.1.1			
	embly MIPS bên dưới. C địa chỉ base của mảng A		c dữ liệu từ ô nhớ A[2], lưu \$s2.
B. lw \$s1, 2(\$s2)			
C. sw \$s1, 8(\$s2)			
D. sw \$s1, 2(\$s2)			
Đáp án			
Câu 91			
Cấp độ	2AN	Thời gian	1
CĐR: 1.2.1.1, 1.3.2.13			
Biểu diễn lệnh: sw \$s3,	20(\$s2) thành mã máy c	dưới dạng thập lục phân	?
A. 0 x ae530014	•	-	
B. 0 x ac530014			
C. 0 x ae550014			
D. 0 x ae530010			
Đáp án			
Câu 92			
Cấp độ	2U	Thời gian	1
CĐR: 3.3.2.1			
	số 10 _{ten} được lưu trữ the	o kiểu <i>little endian</i> như t	thế nào?
A. 0xA0000000			
B. 0x000000A0			
C. 0x0000000A			
D. 0x0A000000			
Đáp án			
Câu 93			
Cấp độ	2AN	Thời gian	1½
<u> </u>		<u> </u>	

Cấp độ	2AN	Thời gian	1½
CĐR: 1.2.1.1, 1.3.2.13			
012 2116 14 16	Á: /: 1 1 1 d 1)	1. 1 2 2 2 2	4.13

Giả sử biến h được kết nối với thanh ghi \$s1 và địa chỉ cơ sở của mảng A là trong \$s2. Biên dịch câu lệnh C thực hiện dưới đây sang MIPS? A[5] = h + A[8];

$$A[5] = h + A[8]$$

A. lw \$t0, 32(\$s2)			
add \$t0,\$s1,\$t0			
sw \$t0,20(\$s2)			
B. lw \$t0, 32(\$s2)			
addi \$t0,\$s1,\$t0			
sw \$t0,20(\$s2) C. lw \$t0, 8(\$s2)			
addi \$t0,\$s1,\$t0			
sw \$t0,5(\$s2)			
D. lw \$t0, 8(\$s2)			
add \$t0,\$s1,\$t0			
sw \$t0,5(\$s2)			
Đáp án			
Câu 94			
Cấp độ	1U	Thời gian	1/2
CĐR: 1.2.1.1			
Trong biểu diễn số có	dấu của kiến trúc MIPS	, bit thứ 32 của một word	được gọi là bit dấu?
A. Đúng			
B. Sai			
Đáp án			
Câu 95			
Cấp độ	1R	Thời gian	1/2
CĐR: 3.3.2.1			
	kiến trúc MIPS phần op	code có bao nhiêu bit?	
A. 5			
B. 6			
C. 7			
D. 8			
Đáp án			
Câu 96			
Cấp độ	2R	Thời gian	1/2
CĐR: 3.3.2.1		,	
Hình dưới đây là định	dạng lệnh nào trong kiế	en trúc MIPS?	
op rs	rt	constant or address	7
6 bits 5 bits	5 bits	16 bits	_
A. R -type			
B. I – type			
C. J - type			
D. U – type			
Đáp án			
Câu 97			
Cấp độ	2R	Thời gian	1/2
CĐR: 3.3.2.1			

Đối với định dạng lệnh R-type của kiến trúc MIPS, khi trường opcode có giá trị 0, ta cần kết hợp với trường nào để xác đinh lênh và trường này có bao nhiều bit? A. shamt & 5bit B. funct & 5bit C. shamt & 6bit D. funct & 6bit Đáp án Câu 98 Cấp độ 2R 1/2 Thời gian CĐR: 3.3.2.1 Trong định dạng lệnh I-type của kiến trúc MIPS, trường constant/address có bao nhiều bit? A. 24 B. 5 C. 16 D. 14 Đáp án Câu 99

Cấp độ	2A	Thời gian	1
CĐR: 3.3.2.1, 1.3.2.1	3		
Với định dạng R-type	trong kiến trúc MI	PS, khi trường opcode có	ó giá trị 0 và trường funct có giá
trị là 32 _{ten} . Xác định tố	ên lệnh:		
A. add			
B. addi			
C. sub			
D lw			

Đáp án

Câu 100

Cấp độ	2A	Thời gian	1
CDR: 1 3 2 13			

CDR. 1.3.2.13

Giả sử thanh ghi \$s1 có giá trị 0x00003b0, thực hiện câu lệnh trong kiến trúc MIPS: sll \$t0,\$s1,2.

Xác định giá trị trong thanh ghi \$t0?

A. 0x00000ec

B. 0x00001D8

C. 0x00000ec0

D. 0x00000760

Đáp án

Câu 101

Cấp độ	3AN	Thời gian	11/2
CĐR: 3.3.2.1, 1.3.2.13			

Cho câu lệnh C: f = g - A[B[4]]; Giả sử f,g lần lượt ở các thanh ghì \$s0, \$s1. Đại chỉ cơ sở/nền của mảng A và B lần lượt được lưu trong các thanh ghi \$s2, \$s3. Hãy chuyển câu lệnh C trên sang lệnh MIPS bằng cách sắp xếp các câu lệnh ở dưới.

	STT	Lệnh	
	1	sub \$s0, \$s1, \$s0	
	2	lw \$s0, 0(\$t0)	
	3	sll \$t0, \$t0, 2	
A. 5,3,4,2,1	4	add \$t0, \$t0, \$s2	
B. 2,3,4,5,1	5	lw \$t0, 16(\$s3)	
C. 5,4,3,2,1			
D. 5,3,2,4,1			

Câu 102

Cấp độ	1R	Thời gian	1/2
CĐR: 3.3.2.1			
MIPS KHÔNG hỗ trợ	trực tiếp lệnh nào?		
A. AND			
B. NOT			
C. NOR			
D. OR			

Đáp án

Câu 103

Cấp độ	1R	Thời gian	0.5	
CĐR: 1.2.1.1				
Độ rộng bit của c	ác thanh ghi trong	cấu trúc MIPS?		
A. 8 bit				
B. 16 bit				
C. 32 bit				
D. 64 bit				

Đáp án

Câu 104

Cấp độ	1R	Thời gian	1
CĐR: 1.2.1.1			
Kiến trúc MIPS có ba	o nhiêu thanh ghi ?		
A. 8			
B. 16			
C. 32			
D. 64			

Đáp án

Cấp độ	2U	Thời gian	1	
CĐR: 1.2.1.1				
Lệnh [bne \$s, \$s2, 25] thuộc nhóm lệnh nào:				
A. Nhóm lệnh số học				
B. Nhóm lệnh rẽ nhánh	ı có điều kiện			

- C. Nhóm lệnh rẽ nhánh không điều kiệnD. Nhóm lệnh truyền dữ liệu

Câu 106

Cấp độ	1R	Thời gian	1			
CĐR: 1.2.1.1						
Lệnh [lw \$s1, 2	20(\$s2)] thuộc nhóm lệ	nh nào?				
A. Nhóm lệnh	A. Nhóm lệnh số học					
B. Nhóm lệnh	B. Nhóm lệnh rẽ nhánh có điều kiện					
C. Nhóm lệnh logic						
D. Nhóm lênh	truvền dĩr liêu					

Đáp án

Câu 107

Cấp độ	1R	Thời gian	1	
CĐR: 1.2.1.1				
Lệnh nào là lệi	nh nhảy đến một địa ch	i đích (jump to target address	s)	
A. J 2400				
B. Jr \$ra				
C. Jal 2500				
D. Cả ba lệnh	trên			

Đáp án

Câu 108

Cấp độ	2U, 2AP	Thời gian	1
CĐR: 1.2.1.1			
Biểu diễn lệnh add \$s1	, \$s2,\$s3 dưới dạng mã 1	náy nhị phân:	
A. 000000 10001 1001	0 01000 00000 100000		
B. 000000 01000 1001	0 10001 00000 100000		
C. 001000 10001 1001	0 01000 00000 100000		
D. 001000 01000 1001	0 10001 00000 100000		

Đáp án

Cấp độ	2U, 2AP	Thời gian	1	
CĐR: 1.2.1.1				
Biểu diễn lệnh lw \$	st0, 1200(\$t1) dưới dạ	ng mã máy nhị phân		
A. 101011 01001 0	1000 0000010010110	0000		
B. 101011 01000 0	1001 0000010010110	0000		
C. 100011 01000 0	1001 0000010010110	0000		
D. 100011 01001 0	1000 0000 01001011	0000		

Câu 110

Cấp đ	tộ	2U, 2AP	Thời gian	1	
CĐR:	1.2.1.1				
Biểu (diễn lệnh sw \$t0,	1200(\$t1) dưới dạn	ng mã máy nhị phân		
A.	101011 01001 (01000 0000 0100 1	011 0000		
B.	101011 01001 (01000 0000 0100 1	011 0000		
C.	101011 01000 (01001 0000 0100 1	011 0000		
D.	100011 01000 (01001 0000 0100 1	011 0000		

Đáp án

Câu 111

Cấp độ	2U	Thời gian	1
CĐR: 1.2.1.1			
Biểu diễn số -20 dưới	dạng nhị phân 8 bit bù 2		
A. 00010100			
B. 11101011			
C. 11101100			
D. 11111100			

Đáp án

Câu 112Cấp đô

Cấp độ	2U	Thời gian	1		
cup u;	1AP	I mor Brini	_		
CĐR: 1.2.1.1					
Đoạn mã hợp ngữ sau	thực hiện biểu thức nào				
add \$t0,\$s1,\$s2					
sub \$t1,\$s4,\$s3					
sub \$s0,\$t0,\$t1					
Giả sử f,g,h,i,j được gá	ín cho các thanh ghi \$s0,	\$s1, \$s2, \$s3, \$s4			
A. $f = (g + h) + (j-i);$					
B. $f = (g + h) + (i - j);$					
C. $f = (g - h) + (i - j);$					
D. $f = (g+i)-(h+j)$					

Đáp án

Cấp độ	2U 1AP	Thời gian	1	
CĐR: 1.2.1.1				
Lệnh MIPS nào t	ương đương với mã lệi	ıh C sau đây		
if (\$s2 < \$s3)		-		
\$s1 = 1;				
else				
\$s1 = 0;				

- A. beq \$s1,\$s2,\$s3
- B. slt \$s1,\$s2,\$s3
- C. sltu \$s1,\$s2,\$s3
- D. sltu \$s2,\$s1,\$s3

Câu 114

Cấp độ	2AP	Thời gian	1		
CĐR: 1.2.1.1					
Xác định giá trị	các thanh ghi \$s1,\$s2,\$	\$s3, sau khi thực hiện phép	toán (sub \$s3, \$s2, \$s1). Biết		
rằng trước khi t	hực hiện phép toán, giá	trị các thanh ghi là: \$s1 = 1	100, \$s2 = 145, \$s3 = 53		
A. $\$s1 = 91$, $\$s2 = 10$, $\$s3 = 53$					
B. $\$s1 = 100, \$s2 = 10, \$s3 = 45$					
C. $\$s1 = 100, \s	s2 = 10, $$s3 = 245$				
D \$c1 - 92 \$c'	9 - 1/15 \$c3 - 53				

Đáp án

Câu 115

Cấp độ	3AP 2AN	Thời gian	1
CDD: 1 2 1 1			

CĐR: 1.2.1.1

Xác định giá trị các thanh ghi \$\$1, \$\$2, sau khi thực hiện lệnh [lw \$\$1,24(\$\$2)]. Biết rằng trước khi thực hiện lệnh trên, giá trị các thanh ghi \$\$1 = 100, \$\$2 = 4, và bảng giá trị bộ nhớ:

Địa chỉ	Giá trị
4	12BDh
8	0012h
12	0124H
24	2356h
28	35D4h
32	145Dh

A. \$s1 = 35D4h, \$s2 = 28

B. \$s1 = 2356h, \$s2 = 4

C. \$s1 = 100, \$s2 = 35D4h

D. \$s1 = 35D4h, \$s2 = 4

Đáp án

Cuu 110					
Cấp độ	2U	Thời gian	1		
CĐR: 1.2.1.1					
Kết quả nhị phân dạng bù 1 của số thập lục phân 0xAD là					
A. 10101101					

B. 10101111	
C. 11010010	
D 01010010	

Câu 117

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.1				
Chức năng của t	hanh ghi đếm chươn	g trình (PC.?		
A. Đếm số lượn	g lệnh của một chươ	ng trình		
B. Đếm thời gia	n thực hiện một chươ	ong trình		
C. Chứa kết quả	của lệnh được thực	thi ở thời điểm hiện tại		
D. Chứa địa chỉ	của lênh được thực t	thi ở thời điểm hiên tại		

Đáp án

Câu 118

Cấp độ	3U	Thời gian	1	
	3AP			
CĐR: 1.2.1.1				
Cho đoạn mã MIP	S dưới:			
0x0040005C	jal sum			
0x004000A0 sun	n: add \$v0, \$a0, \$a1			
Xác định mã máy	của lệnh [jal sum]			
A. 0x00100028				
B. 0x0040005C				
C. 0x0C100028				
D. 0x004000A0				

Đáp án

Câu 119

Cấp độ	1R	Thời gian	1			
CĐR: 1.2.1.1						
Bộ nhớ lệnh lưu t	rữ các lệnh dưới dạn	ıg				
A. Mã ASCII	A. Mã ASCII					
B. Số binary						
C. Số hex						
D. Số binary và số	hex					

Đáp án

Cấp độ	1R	Thời gian	1
CĐR: 1.2.1.1			

Kiến trúc MIPS thuộc loại kiến trúc A. Thanh ghi tích luỹ

- B. Stack
- C. Register (load-store)
- D. Register memory

Đáp án

Câu 121

Cấp độ	2AP	Thời gian	1
	2AN		
CĐR: 1.2.1.1	•	·	
Viết mã hợp ngữ MIPS	S thực hiện phép tính: \$	4s2 = \$s1*36	
A. sll \$t0, \$s1, 2			
sll \$t1, \$s1, 5			
add \$s2, \$t0,t1			
B. srl \$t0, \$s1, 2			
srl \$t1, \$s1, 5			
add \$s2, \$t0,t1			
C. add \$t0, \$s1, 32	2		
add \$t1, \$t0, 4			
add \$s2, \$t0,t1			
D. sll \$t0, \$s1, 2			
sll \$t1, \$s1, 5			
add \$t1, \$t0,\$s2			

Đáp án

Câu 122

Cấp độ	2R	Thời gian	1		
CĐR: 1.2.1.1, 1.2	.1.4				
Phần mềm nào sa	u đây chuyển đổi ti	r ngôn ngữ cấp cao sang ngôn	ngữ hợp ngữ		
A. Compiler	A. Compiler				
B. Assembler					
C. Loader					
D. Linker					

Đáp án

Cấp đ	độ	2R	Thời gian	1		
CĐR	CĐR: 1.2.1.1, 1.2.1.4					
Phần	mềm nào sau đây	chuyển đổi từ ngôn ng	ữ cấp hợp ngữ sang ngôn	ngữ máy		
A.	Compiler					
B.	Assembler					
C.	Loader					
D.	Linker					

Câu 124

Cấp độ	2R	Thời gian	1		
CĐR: 1.2.1.1, 1.2.1.4	CĐR: 1.2.1.1, 1.2.1.4				
Vùng nhớ nào chứa mã lệnh của chương trình					
A. Dynamic data seg	A. Dynamic data segment				
B. Text data segment					
C. Global data segment					
D. Reserved data seg	ment				

Đáp án

Câu 125

Cấp độ	2R	Thời gian	1
CĐR: 1.2.1.1, 1.2.1.4			
Vùng nhớ nào được sử	r dụng để cấp phát/giải _l	phóng trong quá trình thự	c thi chương trình
A. Heap			
B. Stack			
C. Array			
D. Register file			

Đáp án

Câu 126

Cấp độ	2R	Thời gian	1		
CĐR: 1.2.1.1, 1.2.1	CĐR: 1.2.1.1, 1.2.1.4				
Vùng nhớ nào được	Vùng nhớ nào được sử để gọi thủ tục trong thủ thủ (hàm con được gọi trong hàm con)?				
A. Heap					
B. Stack					
C. Array					
D. Register file					

Đáp án

Câu 127

Cấp độ	3A	Thời gian	1		
CĐR: 1.2.1.1					
Không gian địa chỉ tố	Không gian địa chỉ tối đa của MIPS-32 là				
A. 4GB (giga bytes)					
B. 4Gb (giga bits)					
C. 1GB (giga bytes)					
D. 1Gb (giga bits)					

Đáp án

Cấp độ	2R	Thời gian	1
	2U		
	2AN		

CĐR: 1.2.1.1, 3.3.2.1

Sắp xếp trình tự các chương trình để hoàn thành các bước để biên dịch và bắt đầu một chương trình:

- 1. Assembler
- 2. Compiler
- 3. Linker
- 4. Loader
- A. 1,2,3,4
- B. 2,1,3,4
- C. 2,1,4,3
- D. 2,3,1,4

Đáp án

Câu 129

Cấp độ	3U	Thời gian	1			
	1A					
CĐR: 1.2.2.1						
Vùng nhớ global data segment có tầm địa chỉ 0x10000000-0x1000FFFC. Vùng nhớ này có dung						
lượng là:						
A 100VD						

- A. 128KB
- B. 64KB
- C. 32KB
- D. 16KB

Đáp án

Câu 130

Cấp đ	ô.	3A	Thời gian	1	
CĐR:	CĐR: 1.2.1.1				
Tầm đ	tịa chỉ của không	gian vùng nhớ của M	IPS-32 là		
A.	0x00000000 - 0	xFFFFFFC			
B.	0x00400000 - 0	x0FFFFFFC			
C.	0x00000000 - 0	x0FFFFFFC			
D.	0x00400000 - 0	x7FFFFFFC			

Đáp án

Cấp độ	2R	Thời gian	1/2	
CĐR: 1.2.1.1; 3.3.2.1				
Stack được truy xuất theo nguyên lý FIFO, đúng hay sai?				

A.	Ðúng			
B.	Sai			

Câu 132

Cấp độ	3AP	Thời gian	1
	2AN		
CĐR: 1.2.1.1			
Cho đoạn mã lệnh MIP	S và địa chỉ của lệnh như	r sau:	
0xA8 addi \$v0	0, \$a0, −1		
Mã máy của lệnh [beq 5] A. 0x11000003 B. 0x11000004 C. 0x10800003 D. 0x10800004	\$t0, \$s0, else] là:		

Đáp án

Câu 133

Cấp độ	2U	Thời gian	1
CĐR: 1.2.1.1, 3.3.2.1			
	tược sử dụng để làm gì?		
	biến toàn cục, cục bộtror		ong trình
	piến toàn cục trong quá		
	oiến toàn cục trong quá		
D. Sử dụng để lưu các	biến toàn cục, khai báo t	rước khi thực thi chương	trình

Đáp án

Câu 134

Cấp độ	2AN	Thời gian	2
CĐR: 3.3.1.1			
Cho đoạn chương trình	được viết bằng code C	như sau:	
C code:			
int $i = 0$;			
while $(x[i] == y[i])$ {			
i +=1;			
}			
Đoạn chương trình MI	PS Assembly dưới đây đ	ược viết tương đương vớ	ới chương trình C cho trên.
MIPS assembly code:			

```
and $t0, $t0, $zero // Khởi động thanh ghi $t0
                     sll $t1, $t0, 2
LOOP_WHILE:
add $t1, $t1, $s0 // Xác định đia chỉ của x[i]
lw $t2, 0($t1)
add $t3, $t1, $s1 // Xác định đia chỉ của y[i]
lw $t4, 0($t3)
                     bne $t2, $t4, EXIT_WHILE
addi $t0, $t0, 1
                                j LOOP_WHILE
EXIT_WHILE:
Thanh ghi $t0 chưa nội dung của?
          a. Biến X[i]
          b. Biến Y[i]
          c. Biến I
          d. Giá trị Zero
```

Cấp độ	2A	Thời gian	2
CĐR: 3.3.1.1	<u>.</u>		
Cho đoạn chương	trình được viết bằng	code C như sau:	
C code:			
int $i = 0$;			
while $(x[i] == y[i])$){		
i +=	=1;		
}			
Đoạn chương trình	MIPS Assembly du	ới đây được viết tương đượ	ong với chương trình C cho trên.
MIPS assembly co	ode:		
and \$t0, \$t0, \$zero	// Khởi động thanh	ghi \$t0	
LOOP_WHILE:	sll \$t1, \$t0, 2		
add \$t1, \$t1, \$s0	// Xác định đỉa chỉ c	của x[i]	
lw \$t2, 0(\$t1)			
add \$t3, \$t1, \$s1	// Xác định đỉa chỉ ci	ủa y[i]	
lw \$t4, 0(\$t3)			
	bne \$t2, \$t4, EX	IT_WHILE	
addi \$t0, \$t0, 1			
j LOOP_WHILE			
EXIT_WHILE:			
Thanh ghi \$t2 chu	_		
a. Biể	n X[i]		
b. Biế	n Y[i]		
c. Biế	n I		
d. Giá	trį Zero		

Cấn đô	2 A NI	The driver on	2			
Cấp độ	2AN	Thời gian	2			
	CĐR: 3.3.1.1					
Cho đoạn chương trình	dược viết băng	code C như sau:				
C code:						
int $i = 0$;						
while $(x[i] == y[i])$ {						
i +=1;						
}						
Đoạn chương trình MI	PS Assembly du	ới đây được viết tương đư	ong với chương trình C ch	o trên.		
MIPS assembly code:	-		-			
and \$t0, \$t0, \$zero // K	hởi động thanh	ghi \$t0				
	sll \$t1, \$t0, 2					
add \$t1, \$t1, \$s0 // X	ác đinh đia chỉ c	ủa x[i]				
lw \$t2, 0(\$t1)	•					
add \$t3, \$t1, \$s1 // Xá	ic đinh địa chỉ củ	la v[i]				
lw \$t4, 0(\$t3)		7.1				
	one \$t2, \$t4, EX	IT WHILE				
addi \$t0, \$t0, 1	, , , , , , , , , , , , ,					
j LOOP_WHILE						
EXIT_WHILE:						
Thanh ghi \$s0 chưa nộ	i dung là?					
a. Địa chỉ	_					
b. Địa chỉ						
c. Địa chỉ						
d. Địa chỉ	của X[0]					

Đáp án

Cấp độ	2AN	Thời gian	2
CĐR: 3.3.1.1			
Cho đoạn chương trình	được viết bằng code C	như sau:	
C code:			
int $i = 0$;			
while $(x[i] == y[i])$ {			
i +=1;			
}			
Đoạn chương trình MII	PS Assembly dưới đây đ	ược viết tương đương vo	ới chương trình C cho trên.
MIPS assembly code:			
and \$t0, \$t0, \$zero // K	hởi động thanh ghi \$t0		
LOOP_WHILE:	sll \$t1, \$t0, 2		
add \$t1, \$t1, \$s0 // X	ác định đỉa chỉ của x[i]		
lw \$t2, 0(\$t1)			
add \$t3, \$t1, \$s1 // Xá	ic định đỉa chỉ của y[i]		
lw \$t4, 0(\$t3)			
ŀ	one \$t2, \$t4, EXIT_WH	ILE	

addi \$t0, \$t0, 1

j LOOP_WHILE

EXIT_WHILE:

Giá trị của thanh ghi \$s1 là?

- a. Nội dung của biến X[i]
- b. Nội dung của biến Y[i]
- c. Địa chỉ của X[0]
- d. Địa chỉ củ Y[0]

Đáp án

Câu 138

Cấp độ		2U	Thời gian	1	
CĐR: 1.2.1.1					
Mã lệnh của l	ệnh add \$	t2, \$t0, \$t1 là:			
a.	0109502	20			
b.	AE0A00	000			
c.	0258082	22			
d.	0EAA50)20			

Đáp án

Câu 139

Cuu 15)			
Cấp độ	2A	Thời gian	2
CĐR: 1.2.1.1			
Mã máy AE0A0000 là	của lệnh assembly nào d	ưới đây của kiến trúc M	IPS 32 bits?
a. add \$t2, \$t0, \$t1			
b. sw \$t2, 0(\$s0)			
c. sub \$t3, \$s0, \$t0)		
d. lw \$t2, 0(\$s0)			

Đáp án

Câu 140

Cấp độ	2A	Thời gian	2
CĐR: 1.2.1.1			
Mã máy 02580822 là c	ủa lệnh assembly nào dư	rới đây của kiến trúc MI	PS 32 bits?
a. add \$t2, \$t0, \$t2	1		
b. sw \$t2, 0(\$s0)			
c. sub \$t3, \$s0, \$t0	0		
d. lw \$t2, 0(\$s0)			

Đáp án

Cấp độ	2AN	Thời gian	2	
CĐR: 1.2.4.1				
Cho đoan đoan chươn	g trình MIPS A	Assembly được thực thi ở địa c	hỉ lệnh 0x04000024 như sau:	

```
$t2, $t0, $t1
      slt
             $t2, $zero, ELSE
      beq
             $t2, $t2, $t0
      add
             DONE
      j
ELSE: add
             $t2, $t2, $t1
DONE:
Trong đó giá trị của các thanh ghi:
t0 = 0000 0000 0000 0000 0000 0000 1011 1111
       t1 = 0000\ 0000\ 0000\ 0000\ 0000\ 0000\ 1100\ 0000
Giá trị trong thanh ghi $t2 sẽ là bao nhiều sao khi chạy xong câu lệnh 1?
          a. 0x00000000
          b. 0x00000001
          c. 0x000000C1
          d. 0x000000C0
```

Câu 142

Cấp độ	3AN	Thời gian	2	
CĐR: 1.2.4.1				
Cho đoạn đo	an chương trình MIPS As	ssembly được thực thi ở địa	chỉ lệnh 0x04000024	như sau:
slt	\$t2, \$t0, \$t1			
beq	\$t2, \$zero, ELSE			
add	\$t2, \$t2, \$t0			
j	DONE			
ELSE: add	\$t2, \$t2, \$t1			
DONE:				
Trong đó giá	trị của các thanh ghi:			
\$t0 = 0000 0	000 0000 0000 0000 0000	0 1011 1111		
\$t1 =	= 0000 0000 0000 0000 0	000 0000 1100 0000		
Giá trị trong	thanh ghi \$t2 sẽ là bao nh	niêu sao khi chạy xong chươ	ơng trình này?	
a. 0x000	000000			
b. 0x000	000001			
c. 0x000	0000C1			
d. 0x000	0000C0			

Đáp án

Câp độ	3AN	Thời gian	2	
CĐR: 1.2.1.1				
Cho đoạn chương trình	MIPS Assemb	ly được thực thi ở địa chỉ	lệnh 0x04000024 như sau:	
addi \$s0, \$zero, 1				
addi \$t1, \$zero, 5				
loop: beq \$t1, \$zero,	end			
sll \$s0, \$s0, 1				
addi \$t1, \$t1, -1				

```
j loop
end:
Mã lệnh 0x2129FFFF là của lệnh nào ?
a. Lệnh thứ 2
b. Lệnh thứ 3
c. Lệnh thứ 4
d. Lệnh thứ 5
```

Câu 144

Cấp độ	3AN	Thời gian	2	
CĐR: 1.2.1.1				
Cho đoạn chương trình	MIPS Assembl	y được thực thi ở địa chỉ lệr	nh 0x04000024 n	hư sau:
addi \$s0, \$zero, 1				
addi \$t1, \$zero, 5				
loop: beq \$t1, \$zero, o	end			
sll \$s0, \$s0, 1				
addi \$t1, \$t1, -1				
j loop				
end:				
Giá trị của thanh ghi \$t	1 là bao nhiêu?			
a. 0				
b. 1				
c. 2				
d. 3				

Đáp án

Cấp độ	3AN	Thời gian	2				
CĐR: 1.2.1.1	•						
Cho đoạn chư	ong trình MIPS Assembl	ly được thực thi ở địa chỉ lệ	nh 0x04000024 nh	u sau:			
addi \$s0, \$zer	o, 1						
addi \$t1, \$zero	0, 5						
loop: beq \$t?	1, \$zero, end						
sll \$s0, \$s0, 1							
addi \$t1, \$t1,	-1						
j loop							
	end:						
-	Giá trị của thanh ghi \$s0 là bao nhiêu						
a.	4						
b.	8						
c.	16						
d.	32						

Cấp độ	2U	Thời gian	1			
CĐR: 1.2.1.1	CĐR: 1.2.1.1					
Tìm biểu diễn nhị phân A. 11001010. B. 10100100. C. 01001010. D. 11001110.	8 bit của số -54					

Đáp án

Câu 147

Cấp độ	2U	Thời gian	1.5			
CĐR: 1.2.1.1						
Tìm biểu diễn thập phâ A734. B350. C. 2534 D. 1530.	n của số nhị phân không	dấu sau: 1001 1110 011	0			

Đáp án

Câu 148

Cấp độ	2A	Thời gian	2			
CĐR: 1.2.1.1						
A. 0000 0100 1001 110 B. 0000 0010 0011 001 C. 0000 1010 1000 010	câu lệnh assembly: add on 1110 0110 0000 0110 0000 0010 0000 0010 0000 0011 0111 0010 1101 0011 0011 0000 0011	•				

Đáp án

Cấp độ	2A	Thời gian	2			
CĐR: 1.2.1.1						
A. 1000 1110 0110 100 B. 1010 1100 1110 000 C. 1010 0000 1001 011	phân cho câu lệnh assem 01 0000 0000 0001 0000 00 0000 1110 1100 0010 0 0000 0000 0000 1110 00 1100 1001 0001 0000					

Đáp án

Câu 150

Cấp đ	ộ	2 AN	Thời gian	2				
CĐR:	CĐR: 1.2.1.1, 1.2.1.4							
Chọn chuỗi lệnh assembly MIPS chính xác để thực hiện phép gán sau: A[45] = h + A[10]; A là mảng số nguyên, giả sử địa chỉ nền của mảng A và giá trị h được lưu trong thanh ghi \$t1 và \$s2 A. lw \$t0, 40(\$t1) add \$t0,\$s2,\$t0								
B.	sw \$t0,180(\$t1) B. lw \$t0, 10(\$t1) add \$t0,\$s2,\$t0 sw \$t0, 45(\$t1)							
C.	C. lw \$t0, 10(\$t1) add \$t0,\$s2,\$t0 sw 45(\$t1), \$t0							
D.	lw \$t0, 10(\$t1) add \$s2,\$t0, \$t0 sw \$t0, 45(\$t1)							

Đáp án

Cấp độ	2 AN	Thời gian	3.5	
CĐR: 1.2.1.1, 1.2.1.13				

Giả sử thanh ghi \$s0 và \$s1 lưu giá trị biến g và h, địa chỉ nền của mảng A và B lưu trong thanh ghi \$s6, \$s7. Tìm dòng lệnh C tương ứng với chuỗi lệnh assembly sau:

```
lw $t0, 16($s7)

sll $t0, $t0, 2

add $t0, $t0, $s6

lw $s0, 0($t0)

add $s0, $s1, $s0

A. g = B[A[4]];

B. g = h + A[B[4]];

C. A[0]= g + B[4];
```

D. A[B[4]] = g+h;

Đáp án

Câu 152

Cấp độ	2U	Thời gian	0.5				
CĐR: 1.2.1.1, 1.2.1.4	СÐR: 1.2.1.1, 1.2.1.4						
Để thực thi chương trình đang chạy, ban đầu tất cả nội dung và dữ liệu của chương trình sẽ được nạp vào:							
A. Bộ nhớ	A. Bộ nhớ						
B. Thanh ghi	B. Thanh ghi						
C. Cache							
D. B và C							

Đáp án

Cấp độ	2A	Thời gian	2
CĐR: 1.2.1.1			

Tìm lệnh hợp ngữ cho chuỗi mã máy sau: 1010 1110 0110 1011 0000 0000 0001 0000 $\,$

A. sub \$t0, \$t1, \$t2

B. sw \$t3, 16(\$s3)

C. lw \$t2, 4(\$s0)

D. sw \$s3, 4(\$t1)

Đáp án

Câu 154

Cấp độ	2U	Thời gian	2				
CĐR: 1.2.1.1, 1.2.1.4	CĐR: 1.2.1.1, 1.2.1.4						
Khi muốn nhảy tới một	Khi muốn nhảy tới một lệnh trong khoảng địa chỉ ± 2^17 so với địa chỉ lệnh hiện tại thì dùng lệnh:						
A. beq							
B. bne	B. bne						
C. j							
D. A và B							

Đáp án

Câu 155

Cấp độ	3 AN	Thời gian	3					
CĐR: 1.2.1.1, 1.2.1.4	CĐR: 1.2.1.1, 1.2.1.4							
Để lưu giá trị hằng số 32 bit (ví dụ 32'h35DE689F) vào thanh ghi \$s2 cần dùng các lệnh assembly nào?								
A. lệnh lw và or	A. lệnh lw và ori							
B. lệnh lui và or	B. lệnh lui và ori							
C. lệnh lw và andi								
D. lệnh lui và andi								

Đáp án

Cấp độ	2U	Thời gian	1
--------	----	-----------	---

CĐR: 1.2.1.1, 1.2.1.4

Giả sử giá trị 32 bit sau: 3A5F120B được lưu vào trong memory từ địa chỉ 33, hỏi mỗi byte trong 32 bit đó được lưu chính xác ở địa chỉ nào theo cách đánh địa chỉ của MIPS?

- A. Byte 3A, 5F, 12, 0B lần lượt lưu ở địa chỉ 32, 36, 40, 44
- B. Byte 3A, 5F, 12, 0B lần lượt lưu ở địa chỉ 44, 40, 36, 32
- C. Byte 3A, 5F, 12, 0B lần lượt lưu ở địa chỉ 32, 33, 34, 35
- D. Byte 3A, 5F, 12, 0B lần lượt lưu ở địa chỉ 35, 34, 33, 32

Đáp án

Câu 157

Cấp độ	2A	Thời gian	3
--------	----	-----------	---

CĐR: 1.2.1.1

Cho thanh ghi \$s0=0xBEADFEED, thanh ghi \$s1=0xDEADFADE, cho biết giá trị thanh ghi \$s2 sau khi thực thi các lệnh sau:

sll \$t2, \$t0, 4 or \$t2, \$t2, \$t1

- A. 0xAB3E5400
- B. 0xCFD82B05
- C. 0xFED00ABF
- D. 0xFEFFFEDE

Đáp án

Cấp độ	2 AN	Thời gian	2
CĐR: 1.2.1.1			

Cho câu lệnh C sau: B[5] = A[i] + B[j]. Giả sử biến j, j lưu trong thanh ghi \$\$1, \$\$2. Địa chỉ cơ sở của mảng A và B lưu trong thanh ghi \$\$3 và \$\$4. Có tối thiểu bao nhiều lệnh assembly để thực hiện lệnh C ở trên?

A. 6

B. 9

C. 7

D. 8

Đáp án

Câu 159

Cấp độ	2R	Thời gian	1

CĐR: 1.2.1.1

Cách đánh địa chỉ tương ứng của các lệnh j, jr, beq, sw lần lượt là:

- A. Địa chỉ trực tiếp, địa chỉ tương đối với PC, địa chỉ cơ sở, địa chỉ thanh ghi
- B. Địa chỉ tương đối với PC, địa chỉ trực tiếp, địa chỉ cơ sở, địa chỉ thanh ghi
- C. Địa chỉ cơ sở, địa chỉ tương đối với PC, địa chỉ thanh ghi, địa chỉ trực tiếp
- D. Địa chỉ trực tiếp, địa chỉ thanh ghi, địa chỉ tương đối với PC, địa chỉ cơ sở

Đáp án

Cấp độ	2A	Thời gian	3
CĐR: 1.2.1.1			

Cho chuỗi nhị phân 16 bit: 0xAB59, số thập phân tương ứng cho chuỗi bit trên trong trường hợp chuỗi bit là số có dấu (bù hai) và số không dấu lần lượt là:

- A. -22098 và -31765
- B. -45099 và 65988
- C. 56122 và -24567
- D. -21671 và 43865

Đáp án

Câu 161

Cấp độ	2U	Thời gian	1.5
CĐR: 1.2.1.1			

Giả sử giá trị đang lưu trong thanh ghi \$s1 và thanh ghi \$s2 lần lượt là 0x3245A6D3 và 0x8B0012A5. Hỏi kết qủa thanh ghi \$t3 sau khi thực hiện hai câu lệnh assembly bên dưới là bao nhiêu?

slt \$t3, \$s1, \$s2

sltu \$t3, \$s1, \$s2

- A. 1 và 0
- B. 0 và 1
- C. 1 và 1
- D. 0 và 0

Đáp án

Câu 162

Cấp độ	R1	Thời gian	0.5
CDD 1011			

CĐR: 1.2.1.4

Phần nào sau đây cấp phát động cho các biến:

- A. Queue
- B. Stack
- C. Heap
- D. Banks

Câu 163

Cap do RI Thougian 0.5

CĐR: 1.2.1.4

Tốc độ truy của thiết bị nào sau đây nhanh hơn RAM?

- A. Heaps
- B. Stacks
- C. Cache
- D. HDD

Đáp án

Câu 164

Cấp độ R1	Thời gian	0.5
-----------	-----------	-----

CĐR: 1.2.1.4

Chức năng của thanh ghi \$ra trong kiến trúc MIPS là:

- A. Lưu giá trị của một mảng
- B. Lưu giá trị địa chỉ của mảng
- C. Lưu giá trị địa chỉ trả về khi thực hiện lệnh gọi hàm
- D. Lưu các giá trị trả về của một phép toán

Đáp án

Câu 165

Cấp độ	R1	Thời gian	0.5
CDD 1011			

CĐR: 1.2.1.1

Để quay lại chương trình chính sau khi thực hiện xong chương trình con dùng lệnh nào sau đây?

- A. Jal \$ra
- B. J \$ra
- C. Jr \$ra
- D. Jl \$ra

Đáp án

Câu 166

CĐR: 1.2.1.1

Đoạn lệnh assembly nào tương ứng lệnh c sau: "if (\$s2 < \$s3); s1 = 1; else \$s1 = 0"?

- A. Slt \$s1, \$s2, 1
- B. Slti \$s1, \$s3, \$s2
- C. Slt \$s1, \$s2, \$s3

D. Sll \$s1, \$s2, \$s3

Đáp án

Câu 167

Cấp độ	R1	Thời gian	0.5
CĐR: 1 2 1 1			

Cộng trực tiếp với một số không dấu trong MIPS ta sử dụng lệnh nào?

- A. addiu
- B. addi
- C. addu
- D. addui

Đáp án

Câu 168

Cấp độ	R1	Thời gian	0.5
CĐR: 1.2.1.1			

Đâu không phải là một lệnh Assembly trong MIPS?

- A. Addi
- B. Add.d
- C. Add.s
- D. Add.u

Đáp án

Câu 169

Cấp độ	R1	Thời gian	0.5		
CĐR: 3.3.2.1					
Trong kiến trúc MIPS thanh ghi \$v0 chứa các số thực đúng hay sai?					

A. Đúng

B. Sai

Đáp án

Câu 170

Cấp độ	R1	Thời gian	0.5

CĐR: 3.3.2.1

Trong kiến trúc MIPS khi thực hiện phép nhân hoặc phép chia thanh ghi nào được sử dụng trong quá trình tính toán:

- A. Hi
- B. Lo
- C. To

D. Cả a và b

Đáp án

Câu 171

Cấp độ	R1	Thời gian	0.5
CĐR: 3.3.2.1			
Trong kiến trúc MIPS j	phép chia không dấu dùn	g lệnh nào sau đây?	
A. Div			
B. Divu			
C. Divi			
D. Diu			

Chương 3: Phép toán số học trong máy tính

Câu 1

Cấp độ	2A	Thời gian	2	
CĐR: 1.3.2.13				
Trong các số nhị phân	bên dưới, số nào b	oiễu diễn IEEE754 - 32 bi	t cho số 2006:	
A. 0xc4fac000				
B. 0x44fac000				
C. 0x447b8000				
D. 0xc47b8000				

Đáp án

Câu 2

Cấp độ	2A	Thời gian	2
CĐR: 1.3.2.13			
Trong các số thập ph	ıân bên dưới, số	nào biểu diễn cho số thập lục	phân 0xc4fbc000, biết số này
đang biểu diễn theo	dang IEEE754 -	32 bit.	
A2014			
B. 2014			
C. 2004			
D2004			

Đáp án

Câu 3

Cấp độ	2A	Thời gian	1	
CĐR: 1.3.2.13				
		ohân 101.11 và 1111.01 trên ki		
hiện xong bước 1 tron	g giải thuật th	nực hiện phép cộng trên số dấu	chấm động thì số nào p	hải dịch
sang bên phải:				
A. 101.11				
B. 1111.01				
C. Không có số nào d	ch phải			

Đáp án

D. Cả 2 số điều phải dịch phải

Cutt !				
Cấp độ	2A	Thời gian	2	
CĐR: 1.3.2.13				
Kết quả của pho	ép nhân của 2 số nhị ph	iân 11101 x 1011 là bao nh	iêu?	
A. 100111111				
B. 10011111				
C. 110011111				
D. Các câu còn	lai điều sai			

Cấp độ	2A	Thời gian	1
CĐR: 1.3.2.13			•
Dạng biểu diễn bù 2 d	của số -29 trọng số nhị p	hân biễu diễn số thập lục j	ohân 16 bit?
A. 0xFFE3			
B. 0x00EC			
C. 0xFFEC			
D. 0x001D			

Đáp án

Câu 6

Cấp độ	2A	Thời gian	2	
CĐR: 1.3.2.13				
Biểu diễn số dấu chấm	động của số $c = 0.29$	998x10 ⁹ dưới dạng nhị	phân theo chuẩn II	EEE 754 là
bao nhiêu?				
A. 1100 1101 1000 11	10 1111 0100 1010 1	110		
B. 0100 1101 0000 11	10 1111 0100 1010 1	110		
C. 0100 1101 1000 11	10 1111 0100 1010 1	110		
D. 0110 1101 1000 11	10 1111 0100 1010 1	110		

Đáp án

Câu 7

Cấp độ	2A	Thời gian	2	
CĐR: 1.3.2.13				
Cho các biểu diễ	n số thực bên dưới.	Số nào biểu diễn số thực chu	ẩn:	
A. 0.101 x 2 ⁴				
B. 101 x 2^0				
C. 101				
D. 1.01 x 2^4				

Đáp án

Câu 8

Cấp độ	2A	Thời gian	2		
CDR: 1.3.2.13					
Thực hiện phép chia c	ho 2 số 4 bit sau 0111 ₂ : (00102 trên phần cứng 3 t	hanh ghi. Cho biết giá trị		
của thanh ghi Quotien	t (Thương) bằng bao nhiế	ều cho bước lặp số 2			
A. 0000					
B. 0001					
C. 0010					
D. 0011					

Đáp án

Cấ	p độ	2A	Thời gian	2

CĐR: 1.3.2.13

Thực hiện phép nhân cho 2 số 4 bit sau 0010_2 x 0011_2 trên phần cứng 3 thanh ghi. Cho biết giá trị của thanh ghi tích bằng bao nhiều sau bước lặp số 2. (Chọn đáp án đúng nhất)

A. 0000 0110

B. 0000 0011

C. 0000 0001

D. 0000 0010

Đáp án

Câu 10

Cấp độ	1U	Thời gian	1	
CĐR: 1.2.1.1				
Giá trị nhị phâi	n của phép nhân hai s	ố thập lục phân DE x AB là:		
A. 1001010001	001010			
B. 1101010001	001010			
C. 1111010001	001010			
D. 11111110001	001010			

Đáp án

Câu 11

Cấp độ	1U	Thời gian	1	
CĐR: 1.2.1.1				
Trong máy tính, loại	số nào sau đây	y thực hiện các phép toán số họ	c hiệu quả nhất?	
A. Số nhị phân không	g dấu			
B. Số nhị phân có dất	1			
C. Số bù 1				
D. Số bù 2				

Đáp án

Câu 12

Cấp độ	1AP	Thời gian	1	
CĐR: 1.2.1.1				
Cho biết kết quả	phép tính của số bù 2	2 sau: 0101 + 1110		
A. 0011				
B. 1011				
C. 0111				
D. Cả 3 đáp án t	rên đều sai			

Đáp án

Cap do TAP Thoi gian T	Cấp độ	1AP	Thời gian	1
------------------------------	--------	-----	-----------	---

CĐR: 1.2.1.1 Cho biết kết quả phép tính của số bù 2 sau: 0111 + 0010

A. 1001

B. 1010

C. 0111

D. Cả 3 đáp án trên đều sai

Đáp án

Câu 14

Cấp độ	1U	Thời gian	1
CĐR: 1.2.1.4			
Trong mạch cộng n-bi	t, để phát hiện tràn số họ	c người ta sử dụng cổng	gì sau đây:
A. AND			
B. OR			
C. NOT			
D. XOR			

Đáp án

Câu 15

Cấp độ	1AP	Thời gian	1	
CĐR: 1.2.1.1				
Cho biết giá trị của	a số bù 2 sau là bao	nhiêu? 1111 1111 0101 101	0	
A. 166				
B166				
C65370				
D. 65370				

Đáp án

Câu 16

Câp độ	1AP	Thời gian	1	
CĐR: 1.2.1.1				
Chuyển đổi ra số bù 2	của số sau: -126	5		
A. 1111 1110				
B. 10				
C. 111 1110				
D. Cả 3 đáp án trên đều	u đúng			

Đáp án

Cấp độ	1AP	Thời gian	1
CĐR: 1.2.1.1			

Sử dụng bộ xử lí ALU 8 bits thực hiện phép cộng hai số bù 2 sau: 01111111 + 00100000. Cho biết kết quả của phép cộng số bù 2 trên?

A. 1001 1111

B. 1111 1001

C. 00011111

D. Cả 3 đáp án trên đều sai

Đáp án

Câu 18

Cấp độ	1U	Thời gian	1		
CĐR: 1.2.1.1					
Số thập phân được biểu diễn trong máy tính được gọi là số dấu chấm động vì dấu chấm thập phân					
có thể di chuyển giữa c	có thể di chuyển giữa các kí số. Phát biểu trên đúng hay sai				
A. Đúng					
B. Sai					

Đáp án

Câu 19

Cấp độ	1R	Thời gian	1	
CĐR: 1.2.1.1				
Thành phần nào	cấu tạo nên số dấu cl	nấm động		
A. Dấu (Sign)				
B. Trọng số (Sig	gnificant digits)			
C. Hệ số tỉ lệ (S	cale factor)			
D. Tất cả các th	ành phần trên			

Đáp án

Câu 20

Cấp độ	1AP	Thời gian	1		
CĐR: 1.2.1.1					
Biểu diễn số thập phân	3.5 ở dạng số chấm độn	g IEEE754 với độ chính	xác đơn		
A. 01111111101100000	A. 0111111101100000000000000000000000000				
B. 00111111101100000	00000000000000000				
C. 0010111101100000000000000000000000000					
D. 0010011101100000	00000000000000000				

Đáp án

Cấp độ	1AP	Thời gian	1
CĐR:1.2.1.1			

Đáp án

D. 3.25

Câu 22

Cấp độ	1R	Thời gian	1	
CĐR: 1.2.1.1				
Trong số dấu ch	ấm động với độ chính	xác kép, độ dài của thành p	hần floating (F) là	
A. 62 bit				
B. 32 bit				
C. 42 bit				
D. 52 bit				

Đáp án

Câu 23

Cấp độ	1R	Thời gian	1	
CĐR: 1.2.1.1				
Trong số dấu chấ	m động với độ chír	nh xác đơn, thành phần mũ (ex	ponent) thể hiện gi	á trị trong
khoång:				
A. $0 - 255$				
B128 – 127				
C.0 - 127				
D256 – 256				

Đáp án

Câu 24

Cấp độ	1R	Thời gian	1
CĐR: 1.2.1.4			
Trong kiến trúc mạch	nhân-4 bit loại 3 thanh g	hi thì độ dài của thanh gh	ni số bị nhân, thanh ghi số
nhân và thanh ghi tích	sẽ tương ứng như sau		
A. 4, 8, 8			
B. 8, 4, 8			
C. 4, 4, 4			
D. 8, 8,			

Cấp độ	1R	Thời gian	1
CĐR: 1.2.1.4			
Trong kiến trúc mạch	nhân-4 bit loại 2 thanh g	hi thì độ dài của thanh gh	ni số bị nhân và thanh ghi
tích sẽ tương ứng như	sau		
A. 4, 8			
B. 8, 4			
C. 4, 4			
D. 8, 8			

Đáp án

Câu 26

Cấp độ	2U	Thời gian	1
CĐR: 1.2.1.1			
Phép nhân 2 số 4 bit t	hì cần bao nhiêu lần lặp (không tính bước khởi tạo	o) ?
A. 2.			
B. 3.			
C. 4.			
D. 5.			

Đáp án

Câu 27

Cấp độ	2A	Thời gian	5			
CĐR: 1.2.1.1, 1	.2.1.4	<u></u>	·			
Kết quả của bươ	Kết quả của bước thứ 3 trong phép nhân 2 số 4 bit 1011x1010 là bao nhiều?					
A. 0001 1110.						
B. 0001 0110.						
C. 0001 0111.						
D. 0001 0010.						

Đáp án

Câu 28

Cấp độ	2Ana	Thời gian	5				
CĐR: 1.2.1.1,	CĐR: 1.2.1.1, 1.2.1.4						
Biểu diễn dấu d	chấm động với độ chính	xác đơn của số -0.6875 là	ί:				
A. 1 11111110 01100000000000000000000000							
B. 1 01111100	011000000000000000000000000000000000000	0000000.					
C. 1 01111110	011000000000000000000000000000000000000	0000000.					
D. 1 01111110	010000000000000000000000000000000000000	000000					

Cấp độ	2A	Thời gian	5			
CĐR: 1.2.1.1	CĐR: 1.2.1.1					
Biểu diễn dấu chấm đ	động với độ ch	nính xác đơn của số 15.625 là :				
A. 0x00015625.	A. 0x00015625.					
B. 0x826D0000.						
C. 0x00000015.						
D. 0x417A0000.						

Đáp án

Câu 30

Cấp độ	2U	Thời gian	3	
CĐR: 1.2.1.1				
Giá trị nhị phân	n của số 2315 là :			
A. 1001000110)11.			
B. 1001000011	11.			
C. 1001000010)11.			
D. 1001000010	010.			

Đáp án

Câu 31

Cấp độ	2A	Thời gian	3		
CĐR: 1.2.1.1, 1.2.1.4					
Kết quả của phép nhân	1110 x 1011 là bao nhi	êu?			
A. 10011011.	A. 10011011.				
B. 11011010.					
C. 10011010.					
D. 11011011.					

Đáp án

Câu 32

Cấp độ	2A	Thời gian	3	
CĐR: 1.2.1.1				
Dạng biểu diễn	bù 2 của số -292 là:			
A. 1011011110				
B. 1011011000	•			
C. 1011011100	0.			
D. 1011011100	•			

Cấp độ	2A	Thời gian	5	
CĐR: 1.2.1.1				
Biểu diễn số dấu chấm	động của số c	$= 0.2998 \times 10^9 $ là:		
A. 1100110110001110	0111101001010	01110.		
B. 0100110100001110)111101001010	01110.		
C. 0100110110001110)111101001010	01110.		
D. 0110110110001110	0111101001010	01110.		

Đáp án

Câu 34

Cấp độ	2R	Thời gian	1
CĐR: 1.2.1.1			
Phép chia 2 số 4 bit th	ì cần bao nhiêu lần lặp	(không tính bước khởi tạc)?
A. 2.			
B. 3.			
C. 4.			
D. 5.			

Đáp án

Câ<u>u 35</u>

Cấp độ	2A	Thời gian	51/2	
CĐR: 1.2.1.1				
Kết quả của bước thì	r 4 trong phép o	chia 2 số 4 bit 0111x0010 là ba	ao nhiêu ?	
A. 0000.				
B. 0010.				
C. 0001.				
D. 0011.				

Đáp án

Câu 36

Cấp độ	1R	Thời gian	1/2	
CĐR: 1.2.1.1				
Số quá trong biể	ểu diễn số dạng dấu cl	nấm động với độ chính xác đ	on là bao nhiêu ?	
A. 128.				
B. 127.				
C. 511.				
D. 512.				

Cấp độ	1R	Thời gian	1/2	
CĐR: 1.2.1.1				
Số quá trong biểu d	iễn số dạng dấu c	hấm động với độ chính xác k	ép là bao nhiêu ?	
A. 511.				
B. 512.				
C. 1023.				
D. 1024.				

Đáp án

Câu 38

Cấp độ	1R	Thời gian	1/2
CĐR: 1.2.1.1			
Phần giá trị trong biể	ều diễn số dạn	g dấu chấm động với độ chính xác	kép là bao nhiêu bit ?
A. 32.			
B. 64.			
C. 52.			
D. 55.			

Đáp án

Câu 39

Cấp độ	1R	Thời gian	1/2	
CĐR: 1.2.1.1				
Phần số mũ trị trong	biểu diễn số dạ	ng dấu chấm động với độ chín	nh xác kép là bao nhiêu bit?	
A. 8.				
B. 9.				
C. 10.				
D. 11.				

Đáp án

Câu 40

Cấp độ	1R	Thời gian	1/2
CĐR: 1.2.1.1			
Phần số mũ trị trong bi	ểu diễn số dạng dấu chấi	n động với độ chính xác	đơn là bao nhiêu bit ?
A. 8.			
B. 9.			
C. 10.			
D. 11.			

Cấp độ	2A	Thời gian	2	
CĐR: 1.2.1.1				
Biểu diễn bù 2 của số	-2 dưới dạng 4 bit là	:		
A. 1010.	_			
B. 1100.				
C. 1110.				
D. 0010.				

Đáp án

Câu 42

Cấp độ	2A	Thời gian	3	
CĐR: 1.2.1.1				
Kết quả thực hiệ	n phép tính 0100011	0+01011100 dưới dạng thập	phân là :	
A. 154.				
B. 168.				
C. 162.				
D. 160.				

Đáp án

Câu 43

Cấp độ	1R	Thời gian	1
CĐR: 1.2.1.1			
Biểu diễn số thực	c dưới dạng dẫu chất	n động với độ chính xác đơn	thì cần bao nhiêu bit biểu diễn:
A. 16.			
B. 32.			
C. 48.			
D. 64.			

Đáp án

Câu 44

Cấp độ	1R	Thời gian	1
CĐR: 1.2.1.1			
Biểu diễn số thực dưới	dạng dẫu chấm động vớ	i độ chính xác kép thì cầ	n bao nhiêu bit biểu diễn:
A. 16.			
B. 32.			
C. 48.			
D. 64.			

Cấp độ	1R	Thời gian	1
CDD: 1 2 1 1			

Đối với dạng biểu diễn số thực dưới dạng dẫu chấm động với độ chính xác đơn thì các bit dành cho các trường (S, E, M) là ?:

A. 1, 9, 22.

B. 1, 8, 23.

C. 1, 7, 24.

D. 1, 11, 52.

Đáp án

Câu 46

Cấp độ	1R	Thời gian	1	
CĐR: 1.2.1.1				
Đối với dạng biểu diễn	số thực dưới	dạng dẫu chấm động với độ cl	hính xác kép thì các bit dàn	h cho
các trường (S, E, M) là	ι:			
A. 1, 8, 23.				
B. 1, 10, 53.				
C. 1, 11, 52.				
D. 1, 15, 48.				

Đáp án

Câu 47

Cấp độ	2A	Thời gian	5	
CĐR: 1.2.1.1				
Biểu diễn dưới d	lạng dấu chấm động	của số 101,25 là :		
A. 42CA9000 _{HE}	Χ.			
B. 42CB8000 _{HEX}	ζ •			
C. 42BA8000 _{HE}	Χ.			
D. 42CA8000 _{HE}	X.			

Đáp án

Cấp độ	2A	Thời gian	4	
CĐR: 1.2.1.1				
Giá trị của số đ	ược biểu diễn dưới dạ	ng dấu chấm động 0xC2548	000 là:	
A52.125.				
B. 52.125.				
C53.125.				
D. 53.125.				

Cấp độ	2A	Thời gian	4	
CĐR: 1.2.1.1				
Giá trị của số đ	ược biểu diễn dưới dạ	ng dấu chấm động 0x429340	00 là:	
A. 75.125.				
B. 73.625.				
C. 23.625.				
D. 46.25.				

Đáp án

Câu 50

Cấp độ	2A	Thời gian	5	
CĐR: 1.2.1.1				
Biểu diễn dưới d	lạng dấu chấm động	của số -95.5 là:		
A. C2BE0000 _{HE}	EX.			
B. C2BF1000 _{HE}	Х•			
C. C2CF0000 _{HE}	Х•			
D. C2BF0000 _{HE}	X.			

Đáp án

Câu 51

Cấp độ	2A	Thời gian	6	
CĐR: 1.2.1.1				
Giá trị của số đ	tược biểu diễn dưới da	ạng dấu chấm động với độ chí	nh xác kép	
A08D5680000	00000Н là:			
A9388.125.				
B938.8125.				
C. 93.6125.				
D93.615.				

Đáp án

Câu 52

Cấp độ	2U	Thời gian	1
CFIR: 2.1.1.4			

Phát biểu nào sau đây **SAI** khi nói về phép toán bị tràn trong phép cộng/trừ.

- A. Cộng hai số dương, kết quả ra âm

- B. Cộng hai số âm, kết quả ra dương C. Trừ một số dương cho một số âm, kết quả ra âm D. Trừ một số âm cho một số dương, cho ra kết quả âm

Đáp án

Câu 53

Cấp độ	1AN	Thời gian	1/2		
CĐR: 1.3.2.13					
Giới hạn biểu diễn củ	a một số có dấu	n-bit			
A. $T\dot{u} - 2^{n-1} t\acute{o}i (2^{n-1} - 2^{n-1})$	A. $T\dot{\mathbf{r}} - 2^{n-1} t\acute{o}i (2^{n-1} - 1)$				
B. $T\dot{u}$ (-2 ⁿ⁻¹ - 1) $t\acute{o}i$ (2 ⁿ⁻¹ - 1)					
C. $T\dot{u} - 2^{n-1} t\acute{o}i \ 2^{n-1}$					
D. Từ $(-2^{n-1}-1)$ tới	2^{n-1}				

Đáp án

Câu 54

Cấp độ	2R	Thời gian	1	
CĐR: 3.3.2.1				
Các lệnh nào dư	ới đây trong kiến trú	c MIPS có xét đến overflow		
A. add, addi, sub	ou			
B. add, addi, sub)			
C. add, addiu, su	ıb			
D. add, addu, su	bu			

Đáp án

Câu 55

Cấp độ	1U	Thời gian	1/2
CĐR: 2.1.1.4			
Sử dụng giải thuật thực	: hiện phép nhân theo cất	u trúc phần cứng 3 thanh	ghi cho 2 số 8bit không
dấu. Hỏi thanh ghi prod	duct có bao nhiêu bit?		
A. 8 bit			
B. 16 bit			
C. 12 bit			
D. 24 bit			

Đáp án


Câu 56

Câp độ	2U	Thời gian	1
CĐR: 2.1.1.4			
			ghi cho 2 số 4bit không
dấu, biết rằng mỗi bước	c ta cần một chu kỳ xung	g(clock). Vậy để thực hiệ	ên phép nhân trên thì cần
bao nhiêu chu kỳ xung((clock)?		
A. 8			
B. 4			
C. 16			
D. 12			

Đáp án

Cấp độ	2U	Thời gian	1/2	
CĐR: 2.1.1.4				

			thanh ghi cho 2 số 16bit không
dấu. Hỏi thanh ghi <i>pro</i>	oduct/multiplier	r có bao nhiêu bit?	
A. 16			
B. 8			
C. 32			
D. 64			
Đáp án			
Câu 58			
Cấp độ	1U	Thời gian	1/2
CĐR: 2.1.1.4			
			thanh ghi cho 2 số 16bit không
dấu, 16bit thấp của tha	anh ghi product	t là của <i>multiplicand</i>	
A. Đúng			
B. Sai		<u></u>	
Đáp án			
Dup un			
Câu 59			
-	1R	Thời gian	1/2
Câu 59	1R	Thời gian	1/2
Câu 59 Cấp độ CĐR: 3.3.2.1	'	Thời gian	
Câu 59 Cấp độ CĐR: 3.3.2.1	'	,	
Cấu 59 Cấp độ CĐR: 3.3.2.1 Nhân hai số không dấu	'	,	
Cấu 59 Cấp độ CĐR: 3.3.2.1 Nhân hai số không dấu lệnh	'	,	
Câu 59 Cấp độ CĐR: 3.3.2.1 Nhân hai số không dấu lệnh	'	,	
Câu 59 Cấp độ CĐR: 3.3.2.1 Nhân hai số không dấu lệnh A. Multu và mult B. Mult và multu	'	,	
Câu 59 Cấp độ CĐR: 3.3.2.1 Nhân hai số không dấu lệnh A. Multu và mult B. Mult và multu C. Hi và Lo	'	,	
Câu 59 Cấp độ CĐR: 3.3.2.1 Nhân hai số không dấu lệnh A. Multu và mult B. Mult và multu C. Hi và Lo D. Lo và Hi	'	,	
Câu 59 Cấp độ CĐR: 3.3.2.1 Nhân hai số không dấu lệnh A. Multu và mult B. Mult và multu C. Hi và Lo D. Lo và Hi Đáp án	'	,	
Câu 59 Cấp độ CĐR: 3.3.2.1 Nhân hai số không dấu lệnh A. Multu và mult B. Mult và multu C. Hi và Lo D. Lo và Hi Đáp án Câu 60	u, MIPS cung c	cấp lệnhNhân h	nai số có dấu, MIPS cung cấp
Câu 59 Cấp độ CĐR: 3.3.2.1 Nhân hai số không dấu lệnh A. Multu và multu B. Mult và multu C. Hi và Lo D. Lo và Hi Đáp án Câu 60 Cấp độ CĐR: 1.3.2.13	u, MIPS cung c	zấp lệnhNhân h	nai số có dấu, MIPS cung cấp



Đáp án

Câu 61

Cấp độ	1R	Thời gian	1/2
CĐR: 1.2.1.1			
Để xử lý các phép chia	của các số có dấu và số	không dấu, MIPS có 2 lo	ệnh: đối với phép chia có
dấu ta dùng lệnh	, đối với phép chia khôn	g dấu ta dùng lệnh	
A. div và divu			
B. divu và div			
C. Hi và Lo			
D. Lo va Hi			

Đáp án

Câu 62

Cấp độ	1R	Thời gian	1/2
CĐR: 3.3.2.1			
Theo chuẩn IEEE 754	với độ chính xác đơn, ph	nần lẻ(fraction) có bao nh	niêu bit?
A. 8			
B. 22			
C. 23			
D. 52			

Đáp án

Cấp độ	3A	Thời gian	1½
CĐR: 2.1.1.4, 1.3.2.13			
Theo chuẩn IEEE 754	với độ chính xác đơn, số	-0.625 sẽ được biểu diễi	n trong máy tính như thế
nào:			
A. 0 x bf200000			
B. 0 x bf266666			

C. 0 x be800000

D. 0 x be866666

Đáp án

Câu 64

Cấp độ	3A	Thời gian	11/2
CDD: 2.1.1.4.1.2.2.12			

CĐR: 2.1.1.4, 1.3.2.13

Theo chuẩn IEEE 754 với độ chính xác đơn và được biểu diễn trong máy tính theo hệ 16 như sau: 0 x bfc80000. Hãy xác định số thập phân được biểu diễn là:

A. 1.625

B. -1.565

C. -1.625

D. -1.5625

Đáp án

Câu 65

Cấp độ	2U	Thời gian	1
CĐR: 1.2.1.1			

Phát biểu nào sau đây **SAI** khi nói về biểu diễn số thực dấu chấm động trong máy tính.

A. Tăng số bit chứa phần fraction thì tăng độ chính xác

B. Tăng kích thước phần exponent là tăng tầm trị biểu diễn

C. Với độ chính xác kép theo chuẩn IEEE 754 thì phần fraction có 51bit

D. IEEE 754 với đô chính xác kép nhằm han chế việc tràn trên và tràn dưới của exponent

Đáp án

Câu 66

Cấp độ	2R	Thời gian	1/2	
CĐR: 1.3.2.13				
Theo chuẩn IEEE 75	4 với độ chính	xác đơn thì số bias là bao nhiêu?		
A. 127				
B. 128				
C. 1023				
D. 1024				

Đáp án

Câu 67

Cấp độ	2A	Thời gian	1
CĐR: 1.3.2.13,	1.2.1.4		
Kết quả của tích	ı của hai số nhị phân l	không dấu 1101 * 1011 trong	hệ nhị phân 8 bit là:
A. 10001111			
B.10101010			
C. 11110000			
D. 11001100			

Đáp án

Cấp độ	2A	Thời gian	1

CĐR: 1.3.2.13, 1.2.1.4

Kết quả thập phân của tích của hai số nhị phân dạng bù 2 11111011 * 11111001

- A. 11
- B. 88
- C. 35
- D. -35

Đáp án

Câu 69

Cấp độ	2A	Thời gian	1	
CĐR: 1.3.2.13	1.2.1.4			
Kết quả nhị ph	ân của tích hai số thập	phân -13x11 là		
A. 1100110011				
B. 1101110001				
C. 1010101010)			
D. 11111111000)			

Đáp án

Câu 70

Cấp độ		2R	Th	nời gian	1			
CĐR: 2.2.1	CĐR: 2.2.1.1							
Thực hiện	phép nhân cl	no 2 số X, Y	32-bit theo sau	l :				
X = 0x000	0001F							
Y = 0x000	00006							
Thuật toán	Thuật toán trên chạy trong bao nhiều bước thì có kết quả tích của X*Y?							
a. 5								
b.	b. 6							

Đáp án

Câu 71

Cấp độ	2U	Thời gian	1	
CĐR: 3.3.1.1				
Thurs his nh sn nh sn nh sn nh sn sh sn				

Thực hiện phép nhân cho 2 số X, Y 32-bit theo sau:

X = 0x0000001F

c. 31d. 32

Y = 0x00000006

Giá trị khởi động của thanh ghi kết quả/số nhân/số bị nhân (Product/Multiplier/Multiplicant) là bao nhiêu?

Đáp án

Câu 72

Cấp độ	2A	Thời gian	2
CĐR: 3.3.1.1			

Thực hiện phép nhân cho 2 số X, Y 32-bit theo sau:

X = 0x0000001F

Y = 0x00000006

- Ở lần lặp đầu tiên, giá trị của thanh ghi kết quả/số nhân/số bị nhân là bao nhiêu?

 - d. 0x0000000000001F/0x0000003/0x00000000000003E

Đáp án

Câu 73

Cấp độ	2A	Thời gian	2	
CĐR: 3.3.1.1				
Thực hiện phép	nhân cho 2 số X, Y 3	2-bit theo sau:		
X = 0x0000001	lF			
Y = 0x00000000)6			
Giá trị của than	nh ghi số nhân/số bị nh	ân lần lặp thứ 3 là?		
a. 0x0	0000006/0x000000000	0000001Å		

- b. 0x0000001F/0x0000000000000006
- c. 0x00000000/0x000000000000001A
- d. 0x0000006/0x00000000000000BA

Đáp án

Câu 74

Cấp độ	3AN	Thời gian	2				
CĐR: 1.2.4.1							
Thực hiện phép	nhân cho 2 số X, Y 32	-bit theo sau:					
X = 0x0000001	X = 0x0000001F						
Y = 0x00000000							
Giá trị của than	h ghi kết quả lần lặp th	ứ 5 là?					
a. 0x00000000000BA/0x00000000/0x00000000000							
b. 0x00000000000BA/0x00000000/0x00000000000							
c. 0x00)000000000000BA/0x(0000000/0x000000000000	0001A				

Đáp án

Câu 75

Cấp độ	2U	Thời gian	1
CĐR: 1.2.1.4			

 $d. \quad 0x0000000000001A/0x00000006/0x0000000000000BA$

Thực hiện phép chia cho 2 số X, Y 32-bit theo sau:

X = 0x0000001D

Y = 0x00000007

Thuật toán trên chạy trong bao nhiều bước thì có kết quả số thương (quotion) và số dư (remainder) của X/Y?

- a. 31
- b. 32
- c. 33
- d. 6

Đáp án

Câu 76

Cấp độ	2U	Thời gian	1		
CĐR: 1.2.1.4					
Thực hiện phép chia cho 2 số X, Y 32-bit theo sau:					
X = 0x0000001I)				

Y = 0x00000007

Giá trị khởi động của thanh ghi Số thương/Số chia/Số dư (Quotion/Divisor/Remainder) là bao nhiêu?

Đáp án

Câu 77

Cấp độ	3A	Thời gian	2	
CĐR: 1.2.1.4				

Thực hiện phép chia cho 2 số X, Y 32-bit theo sau:

X = 0x0000001D

Y = 0x00000007

Ở lần lặp thứ 2, giá trị của thanh ghi Số thương/Số chia/Số dư (Quotion/Divisor/Remainder) là bao nhiêu?

- c. 0x00000007/0x00000001C0000000/0x00000000000001D
- d. 0x0000007/0x00000001C0000000/0x00000000000001C

Đáp án

Cấp độ	2AN	Thời gian	2	
CĐR: 3.3.1.1				
Thực hiện phép chia cho 2 số X, Y 32-bit theo sau:				

X = 0x0000001D

Y = 0x00000007

Đáp án

Câu 79

Cấp độ	3AN	Thời gian	2
CĐR: 3.3.1.1			

Thực hiện phép chia cho 2 số X, Y 32-bit theo sau:

X = 0x0000001D

Y = 0x00000007

Giá trị của thanh ghi Số thương/Số chia/Số dư (Quotion/Divisor/Remainder) lần lặp thứ 5 là?

Đáp án

Câu 80

Cấp độ	2A	Thời gian	3
--------	----	-----------	---

CĐR: 1.2.1.1

Cho hai số thập phân A=102, B=45, với A, B được lưu trữ theo dạng số 8 bit có dấu bù 2, tổng của A+B biểu diễn dưới dạng nhị phân là:


- A. 1001 0011 (tràn)
- B. 1100 0101 (tràn)
- C. 0101 1001 (không tràn)
- D. 0111 1101 (không tràn)

Đáp án

Cấp độ	2A	Thời gian	5
--------	----	-----------	---

CĐR: 1.2.1.1

Cho hai số thập phân không dấu A=50, B=23. Kết quả nhị phân của phép nhân A x B theo cấu trúc phần cứng bên dưới là:



- A. 0010 1111 1000
- B. 0001 1110 1101
- C. 0100 0011 1110
- D. 0001 1000 0010

Đáp án

Câu 82

Cấp độ	2A	Thời gian	3
CDD: 1 2 1 1			

CĐR: 1.2.1.1

Biểu diễn số thực dấu chấm động theo chuẩn IEEE 745 độ chính xác đơn của số thập phân - 938.8125 là:

- B. 1000 0010 0110 1110 0000 0101 0000 0000
- D. 1001 1100 0000 0001 0101 0011 1000 0000

Cấ	p độ	2A	Thời gian	2

CĐR: 1.2.1.1

Biểu diễn nhị phân 32 bit theo chuẩn IEEE độ chính xác đơn cho số thập phân 5.00736125×10^5 là:

- A. 100011001100111100.00
- B. 01110000000100100110...00
- C. 1000100111000100011....11
- D. 01001000111101001000...00

Đáp án

Câu 84

Cấp độ	U1	Thời gian	1
CĐR: 1.2.1.4			
Số biểu diễn hệ 10 tươn	ng ứng số (1111 1111 11	11 1111 1111 1111 1111	1 1101) ₂ là:
A. (-1) ₁₀			
B. (-2) ₁₀			
C. (-3) ₁₀			
D. (-4) ₁₀			

Đáp án

Câu 85

Cấp độ	U1	Thời gian	0.5
CĐR: 1.2.1.4			
Số bù 2 của số 2 là?			
A. 0x00000002			
B. 0x10000002			
C. 0xffff fffe			
D. 0xffff fffd			

Chương 4: Hiệu suất

Câu 1

Cấp độ	1AN	Thời gian	1
CDR · 2 1 1 4			

Máy tính có tần số xung clock là 1 GHz. Để thực thi một chương trình gồm 1024 lệnh thì máy tính thực hiện trong bao lâu? Biết trung bình mỗi lệnh kéo dài 16 chu kì

- A. 1024 giây
- B. 1024 nano giây
- C. 16384 giây
- D. 16384 nano giây

Đáp án

Câu 2

Cấp độ	1AN	Thời gian	1
CĐR: 2.1.1.4			
Cho hai hô vị vử lí X v	à V có tần số vụng cloch	z 1à 800 MHz và 1000 M	Hz một cách tương ứng

Cho hai bộ vi xử lí X và Y có tần số xung clock là 800 MHz và 1000 MHz một cách tương ứng. Giả sử X thực thi một lệnh trung bình mất 3 chu kì, Y thực thi một lệnh trung bình mất 5 chu kì. Vậy để thực thi cùng một chương trình, bộ vi xử lí nào thực thi nhanh hơn

- *A*. X
- B. Y
- C. X bằng Y
- D. Thiếu thông tin

Đáp án

Câu 3

•				
	Cấp độ	1AN	Thời gian	1
	CĐR: 2.1.1.4			

Cho hai bộ vi xử lí X và Y có tần số xung clock là 1000 MHz và 2000 MHz một cách tương ứng. Giả sử X thực thi một lệnh trung bình mất 3 chu kì, Y thực thi một lệnh trung bình mất 5 chu kì. X thực thi một chương trình có 100 lệnh, Y thực thi một chương trình có 150 lệnh. Hỏi bộ vi xử lí nào hoàn thành thực thi chương trình của mình trước.

- *A*. X
- B. Y
- C. X bằng Y
- D. Thiếu thông tin

Đáp án

Cấp độ	1AN	Thời gian	1
CĐR: 2.1.1.4			

Cho hai bộ vi xử lí X và Y có tần số xung clock là Fx và Fy một cách tương ứng. Giả sử X thực thi một lệnh trung bình mất 3 chu kì, Y thực thi một lệnh trung bình mất 5 chu kì. X thực thi một chương trình có 100 lệnh, Y thực thi một chương trình có 150 lệnh. Nếu X hoàn thành thực thi chương trình của mình sớm hơn Y thì tần số xung clock của X và tần số xung clock của Y có quan hệ như thế nào?.

A. Fy > 2.5 Fx

B. Fy = 2.5 Fx

C. Fy < 2.5 Fx

D. Thiếu thông tin

Đáp án

Câu 5

Cấp độ	1AN	Thời gian	1	
CĐR: 2.1.1.4				
Cho máy tính X có Cl	PI = 5. Máy tính	X thực thi một chương trình	n có 1 triệu lệnh mất 5 ms. Hở	i
tần số hoạt động của r	náy tính X là bao	o nhiêu?		
A. 1 MHz				
B. 1 GHz				
C. 2 MHz				
D. 2 GHz				

Đáp án

Câu 6

Cun v						
Cấp độ	2AN		Thời gian	4		
CĐR: 1.2.1.1, 1.2.1.4, 2.1.1.4						
Cho 4 bộ xử lý P	1, P2, P3 và P4	cùng chạy một	tập lệnh với các tần	số/tốc độ xur	ng clock và CPI	
được cho như bả	ng bên dưới. Bộ	xử lý nào có h	niệu xuất cao nhất?			
	Bộ xử lý	Clock Rate	e CPI			
	P1	2 GHz	1.5			
	P2	1.5 GHz	1.0			
	P3	3 GHz	2.5			
	P4	3.5 GHz	1.5			
A. P1.			<u>.</u>		-	
B. P2.						
C. P3.						
D. P4.						

Đáp án

Cấp độ	2AN	Thời gian	4	
CĐR: 1.2.1.1, 1.2.1.4	, 2.1.1.4			

Một processor cho clock là 1.5GHz với tổng số lệnh là 30.10 và thời gian thực thi là 10s. IPC của processor này là bao nhiều ?

A. 1.5.

B. 2.

C. 3.

D. 3.5.

Đáp án

Câu 8

Cấp độ	2AN	Thời gian	3	
CĐR: 2.1.1.4				
Một processor c	ho clock là 1.5GHz với	tổng số lệnh là 30.10 và t	hời gian thực thi là	10s. Cần thay
đổi clock cho pr	ocessor này bằng bao n	hiêu để giảm thời gian thụ	c thi còn 7s?	
A. 2.1 GHz.				
B. 2.12 GHz.				
C. 2.14 GHz.				
D. 2.5 GHz.				

Đáp án

Câu 9

Câp độ	2AN	Thời gian	5
CĐR: 2.1.1.4			
, ,		,	

Xét 2 cách thiết kế và hiện thực khác nhau của cùng kiến trúc bộ lệnh lên hai bộ xử lý P1 và P2. Có 4 lớp lệnh: A, B, C và D. Tốc độ clock và CPI của mỗi cách thiết kế được cho như bảng bên dưới. Cho một chương trình với 106 lệnh được chia thành các lớp sau: 10% lớp A, 20% lớp B, 50% lớp C và 20% lớp D. Cách thiết kế và hiện thực nào sẽ chạy nhanh hơn (hay bộ xử lý nào sẽ chạy nhanh hơn) với chương trình này?

Bộ xử	Clock	CPI Class	CPI Class	CPI Class	CPI Class
lý	rate	A	В	C	D
P1	1.5 Ghz	1	2	3	4
P2	2 Ghz	2	2	2	3

- A. P1 nhanh hon P2.
- B. P2 nhanh hon P1.
- C. P1 bằng P2.
- D. Không thể so sánh được.

Đáp án

Câu 10

· · · · · · · · · · · · · · · · · · ·				
Cấp độ	2A	Thời gian	1	
CĐR: 1.3.2.13, 2	2.1.1.4			
Xét 2 cách hiện t	thực khác nhau của	cùng kiến trúc tập lệnh lên hai	bộ xử lý P1 và P2. Có 3 lớp	

lệnh: A, B và C. Tần số xung clock và CPI của mỗi cách thiết kế được cho như bảng bên dưới.

Bộ xử lý	Clock rate	CPI Class A	CPI Class B	CPI Class C
P1	2 Ghz	2	2	3
P2	3 Ghz	3	2	3

Cho một chương trình với 10^5 lệnh được chia thành các lớp sau: 20% lớp A, 30% lớp B và 50% lớp C. Hỏi thời gian chạy các lệnh nhóm A của bộ xử lý P1 là:

A. 20x10⁻⁶

B. $20x10^{-5}$

C. 2x10⁻⁶

D. $20x10^{-5}$

Đáp án

Câu 11

Cấp độ	2A	Thời gian	1
CDD: 1 2 2 12 2 1 1 4			

CĐR: 1.3.2.13, 2.1.1.4

Xét 2 cách hiện thực khác nhau của cùng kiến trúc tập lệnh lên hai bộ xử lý P1 và P2. Có 3 lớp lệnh: A, B và C. Tần số xung clock và CPI của mỗi cách thiết kế được cho như bảng bên dưới.

Bộ xử lý	Clock rate	CPI Class A	CPI Class B	CPI Class C
P1	2 Ghz	2	2	3
P2	3 Ghz	3	2	3

Với các thông số trên, bộ xử lý P1 sẽ chạy nhanh hơn bộ xử lý P2 về thời gian thực thi:

A. Đúng

B. Sai

Đáp án

Câu 12

Cấp độ	2A	Thời gian	1
CĐR: 1.3.2.13, 2.1.1.4			

Xét 2 cách hiện thực khác nhau của cùng kiến trúc tập lệnh lên hai bộ xử lý P1 và P2. Có 3 lớp lệnh: A, B và C. Tần số xung clock và CPI của mỗi cách thiết kế được cho như bảng bên dưới.

Bộ xử lý	Clock rate	CPI Class A	CPI Class B	CPI Class C
P1	2 Ghz	2	2	3
P2	3 Ghz	3	2	3

Tìm chỉ số CPI trung bình của bộ xử lý P2:

A. 2.5

B. 1.5

C. 0.6

D. 2.7

Cấp độ	2A	Thời gian	1
			·

CĐR: 2.1.1.4

Một máy tính có chu kỳ xung clock là 2Ghz, thực thi một chương trình mất 20s, tính số chu kỳ xung clock mà máy tính này thực hiện.

- A. 25ps
- B. 250ps
- C. 2.5ns
- D. 25ns

Đáp án

Câu 14

Cấp độ	2A	Thời gian	1
CĐR: 2.1.1.4			
Máy tính xử lý với tốc	độ xung clock 4Ghz, hỏi	giá trị chu kỳ xung cloc	k (clock perioD. bằng bao
nhiêu?			
A. 25ps			
B. 250ps			
C. 2.5ns			

Đáp án

D. 25ns

Câu 15

Cấp độ	2A	Thời gian	1
CĐR: 2.1.1.4			
Một máy tính có chu k	cỳ xung clock là	2Ghz, thực thi một chương	trình mất 20s, tính số chu kỳ
xung clock mà máy tíi	nh này thực hiện.		
A. 40.109			
B. 10.108			
C. 40.108			
D. 10.109			

Đáp án

Câu 16

Cấp độ	2A		1	
_	2E	Thời gian		

CĐR: 2.1.1.4

Bảng sau mô tả số lệnh và thời gian thực thi của mỗi lệnh tương ứng của 1 máy tính khi thực hiện một chương trình:

	Arith	Store	Load	Branch	Tổng
	650	120	500	50	1320
Thời gian thực hiện	1 Chu kỳ	5 Chu kỳ	5 Chu kỳ	2 Chu kỳ	

Tính thời gian thực thi của chương trình biết máy tính có tần số 0.2Ghz

- A. 2340ns
- B. 660ns
- C. 1925ns
- D. 7700ns

Đáp án

Câu 17

I :	311	Thou gian	1
CĐR: 2.1.1.4			

Tính CPI cho chương trình biết số lệnh của chương trình này được mô tả ở bảng dưới

	Arith	Store	Load	Branch	Tổng
	650	120	500	50	1320
Thời gian thực hiện	1 Chu kỳ	5 Chu kỳ	5 Chu kỳ	2 Chu kỳ	

- A. 2.5
- B. 2.92
- C. 3.25
- D. 1

Đáp án

Câu 18

Cấp độ	2A	Thời gian	1
CDR · 2 1 1 4			

Hai máy tính A và B xung clock tương ứng là 1.5Ghz và 1.8Ghz. A có CPI là 3, và B có CPI là 5. Nếu cùng thực thi một lệnh thì máy tính nào nhanh hơn?

- A. A
- B. B
- C. Hai máy tính giống nhau
- D. Không đủ thông tin để xác định

Đáp án

Câu 19

Cấp độ	1AN	Thời gian	2
CDR · 3 3 1 1			

Một máy tính MIPS 32 bits đơn chu kỳ (Single cycle datapath) thực thi chương trình sau:

add \$t2, \$t0, \$t1

sw \$t2, 0(\$s0)

sub \$t3, \$s0, \$t0

Giả sử rằng giá trị trong bộ thanh ghi của CPU MIPS này chứ những giá trị sau:

- -Thanh ghi số 8 đang có giá trị 0x0000001C
- -Thanh ghi số 9 đang lưu giá trị 0x00000008

-Thanh ghi số 16 đang lưu giá trị 0x0000001C

Sau khi thực thi lệnh thứ nhất của chương trình trên, thanh ghi số 10 trong bộ thanh ghi có giá trị bao nhiêu?

- a. 0x0000001C
- b. 0x00000008
- c. 0x00000024
- d. 0x00000000

Đáp án

Câu 20

Cấp độ	2U	Thời gian	1

CĐR: 3.3.1.1

Một máy tính MIPS 32 bits đơn chu kỳ (Single cycle datapath) thực thi chương trình sau:

add \$t2, \$t0, \$t1

sw \$t2, 0(\$s0)

sub \$t3, \$s0, \$t0

Giả sử rằng giá trị trong bộ thanh ghi của CPU MIPS này chứ những giá trị sau:

- -Thanh ghi số 8 đang có giá trị 0x0000001C
- -Thanh ghi số 9 đang lưu giá trị 0x00000008
- -Thanh ghi số 16 đang lưu giá trị 0x0000001C

Sau khi giải mã lệnh thứ nhất của chương trình trên, thanh ghi nguồn sơ cấp (Rs) điều khiển giá trị bao nhiêu?

- a. 0x01000
- b. 0x01010
- c. 0x01001
- d. 0x10000

Đáp án

Câu 21

Cấp độ	2A	Thời gian	2	
CDP: 3 3 1 1				

Môt máy tính MIPS 32 bits đơn chu kỳ (Single cycle datapath) thực thi chương trình sau:

add \$t2, \$t0, \$t1

sw \$t2, 0(\$s0)

sub \$t3, \$s0, \$t0

Giả sử rằng giá trị trong bộ thanh ghi của CPU MIPS này chứ những giá trị sau:

- -Thanh ghi số 8 đang có giá tri 0x0000001C
- -Thanh ghi số 9 đang lưu giá tri 0x00000008
- -Thanh ghi số 16 đang lưu giá trị 0x0000001C

Sau khi thực thi xong chương trình trên, thanh ghi số 11 trong bô thanh ghi có giá tri bao nhiệu?

- a. 0x0000001C
- b. 0x00000000
- c. 0x00000008
- d. 0x00000024

Cap do 2A Thoi gian 2

CĐR: 3.3.1.1

Một máy tính MIPS 32 bits đơn chu kỳ (Single cycle datapath) thực thi chương trình sau:

add \$t2, \$t0, \$t1

sw \$t2, 0(\$s0)

sub \$t3, \$s0, \$t0

Giả sử rằng giá trị trong bộ thanh ghi của CPU MIPS này chứ những giá trị sau:

- -Thanh ghi số 8 đang có giá trị 0x0000001C
- -Thanh ghi số 9 đang lưu giá trị 0x00000008
- -Thanh ghi số 16 đang lưu giá trị 0x0000001C

Sau khi giải mã lệnh thứ 3 của chương trình trên, thanh ghi nguồn sơ cấp (Rs) điều khiển giá trị bao nhiêu?

- a. 0x01000
- b. 0x01010
- c. 0x01001
- d. 0x10000

Đáp án

Câu 23

Cấp độ	2A	Thời gian	2	
CDD: 2 2 1 1				

CĐR: 3.3.1.1

Một máy tính MIPS 32 bits đơn chu kỳ (Single cycle datapath) thực thi chương trình sau:

add \$t2, \$t0, \$t1

sw \$t2, 0(\$s0)

sub \$t3, \$s0, \$t0

Giả sử rằng giá trị trong bộ thanh ghi của CPU MIPS này chứ những giá trị sau:

- -Thanh ghi số 8 đang có giá trị 0x0000001C
- -Thanh ghi số 9 đang lưu giá trị 0x00000008
- -Thanh ghi số 16 đang lưu giá trị 0x0000001C

Sau khi thực thi lệnh thứ 2 của chương trình trên, thanh ghi địa chỉ bộ nhớ có giá trị bao nhiều?

- a. 0x0000001C
- b. 0x00000008
- c. 0x00000024
- d. 0x00000000

Đáp án

Cau 24						
Cấp độ	2U	Thời gian	1			
CĐR: 3.3.1.1						
Một máy tính M	PS 32 bits đơn chu	kỳ (Single cycle datapath) thụ	c thi chương trình sau:			
add \$t2, \$t0, \$t1						
sw \$t2, 0(\$s0)						
sub \$t3, \$s0, \$t0						
Giả sử rằng giá tr	rị trong bộ thanh gh	i của CPU MIPS này chứ nhữ	ng giá trị sau:			
-Thanh ghi số 8 d	tang có giá trị 0x00	00001C				

-Thanh ghi số 9 đang lưu giá trị 0x00000008

-Thanh ghi số 16 đang lưu giá trị 0x0000001C

Sau khi thực thi lệnh thứ 2 của chương trình trên, tính hiệu điều khiển bộ nhớ MEMWRITE và MEMREAD là bao nhiêu?

- a. 0 và 0
- b. 0 và 1
- c. 1 và 0
- d. 1 và 1

Đáp án

Câu 25

Cấp độ	2U	Thời gian	2
CĐR: 1.2.1.1, 2.1.1.4			

Một vi xử lý có tần số xung clock 3GHz, và CPI là 1.5, hỏi hiệu suất của vi xử lý này tính theo chỉ số MIPS là bao nhiêu?

- A. 1.2 x 10³
- B. 2 x 10³
- C. 500
- D. 1.3 x 10⁴

Đáp án

Cấp độ	2U	Thời gian	3		
CĐR: 1.2.1.1, 1.2.1.4					

Cho biết để thực thi một lệnh toán học (Arith) hết 1 chu kỳ, lệnh đọc dữ liệu từ bộ nhớ (Load) hoặc lưu dữ liệu (Store) vào bộ nhớ hết 5 chu kỳ, các lệnh rẽ nhánh (Branch) hết 2 chu kỳ. Giả sử một chương trình khi chạy có tổng số các lệnh phải thực thi như sau:

Arith Store Load Branch Total

Hỏi thời gian thực thi và CPI của chương trình, cho bộ xử lý có tần số 4GHz.

A. t=525ns, CPI=3.68

B. t=621ns, CPI=2.54

C. t=690ns, CPI=3.21

D. t=481ns, CPI=1.87

Đáp án

Câu 27

Cấp độ U1 Thời gian 0.5	
-------------------------	--

CĐR: 2.1.1.4

Những yếu tố nào sau đây ảnh hưởng tới hiệu suất của máy tính?

- A. Thuật toán, Bộ xử lý, Hệ điều hành
- B. Thuật toán, Hệ điều hành, Trình biện dịch, Bộ nhớ hệ thống
- C. Thuật toán, Hệ điều hành, Bộ nhớ hệ thống, Hệ thống nhập xuất.
- D. Thuật toán, Trình biên dịch, Bô xử lý, Bô nhớ hệ thống, Hệ thống nhập xuất.

Đáp án

Câu 28

Cấp độ	U1	Thời gian	0.5

CĐR: 2.1.1.4

Phát biểu nào sau đây đúng

- A. Thay thế bộ xử lý mới nhanh hơn thì cải thiện được thông lượng (throughput) và thời gian đáp ứng (Response time) của máy tính.
- B. Thay thế bộ xử lý mới nhanh hơn thì chỉ cải thiện được thông lượng (throughput) của máy tính
- C. Thay thế bộ xử lý mới nhanh hơn thì chỉ cải thiện được thời gian đáp ứng (Response time) của máy tính
- D. Thay thế bộ xử lý đa nhân cho các tác vụ đơn nhiệm thì cải thiện được thời gian đáp ứng (Response time) của máy tính

Cấp độ	U2	Thời gian	1
--------	----	-----------	---

CĐR: 2.1.1.4

Máy tính A có thời gian thực thi 1 chương trình ít hơn so với máy tính B, kết luận nào sau đây đúng?

- A. Thay thế bộ xử lý mới nhanh hơn thì cải thiện được thông lượng (throughput) và thời gian đáp ứng (Response time) của máy tính.
- B. Thay thế bộ xử lý mới nhanh hơn thì chỉ cải thiện được thông lượng (throughput) của máy tính
- C. Thay thế bộ xử lý mới nhanh hơn thì chỉ cải thiện được thời gian đáp ứng (Response time) của máy tính
- D. Thay thế bộ xử lý đa nhân cho các tác vụ đơn nhiệm thì cải thiện được thời gian đáp ứng (Response time) của máy tính

Đáp án

Câu 30

		<u>-</u>	
Cấp độ	AP1	Thời gian	1

CĐR: 2.1.1.4

Hai máy tính A và B tần số lần lượt là 400Mhz và 600Mhz. Giả sử máy tính A thực hiện một lệnh trung bình mất 3 chu kỳ và máy tính B thực hiện lệnh trung bình mất 5 chu kỳ. Vậy khi thực thi cùng một lệnh nào đó thì máy tính nào thực thi nhanh hơn?

- A. A
- B. B
- C. Cả hai thực hiện như nhau
- D. Chưa đủ dữ liêu để kết luân

Đáp án

Câu 31

Cấp độ	AP	Thời gian	1
GDD 4 4 4			

CĐR: 2.1.1.4

Hai trình biên dịch (compiler) cùng biên dịch một đoạn chương trình cấp cao sang cấp thấp và các lệnh được chia làm 3 loại lệnh A, B và C với CPI tương ứng là 1, 2, 3. Số lệnh Asembly mà các trình biên dịch ra tương ứng như sau:

	A	В	С	
Compiler 1	2	1	2	
Compiler 2	4	1	1	

Nếu thực thi đoạn chương trình đó thì trình biên dịch tương ứng nào nhanh hơn:

A. Compiler 1

- B. Compiler 2C. Cå 2 chạy như nhauD. Chưa thể kết luận

<u>Câu 32</u>

Cấp độ	U1	Thời gian	0.5
CĐR: 2.1.1.4			
Phát biểu nào sau đây S	SAI, để cải thiện tốc độ c	chúng ta cần:	
A. Tăng số chu kỳ	lệnh của chương trình		
B. Tăng tần số hoạ	at động của vi xử lý		
C. Thay thế bộ xử	lý tốt hơn		
D. Giảm chu kỳ hơ	oat đông của vi xử lý		

Đáp án

Chương 5: Bộ xử lý

Câu 1

Cấp độ	2AN	Thời gian	2
CDD 1 2 2 12			

CĐR: 1.3.2.13

Giả sử rằng mỗi lệnh cần 5 công đoạn thực hiện và thời gian thực hiện mỗi công đoạn như sau:

IF	ID	EX	MEM	WB
7ns	8ns	15ns	10ns	8ns

Chu kỳ xung clock cần cho processor đơn chu kỳ là bao nhiêu?

- A. 30.
- B. 38
- C. 40.
- D. 48.

Đáp án

Câu 2

~ · · · · · ·				
Cấp độ	2AN	Thời gian	2	
CĐR: 1 3 2 13				

CĐR: 1.3.2.13

Giả sử rằng mỗi lệnh cần 5 công đoạn thực hiện và thời gian thực hiện mỗi công đoạn như sau:

IF	ID	EX	MEM	WB
7ns	8ns	15ns	10ns	8ns

Chu kỳ xung clock cần cho processor là bao nhiều nếu processor thiết kế pipeline 5 tầng theo 5 công đoạn trên?

- A. 7
- B. 15
- C. 40
- D. 48

Đáp án

Câu 3

· · · · · ·				
Cấp độ	2AN	Thời gian	2	
CDD: 1 2 2 12				

CDR: 1.3.2.13

Giả sử rằng mỗi lệnh cần 5 công đoạn thực hiện và thời gian thực hiện mỗi công đoạn như sau:

IF	ID	EX	MEM	WB
7ns	8ns	15ns	10ns	8ns

Trong **processor đơn chu kỳ** thực thi 4 câu lệnh add, giả sử không có hazard. Hỏi thời gian thực thi của 4 câu lênh trên là bao nhiêu?

A. 60		
B. 120		
C. 160		
D. 192		

Câu 4

Cấp độ	2AN	Thời gian	2
CĐR: 1.3.2.13			
` ~	•		~

Giả sử rằng mỗi lệnh cần 5 công đoạn thực hiện và thời gian thực hiện mỗi công đoạn như sau:

IF	ID	EX	MEM	WB
7ns	8ns	15ns	10ns	8ns

Trong processor pipeline 5 tầng theo 5 công đoạn đang thực thi 4 câu lệnh add, giả sử không có hazard. Hỏi thời gian thực thi của 4 câu lệnh trên là bao nhiêu?

- A. 60
- B. 120
- C. 160.
- D. 192

Đáp án

Câu 5

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.1				
Trong các câu lệ	nh sau, câu lệnh nào	có tín hiệu RegDst = 1.		
A. addi				
B. lw				
C. add				
D. beq				

Đáp án

Câu 6

Cấp độ	2A	Thời gian	1	
CĐR: 1.2.1.1				
Khối nào không	g cần thiết trong datap	ath khi thực hiện lệnh beq rs,	rt, imm?	
A. I-mem		_		
B. Register				
C. ALU.				
D. D-mem				

Đáp án

Câu 7

Cấp độ	1R	Thời gian	1			
CĐR: 1.2.1.4	CĐR: 1.2.1.4					
Những thanh ghi, bộ ALU và những kết nối giữa chúng được gọi chung là:						
A. Process route						

- B. Information trail
- C. Information path *D*. Data path

Đáp án

Câu 8

Cấp độ	1R	Thời gian	1	
CĐR: 1.3.2.13				
Bộ vi xử lí thự	c thi "fetching" hay "de	coding" của một lệnh trong	khi nó đang thực thi một lệ	nh
khác thì được	gọi là:			
A. Supper-scal	ing			
B. Pipe-lining				
C. Parallel con	nputation			
D. Tất cả đều s	sai			

Đáp án

Câu 9

Cấp độ	1R	Thời gian	1			
CĐR: 1.2.1.1						
CISC viết tắt c	ia:					
A. Complete In	A. Complete Instruction Sequential Compilation					
B. Computer Integrated Sequential Compiler						
C. Complex Instruction Set Computer						
D. Complex In:	struction Sequential Co	ompilation				

Đáp án

<u>Câu 10</u>

Cấp độ	1R	Thời gian	1	
CĐR: 1.2.1.1				
RISC viết tắt c	ủa:			
A. Reduced In	struction Sequential Co	mputing		
B. Reduced Ins	struction Set Computin	9		
C. Restricted I	nstruction Sequential C	ompiler		
D. Restricted I	nstruction Set Compile	r		

Đáp án

Câu 11

Cấp độ	1R	Thời gian	1
CĐR: 1.2.1.1			
Kiến trúc máy tính nào	o hướng đến việc giảm t	hời gian thực thi lệnh chu	ong trình:
A. CISC			
B. RISC			
C. ISA			
D. ANNA			

Đáp án

Câu 12

Cấp độ	1R	Thời gian	1		
CĐR: 1.3.2.13					
Bộ vi xử lí RISC có thiết kế đơn giản hơn bộ vi xử lí CISC. Đúng hay sai?					
A. Đúng					
B. Sai					

Đáp án

<u>Câu 13</u>

Cấp độ	1R	Thời gian	1			
CĐR: 1.3.2.13						
CPU sẽ làm gì khi nhật	n được một tín hiệu ngắt					
A. Lưu giá trị trạng thá	A. Lưu giá trị trạng thái trước đó					
B. Lưu giá trị trạng thái hiện tại						
C. Lưu giá trị trạng thái kế tiếp						
D. Cả a và b						

Đáp án

<u>Câu 14</u>

Cấp độ	1R	Thời gian	1	
CĐR: 1.2.1.1				
Tập lệnh MIPS	thuộc họ tập lệnh:			
A. CISC				
B. RISC				
C. ISA				
D. IANA				

Đáp án

<u>Câu 15</u>

Cấp độ 1U Thời gian	1
---------------------	---

CĐR: 1.3.2.13

Thứ tự các bước để thực thi một lệnh:

- A. Instruction Fetch => Instruction Decoder => Execute => Operand Fetch
- B. Instruction Decoder => Instruction Fetch => Operand Fetch => Execute
- C. Instruction Fetch => Instruction Decoder => Operand Fetch => Execute
- D. Operand Fetch => Instruction Fetch => Instruction Decoder => Execute

Đáp án

Câu 16

Cấp độ	1R	Thời gian	1			
CĐR: 1.3.2.13						
Khi cờ Z của C	PU được bật lên "1",	nó báo hiệu:				
A. Phép toán tl	A. Phép toán thực thi có kết quả bị lỗi					
B. Phép toán thực thi có kết quả bằng 1						
C. Phép toán thực thi có kết quả bị tràn						
D. Phép toán tl	nưc thị có kết quả bằn	g ()				

Đáp án

Câu 17

Cấp độ	1R	Thời gian	1			
CĐR: 1.3.2.13						
Khi cờ V của CPU đư	ợc bật lên "1",	nó báo hiệu:				
A. Phép toán không th	A. Phép toán không thể thực thi do thiếu thanh ghi					
B. Phép toán thực thi có kết quả bằng 1						
C. Phép toán thực thi có kết quả bị tràn						
D. Phép toán thực thi	có kết quả bần	g 0				

Đáp án

Câu 18

Cấp độ	1R	Thời gian	1
CĐR: 1.3.2.13			
Khi thực thi lệnh	lập vòng, lệnh (ins	truction) nào được sử dụng để	kiểm tra điều kiện:
A. TestAndSet			
B. TestCondn			
C. Branch			
D. Loop			

Đáp án

Cấp độ 1R Thời gian 1

CĐR: 1.3.2.13

Những nguyên nhân khiến bộ vi xử lí bị treo thì được gọi là:

- A. Page fault
- B. System error
- C. Hazard
- D. Processor error

Đáp án

Câu 20

Cấp độ	1R	Thời gian	1	
CĐR: 1.3.2.13				
Sự xung đột về sử	r dụng tài nguyên j	phần cứng gọi là:		
A. Structure hazar	rd			
B. Data hazard				
C. Input hazard				
D. Control hazard	1			

Đáp án

Câu 21

Cấp độ	1R	Thời gian	1
CĐR: 1.3.2.13			
Việc thực thi lệnh của	vi xử lí bị tr	eo do lệnh cần thực thi ch	hưa sẵn sàng được gọi là:
A. Structure hazard			
B. Data hazard			
C. Input hazard			
D. Control hazard			

Đáp án

<u>Câu 22</u>

Câp độ	1R	Thời gian	1	
CĐR: 1.3.2.13				
Việc thực thi lệnh củ	a vi xử lí bị tro	eo do dữ liệu của lệnh chưa xác	định được gọi là:	
A. Structure hazard				
B. Data hazard				
C. Input hazard				
D. Control hazard				

Đáp án

Cấp độ	2A	Thời gian	1
CĐR: 1.2.1.1		-	

Lênh nào KHÔNC th	ực hiện giai đoạn ghi lại	kết quả/lưu trữ?	
A. sw.	ậc mộn giai doạn gin iại	Ket qua/tuu ttu:	
B. lw.			
C. add.			
D. sub.			
Đáp án			
<u>Câu 24</u>			
Cấp độ	2U	Thời gian	1
CĐR: 1.2.1.1		<u> </u>	
	ai đoạn truy xuất vùng nh	ιό?	
A. add.	. , .		
B. sub.			
C. lw.			
D. beq.			
<u> </u>			
Đáp án			
Câu 25	_		
Cấp độ	2U	Thời gian	1
CĐR: 1.2.1.1			
Tín hiệu control ALU	có bao nhiêu bit?		
A. 3.			
B. 4.			
C. 5.			
D. 6.			
2.0.			
Đáp án			
•			
Câu 26			
Cấp độ	1R	Thời gian	1/2
CĐR: 1.2.1.1		- 8	
	ALU có thể thực hiện tro	ong datanath đã học?	
A. 4.	The come inquirient	ng datapatii da nọc.	
B. 5.			
C. 6.			
D. 7.			
Đáp án			
Câu 27			
Cấp độ	2R	Thời gian	1
CĐR: 1.2.1.1	2 1X	Thoi gian	1 1
CDR. 1.2.1.1			

Trong câu lệnh lw, địa chỉ của write register trong mã máy là các bit từ?
A. 21-25.
B. 16-20.
C. 11-15.
D. 7-11.

Đáp án

Câu 28

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.1				
Lệnh add trong MIPS	đọc giá trị cử	a bao nhiêu thanh ghi?		
A. 0.				
B. 1.				
C. 2.				
D. 3.				

Đáp án

Câu 29

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.1				
Giai đoạn đọc	opcode để xác định ki	ểu lệnh thuộc công đoạn nào t	rong quá trình thực	c thi lệnh của
MIPS?				
A. ALU.				
B. Memory acc	cess.			
C. Instruction of	lecode.			
D. Result write	·.			

Đáp án

Câu 30

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.1				
Công đoạn thú	4 trong quá trình thực	thi lệnh của MIPS là công đơ	oạn nào?	
A. ALU.				
B. Memory ac	cess.			
C. Instruction	decode.			
D. Result write	2.			

Đáp án

Cấ	p độ	2R	Thời gian	1

CĐR: 1.2.1.1

Công đoạn thứ 2 trong quá trình thực thi lệnh của MIPS là công đoạn nào?

- A. ALU.
- B. Memory access.C. Instruction decode.
- D. Fetch.

Đáp án

Câu 32

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.1				
Quy trình thực	thi lệnh của MIPS có	mấy công đoạn?		
A. 3.				
B. 4.				
C. 5.				
D. 6.				

Đáp án

<u>Câu 33</u>

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.1				
Mạch nào trong	các mạch sau trong d	atapath là mạch tổ hợp ?		
A. Instruction m	emories.			
B. Data memori	es.			
C. ALU.				
D. Register.				

Đáp án

Câu 34

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.1				
Thanh ghi PC s	ẽ tăng bao nhiêu sau	mỗi lần đọc lệnh ?		
A. 1.				
B. 2.				
C. 3.				
D. 4.				

Đáp án

Cấp độ 2U Thời gian 2

CĐR: 1.2.1.1

Trình tự thực hiện nhóm lệnh logic nào là đúng?

- A. Nạp lệnh sử dụng ALU đọc thanh ghi ghi thanh ghi.
- B. Nạp lệnh đọc thanh ghi sử dụng ALU ghi thanh ghi.
- C. Sử dụng ALU nạp lệnh đọc thanh ghi ghi thanh ghi.
- D. Nạp lệnh đọc thanh ghi ghi thanh ghi sử dụng ALU.

Đáp án

Câu 36

Cấp độ	2R	Thời gian	2			
CĐR: 1.2.1.1						
8 lệnh được xem	xét trong phần data	path trong chương 4 KHÔN G	thuộc nhóm lệnh nào ?			
A. Nhóm lệnh tham khảo bộ nhớ.						
B. Nhóm lệnh điều khiển.						
C. Nhóm lệnh liên qua đến logic và số học.						
D. Nhóm lênh nh	åv.					

Đáp án

Câu 37

Cấp độ	2A	Thời gian	3					
CĐR: 1.2.1.1, 1.2.1	CĐR: 1.2.1.1, 1.2.1.4							
Cho đoạn chương tr	rình sau :							
Lw \$v1, 0(\$a0)								
Addi \$v0, \$v0, 1								
Sw \$v1, 0(\$a1)								
Addi \$a0, \$a0, 1								
Hỏi bộ nhớ lệnh và	bộ nhớ dữ liệu đư	rợc truy cập mấy lần ?						
A. 2 và 2.								
B. 2 và 4.								
C. 4 và 2.								
D. 4 và 4.								

Đáp án

Cun 50			
Cấp độ	2U	Thời gian	2
CĐR: 1.2.1.1			
Các khối chức năng nă	ào thuộc datapath tham gi	a vào lệnh	
SUB Rd, Rs, Rt # R	leg[Rd] = Reg[Rs] SUB I	Reg[Rt]	
A. I-mem, Register.			
B. I-mem, D-mem.			
C. Register, ALU.			
D. I-mem, ALU.			

Câu 39

Cấp độ	2U	Thời gian	2				
CĐR: 1.2.1.1							
Khối chức năng nà	Khối chức năng nào thuộc datapath KHÔNG tham gia vào lệnh						
LW Rt, Offs(Rs)	# Mem[Reg[Rs]	+Offs] = Reg[Rt]					
A. I-mem.							
B. Register.							
C. Add.							
D. ALU.							

Đáp án

<u>Câu 40</u>

Cấp độ	2R	Thời gian	1
CĐR: 1.2.1.1			
Khối control trong data	apath có bao nhiều tín hi	ệu đầu ra chỉ có 1 bit?	
A. 5.			
B. 6.			
C. 7.			
D. 8.			

Đáp án

<u>Câu 41</u>

Cấp độ	2AN		Thời	gian	5	
CĐR: 1.2.1.1, 1.	2.1.4					
Giả sử rằng mỗi	công đoạn tro	ng pipeline	có thời giar	thực hiện		
	IF	ID	EX	MEM	WB	
	350ps	300ps	300ps	600ps	150ps	
Chu kỳ xung clo	ck cần cho pr	ocessor là b	ao nhiêu nế	ı processor	thiết kế có pi	– peline và không c
pipeline theo thú	r tự ?					
A. 600 và 1650.						
B. 150 và 1650.						
C. 600 và 1700.						
D. 300 và 1700.						

Đáp án

- · · · -			
Cấp độ	2AN	Thời gian	5
CĐR: 1.2.1.1, 1.2.1.4			

Giả sử rằng mỗi công đoạn trong pipeline có thời gian thực hiện

IF	ID	EX	MEM	WB
350ps	300ps	300ps	600ps	150ps

Thời gian cần thiết để thực hiện lệnh 'sw' cho trường hợp processor có pipeline và không pipeline lần lượt là bao nhiêu ?

A. 2400 và 1700.

B. 2400 và 1550.

C. 3000 và 1700.

D. 3000 và 1550.

Đáp án

Câu 43

Cuu 15					
Cấp độ	2AN		Thời gian	5	
CĐR: 1.2.1.1, 1.2.	1.4				
Giả sử rằng các lệt	nh được thực thi t	rong proce	ssor được ph	ıân rã như sau	
	ALU	beq	lw	sw	
	40%	30%	20%	10%	
Giả sử rằng không	có khoảng thời g	ian rỗi (sta	lls) hoặc xur	o đột (hazards)	phần truy xuất bộ nhớ

Giả sử răng không có khoảng thời gian rôi (stalls) hoặc xung đột (hazards), phân truy xuất bộ nhớ (MEM) và phần truy xuất ghi trên tập thanh ghi (WB) lần lượt sử dụng bao nhiều % chu kỳ của toàn chương trình

A. 30 và 60.

B. 30 và 70.

C. 50 và 50.

D. 40 và 60.

Đáp án

Cấp độ	2AN	Thời gian	4				
CĐR: 1.2.1.1, 1.2.1.4							
Cho chuỗi lệnh như sau :							
lw \$5, -16(\$5)							
sw \$5, -16(\$5)							
add \$5, \$5, \$5							
Trong trường hợp pipel	line 5 tầng và không dùn	g kỹ thuật nhìn trước (no	o forwarding), sử dụng lệnh				
'nop' để giải quyết xun	ig đột xảy ra (nếu có) tro	ng chuỗi lệnh trên					
A. lw \$5, -16(\$5)							
nop							
nop							
sw \$5, -16(\$5)							
add \$5, \$5, \$5.							
B. lw \$5, -16(\$5)							
nop							
nop							

```
nop

sw $5, -16($5)

add $5, $5, $5.

C. lw $5, -16($5)

w $5, -16($5)

nop

nop

add $5, $5, $5.

D. lw $5, -16($5)

sw $5, -16($5)

nop

nop

nop
```

Câu 45

Cấp độ	2AN	Thời gian	4
CĐR: 1.2.1.1, 1.2.1.4			
Cho chuỗi lệnh như sau	u:		
add \$1, \$5, \$3			
sw \$1, 0(\$2)			
lw \$1,4(\$2)			
add \$5, \$5, \$1			
sw \$1, 0(\$2)			_
			no forwarding), cần sử dụng
bao nhiều lệnh 'nop' đ	ể giải quyết xung đột xã	ly ra (nếu có) trong chuỗ	i lệnh trên
A. 4.			
B. 5.			
C. 6.			
D. 7.			

Đáp án

Cấp độ	1AN	Thời gian	4
CĐR: 1.2.1.1, 1.2.1.4			
Cho chuỗi lệnh như sau	ı:		
add \$1, \$5, \$3			
sw \$1, 0(\$2)			
lw \$1,4(\$2)			
add \$5, \$5, \$1			
sw \$1, 0(\$2)			

Trong trường hợp pipeline 5 tầng và có nhìn trước (forwarding), cần sử dụng bao nhiều lệnh 'nop' để giải quyết xung đột xảy ra (nếu có) trong chuỗi lệnh trên
A. 1.
B. 2.
C. 3.
D. 4.

Đáp án

Câu 47

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.1				
Số tầng pipeline tối đ	ta trong kiến trú	c MIPS có thể là :		
A. 4.				
B. 5.				
C. 6.				
D. 7.				

Đáp án

Câu 48

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.1				
Chọn phát biểu d	túng ?			
Δ Kỹ thuật nine	line giún giảm thời g	ian thực thị của từng lênh r	iêng lẽ	

- A. Kỹ thuật pipeline giúp giảm thời gian thực thi của từng lệnh riêng lẽ.
- B. Kỹ thuật pipeline không giúp giảm thời gian thực thi của từng lệnh riêng lẽ.
- C. Kỹ thuật pipeline không giúp giảm thời gian thực thi của đoạn lệnh.
- D. Kỹ thuật pipeline không giúp giảm thời gian thực thi của chương trình chứa nhiều lệnh.

Đáp án

Câu 49

Cấp độ	2U	Thời gian	1	
CĐR: 1.2.1.1				
Xung đột nào K	HÔNG phải là xung	g đột có thể xảy ra khi áp dụng	kỹ thuật pipeline	
A. Xung đột cấu	trúc			
B. Xung đột lệnh	1.			
C. Xung đột dữ	iệu.			
D. Xung đột điềi				

Đáp án

Cấp độ	2U	Thời gian	1		

CĐR: 1.2.1.1

Xung đột xảy là khi khi một lệnh dự kiến không thể thực thi trong đúng chu kỳ pipeline của nó do lệnh nạp vào không phải là lệnh được cần là xung đột gì?

- A. Xung đột cấu trúc
- B. Xung đột lệnh.
- C. Xung đột dữ liệu. D. Xung đột điều khiển.

Đáp án

Câu 51

Cấp độ	2U	Thời gian	1
CĐR: 1.2.1.1			
Giá trị của tín hiệu AI	LUOp từ khối Control là 1	bao nhiêu khi thực thi lệr	nh lw rt, offs(rs)?
A. 00.			
B. 01.			
C. 10.			
D. 11.			

Đáp án

Câu 52

Cấp độ	2U	Thời gian	1	
CĐR: 1.2.1.1				
Khối nào khôn	g cần thiết trong data _l	oath khi thực hiện lệnh add rd,	rs, rt?	
A. I-mem.				
B. Register.				
C. ALU.				
D. D-mem.				

Đáp án

Câu 53

D. 830.

Cuu 33								
Cấp độ		2AN		Thời g	gian	5		
CĐR: 1.2.1.1	CĐR: 1.2.1.1, 1.2.1.4							
								nối nào không
có trong bản	g xem như	thời gian t	rễ bằng 0.	Thời gian	trễ lớn nh	ất khi thực	c hiện lênh	'or'
	I-Mem	Add	Mux	ALU	Regs	D-Mem	Control	
	400ps	100ps	30ps	120ps	200ps	350ps	100ps	
A. 880.								
B. 980.								
C. 860.								

Câu 54

Cuu 54								
Cấp độ		2AN		Thời g	gian	5		
CĐR: 1.2.1.1,	1.2.1.4							
								nối nào không
có trong bảng	xem như	thời gian t	rễ bằng 0. '	Thời gian	trễ lớn nhá	ất khi thự	c hiện lênh	'lw'
	I-Mem	Add	Mux	ALU	Regs	D-Mem	Control	
	400ps	100ps	30ps	120ps	200ps	350ps	100ps	
A. 1260.								
B. 1530.								
C. 1560.								
D. 1360.								

Đáp án

Câu 55

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.1	·	•	·	
Khối nào không	cần thiết trong datap	ath khi thực hiện lệnh lw rt,	offs(rs)?	
A. I-mem.				
B. Register.				
C. ALU.				
D. D-mem.				

Đáp án

Câu 56

Cấp độ	2R	Thời gian	1		
CĐR: 2.1.1.4, 1.2.1.4					
Các thành phần nào sa	u đây không th	nuộc thành phần đường dữ li	iệu		
A. Bộ nhớ lệnh (instru	ction memory))			
B. Bộ đếm chương trìn	B. Bộ đếm chương trình (PC.				
C. Bộ cộng (adder)					
D. Bộ mux					

Đáp án

Cấp độ	2U	Thời gian	1				
CĐR: 2.1.1.4, 1.2.1.4							
Chức năng của khối ALU là							
A. Thực hiện chức năn	A. Thực hiện chức năng lưu trữ bộ nhớ						
B. Thực hiện đọc dữ liệu từ bộ nhớ							
C. Thực hiện các phép toán số học, logic							

D. Thực hiện chức năng giải mã lệnh

Đáp án

<u>Câu 58</u>

Cấp	độ		2A	N		Γ	hời gian		1	
CĐR: 1.3.2.13										
Giá trị của các tín hiệu điều khiển RegDst, ALUSrc, MemtoReg, RegWrite, MemRead, MemWrite										
khi tl	hực hiệ	n lệnh R	R-Type	(Tham	khảo Hì	inh – Ph	ụ lụC. lần lượ	t là		
A.	1	0	0	0	1	0				
B.	1	0	1	0	1	0				
C.	0	0	0	0	1	0				
D.	0	0	1	0	1	0				

Đáp án

<u>Câu 59</u>

Cấp	độ		2A	N		-	Гhời gian	1	
CĐR	CĐR: 1.3.2.13								
Giá t	Giá trị của các tín hiệu điều khiển RegWrite, MemRead, MemWrite, Branch, ALUOp1, LAUOp0								
khi tl	khi thực hiện lệnh tham chiếu bộ nhớ lw ((Tham khảo Hình – Phụ lụC.) lần lượt là								
A.	1	0	0	0	1	0			
B.	1	1	0	0	0	0			
C.	1	1	0	0	1	0			
D.	1	1	1	0	1	0			

Đáp án

Câu 60

Cấp c	độ		2.4	AN			Thời gian	1	
CĐR: 1.3.2.13									
Giá trị của các tín hiệu điều khiển RegWrite, MemRead, MemWrite, Branch, ALUOp1, LAUOp0									
khi tl	khi thực hiện lệnh tham chiếu bộ nhớ sw ((Tham khảo Hình – Phụ lụC.) lần lượt là								
A.	1	0	1	0	0	0			
B.	1	1	1	0	0	0			
C.	0	0	0	0	0	0			
D.	0	0	1	0	0	0			

Đáp án

Cấp	độ		2 <i>A</i>	ΛN			Thời gian		1
CĐR: 1.3.2.13									
Giá trị của các tín hiệu điều khiển RegWrite, MemRead, MemWrite, Branch, ALUOp1, LAUOp0									
khi tl	hực hiệ	n lệnh rõ	ð nhánl	n (beq) ((Tham	khảo I	Hình – Phụ lụC.) lần lượ	t là
A.	0	0	0	0	0	1			
B.	1	0	0	1	0	1			
C.	0	0	0	1	0	1			

D.	X	0	X	1	0	1		

Câu 62

Cau 02				
Cấp độ	2AN	Thời gian	1	
CĐR: 1.3.2.13				
Lựa chọn các câu	dưới đây, và sắp xế	p theo thứ tự để hoàn thành r	nô tả cách thực hiện	lệnh [add
\$t1, \$t2, \$t3]				
1. Một lện	h được nạp từ bộ nhơ	ớ lệnh, và PC được tăng.		
2. Hai than	nh ghi \$t1, \$t2 được d	đọc từ Register file		
3. Hai than	nh ghi \$t2, \$t3 được d	đọc từ Register file		
4. Kết quả	từ bộ ALU được ghi	i vào Register file. Sử dụn bi		
[15:11]	của lệnh để xác định	thanh ghi đích (\$t1)		
5. Kết quả	từ bộ ALU được ghi	i vào Register file. Sử dụn bi	ţ	
[15:11]	của lệnh để xác định	thanh ghi đích (\$t3)		
1 -		u được đọc từ Register file, s	ử	
dụng bit	[5:0] của lệnh để tạ	o ra hàm ALU		
A. 1,3,6,4				
B. 1,3,6,5				
C. 1,2,6,4				
D. 1,2,6,5				

Đáp án

Câu 63			,						
Cấp độ	3U	Thời gian	1						
CĐR: 1.3.2.13									
Lựa chọn các câu dưới đây, và sắp xếp theo thứ tự để hoàn thành mô tả các bước thực hiện lệnh [
lw \$t1, offfset(\$t2)									
1 Thanh ghi \$t1 được đọc từ Register file									
2	Thanh ghi \$t2 được đọc	từ Register file							
3	3 Một lệnh được nạp từ bộ nhớ lệnh, và PC được tăng.								
4	4 Bộ ALU thực hiện một phép cộng trên những dữ liệu được								
	đọc từ Register file và bộ Sign-extend, 16 bit thấp của lệnh								
	(offset).								
5	Bộ ALU thực hiện một j	phép cộng trên những dî	ř liệu được						
	đọc từ Register file.								
6	Dữ liệu từ bộ nhớ dữ đu	ợc ghi vào Register file;	thanh ghi						
	đích được xác định bởi l	oit [24:16] của bộ lệnh (\$t1).						
7	Tổng từ bộ ALU được s	ử dụng là địa chỉ cho bộ	nhớ dữ liệu						
A. 1,3,5,6,7									
B. 3,2,4,7,6	B. 3,2,4,7,6								
C. 3,2,4,6,7									
D. 1,3,4,6,7									

Câu 64

Cấp độ	độ 3U Thời gian 1								
CĐR: 1.3.2.	13								
Lựa chọn cá	c câu dưới	đây, và sắp xếp theo thứ	tự để hoàn thành mô tả	các bước thực hiện lện					
beq \$t1, \$t2, offset của bộ vi xử lý:									
	Hai thanh ghi (\$t1, \$t2) được đọc từ Register file								
	T	Thanh ghi \$t2 được đọc từ Register file							
	N	Iột lệnh được nạp từ bộ 1	nhớ lệnh, và PC được tăn	ng.					
		sộ ALU thực hiện một ph	1 5	· · · · · · · · · · · · · · · · · · ·					
		Register file. Giá trị PC+4 được cộng vào bộ mở rộng dấu, 16 bít							
		nấp của lệnh được dịch tr	•						
		sộ ALU thực hiện một ph							
		Legister file. Giá trị PC+4							
		nấp của lệnh được dịch p		-					
		Lết quả Zero từ bộ ALU đ		ịnh kết quả từ					
	b	ộ cộng (adder) được lưu	vào PC						
A. 1,3,5									
B. 2,3,4	*								
C. 3,1,5									
D. 3,1,4	,6								

Đáp án

<u>Câu 65</u>

,								
Cấp	độ lU	Thời gian	1					
CĐR	CĐR: 1.3.2.13							
Kiến	Kiến trúc đơn chu kỳ là							
A.	Là kiến trúc mà mỗi chu kỳ t	hực hiện một lệnh						
B.	B. Là kiến trúc mà mỗi lệnh thực hiện một chu kỳ							
C.	Là kiến trúc CISC							
D.	Là kiến trúc mà mỗi bước thực hiện một chu kỳ							

Đáp án

Cấp độ	2U	Thời gian	1				
CĐR: 1.3.2.13							
Cho đoạn chương trình sau thực thi trên kiến trúc MIPS 32 bits song song theo cơ chế pipeline,							
sub \$t2, \$t1,\$t0	sub \$t2, \$t1,\$t0						
and \$s2,\$t2,\$t5							
or \$s3,\$t6,\$t2							

add \$s4,\$t2,\$t2 sw \$s4,100(\$t2)

Đoạn chương trình trên gặp vấn đề gì? a. Phụ thuộc dữ liệu

- b. Phụ thuộc cấu trúc
- c. Phụ thuộc rẽ nhánh
- d. Cả ba đáp áp trên

Đáp án

Câu 67

Cấp độ	2A	Thời gian	2					
CĐR: 1.3.2.13								
Cho đoạn chương trình	Cho đoạn chương trình sau thực thi trên kiến trúc MIPS 32 bits song song theo cơ chế pipeline,							
trong đó giá trị của bộ	thanh ghi là $\$8 = 0 \times 0000$	0001C, \$9 = 0x10000000	0, \$10 = 0x1000001C, \$13					
= 0xFFFFFFFF, $$14 =$	0x00000000, \$15 = 0x0	0000000, \$19 = 0x20000	0000, \$20 = 0x20000000.					
sub \$t2, \$t1,\$t0								
and \$s2,\$t2,\$t5								
or \$s3,\$t6,\$t2								
add \$s4,\$t2,\$t2								
sw \$s4,100(\$t2)								
Cần bao nhiêu chu kỳ đ	tể thực thi xong đoạn ch	ương trình trên nếu khôr	ng sử dụng kỹ thuật					
forwarding?								
a. 9								
b. 10								
c. 11								
d. 12								

Đáp án

Cuu oo					
Cấp độ	2AN	Thời gian	2		
CĐR: 1.3.2.13					
Cho đoạn chương trình	sau thực thi trên kiến tr	úc MIPS 32 bits song so	ng theo cơ chế pipeline,		
trong đó giá trị của bộ	thanh ghi là $\$8 = 0x0000$	0001C, $$9 = 0x10000000$	0, \$10 = 0x1000001C, \$13		
= 0xFFFFFFF, \$14 =	0x00000000, \$15 = 0x0	0000000, \$19 = 0x20000	0000, \$20 = 0x20000000.		
sub \$t2, \$t1,\$t0					
and \$s2,\$t2,\$t5					
or \$s3,\$t6,\$t2					
add \$s4,\$t2,\$t2					
sw \$s4,100(\$t2)					
Nếu sử dụng kỹ thuật f	orwarding, chương trình	ı trên tiết kiệm được bao	nhiêu chu kỳ?		
a. 1					
b. 2					
c. 3					
d. 4					

Câu 69

Cấp độ	2AN	Thời gian	2
CFIR: 1 2 1 1			

Cho đoạn chương trình sau thực thi trên kiến trúc MIPS 32 bits song song theo cơ chế pipeline, trong đó giá tri của bô thanh ghi là \$8 = 0x0000001C, \$9 = 0x10000000, \$10 = 0x1000001C, \$13= 0xFFFFFFF, \$14 = 0x00000000, \$15 = 0x00000000, \$19 = 0x20000000, \$20 = 0x20000000.

sub \$t2, \$t1,\$t0

and \$s2,\$t2,\$t5

or \$s3,\$t6,\$t2

add \$s4,\$t2,\$t2

sw \$s4,100(\$t2)

Sử dụng kỹ thuật forwarding, khi thực thi chương trình trên ở chu kỳ thứ 5, giá trị của thanh ghi Read Data 1 của bô thanh ghi là?

- a. Giá trị của thanh ghi số 10 trong bộ thanh ghi
- b. Giá tri của thanh ghi số 13 trong bô thanh ghi
- c. Giá trị của thanh ghi số 14 trong bộ thanh ghi
- d. Giá trị của thanh ghi số 15 trong bộ thanh ghi

Đáp án

Câu 70

Cấp độ	2AN	Thời gian	2
CĐR: 1.2.1.1			

Cho đoạn chương trình sau thực thi trên kiến trúc MIPS 32 bits song song theo cơ chế pipeline, trong đó giá trị của bộ thanh ghi là \$8 = 0x0000001C, \$9 = 0x10000000, \$10 = 0x1000001C, \$13= 0xFFFFFFF, \$14 = 0x00000000, \$15 = 0x00000000, \$19 = 0x20000000, \$20 = 0x20000000.

sub \$t2, \$t1,\$t0

and \$s2,\$t2,\$t5

or \$s3,\$t6,\$t2

add \$s4,\$t2,\$t2

sw \$s4,100(\$t2)

Sử dụng kỹ thuật forwarding, khi thực thi chương trình trên ở chu kỳ thứ 5, giá trị của tín hiệu điều khiển WB ở khối thực thi là?

- a. 10
- b. 00
- c. 11
- d. 01

Đáp án

Câu 71

······································					
Cấp độ	3AN	Thời gian	2		
CĐR: 1.2.1.1					

Cho đoạn chương trình sau thực thi trên kiến trúc MIPS 32 bits song song theo cơ chế pipeline, trong đó giá tri của bô thanh ghi là \$8 = 0x0000001C, \$9 = 0x10000000, \$10 = 0x1000001C, \$13= 0xFFFFFFFF, \$14 = 0x00000000, \$15 = 0x00000000, \$19 = 0x20000000, \$20 = 0x20000000.

add \$t2, \$t1,\$t0 and \$s2,\$t2,\$t5 or \$s3,\$t6,\$t2 add \$s4,\$t2,\$t2

sw \$s4,100(\$t2)

Sau khi thực thi chương trình trên, giá trị của thanh ghi 10 và 20 trong bộ thanh ghi là?

- a. 0x1000001C và 0x2000002C
- b. 0x1000001C và 0x20000028
- c. 0x1000001C và 0x20000038
- d. 0x1000001C và 0x20000048

Đáp án

Câu 72

Cấp độ	3AN	Thời gian	2
CDD, 1 2 1 1			

CĐR: 1.2.1.1

Cho đoạn chương trình sau thực thi trên kiến trúc MIPS 32 bits song song theo cơ chế pipeline, trong đó giá trị của bộ thanh ghi là \$8 = 0x0000001C, \$9 = 0x10000000, \$10 = 0x1FFFFFFF, \$13 = 0xFFFFFFFF, \$14 = 0x00000000, \$15 = 0x00000000, \$19 = 0x20000000, \$20 = 0x20000000.

add \$t2, \$t1,\$t0

and \$s2,\$t2,\$t5

or \$s3,\$t6,\$t2

add \$s4,\$t2,\$t2

sw \$s4,100(\$t2)

Sử dụng kỹ thuật forwarding, khi thực thi chương trình trên ở chu kỳ thứ 3, giá trị ngõ ra ở khối thực thi là?

- a. 0x10000000
- b. 0x1000001C
- c. 0x00000000
- d. 0x1FFFFFFF

Đáp án

Câu 73

Cấp độ	3AN	Thời gian	3		
CĐR: 1.2.1.1					
Cho đon obviga trình gou thực thị trận kiến trúc MIDC 22 hits song song than ag chế ningling					

Cho đoạn chương trình sau thực thi trên kiến trúc MIPS 32 bits song song theo cơ chế pipeline, trong đó giá trị của bộ thanh ghi là \$8 = 0x0000001C, \$9 = 0x10000000, \$10 = 0x1000001C, \$13 = 0xFFFFFFFF, \$14 = 0x00000000, \$15 = 0x00000000, \$19 = 0x20000000, \$20 = 0x20000000.

sub \$t2, \$t1,\$t0

and \$s2,\$t2,\$t5

or \$s3,\$t6,\$t2

add \$s4,\$t2,\$t2

sw \$s4.100(\$t2)

Sử dụng kỹ thuật forwarding, khi thực thi chương trình trên ở chu kỳ thứ 5, giá trị ngõ ra ở khối thực thi là ?

- a. 0x0000001C
- b. 0x1000001C

- c. 0x0FFFFFF4
- d. 0x0FFFFFE4

b. 0x1000008Cc. 0x1FFFFF64d. 0x0FFFFFE4

Đáp án

Câu 74


Cuu / I				
Cấp độ	3AN	Thời gian	2	
CĐR: 1.2.1.1				
Cho đoạn chươn	g trình sau thực thi trê	n kiến trúc MIPS 32 bits so	ong song theo cơ chế pipeline,	,
trong đó giá trị c	ủa bộ thanh ghi là \$8 =	= 0x0000001C, \$9 = 0x100	000000, \$10 = 0x1FFFFFFF, \$	\$13
= 0xFFFFFFFF,	\$14 = 0x00000000, \$1	5 = 0x00000000, $$19 = 0$ x	$x^2 = 20000000000000000000000000000000000$	0.
add \$t2, \$t1,\$t0				
and \$s2,\$t2,\$t5				
or \$s3,\$t6,\$t2				
add \$s4,\$t2,\$t2				
sw \$s4,100(\$t2)				
Sử dụng kỹ thuậ	t forwarding, khi thực	thi chương trình trên ở chu	kỳ thứ 8, giá trị của thanh gh	ıi địa
chỉ bộ nhớ là ?				
a. 0x10	000080			

Đáp án

Cấp độ	2 AN	Thời gian	3
CĐR: 1.2.1.4, 1.3.2.13			

Cho thời gian trễ (thời gian cần để hoàn thành) của từng khối trong hình bên dưới như sau (khối nào không có trong bảng xem như thời gian trễ bằng 0)

I-Mem ALU Mux Add Regs Control D-Mem 450ps 140ps 30ps 120ps 200ps 120ps 400ps



Tính thời gian trễ lớn nhất của lệnh "beq" trong kiến trúc MIPS và cho biết "critical path" của lệnh?

- A. 630ps. I-Mem, Sign-extend, Mux, ALU, Mux
- B. 1250ps. I-Mem, Regs, Mux, ALU, D-Mem, Mux
- C. 800ps. PC, I-Mem, Regs, Mux, ALU
- D. 850ps. I-Mem, Regs, Mux, ALU, Mux

Đáp án

u	111 70						
	Cấp độ	2 AN	Thời gian	2			
	CĐR: 1.2.1.4, 1.3.2.13						

Giả thuyết như câu 24, cho biết chu kỳ xung clock là bao nhiều nếu datapath chỉ hỗ trợ lệnh lw, beq, add.

- A. 1450ps
- B. 1280ps
- C. 960ps
- D. 1500ps

Đáp án

Câu 77

Cấp độ	U1	Thời gian	0.5		
CĐR: 1.2.1.1					
Đoạn lệnh "lb \$s1,8(\$s	2)" làm gì? Biết $$s2 = 0$	x10010004			
A. Lưu giá trị tron	A. Lưu giá trị trong thanh ghi \$s2 vào thanh ghi \$s1				
B. Đọc 1 byte tại ô nhớ 0x10010004 vào thanh ghi \$s1					
C. Đọc 1 byte tại ô nhớ 0x1001000C vào thanh ghi \$s1					
D. Đọc 1 word tại	ô nhớ 0x10010004 vào t	hanh ghi \$s1			

Đáp án

<u>Câu 78</u>

Cấp độ	U1	Thời gian	0.5				
CĐR: 1.2.1.1	CĐR: 1.2.1.1						
Lệnh nào sau chỉ tương	Lệnh nào sau chỉ tương tác với thanh ghi trong kiến trúc MIPS						
A. Lw \$s1, 0(\$s2)							
B. Sw \$s1, 0(\$s2)	B. Sw \$s1, 0(\$s2)						
C. Lb \$s1, 0(\$s2)							
D. Addi \$s1, \$s1,	0						

Đáp án

Cau 19					
Cấp độ	R2	Thời gian	1		
CĐR: 1.3.2.13					
Trong kiến trúc MIPS t	Trong kiến trúc MIPS trường shamt có bao nhiêu bit?				
A. 3 bits					
B. 4 bits					
C. 5 bits					
D. 6 bits					

Câu 80

Cấp độ	AP1	Thời gian	1
1			

CĐR: 1.3.2.13

Giả sử một mảng A có 100 word, địa chỉ nền của mảng A lưu trong thanh ghi \$s3, để truy xuất tới phần tử thứ i của mảng trong MIPS đưa vào thanh ghi \$s1 sử dụng lệnh nào?

- A. Lw \$s1, i(\$s3)
- B. Sw \$s3, i(\$s1)
- C. Lw \$s1, 4*i(\$s3)
- D. Lb \$s1, 2*i(\$s3)

Đáp án

Câu 81

Cấp độ	AP1	Thời gian	1
CĐR: 3.3.2.1			
C1 1 ~ /	0 00 10 1000 ~ 1	1 , , 1)	<u> </u>

Cho đoạn mã máy sau: 0x02484020 mã Asembly tương ứng là:

- A. add \$t0, \$s2, \$t0
- B. addi \$t0, \$s2, 10
- C. lw \$t0, 0(\$s2)
- D. sw \$t0, 0(\$s2)

Đáp án

Câu 82

Cấp độ	U2	Thời gian	1				
CĐR: 1.2.1.1	CĐR: 1.2.1.1						
Cho $$s0 = 0x02$, sa	Cho $\$s0 = 0x02$, sau khi thực hiện lệnh "sll $\$t0$, $\$s0$, 2" thì giá trị $\$t0$ là?						
A. 0	A. 0						
B. 1							
C. 0x02							
D. 0x08							

Đáp án

Cấp độ	U2	Thời gian	1
CĐR: 1.3.2.13			

Cho bảng sau:

Địa chỉ	Giá trị
0x10010014	0x00000064
0x10010018	0x00000068
0x1001001c	0x0000001c

Cho \$s3 = 0x10010000, sau khi thực hiện lệnh lw \$t3,12(\$s3) giá trị

\$t3 là?

- A. 0x10010000
- B. 0x1001001c
- C. 0x00000064
- D. 0x0000001c

D. Cả hai không thay đổi

Đáp án

Câu 84

Cấp độ	U2	Thời gian	1				
CĐR: 1.3.2.13	CĐR: 1.3.2.13						
Cho $\$s1 = 0x00002004$; $\$s2 = 0x10010004$, sau khi thực hiện lệnh "sw $\$s1$, $4(\$s2)$ ", giá trị của thanh ghi nào bị thay đổi?							
A. \$s1							
B. \$s2C. Cả hai đều thay đổi							

Đáp án

<u>Câu 85</u>

Cấp độ	U2	Thời gian	1				
CĐR: 1.3.2.13	СÐR: 1.3.2.13						
Cho $t0 = 0x00101000$, sau khi thực hiện lệnh:						
S11 \$t0, \$t0, 2							
Slt \$t2, \$t0, \$0							
Giá trị \$t2 = ?							
A. 0x00404000							
B. 0x00000000	B. 0x00000000						
C. 0x00000001							
D. 0x00202000							

Đáp án

Cấp độ	U2	Thời gian	1			
CĐR: 1.3.2.13	CĐR: 1.3.2.13					
Cho đoạn lệnh sau:						

LOOP: slt \$t2, \$0, \$t1

Beq \$t2, \$0, DONE

Subi \$t1, \$t1, 1

Addi \$s2, \$s2, 2

J LOOP

DONE:

Giả sử địa chỉ lệnh đầu tiên có giá trị: 0x00400000, sau khi thực hiện đoạn lệnh trên giá trị thanh ghi PC là?

- A. 0x00400004
- B. 0x00400008
- C. 0x00400014
- D. 0x00400018

Đáp án

Câu 87

Cấp độ	U2	Thời gian	1			
CĐR: 1.3.2.13						
Cho đoạn lệnh sau:						
addi \$s1, \$0, 1						
addi \$s2, \$0, 3						
jal SUM						
add \$s0, \$0, \$v0						
j DONE						
SUM:						
add \$v0, \$s1, \$s2						
jr \$ra						
DONE:						
Giả sử địa chỉ lệnh đầu	tiên có giá trị: 0x004000	000, sau khi thực hiện lệ	nh trên giá trị trong thanh			
ghi \$ra là?						
A. 0x00400000	A. 0x00400000					
B. 0x0040001c	B. 0x0040001c					
C. 0x0040000c						
D. 0x00400018						

Đáp án

Cấp độ	U1	Thời gian	0.5			
CĐR: 1.3.2.13	CĐR: 1.3.2.13					
Trong datapath của kiế	Trong datapath của kiến trúc MIPS sau khi giải mã lệnh trường chứa địa chỉ nhảy trong các lệnh rẽ					
nhánh có bao nhiêu bits?						
Λ Ο						

- A. 8
- B. 16
- C. 32

D. 64

Đáp án

Câu 89

Cấp độ	U1	Thời gian	0.5
_		_	

CĐR: 1.3.2.13

Trong datapath của kiến trúc MIPS loại lệnh R-Type không sử dụng phần nào?

- A. Bộ ALU
- B. Bộ thanh ghi đa dụng
- C. Bộ ALU control
- D. Bộ nhớ dữ liệu

Đáp án

Câu 90

Cấp độ	R1	Thời gian	0.5		
CĐR: 1.3.2.13					
Chức nặng của hộ Control Unit (CU) là?					

Chức năng của bộ Control Unit (CU) là?

- A. Chuyển dữ liệu vào bộ nhớ thứ cấp
- B. Lưu trữ lệnh
- C. Giải mã lệnh
- D. Đưa ra các tín hiệu điều khiển các bộ trong datapath

Đáp án

Câu 91

Cấp độ	R1	Thời gian	0.5
CĐR: 1.3.2.13			
Trường opcode trong k	iến trúc MIPS gồm nhữr	ng bits nào?	
A. (32:26)			
B. (32:25)			
C. (31:26)			
D. (31:25)			

Đáp án

Câu 92

Cấp độ	U1	Thời gian	0.5
CĐR: 1.3.2.13			

Trong lệnh "add \$s1, \$s2, \$s3" các bits từ (20:16) trong mã máy là gì?

- A. Giá trị của thanh ghi \$s1
- B. Giá trị của thanh ghi \$s3

- C. Địa chỉ của thanh ghi \$s1
- D. Địa chỉ của thanh ghi \$s3

<u>Câu 93</u>

Cấp độ	U2	Thời gian	1
CĐR: 1.3.2.13			
Cho lệnh sau: "sw \$s1,	0(\$s2)", giá trị tín hiệu l	RegWrite là?	
A. 0			
B. 10			
C. 0 hoặc 1			
D. 11			

Đáp án

<i>Câu 94</i>			
Cấp độ	U1	Thời gian	0.5
CĐR: 1.3.2.13			
Trong loại lệnh R-Type	e của kiến trúc MIPS bộ	Sign-extend dùng để?	
A. Mở rộng bits địa chỉ truy cập bộ nhớ			
 B. Mở rộng bits đị 	a chỉ cho thanh ghi PC		
C. Mở rộng thành	32 bits cho trường hợp c	ộng số trực tiếp	
D. Không sử dụng			

Đáp án

Chương 6: Bộ vi xử lý Pipeline

Câu 1

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.4				
Trong các câu lệnh sau	, câu lệnh nào có tín hiệu	ı ALUSrc = 1		
A. addi				
B. beq				
C. or				
D. add				

Đáp án

Câu 2

Cấp độ	2R	Thời gian	1	
CĐR: 1.2.1.4				
Trong các câu lệnh sau	, câu lệnh nào <u>không</u> sử	dụng tín hiệu RegWrite:		
A. lw				
B. sw				
C. andi				
D. or				

Đáp án

Câu 3

Cấp độ	2R Thời gian		1
CĐR: 1.2.1.4			
Giá trị của tín hiệu AL	UOp từ khối Control là l	oao nhiêu khi thực thi lện	h sub rd, rs, rt?
A. 00			
B. 01			
C. 10			
D. 11			

Đáp án

Cuu 7							
Cấp độ	2A		Thờ	i gian		2	
CĐR: 1.3.2.13							
Giả sử rằng mỗi lệnh cần 5 công đoạn thực hiện và thời gian thực hiện mỗi công đoạn như sau:							
		_		1	1		
	IF	ID	EX	MEM	WB		

Cho 2 câu lệnh sau:

add \$s1, \$s3, \$s3 add \$s2, \$s1, \$s3

Các câu lệnh trên thực thi trong processor thiết kế pipeline 5 tầng. Hỏi thời gian cần thiết để thực thi cả 2 câu lệnh trên trong trường hợp **không** sử dụng kỹ thuật nhìn trước (no-forwarding)?

A. 1200

B. 720

C. 960

D. 1080

Đáp án

Câu 5

Cấp độ 2A		Thời gian	2
-----------	--	-----------	---

CĐR: 1.3.2.13

Giả sử rằng mỗi lệnh cần 5 công đoạn thực hiện và thời gian thực hiện mỗi công đoạn như sau:

IF	ID	EX	MEM	WB
20ns	30ns	50ns	120ns	80ns

Cho 2 câu lệnh sau:

add \$s1, \$s3, \$s3 add \$s2, \$s1, \$s3

Các câu lệnh trên thực thi trong processor thiết kế pipeline 5 tầng. Hỏi thời gian cần thiết để thực thi cả 2 câu lệnh trên trong trường hợp sử dụng **kỹ thuật nhìn trước** (forwarding)?

A. 1200

B. 720

C. 960

D. 1080

Đáp án

Câu 6

Cấp độ	2AN		Thờ	ri gian		2	
CĐR: 1.3.2.13							
Giả sử rằng mỗi lệnh cần 5 công đoạn thực hiện và thời gian thực hiện mỗi công đoạn như sau:							
	IF	ID	EX	MEM	WB		

	20ns	30ns	50ns	120ns	80ns	
--	------	------	------	-------	------	--

Cho 2 câu lệnh sau:

addi \$s4, \$s2, -5 lw \$s5, 12(\$s4)

Các câu lệnh trên thực thi trong processor thiết kế pipeline 5 tầng. Hỏi thời gian cần thiết để thực thi cả 2 câu lệnh trên trong trường hợp **không** sử dụng kỹ thuật nhìn trước (no-forwarding)?

A. 1200

B. 720

C. 960

D. 1080

Đáp án

Câu 7

Cấp độ 2AN	Thời gian	2	
------------	-----------	---	--

CĐR: 1.3.2.13

Giả sử rằng mỗi lệnh cần 5 công đoạn thực hiện và thời gian thực hiện mỗi công đoạn như sau:

IF	ID	EX	MEM	WB
20ns	30ns	50ns	120ns	80ns

Cho 2 câu lênh sau:

addi \$s4, \$s2, -5 lw \$s5, 12(\$s4)

Các câu lệnh trên thực thi trong processor thiết kế pipeline 5 tầng. Hỏi thời gian cần thiết để thực thi cả 2 câu lệnh trên trong trường hợp sử dụng kỹ thuật nhìn trước (forwarding)?

A. 1200

B. 720

C. 840

D. 1080

Đáp án

Cấp độ	2AN	Thời gian	2	
CĐR: 1.3.2.13				
Cho 3 câu lệnh sau:				
add \$s4, \$s2, \$s0				
addi \$s4, \$s2, -5				
or \$s5, \$s4, \$s6				

Các câu lệnh trên thực thi trong processor thiết kế pipeline 5 tầng. Hỏi bao nhiều lệnh NOOP được sử dụng để thực thi cả 3 câu lệnh trên trong trường hợp **không** sử dụng **kỹ thuật nhìn trước** (forwarding)?

A. 0

B. 1

C. 2

D. 3

Đáp án

Câu 9

Cấp độ	2AN	Thời gian	2				
CĐR: 1.3.2.13	CĐR: 1.3.2.13						
Cho 3 câu lệnh sau:							
	add \$s	s4, \$s2, \$s0					
		Ss4, \$s2, -5					
or \$s5, \$s4, \$s6							
Các câu lệnh trên thực thi trong processor thiết kế pipeline 5 tầng. Hỏi bao nhiều lệnh NOOP được							
sử dụng để thực thi cả 3 câu lệnh trên trong trường hợp sử dụng kỹ thuật nhìn trước (forwarding)?							
A. 0							
R 1							

Đáp án

C. 2 D. 3

Cau 10					
Cấp độ	2AN	Thời gian	2		
CĐR: 1.3.2.13					
Cho 3 câu lệnh sau	1:				
		add \$s4, \$s2, \$s0			
		lw \$s7, 12(\$s4)			
		or \$s5, \$s7, \$s6			
		. , , , , ,			
Các câu lệnh trên t	thực thi trong proce	ssor thiết kế pipeline 5 tấn	ng. Hỏi bao nhiêu lệnh NOOP đị	ược	
sử dụng để thực th	i cả 3 câu lệnh trên	trong trường hợp không s	sử dụng kỹ thuật nhìn trước		
(forwarding)?					
A. 0					
B. 2					
C. 4					
D. 6					

Câu 11

Cấp độ	1U	Thời gian	1		
CĐR: 1.2.1.1					
Kỹ thuật pipe-line chỉ c	Kỹ thuật pipe-line chỉ có trong bộ vi xử lí				
A. CISC					
B. RISC					
C. ISA					
D. IANA					

Đáp án

Câu 12

Cấp độ	1U	Thời gian	1		
CĐR: 1.3.2.13					
Mỗi bước thực thi trong kĩ thuật pipeline cần được hoàn thành trong bao nhiều chu kì:					
A. 1	A. 1				
B. 2					
C. 3					
D. 4					

Đáp án

Câu 13

|--|

CĐR: 1.3.2.13

Trong kỹ thuật pipe-line, giả sử để thực thi một lệnh cần 2 bước. Nếu bộ vi xử lí hoàn thành việc thực thi lệnh của bước thứ nhất trước khi thời gian của 1 chu kì hệ thống kết thúc, thì nó sẽ:

- A. Thực thi lệnh của bước thứ hai liền ngay sau đó
- B. Thực thi lại lệnh của bước thứ nhất cho đến khi thời gian của 1 chu kì hệ thống kết thúc
- C. Chờ cho đến khi khi thời gian của 1 chu kì hệ thống kết thúc rồi mới thực thi lệnh của bước thứ hai.
- D. Cả 3 ý trên đều sai

Đáp án

Cấp độ	1AN	Thời gian	1	
CĐR: 1.3.2.13				
Cho lệnh lw \$s1, 500(\$s2) có các công đoạn thực thi và thời gian thực thi tương ứng như sau: Instruction fetch (100 ps), Register read (80 ps), ALU operation (90 ps), Data access (120 ps) và				

Register write (80 ps). Nếu không sử dụng kỹ thuật pipeline thì thời gian thực thi 5 lệnh giống như trên thì mất bao lâu?

- A. 500 ps
- B. 600 ps
- C. 2350 ps
- D. 740 ps

Đáp án

Câu 15

Cấp độ	1AN	Thời gian	1				
CĐR: 1.3.2.13							
Cho lệnh lw \$s1, 500(\$	(Ss2) có các công đoạn thi	ực thi và thời gian thực th	ni tương ứng như sau:				
Instruction fetch (100 p	os), Register read (80 ps)	, ALU operation (90 ps),	, Data access (120 ps) và				
Register write (80 ps).	Nếu sử dụng kỹ thuật pi	peline (multi-cycle) thì th	nời gian thực thi 5 lệnh				
giống như trên thì mất	bao lâu?						
A. 1080 ps							
B. 600 ps							
C. 2350 ps							
D. 740 ps							

Đáp án

Câu 16

Cấp độ	2AN	Thời gian	1		
CĐR: 1.2.1.1					
Quy trình thực hiện lệnh của kiến trúc MIPS là:					
A. Nạp lệnh → Giải mã và lấy toán hạng → ALU → Truy xuất vùng nhớ → Lưu trữ					
B. Nạp lệnh → ALU → Giải mã và lấy toán hạng → Truy xuất vùng nhớ → Lưu trữ					
C. Nạp lệnh → Giải mã và lấy toán hạng → Truy xuất vùng nhớ → ALU → Lưu trữ					
D. Nạp lệnh → Truy xư	D. Nạp lệnh → Truy xuất vùng nhớ → Giải mã và lấy toán hạng → ALU → Lưu trữ				

Đáp án

17

Cấp độ	2AN	Thời gian	1

CĐR: 1.3.2.13

Những nhóm lệnh nào sau đây không ghi kết quả (result write) trong quy trình thực hiện lệnh của MIPS.

- A. Load, logic, store
- B. Logic, store, jump
- C. Store, branch, jump

D. Jump, load, logic						
Đáp án						
Câu 18	T		l		T .	
Cấp độ	2A		Thời g	ian	1	
CĐR: 2.1.1.4						
Giả sử rằng thời gian t						r bảng dưới:
	IF 50	ID 100	EX	MEM	WB	
Hỏi chu kỳ xung clock	50ps		120ps nhiệu r	·, · · · · · · · · · · · · · · · · · ·	110ps viết kế cớ	 nineline?
A. 300ps	can eno p	processor la bac) iiiiicu i	ica processor an	net ke ee	pipeime:
B. 150ps						
C. 50ps						
D. 120ps						
Đáp án						
Câu 19						
Cấp độ	2A		Thời g	ian	1	
CĐR: 2.1.1.4						
Giả sử rằng thời gian t	hực hiện c	của mỗi công đ	oạn tron	g pipeline được	cho nhu	r bảng dưới:
	IF	ID	EX	MEM	WB	
	50ps		120ps		110ps	
Hỏi thời gian thực hiện	i lenh <i>lw</i> (cua proccessor	co pipeli	ine la:		
A. 600ps						
B. 7500ps						
C. 250ps						
D. 750ps Đáp án						
-						
Câu 20	1D		TP1- \\.' -	•	1/	
Cấp độ	1R		Thời g	ian	1/2	
CĐR: 1.2.1.1	,		,			
Phát biểu nào sau đây	_	_				
A. Có hai lệnh cùng tru	•		-	•	· .	úc
B. Một lệnh không thể					c cân.	
C. Một lệnh cần dữ liệ		_				
D. Có hai lệnh cùng cầ	in dữ liệu	đê xử lý nhưng	dữ liệu	đó chưa có săn		
Đáp án						
Câu 21						
Cấp độ	1U		Thời g	ian	1/2	
1 .			8		1	

CĐR: 1.2.1.1

Kỹ thuật *forwarding* có thể hỗ trợ giải quyết xung đột dữ liệu hiệu quả và nó ngăn chặn tất cả các trường hợp chu kỳ rỗi .

A. Đúng

B. Sai

Đáp án

Câu 22

Cấp độ	2R	Thời gian	1/2
--------	----	-----------	-----

CĐR: 1.2.1.1

Kỹ thuật forwarding có mấy loại? đó là những loại nào?

- A. 2 loại gồm: ALU-ALU forwarding và EX-EX forwarding
- B. 2 loại gồm: MEM-ALU forwarding và MEM-EX forwarding
- C. 2 loại gồm: ALU-ALU forwarding và MEM-EX forwarding

CPI khác nhau theo từng nhóm lệnh

D. 3 loại gồm: ALU-ALU forwarding, EX-EX forwarding và MEM-ALU forwarding

Đáp án

Câu 23

Cấp độ	2U	Thời gian	1

CĐR: 1.3.2.13

Một vi xử lý mà thực hiện nạp hoặc giải mã một lệnh khác trong quá trình thực hiện một lệnh khác được gọi là kỹ thuật:

- A. Super-scaling
- B. Pipe-line
- C. Parallel computation
- D. Cả ba câu trên đều sai

Đáp án

Câu 24

Cấp độ		2U		Thời gian		1	
CĐR: 1.3.2.13							
Giá trị (CPI)	trong thiết	kế CPU Pipe	line đơn cl	nu kỳ bằng			
A.	1						
B.	5						
C.	Tùy thuớ	ộc vào người t	thiết kế				

Đáp án

D.

Câu 25

Cấp độ	2U	Thời gian	1
--------	----	-----------	---

CĐR: 1.3.2.13

Trong một hệ thống đường ống, nhiều lệnh được thực hiện cùng lúc. Khi một lệnh phụ thuộc vào kết quả của một lệnh khác mà chưa hoàn thành thì gọi là:

- A. Exceptions
- B. Forwarding
- C. Hazard
- D. Stall

Đáp án

Câu 26

Cấp độ	2U	Thời gian	1	
--------	----	-----------	---	--

CĐR: 1.3.2.13

Trong điều kiện không lý tưởng, với một số lượng lớn các lệnh, tốc độ của cấu trúc pipeline 5 tầng.....so với cấu trúc đơn chu kỳ (signle-cycle)

- A. Bằng
- B. Nhanh hơn gấp 5 lần
- C. Chậm hơn hơn 5 lần
- D. Không so sánh được

Đáp án

Câu 27

Cấp độ	1U	Thời gian	1

CĐR: 1.3.2.13

Sắp xếp các bước thực thi sau theo cấu trúc pipeline 5 tầng

1.	2.	3.	4.	5.
WB – write	EX:	IF:	ID: Instruction	MEM:
back	execute/address	Instruction	decode/register	Memory
	calculation	fetch	file read	access

- A. 1,2,3,5,4
- B. 3,4,2,5,1
- C. 3,4,5,2,1

D. 1,4,2,5,3

Đáp án

Câu 28

Cấp độ	2U	Thời gian	1	
CDR: 13213 3321				

Để tăng tốc độ truy xuất bộ nhớ trong pipelinling, chúng ta sử dụng

- A. Vị trí bộ nhớ đặc biệt
- Thanh ghi đích đặc biệt B.
- C. Cache
- **Buffers** D.

Đáp án

Câu 29

Cấp độ	2 AN	Thời gian	2
--------	------	-----------	---

CĐR: 1.2.1.1, 1.2.1.4

Giả sử mỗi công đoạn trong pipeline có thời gian hoạt động như bảng dưới. Chu kỳ xung clock cần cho processor là bao nhiều nếu processor thiết kế có pipeline và không pipeline.

> ID EX MEM WB 320ps 420ps 350ps 510ps 120ps

- A. 740ps và 510ps
- B. 510ps và 1720ps
- C. 630ps và 510ps
- D. 630ps và 1600ps

Đáp án

Cấp độ	2 AN	Thời gian	2
CĐR: 1.2.1.1, 1.2.1.4			

Giả thuyết như câu 26, cho biết thời gian để thực hiện lệnh lw trong trường hợp có pipeline và ko có pipeline.

A. 2550ps và 1720ps

B. 630ps và 510ps

C. 510ps và 2550ps

D. 630ps và 1720ps

Đáp án

Câu 31

Cấp độ	2U	Thời gian	1				
CĐR: 1.2.1.4, 1.3.2.13							
Cho đoạn lệnh bên dưới. Trong trường hợp pipeline 5 tầng và không dùng kỹ thuật nhìn trước (no forwarding), sử dụng bao nhiều lệnh 'nop' để giải quyết xung đột xảy ra (nếu có) trong đoạn lệnh.							
lw \$s1, 20(\$s6)							
sub \$t6, \$t2, \$s2							
sw \$t6, 50(\$t1)	sw \$t6, 50(\$t1)						
A. 3	A. 3						
B. 4	B. 4						
C. 1							
D. 2	D. 2						

Đáp án

Cấp độ	2 AN	Thời gian	2			
CĐR: 1.2.1.4, 1.3.2.13						
			ỹ thuật nhìn trước a (nếu có) trong đoạn lệnh.			

sub \$t6, \$t2, \$s2 sw \$t6, 50(\$t1)

A. 3

B. 2

C. 1

D. 0

Đáp án

Câu 33

Cấp độ	2AN	Thời gian	2
--------	-----	-----------	---

CĐR: 1.2.1.4, 1.3.2.13

Giả sử rằng các lệnh được thực thi trong processor được phân rã như sau:

ALU beq lw sw 45% 30% 20% 5%

Nếu không có khoảng thời gian rỗi (stalls) hoặc xung đột (hazards), phần truy xuất bộ nhớ (MEM) và phần truy xuất ghi trên tập thanh ghi (WB) sử dụng bao nhiều % chu kỳ của toàn chương trình.

A. 25% và 55%

B. 45% và 25%

C. 25% và 65%

D. 65% và 45%

Đáp án

Câu 34

Câp độ R1 Thời gian 0.5	Cấp độ	I K I	Thời gian	0.5
-------------------------	--------	-------	-----------	-----

CĐR: 1.3.2.13

Một bộ xử lý vừa thực hiện giải mã lệnh (decode) và thực thi lệnh (execution) trên 2 lệnh khác nhau cùng một thời điểm được gọi là:

- A. Hệ thống siêu máy tính
- B. Pipe-lining
- C. Máy tính xử lý song song

D. Máy tính phân tán

Câu 35

Cấp độ U1 Thời gian	0.5
---------------------	-----

CĐR: 1.3.2.13

Khi nhiều lệnh được thực thi chồng lên nhau cùng lúc trong lúc thực thi chương trình được gọi là?

- A. Đa nhiệm (Multitasking)
- B. Da chương (Multiprogramming)
- C. Ông dẫn (Pipelining)
- D. Hệ phân tán (Distributed)

Đáp án

Câu 36

Cấp độ	R1	Thời gian	0.5		
CĐR: 1.3.2.13					
Một lành mà không có hoạt động để thay đổi trang thái được gọi là?					

Một lệnh mà không có hoạt động để thay đôi trạng thái được gọi là?

- A. None
- B. No-op
- C. Nop
- D. No

Đáp án

Câu 37

Cấp độ	R1	Thời gian	0.5			
CĐR: 1.3.2.13	CĐR: 1.3.2.13					
Trong kiến trúc M	Trong kiến trúc MIPS kỹ thuật ống dẫn (Pipeline) có bao nhiều công đoạn?					
A. 3						
B. 4						
C. 5						
D. 6						

Đáp án

Câu 38

B. ID C. EX

Cui 30						
Cấp độ	U1	Thời gian	1			
CĐR: 1.3.2.13						
Bộ sign-extend trong datapath của kiến trúc MIPS nằm tầng nào của kỹ thuật ống dẫn (Pipeline)?						

D. MEM

Đáp án

Câu 39

Cấp độ	R1	Thời gian	0.5
CĐR: 1.3.2.13			

Có bao nhiều loại xung đột xảy ra khi áp dụng kỹ thuật ống dẫn (Pipeline)?

- A. 1
- B. 2
- C. 3
- D. 4

Đáp án

Câu 40

Cấp độ	AP3	Thời gian	2
CĐR: 1.3.2.13			
C1 1 10 1	·	·	·

Cho đoạn lệnh sau:

Add \$t0, \$s1, \$s2

Lw \$s0, 0(\$t0)

Nếu áp dụng kỹ thuật ống dẫn (pipeline) bình thường thì xung đột nào xảy ra?

- A. Xung đột cấu trúc
- B. Xung đột dữ liệu
- C. Xung đột điều khiển
- D. Không xảy ra xung đột

Đáp án

Câu 41

Cấp độ	AP2	Thời gian	1.5	
CĐR: 1.3.2.13				
Cho đoạn lệnh sau:				

Lw \$s1, 0(\$s3)

Lw \$s2, 4(\$s3)

Add \$t0, \$s1, \$s2

Sw \$t0, 8(\$s3)

Để thực hiện lệnh trên áp dụng kỹ thuật ống dẫn (pipeline) không nhìn trước (none forwarding) thì mất bao nhiều chu kỳ xung clock?

- A. 9
- B. 10
- C. 11
- D. 12

Đáp án

Câu 42

Cấp độ	AP2	Thời gian	1.5	
CĐR: 1.3.2.13				
Cho đoạn lệnh sau:				
Lw \$s1, 0(\$s3)				
Lw \$s2, 4(\$s3)				
Add \$t0, \$s1, \$s2				
Sw \$t0, 8(\$s3)				
Để thực hiện lệnh trên	áp dụng kỹ thuật ống dẫ	n (pipeline) nhìn trước (f	forwarding) thì mất bao	
nhiêu chu kỳ xung cloc	k?			
A. 9				
B. 10	B. 10			
C. 11	C. 11			
D. 12				

Đáp án

Câu 43

Cấp độ	U1	Thời gian	1	
CĐR: 1.3.2.13				
Trong kỹ thuật đường ống (pipeline) tầng WB nằm ở tầng thứ mấy?				
A. 1				
	B. 2			
C. 4				
D. 5				

Đáp án

Chương 7: Bộ nhớ

Câu 1

Cấp độ	1U	Thời gian	1
--------	----	-----------	---

CĐR: 1.2.1.4

Một ô nhớ lưu trữ 1 word (32 bits) (định địa chỉ theo word). Sử dụng 32 bit địa chỉ, ta có thể truy cập bộ nhớ có dung lượng lớn nhất là bao nhiều bytes:

- A. 32x32
- B. 2^32
- C. 2^32x4
- D. 2³2x32

Đáp án

Câu 2

Cấp độ	1R	Thời gian	1
CDD: 1 2 1 4			

CĐR: 1.2.1.4

Trong các bộ nhớ sau, bộ nhớ nào được chế tạo từ vật liệu bán dẫn:

- A. RAM
- B. Ô đĩa cứng
- C. Ô đĩa mềm
- D. Ô đĩa CD

Đáp án

Câu 3

|--|

CĐR: 1.2.1.4

Một bộ nhớ DRAM có dung lượng 4 Gbits. Mỗi một ô nhớ có chứa 1 word gồm 4 byte (định địa chỉ theo word). Cần bao nhiều tín hiệu địa chỉ để giãi mã cho bộ nhớ trên?

- A. 7
- B. 17
- C. 27
- D. 37

Đáp án

Cấp độ	1R	Thời gian	1
--------	----	-----------	---

CĐR: 1.2.1.4	
File BOOT hệ thống được lưu trữ trên?	
A. RAM	
B. ROM	
C. Ô cứng	
D. SDRAM	

Đáp án

Câu 5

Cấp độ	1R	Thời gian	1		
CĐR: 1.2.1.4					
Bộ vi xử lí khi đọc/ghi	Bộ vi xử lí khi đọc/ghi dữ liệu sẽ truy xuất trực tiếp đến:				
A. Bộ nhớ cache	A. Bộ nhớ cache				
B. Bộ nhớ chính					
C. Bộ nhớ phụ					
D. Bộ nhớ flash					

Đáp án

Câu 6

Cấp độ	1R	Thời gian	1	
CĐR: 1.2.1.4				
Bộ nhớ nào dữ liệu không mất đi khi mất điện?				
A. SRAM	A. SRAM			
B. DRAM				
C. SDRAM				
D. ROM				

Đáp án

Cấp độ	1R	Thời gian	1		
CĐR: 1.2.1.4					
Loại bộ nhớ nào được sử dụng để làm bộ nhớ Cache trong máy tính?					
A. SRAM					
B. DRAM					
C. SDRAM					

D. ROM

Đáp án

Câu 8

Cấp độ	1U	Thời gian	1	
CĐR: 1.2.1.4				
Phát biểu nào sau đây đúng về bộ nhớ Cache?				
A. Là bộ nhớ chính B. Là bộ nhớ truy xuất tốc độ cao được dùng làm bộ nhớ đệm giữa vi xử lí và bộ nhớ chính				
C. Là bộ nhớ phụ D. (b) và (c)				

Đáp án

Câu 9

Cấp độ	1U	Thời gian	1	
CĐR: 1.2.1.4				
Để giảm thời gian truy xuất bộ nhớ, thông thường chúng ta sử dụng:				
A. ROM				
B. Bộ nhớ RAM có dung lượng lớn				
C. Bộ nhớ SDRAM				
D. Bộ nhớ Cache				

Đáp án

Câu 10

Cấp độ	1R	Thời gian	1	
CĐR: 1.2.1.4				
Loại bộ nhớ nào được sử dụng để làm bộ nhớ chính trong máy tính?				
A. USB				
B. ROM				
C. RAM				
D. CD				

Đáp án

Câu 11

Cấp độ	1R	Thời gian	1	
CĐR: 1.2.1.4				
Bộ nhớ nào cho thời gian truy xuất nhanh nhất				
A. SRAM				
B. DRAM				
C. Flash Memory				
D. Magnetic Disk				

Đáp án