

具集成型数字滤波器的 24 位、1.5Msps/2Msps、 低功率 SAR ADC

特点

- 保证 24 位,无漏失码
- ±0.5ppm INL (典型值)
- 具实时平均功能的集成型数字滤波器
- 低功率: 28mW (在 2Msps)
- 在 1.5Msps 时 SNR 的典型值为 100dB
- 在 30.5sps 时动态范围的典型值为 145dB
- 在 f_{IN} = 2kHz 时的 -117dB THD (典型值)
- 50Hz/60Hz 抑制
- 数字增益压缩 (DGC)
- 保证工作至 85°C
- 单 2.5V 电源
- 全差分输入范围高达 ±5V
- 具菊链模式的 1.8V 至 5V SPI 兼容型串行 I/O
- 16 引脚 MSOP 封装和 4mm x 3mm DFN 封装

应用

- 地震学
- 能源勘探
- 医疗成像
- 高速数据采集
- 工业过程控制
- ATE (自动测试设备)

描述


LTC®2380-24 是一款低噪声、低功率、高速 24 位逐次逼近型寄存器 (SAR) ADC,其具有一个集成型数字平均滤波器。LTC2380-24 采用一个 2.5V 工作电源,具有一个 $\pm V_{REF}$ 全差分输入范围,且 V_{REF} 变化范围从 2.5V 至 5.1V。LTC2380-24 仅消耗 28mW 功率,并实现了 $\pm 3.5ppm$ INL (最大值) 和无漏失码 (在 24 位)。

LTC2380-24 具有一个易用的集成型数字平均滤波器,该滤波器能够对 1 至 65536 个转换结果进行实时平均,并显著地把动态范围从 101dB (在 1.5Msps) 改善至 145dB (在 30.5sps)。不需要单独的编程接口或配置寄存器。


高速 SPI 兼容型串行接口支持 1.8V、2.5V、3.3V 和 5V 逻辑,同时还拥有一种菊链模式。LTC2380-24 在转换操作之间自动断电,从而减少了较低采样速率条件下的功率耗散。

▲▼、LT、LTC、LTM、Linear Technology 和 Linear 标识是凌力尔特公司的注册商标,SoftSpan 是凌力尔特公司的商标。所有其他商标均为其各自拥有者的产权。受包括第7705765、7961132、8319673、8810443 号和正待审议之美国专利的保护。

典型应用



积分非线性与输出代码的关系曲线




238024f

绝对最大额定值 (注1.2)

| E | 旦源电压 (V _{DD}) 2.8V |
|---|--|
| E | 3. おります (OV _{DD}) 6V |
| | 基准输入 (REF) 6V |
| 7 | 莫拟输入电压 (注 3) |
| | N ^{+ ,} IN ⁻ (GND - 0.3V) 至 (REF + 0.3V) |
| I | REF/DGC 输入 (注 3) (GND - 0.3V) 至 (REF + 0.3V) |
| 3 | 收字输入电压 (注 3) (GND - 0.3V) 至 (OV _{DD} + 0.3V) |
| | |

| 数字输出电压 (注 3) (GND - 0.3V) 至 (OV _{DD} + 0.3V) 功率耗散 500mV |
|--|
| 工作温度范围 |
| LTC2380C 0°C 至 70° |
| LTC2380I40°C 至 85° |
| 贮存温度范围65°C 至 150° |

订购信息



引脚配置

| 无铅涂层 | 卷带 | 器件标记 * | 封装描述 | 温度范围 |
|-------------------|---------------------|--------|--------------------------|--------------|
| LTC2380CMS-24#PBF | LTC2380CMS-24#TRPBF | 238024 | 16 引脚塑料 MSOP | 0°C 至 70°C |
| LTC2380IMS-24#PBF | LTC2380IMS-24#TRPBF | 238024 | 16 引脚塑料 MSOP | -40°C 至 85°C |
| LTC2380CDE-24#PBF | LTC2380CDE-24#TRPBF | 23804 | 16 引脚 (4mm x 3mm) 塑料 DFN | 0°C 至 70°C |
| LTC2380IDE-24#PBF | LTC2380IDE-24#TRPBF | 23804 | 16 引脚 (4mm x 3mm) 塑料 DFN | -40°C 至 85°C |

对于规定工作温度范围更宽的器件,请咨询凌力尔特公司。 *温度等级请见集装箱上的标识。

如需了解更多有关无铅器件标记的信息,请登录:http://www.linear.com.cn/leadfree/

如需了解更多有关卷带规格的信息,请登录:http://www.linear.com.cn/tapeandreel/。有些封装可通过指定的销售渠道以 500 片的卷盘形式供货 (具有 #TRMPBF 后缀)。



电气特性 凡标注 ● 表示该指标适合整个工作温度范围,否则仅指 T_A = 25°C。(注 4)

| 符号 | 参数 | 条件 | | 最小值 | 典型值 | 最大值 | 单位 |
|-----------------------|--------------|--------------------------------|---|---------------------------|---------------------|--------------------------|----------|
| V_{IN}^+ | 绝对输入范围 (IN+) | (注 5) | • | -0.1 | | V _{REF} + 0.1 | V |
| $\overline{V_{IN}^-}$ | 绝对输入范围 (IN-) | (注 5) | • | -0.1 | | V _{REF} + 0.1 | V |
| $V_{IN}^+ - V_{IN}^-$ | 输入差分电压范围 | $V_{IN} = V_{IN}^+ - V_{IN}^-$ | • | -V _{REF} | | V_{REF} | V |
| V_{CM} | 共模输入范围 | | • | V _{REF} /2 - 0.1 | V _{REF} /2 | V _{REF} /2 +0.1 | V |
| I _{IN} | 模拟输入漏电流 | | | | 0.01 | | μА |
| C _{IN} | 模拟输入电容 | 采样模式 保持模式 | | | 45 5 | | pF pF |
| CMRR | 输入共模抑制比 | f _{IN} = 1MHz | | | 86 | | dB |

转換器特計 凡标注 ● 表示该指标适合整个工作温度范围,否则仅指 T_A = 25°C。(注 4)

| 符号 | 参数 | 条件 | | 最小值 | 典型值 | 最大值 | 单位 |
|-----|---------|--|---|----------------------|------------------------------|-------------------|--|
| | 分辨率 | | • | 24 | | | 位 |
| | 无漏失码 | | • | 24 | | | 位 |
| N | 平均值的数目 | | • | 1 | | 65536 | |
| | 转换噪声 | N = 1 ' f _{SMPL} = 1.5Msps N = 16 ' f _{SMPL} = 2Msps N = 1024 ' f _{SMPL} = 2Msps N = 16384 ' f _{SMPL} = 2Msps | • | | 55.7 13.6 1.75 0.55 | | LSB _{RMS} LSB _{RMS} LSB _{RMS} |
| INL | 积分线性误差 | N = 1 [,] f _{SMPL} = 1.5Msps (注 6) N = 1 [,] f _{SMPL} = 1.5Msps REF/DGC = GND (注 6) N = 4 [,] f _{SMPL} = 2Msps (注 6) | • | -3.5 -3.5 -3.5 | ±0.5 ±0.5 ±0.5 | 3.5 3.5 3.5 | ppm ppm ppm |
| DNL | 差分线性误差 | (注 7) | • | -0.5 | ±0.2 | 0.5 | LSB |
| ZSE | 零标度误差 | (注 8) | • | -10 | 0 | 10 | ppm |
| | 零标度误差漂移 | | | | ±7 | | ppb/°C |
| FSE | 全标度误差 | (注 8) | • | -100 | ±10 | 100 | ppm |
| | 全标度误差漂移 | | | | ±0.05 | | ppm/°C |

动态准确度 凡标注 ● 表示该指标适合整个工作温度范围,否则仅指 T_A = 25°C 和 A_{IN} = -1dBFS。(注 4、9)

| 符号 | 参数 | 条件 | | 最小值 | 典型值 | 最大值 | 单位 |
|-------|----------------|---|---|------|------|------|----|
| DR | 动态范围 | $IN^{+} = IN^{-} = V_{CM}$, $V_{REF} = 5V$, $N = 1$, $f_{SMPL} = 1.5Msps$ | | | 101 | | dB |
| | | $IN^{+} = IN^{-} = V_{CM}$, $V_{REF} = 5V$, $N = 16$, $f_{SMPL} = 2Msps$ | | | 113 | | dB |
| | | $IN^{+} = IN^{-} = V_{CM}$, $V_{REF} = 5V$, $N = 1024$, $f_{SMPL} = 2Msps$ | | | 131 | | dB |
| | | $IN^{+} = IN^{-} = V_{CM}$, $V_{REF} = 5V$, $N = 16384$, $f_{SMPL} = 2Msps$ | | | 141 | | dB |
| | | $IN^{+} = IN^{-} = V_{CM}$, $V_{REF} = 5V$, $N = 65536$, $f_{SMPL} = 2Msps$ | | | 145 | | dB |
| SINAD | "信号"与"噪声+失真"之比 | $f_{IN} = 2kHz$, $V_{REF} = 5V$ | • | 97.5 | 100 | | dB |
| SNR | 信噪比 | f _{IN} = 2kHz , V _{REF} = 5V , N = 1 , f _{SMPL} = 1.5Msps | • | 97.5 | 100 | | dB |
| | | $f_{IN} = 2kHz$, $V_{REF} = 5V$, $REF/\overline{DGC} = GND$, $N = 1$, $f_{SMPL} = 1.5Msps$ | • | 95.5 | 98 | | dB |
| | | f _{IN} = 2kHz , V _{REF} = 2.5V , N = 1 , f _{SMPL} = 1.5Msps | • | 92.5 | 95 | | dB |
| | | $f_{IN} = 2kHz$, $V_{REF} = 5V$, $N = 16$, $A_{IN} = -20dBFS$, $f_{SMPL} = 2Msps$ | | | 112 | | dB |
| | | $f_{IN} = 100$ Hz , $V_{REF} = 5$ V , $N = 1024$, $A_{IN} = -20$ dBFS , $f_{SMPL} = 2$ Msps | | | 130 | | dB |
| THD | 总谐波失真 | f _{IN} = 2kHz [,] V _{REF} = 5V [,] N = 1 [,] f _{SMPL} = 1.5Msps | • | | -117 | -114 | dB |
| | | $f_{IN} = 2kHz$, $V_{REF} = 5V$, $REF/\overline{DGC} = GND$, $N = 1$, $f_{SMPL} = 1.5Msps$ | • | | -119 | -114 | dB |
| | | $f_{IN} = 2kHz$, $V_{REF} = 2.5V$, $N = 1$, $f_{SMPL} = 1.5Msps$ | • | | -117 | -113 | dB |
| | | $f_{IN} = 2kHz$, $V_{REF} = 5V$, $N = 16$, $A_{IN} = -20dBFS$, $f_{SMPL} = 2Msps$ | | | -140 | | dB |
| | | $f_{IN} = 100$ Hz $, V_{REF} = 5V , N = 1024 , A_{IN} = -20$ dBFS $, f_{SMPL} = 2$ Msps | | | -140 | | dB |



动态准确度 凡标注 ● 表示该指标适合整个工作温度范围,否则仅指 T_A = 25°C 和 A_{IN} = -1dBFS。(注 4、9)

| 符号 | 参数 | 条件 | | 最小值 | 典型值 | 最大值 | 单位 |
|------|-------------|----------------------------------|---|-----|-----|-----|-------------------|
| SFDR | 无动态范围 | $f_{IN} = 2kHz$, $V_{REF} = 5V$ | • | 114 | 120 | | dB |
| | -3dB 输入线性带宽 | | | | 34 | | MHz |
| | 孔径延迟 | | | | 500 | | ps |
| | 孔径抖动 | | | | 4 | | ps _{RMS} |
| | 瞬态响应 | 全标度阶跃 | | | 115 | | ns |

基准输入 凡标注 ● 表示该指标适合整个工作温度范围,否则仅指 T_A = 25°C。(注 4)

| 符号 | 参数 | 条件 | | 最小值 | 典型值 | 最大值 | 单位 |
|--------------------|--------------------|--------|---|---------------------|-----|---------------------|----|
| V _{REF} | 基准电压 | (注 5) | • | 2.5 | | 5.1 | V |
| I _{REF} | 基准输入电流 | (注 10) | • | | 1.9 | 2.1 | mA |
| V _{IHDGC} | 高电平输入电压 REF/DGC 引脚 | | • | 0.8V _{REF} | | | V |
| V _{ILDGC} | 低电平输入电压 REF/DGC 引脚 | | • | | | 0.2V _{REF} | V |

数字输入和数字输出 凡标注 ● 表示该指标适合整个工作温度范围,否则仅指 T_A = 25°C。(注 4)

| 符号 | 参数 | 条件 | | 最小值 | 典型值 | 最大值 | 单位 |
|---------------------|----------|--|---|------------------------|-----|------------------------|----|
| V _{IH} | 高电平输入电压 | | • | 0.8 • OV _{DD} | | | V |
| V _{IL} | 低电平输入电压 | | • | | | 0.2 • OV _{DD} | V |
| I _{IN} | 数字输入电流 | V _{IN} = 0V 至 OV _{DD} | • | -10 | | 10 | μA |
| C _{IN} | 数字输入电容 | | | | 5 | | pF |
| V_{OH} | 高电平输出电压 | $I_{OUT} = -500\mu A$ | • | 0V _{DD} - 0.2 | | | V |
| V _{OL} | 低电平输出电压 | I _{OUT} = 500μA | • | | | 0.2 | V |
| I _{OZ} | 高阻抗输出漏电流 | V _{OUT} = 0V 至 0V _{DD} | • | -10 | | 10 | μA |
| I _{SOURCE} | 输出供应电流 | V _{OUT} = 0V | | | -10 | | mA |
| I _{SINK} | 输出吸收电流 | $V_{OUT} = OV_{DD}$ | | | 10 | | mA |

电源要求 凡标注 ● 表示该指标适合整个工作温度范围,否则仅指 T_A = 25°C。(注 4)

| 符号 | 参数 | 条件 | | 最小值 | 典型值 | 最大值 | 单位 |
|--|----------------------|---|---|-------|------------------|-------------|----------------|
| V_{DD} | 电源电压 | | • | 2.375 | 2.5 | 2.625 | V |
| OV _{DD} | 电源电压 | | • | 1.71 | | 5.25 | V |
| I _{VDD} I _{OVDD} I _{PD} | 电源电流 电源电流 断电模式 | N = 4 [,] f _{SMPL} = 2Msps N = 4 [,] f _{SMPL} = 2Msps (C _L = 20pF) 转换操作完成 (I _{VDD} + I _{OVDD} + I _{REF}) | • | | 11.2 0.4 1 | 13 90 | mA mA μA |
| P_{D} | 功率耗散 断电模式 | N = 4 [,] f _{SMPL} = 2Msps 转换操作完成 (I _{VDD} + I _{OVDD} + I _{REF}) | | | 28 2.5 | 32.5 225 | mW μW |

ADC 定时特性 凡标注 ● 表示该指标适合整个工作温度范围, 否则仅指 T_A = 25°C。(注 4)

| 符号 | 参数 | 条件 | | 最小值 | 典型值 | 最大值 | 单位 |
|-------------------|--------|-------|---|-----|-----|-----|------|
| f _{SMPL} | 最大采样频率 | N ≥ 4 | • | | | 2 | Msps |
| f _{ODR} | 输出数据速率 | | • | | | 1.5 | Msps |

238024f



ADC 定时特性 凡标注 ● 表示该指标适合整个工作温度范围, 否则仅指 T_A = 25°C。(注 4)

| 符号 | 参数 | 条件 | | 最小值 | 典型值 | 最大值 | 单位 |
|------------------------|----------------------------------|---|---|------|-----|-----------------|----------------|
| t _{CONV} | 转换时间 | | • | 343 | | 392 | ns |
| t _{ACQ} | 采集时间 | $t_{ACQ} = t_{CYC} - t_{CONV} - t_{BUSYLH} ($ $\stackrel{\cdot}{\succeq}$ 7 $)$ | • | 115 | | | ns |
| t _{CYC} | 转换之间的时间 | | • | 500 | | | ns |
| t _{CNVH} | CNV 高电平时间 | | • | 20 | | | ns |
| t _{CNVL} | CNV 的最小低电平时间 | (注 11) | • | 20 | | | ns |
| t _{BUSYLH} | CNV↑至 BUSY↑延迟 | $C_L = 20pF$ | • | | | 13 | ns |
| t _{QUIET} | SCK 静态时间 (自 CNV↑) | (注 7) | • | 10 | | | ns |
| t _{SCK} | SCK 周期 | (注 11、12) | • | 10 | | | ns |
| t _{SCKH} | SCK 高电平时间 | | • | 4 | | | ns |
| t _{SCKL} | SCK 低电平时间 | | • | 4 | | | ns |
| t _{SSDISCK} | SDI 建立时间 (自 SCK↑) | (注 11) | • | 4 | | | ns |
| t _{HSDISCK} | SDI 保持时间 (自 SCK↑) | (注 11) | • | 1 | | | ns |
| t _{SCKCH} | 链接模式中的 SCK 周期 | t _{SCKCH} = t _{SSDISCK} + t _{DSDO} (注 11) | • | 13.5 | | | ns |
| t _{DSDO} | SDO 数据有效延迟 (自 SCK [↑]) | C _L = 20pF · 0V _{DD} = 5.25V C _L = 20pF · 0V _{DD} = 2.5V C _L = 20pF · 0V _{DD} = 1.71V | • | | | 7.5 8 9.5 | ns ns ns |
| t _{HSDO} | SDO 数据保持有效延迟 (自 SCK↑) | C _L = 20pF (注 7) | • | 1 | | | ns |
| t _{DSDOBUSYL} | SDO 数据有效延迟 (自 BUSY↓) | C _L = 20pF (注 7) | • | | | 5 | ns |
| t _{EN} | RDL↓之后的总线启用时间 | (注 11) | • | | | 16 | ns |
| t _{DIS} | RDL↑之后的总线释放时间 | (注 11) | • | | | 13 | ns |

注 1: 高于"绝对最大额定值"部分所列数值的应力有可能对器件造成永久性的损害。在任何绝对最大额定值条件下暴露的时间过长都有可能影响器件的可靠性和使用寿命。

注 2: 所有的电压值均以地电位基准。

注 3:当把这些引脚电压拉至低于地电位或者高于 REF 或 OV_{DD} 时,它们将被内部二极管所箝位。在低于地电位或者高于 REF 或 OV_{DD} 的情况下,本产品能处理高达 100mA 的输入电流,且不会发生闭锁。

注 $4: V_{DD} = 2.5V$, $OV_{DD} = 2.5V$,REF = 5V, $V_{CM} = 2.5V$, $f_{SMPL} = 1.5MHz$, $REF/\overline{DGC} = V_{REF}$,N = 1。

注 5: 推荐的工作条件。


注 6:积分非线性被定义为一个代码相对一根穿过转移函数曲线实际端点的直线的偏离程度。该偏离是以量化频带的中心为起点进行测量的。

注7:由设计提供保证,未经测试。

注 10: f_{SMPL} = 2MHz, I_{REF} 随采样速率成比例地改变。

注 11:在 $OV_{DD} = 1.71V \cdot OV_{DD} = 2.5V$ 和 $OV_{DD} = 5.25V$ 的条件下对参数 提供测试与保证。

注 12:10ns (最大值) 的 t_{SCK} 可提供一个用于上升沿捕获的高达 100MHz 的移位时钟频率。







图 1:用于时序规格的电压电平



238024


典型性指征 T_A = 25°C , V_{DD} = 2.5V , OV_{DD} = 2.5V , V_{CM} = 2.5V , REF = 5V , f_{SMPL} = 1.5Msps , N = 1 , 除非特别注明。





T LINEAR

典型II 指指 T_A = 25°C , V_{DD} = 2.5V , OV_{DD} = 2.5V , V_{CM} = 2.5V , REF = 5V , f_{SMPL} = 1.5Msps , N = 1 ,


除非特别注明。










动态范围,转换噪声与 平均值数目 (N) 的关系 100 150 TRANSITION NOISE 140 TRANSITION NOISE (LSB) DYNAMIC RANGE (dB) 130 120 110 DYNAMIC RANGE 100 100 1k 10k 70k NUMBER OF AVERAGES (N)





SNR、SINAD 与输入电平的关系, f_{IN} = 2kHz 101.5 101.0 SNR, SINAD (dBFS) SNR 100.5 SINAD 100.0 99.5 99.0 -40 -200 INPUT LEVEL (dB) 238024 G16







238024f

除非特别注明。


SNR、SINAD 与温度的关系,




THD、谐波与温度的关系




INL 与温度的关系




全标度误差与温度的关系




零标度误差与温度的关系




电源电流与温度的关系




断电电流与温度的关系



CMRR 与输入频率的关系



基准电流与基准电压的关系



238024f



引脚功能

CHAIN (引脚 1):链接模式选择引脚。当该引脚为低电平时,LTC2380-24工作于正常模式,而RDL/SDI输入引脚的作用是启用或停用SDO。当该引脚为高电平时,LTC2380-24工作于链接模式,RDL/SDI引脚起SDI的作用(菊链串行数据输入)。逻辑电平由OV_{DD}决定。

V_{DD} (引脚 2): 2.5V 电源。V_{DD} 的范围为 2.375V 至 2.625V。采用一个 10μF 陶瓷电容器将 V_{DD} 旁路至 GND。

GND (引脚 3、6、10 和 16):地。

 $IN^+ \cdot IN^-$ (引**脚 4 · 5**):正和负差分模拟输入。

REF (引脚 7): 基准输入。REF 的范围为 2.5V 至 5.1V。 该引脚参考于 GND 引脚,并应采用一个 47μF 陶瓷电容器 (电介质为 X7R, 尺寸为 1210,额定电压为 10V) 紧密去耦至此引脚。

REF/DGC (引脚 8): 当该引脚连接至 REF 时,数字增益压缩功能被停用,LTC2380-24 根据 $\pm V_{REF}$ 模拟输入范围来定义全标度。当连接至 GND 时,数字增益压缩功能被启用,LTC2380-24 利用在 $\pm V_{REF}$ 模拟输入范围的 10% 至90% 之间摆动的输入来定义全标度。

CNV (引脚 9):转换器输入。该输入端上的一个上升沿用于 给器件上电并启动一个新转换。逻辑电平由 **OV**_{DD} 决定。

BUSY (引脚 11): BUSY 指示器。该引脚在一个新转换的始端变至高电平,并在转换操作完成时返回低电平。逻辑电平由 OV_{DD} 决定。

RDL/SDI (引脚 12): 总线启用输入 / 串行数据输入引脚。该引脚起两种作用,取决于器件是工作于正常模式 (CHAIN 引脚为高电平)。在正常模式中,RDL/SDI 引脚是一个用于串行数据 I/O 总线的总线启用输入。当 RDL/SDI 引脚在正常模式中为低电平时,数据在 SDO 引脚上从 ADC 读出。当 RDL/SDI 引脚在正常模式中为高电平时,SDO 变成高阻抗且 SCK 被停用。在链接模式中,RDL/SDI 引脚充当一个串行数据输入引脚(来自菊链中另一个 ADC 的数据在此引脚输入)。逻辑电平由 OV_{DD} 决定。

SCK (引脚 13): 串行数据时钟输入。当 SDO 被使能时, 转换结果或来自另一个 ADC 的菊链数据在该时钟的上升沿 移出 (MSB 最先移出)。逻辑电平由 OV_{DD} 决定。


SDO (引脚 14):串行数据输出。转换结果或菊链数据在 SCK 的每个上升沿在该引脚上输出 (MSB 最先输出)。输出 数据为二进制补码格式。逻辑电平由 OV_{DD} 决定。

 OV_{DD} (引脚 15): I/O 接口数字电源。 OV_{DD} 的范围为 1.71V 至 5.25V。该电源一般被设定为与主机接口相同的电源 $(1.8V \times 2.5V \times 3.3V$ 或 5V)。通过一个 $0.1\mu F$ 电容器把 OV_{DD} 旁路至 GND。

GND (裸露衬垫引脚 17 — 仅限 DFN 封装):地。裸露衬垫必须直接焊接至接地平面。




功能方框图



时序图

采用串行接口的转换时序



概述

LTC2380-24 是一款低噪声、低功率、高速 24 位逐次逼近型寄存器 (SAR) ADC, 其具有一个集成型数字平均滤波器。LTC2380-24 采用一个 2.5V 工作电源,具有一个 $\pm V_{REF}$ 全差分输入范围,且 V_{REF} 变化范围从 2.5V 至 5.1V。LTC2380-24 仅消耗 28mW 功率,并实现了 $\pm 3.5ppm$ INL (最大值) 和无漏失码 (在 24 位)。

LTC2380-24 具有一个易用的集成型数字平均滤波器,该滤波器能够对 1 至 65536 个转换结果进行实时平均,并显著地把动态范围从 101dB (在 1.5Msps) 改善至 145dB (在 30.5sps)。不需要单独的编程接口或配置寄存器。

高速 SPI 兼容型串行接口支持 1.8V、2.5V、3.3V 和 5V 逻辑,同时还拥有一种菊链模式。LTC2380-24 在转换操作之间自动断电,从而减少了较低采样速率条件下的功率耗散。

转换器操作

LTC2380-24 有两个工作阶段。在采集阶段中,电荷再分配电容器 D/A 转换器 (CDAC) 连接至 IN+和 IN-引脚,以对差分模拟输入电压进行采样。CNV 引脚上的脉冲上升沿将启动一个转换。在转换阶段中,利用一种逐次逼近算法对24 位 CDAC 进行排序,并采用差分比较器对采样输入与基准电压的二进制加权分数 (例如:V_{REF}/2,V_{REF}/4...V_{REF}/16777216) 进行有效的比较。在转换的末端,CDAC输出逼近于采样模拟输入。ADC 控制逻辑电路随后把 24 位数字输出代码传递至数字滤波器以实施进一步处理。

转移函数

LTC2380-24 将 2 x REF 的全标度电压数字化为 2^{24} 个电平,从而当 REF = 5V 时产生一个 0.6μ V 的 LSB。理想的转移函数示于图 2。输出数据为二进制补码格式。




图 2:LTC2380-24 转移函数

模拟输入

LTC2380-24 的模拟输入为全差分型,旨在最大限度地扩大可进行数字化处理的信号摆幅。模拟输入可以采用图 3 所示的等效电路来模拟。输入端上的二极管负责提供 ESD 保护。在采集阶段中,每个输入都具有串联的约 45pF (C_{IN}) 电容和 40Ω (R_{ON}) 电阻,前者来自采样 CDAC,而后者则来自采样开关的接通电阻。ADC 的共模抑制能力可对两个输入所共有的任何干扰信号进行抑制。在采样期间,输入吸收一个电流尖峰并对 C_{IN} 电容器进行充电。在转换期间,模拟输入仅吸收很小的漏电流。




图 3:LTC2380-24 差分模拟输入的等效电路

输入驱动电路

一个低阻抗信号源能直接驱动 LTC2380-24 的高阻抗输入,而不会产生增益误差。应该对一个高阻抗信号源进行缓



2380241

冲,以最大限度地缩减采集期间的稳定时间,并优化 ADC 的线性。为了获得最佳性能,应采用一个缓冲放大器来驱动 LTC2380-24 的模拟输入。该放大器提供了低输出阻抗,从 而在采集阶段中实现了模拟信号的快速稳定。另外,它还在信号源与 ADC 输入电流之间提供了隔离。

噪声和失真

必须考虑缓冲放大器和信号源的噪声与失真,因为它们会导致 ADC 噪声和失真的增加。应采用一个合适的滤波器在缓冲放大器之前对含有噪声的输入信号进行滤波,以最大限度地降低噪声。对于许多应用而言,使用一个图 4 所示的简单的单极点 RC 低通滤波器 (LPF1) 就足够了。




图 4:输入信号链路

应在缓冲器和 ADC 输入之间采用一个耦合滤波器网络 (LPF2),旨在尽量地抑制因采样瞬变而反射至缓冲器中的 扰动。如果模拟输入端上的 RC 时间常数很大,则将减缓模拟输入的稳定速度。因此,LPF2 通常需要一个比 LPF1 更大的带宽。另外,该滤波器还有助于极大地降低缓冲器所产生的噪声。必须选择一个具低噪声密度的缓冲放大器,以最大限度地减少 SNR 的劣化。

在 RC 滤波器中应使用高质量的电容器和电阻器,因为这些组件会增加失真。NPO 及银云母型电解电容器具有卓越的线性度。表面贴装型碳质电阻器会由于其自发热及焊接过程中可能出现的损坏而产生失真。表面贴装型金属膜电阻器对于上述两种问题的敏感度都低得多。

输入电流

在把一个放大器耦合至 LTC2380-24 的过程中所面临的最大挑战之一是处理 ADC 输入在每个采集阶段的起点所吸收的电流尖峰。ADC 输入可被模拟为驱动电路的一个开关电容器负载。驱动电路可能部分依赖于利用直接布设在 ADC 输入端上的小滤波电容器 CFILT 来衰减开关电容器电流尖峰,同时部分依赖于驱动放大器拥有足够的带宽以从剩馀扰动实现恢复。专为 DC 性能而优化的放大器也许不具备在ADC 的最大转换速率下实现完全恢复所需的充足带宽,这会产生非线性和其他误差。耦合滤波器电路可以划分为三大类:

完全稳定—— 该场合的特性是滤波器时间常数以及一个比 采样周期短得多的总稳定时间。当采集开始时,对耦合滤波器产生扰动。对于典型的一阶 RC 滤波器而言,这种扰动 将看似一个具指数式衰减的初始阶跃。放大器将具有其针 对该扰动的独特响应,这有可能包括振铃。如果输入完全稳定 (至 LT2380-24 的准确度以内),则扰动不会产生任何误差。

部分稳定—— 在该场合中,采集的开始将引起耦合滤波器的扰动,其随后开始稳定至接近标称输入电压。然而,在输入稳定至其终值之前采集将终止 (而转换操作随之开始)。这通常会产生一个增益误差,但只要稳定过程是线性的,就不会产生失真。耦合滤波器的响应受放大器的输出阻抗和其他参数的影响。对于高精度、低带宽放大器,不能总是假定可实现针对快速开关电容器电流尖峰的线性稳定响应。耦合滤波器所起的作用是在电流尖峰的高频能量到达放大器之前对其实施衰减。

完全平均 — 如果 ADC 输入端上的耦合滤波电容器 (CFILT) 远远大于 ADC 的采样电容器 (45pF),则采样毛刺干扰将得到极大的衰减。 驱动放大器实际上只承受平均采样电流,此电流是相当小的。在 2Msps 下,等效输入电阻约为 11k (如图 5 中所示),这对于大多数高精度放大器来



说这是一个良好的阻性负载。然而,在耦合滤波器的 DC 电阻和 ADC 的等效 (开关电容器) 输入电阻之间将出现阻性分压,因而产生一个增益误差。




图 5:LTC2380-24 之差分模拟输入的 等效电路 (在 2Msps)

在设计输入驱动电路时还应考虑 LTC2380-24 的输入漏电流,因为源阻抗将把输入漏电流转换为一个附加的输入电压误差。在整个工作温度范围内,输入漏电流 (共模和差分)通常极小。图 6 示出了一款典型器件在整个温度范围内的输入漏电流。




图 6:整个温度范围内的共模和差分输入漏电流

设 R_{S1} 和 R_{S2} 为图 7 所示差分输入驱动电路的源阻抗,并设 I_{L1} 和 I_{L2} 为流出 ADC 模拟输入端的漏电流。由漏电流引起的电压误差 V_E 可用下式来表达:

$$V_{E} = \frac{R_{S1} + R_{S2}}{2} \cdot (I_{L1} - I_{L2}) + (R_{S1} - R_{S2}) \cdot \frac{I_{L1} + I_{L2}}{2}$$

在整个工作温度范围和共模输入电压范围内,共模输入漏电流 $(I_{L1}+I_{L2})/2$ 通常极小 (图 6)。于是,源阻抗 R_{S1} 和 R_{S2} 的任何合理失配 (5% 以下) 都将只引起一个可以忽略的误差。差分输入漏电流 $(I_{L1}-I_{L2})$ 随温度而增加 (如图 6 所示),并在 $V_{IN}=V_{REF}$ 时达到最大值。差分漏电流通常也非常小,而其非线性成分则更小。只有非线性成分才会影响ADC 的线性度。




图 7:驱动器的源阻抗和 LTC230-24 的输入漏电流

为了获得最佳性能,建议源阻抗 R_{S1} 和 R_{S2} 介于 5Ω 和 50Ω 之间,并具有 1% 的容差。对于处在该范围之中的源阻抗, R_{S1} 和 R_{S2} 的电压和温度系数往往并不是至关重要的。有保证的 AC 和 DC 规格采用 10Ω 源阻抗进行测试,而且随著源阻抗的增加这些规格指标将由于输入稳定的不完全而逐渐劣化。

全差分输入

可采用一个通过被配置为两个单位增益缓冲器的 LT6203 驱动的低失真全差分信号源 (如图 8 所示) 来获得数据表所宣称的完整失真性能 (即 -117dB)。




图 8:LT6203 对一个全差分信号源进行缓冲

单端至差分转换

对于单端输入信号,必须采用一个单端至差分转换电路以在LTC2380-24 的输入端上产生一个差分信号。建议使用LT6203 ADC 驱动器来执行单端至差分转换。LT6203 不仅灵活,还可通过配置将不同幅度的单端信号转换至LTC2380-24 的 ±5V 差分输入范围。

图 9a 示出了采用 LT6203 转换一个 0V 至 5V 单端输入信号的情形。在该场合中,第一个放大器被配置为一个具单位增益的缓冲器,而单端输入信号直接驱动放大器的高阻抗输入。如图 9b 中的 FFT 所示,LT6203 可驱动 LTC2380-24接近达到其数据表中宣称的完整性能指标。

数字增益压缩

LTC2380-24 具有一种数字增益压缩 (DGC) 功能,该功能将全标度输入摆幅定义在 ±V_{REF} 模拟输入范围的 10% 至90% 之间。如欲启用数字增益压缩功能,则把 REF/DGC 引脚拉至低电平。此项功能允许由单个正电源给 SAR ADC 驱动器供电,因为每个输入的摆幅介于 0.5V 至 4.5V 之间 (如图 10 所示)。由于只需一个正电源来给 SAR ADC 驱动器供电,因而可为整个系统节省更多的功率。

当 DGC 被使能时,LTC2380-24 可由低功率 LTC6362 差分驱动器来驱动,后者采用单 5V 电源供电。图 11a 示出了如何通过配置使 LTC6362 接受一个 ±3.28V 真正双极单端输入信号,并在数字增益压缩功能被启用时将该信号电平移位至缩减的 LTC2380-24 输入范围。当与 LTC6655-4.096配对用于基准时,整个信号链路解决方案可采用单 5V 电源




图 9a: LT6203 将一个 0V 至 5V 单端信号 转换为一个 ±5V 差分输入信号




图 9b: 128k 点 FFT 曲线图 (f_{IN} = 2kHz, 针对图 9a 中所示的电路)





图 10:LTC2380-24 的输入摆幅 (增益压缩功能被启用)

供电,从而最大限度地降低了功耗和复杂性。如图 11b 的 FFT 所示,该单 5V 电源解决方案能实现高达 96dB SNR。

LINEAR TECHNOLOGY








图 11b: 128k 点 FFT 曲线图 (f_{IN} = 2kHz, 对于图 11a 中 所示的电路)

DC 准确度

本数据表中介绍的许多驱动器电路均强调 AC 性能 (失真和信噪比),并相应地选择放大器。非常低的失真水平是LTC2380-24 具备卓越 INL 性能的直接结果,而且该特性还可在 DC 应用中加以利用。请注意,虽然 LT6362 和LT6203 的特点是拥有卓越的 AC 指标,但其 DC 指标却与 LTC2380-24 不相匹配。例如,这些放大器的失调在某些条件下超过 $500\mu V$ 。与此大为不同的是,LTC2380-24则具有 $130\mu V$ 的保证最大失调误差(典型漂移为±0.007ppm/°C)和 100ppm 的保证最大全标度误差(典型漂移为±0.05ppm/°C)。低漂移对于在校准系统的宽温度范围内保持准确度是很重要的。

必须非常谨慎地选择放大器以提供一个准确度达 24 位的 DC 信号链路。可能需要一个至少 126dB 的大信号开环增益,以确保那些针对增益 = -1 配置的放大器具备 1ppm 的线性度。不过,如果已知放大器的增益特性 (几乎全部是)线性的,那么较小的增益就足够了。对于被配置为单位增益缓冲器的放大器,必须考虑放大器的失调与信号电平的关系。例如:对于一个 5V 摆幅,1ppm 线性度可能要求失调的已知变化幅度小于 $5\mu V$ 。然而,如果关系几乎全部是线性的,则或许可以接受更大的失调变化幅度。单位增益缓冲

放大器通常需要给电源轨提供巨大的峰值储备空间以实现最佳的性能。相比于单位增益缓冲放大器,配置用以尽量抑制放大器输入端上的摆幅的负输出放大器电路可在峰值储备空间极小的情况下实现更好的工作性能。应谨慎地考虑负输出放大器之反馈网络的线性和热特性,以确保 DC 准确度。

ADC 基准

LTC2380-24 需要一个外部基准以确定其输入范围。一个低噪声、低温度漂移基准对于实现 ADC 的完整数据表性能指标是至关紧要。凌力尔特公司提供了一个专为满足众多应用的需要而设计的高性能基准产品库。凭藉其小尺寸、低功率和高准确度,LTC6655-5 非常适合与 LTC2380-24 一起使用。LTC6655-5 可提供 0.025% (最大值) 的初始准确度和2ppm/°C (最大值) 的温度系数,适合高精度应用。

当选择一个用于 LTC6655-5 的旁路电容器时,应谨慎地考虑该电容器的电压额定值、温度额定值和封装尺寸。物理尺寸较大并具有较高电压和温度额定值的电容器往往可提供一个较大的有效电容,能更好地对 LTC6655-5 的噪声进行滤波,从而产生一个较高的 SNR。因此,建议利用一个靠近REF 引脚的 47μF 陶瓷电容器 (电介质为 X7R,尺寸为1210,10V 额定电压)来对 LTC6655-5 进行旁路。



在每个转换周期中,LTC2380-24 的 REF 引脚从 47μ F 旁路电容器吸收电荷 (Q_{CONV})。基准利用一个 DC 电流 (I_{REF} = Q_{CONV}/t_{CYC}) 来补充该电荷。REF 引脚的 DC 吸收电流 I_{REF} 取决于采样速率和输出代码。如果 LTC2380-24 用于以一种恒定速率对某个信号进行连续采样,则 LTC6655-5 将在整个代码范围内把基准电压的偏差保持在 < 0.5 ppm。

当空载时,LTC2380-24 的 REF 引脚仅吸收一个很小的漏电流 (<1μA)。在那些在经历了漫长的空载周期之后获取一组样本的应用中 (如图 12 所示),I_{REF} 迅速从大约 0μA 变至 2mA 的最大值 (在 2Msps)。DC 吸收电流的这一阶跃在基准中触发了一个瞬态响应,必须对此加以考虑,因为基准输出电压中的任何偏差都将影响输出代码的准确度。在重视基准瞬态响应的应用中,同样建议使用具有快速稳定特性的LTC6655-5 基准。

在电源管理至关紧要的应用中,外部基准有可能被断电,这样 REF 引脚上的电压会变至 2V 以下。在此类场合中,建议在 REF 引脚上的电压恢复至高于 2V 之后,于启动下一个转换之前把 ADC 的内部数字 I/O 寄存器清零。这可以通过在第一个 CNV 上升沿之前于 SCK 引脚上提供至少 20 个上升沿得以实现。

基准噪声

取平均的转换结果数目 (N) 每增加 2 倍, ADC 的动态范围 将增加约 3dB。SNR 也应以相同的方式作为 N 的一个函数 改善。然而,对于接近全标度的大输入信号,任何基准噪声 在 N 增大的情况下都将限制 SNR 的改善,因为 REF 引脚 上的任何噪声均将在输入信号的基本频率周围调制。因此,至关重要的是采用一个低噪声基准,特别是假如输入信号幅度接近全标度。对于小输入信号,动态范围将如本节先前描述的那样有所改善。

动态性能

采用快速傅立叶变换 (FFT) 技术来测试额定吞吐量条件下的 ADC 频率响应、失真和噪声。通过施加一个低失真正弦波并采用一种 FFT 算法来分析数字输出,可检查 ADC 频谱成分中超出基频之外的频率情况。LTC2380-24 为 AC 失真及噪声测量均提供了保证测试限值。

动态范围

动态范围是全标度输入的 RMS 值与输入短接至 $V_{REF}/2$ 时测量的总 RMS 噪声之比。在未取平均的情况下 (N=1), LTC2380-24 的动态范围为 101dB,每次测量中取平均的转换结果数目 (N) 每增加 2 倍,动态范围的改善幅度为 3dB。

信号与噪声加失真之比 (SINAD)

信号与噪声加失真之比 (SINAD) 是输入基频的 RMS 幅度与 ADC 输出端上的所有其他频率分量的 RMS 幅度之比。输出被带限至从高于 DC 至低于半采样频率之间的频带内。如图 13 所示,LTC2380-24 在 1.5MHz 采样速率及 2kHz输入下实现了一个 100dB 的典型 SINAD。




图 12:显示突发采样的 CNV 波形

LINEAR TECHNOLOGY




图 13: LTC2380-24 的 128k 点 FFT (f_{IN} = 2kHz 和 f_{SMPL} = 1.5MHz)

信噪比 (SNR)

信噪比 (SNR) 是输入基频的 RMS 幅度与除了首五个谐波和 DC 之外的所有其他频率分量的 RMS 幅度之比。如图 13 所示,LTC2380-24 在 1.5MHz 采样速率及 2kHz 输入下实现了一个 100dB 的典型 SNR。

总谐波失真 (THD)

总谐波失真 (THD) 是输入信号所有谐波的 RMS 之和与基频 自身之比。带外谐波混入介于 DC 和半采样频率 (f_{SMPL}/2) 之间的频带。THD 由下式来表示:

THD=
$$20\log \frac{\sqrt{V2^2 + V3^2 + V4^2 + ... + V_N^2}}{V1}$$

式中的 V1 为基频的 RMS 幅度 , V2 至 , 为二次至 N 次 谐波的幅度。

电源考虑

LTC2380-24 提供了两个电源引脚:2.5V 电源 (V_{DD}) 和数字输入/输出接口电源 (OV_{DD}) 。灵活的 OV_{DD} 电源允许 LTC2380-24 与任何工作电压介于 1.8V 和 5V 之间的数字逻辑电路 (包括 2.5V 和 3.3V 系统) 进行通信。

电源排序

LTC2380-24 没有任何特殊的电源排序要求。应谨慎地遵守"绝对最大额定值"部分中所描述的最大电压关系。LTC2380-24 具有一个上电复位 (POR) 电路,在初始上电或电源电压下降至 1V 以下时,此电路将使 LTC2380-24 复位。当电源电压重新进入标称电源电压范围时,POR 将重新预置 ADC。在一个 POR 过程之后的 200µs 之内,不得启动转换操作以确保重新初始化周期已经结束。在此时点之前启动的任何转换都将产生无效的结果。此外,在一个POR 过程之后,建议在启动下一个转换之前把 ADC 的内部数字 I/O 寄存器清零。这可以通过在第一个 CNV 上升沿之前于 SCK 引脚上提供至少 20 个上升沿来实现。

定时和控制

CNV 定时

LTC2380-24 的转换受控于 CNV。CNV 上的一个上升沿将起动一个转换并给 LTC2380-24 上电。一旦某个转换被启动,那么在转换完成之前它将不能被重新起动。为了获得最佳的性能,CNV 应利用一个乾净的低抖动信号驱动。转换器状态由 BUSY 输出指示,当转换在进行之中时该输出处于高电平。为确保在数字转换结果中不出现错误,CNV 上任何额外的变换均应在转换操作开始或者转换操作结束之后的 40ns 之内进行。转换操作一旦完成,LTC2380-24 将断电并开始采集输入信号。



内部转换时钟

LTC2380-24 具有一个内部时钟,该时钟经过修整以实现一个 372ns 的最大转换时间。凭藉一个 115ns 的最小采集时间,可在无需任何外部调整的情况下保证 2Msps 的最大采样速率。请注意,串行 I/O 数据传输时间把输出数据速率(f_{ODR}) 限制在 1.5Msps (见"传统 SAR 工作原理"部分)。当采用分布式读取时,可在对 4 个或更多的转换结果取平均时实现一个 2Msps 的采样速率 (见"分布式读取"部分)。

自动断电

LTC2380-24 在一个转换完成之后自动地断电,并当一个新的转换在 CNV 的上升沿上启动时自动地上电。在断电期间,来自最后一个转换的数据可由时钟同步输出。如需尽可能地降低断电期间的功耗,则停用 SDO 并关断 SCK。自动断电功能将减少 LTC2380-24 的功率耗散,因为采样速率降低了。由于只在转换操作期间消耗功率,因此在低采样速率下 LTC2380-24 在转换周期 (t_{CYC}) 的大部分时间里处于断电状态,从而减低了随采样速率而调节的平均功率耗散,如图 14 所示。




图 14:LTC2380-24 的电源电流 与采样速率的关系曲线

数字接口

LTC2380-24 具有一个简单和易用的串行数字接口,其支持高达 1.5Msps 的输出数据速率。该接口负责控制一个数字平均滤波器,该滤波器可用于增加测量的动态范围。灵活的 OV_{DD} 电源允许 LTC2380-24 与工作电压介于 1.8V 和 5V 之间的任何数字逻辑电路 (包括 2.5V 和 3.3V 系统) 进行通信。LTC2380-24 的数字接口可返回兼容 LTC2378-20 系列。

数字平均滤波器 (SINC¹ 抽取滤波器)

许多 SAR ADC 应用都采用数字平均方法来降低由于噪声所引起的测量不确定性。计算多个 A/D 转换结果的平均值通常需要一个 FPGA 或 DSP。LTC2380-24 具有一个能够在无需任何附加硬件的情况下提供该功能的集成型数字平均滤波器,因而简化了应用解决方案并提供了一些独特的优势。该数字平均滤波器可用于对转换结果少至 N=1 或多至 N=65536 的数据块取平均。

本节中所描述的数字平均滤波器也被称为 $SINC^1$ 数字抽取滤波器。 $SINC^1$ 数字抽取滤波器是一种具有 N 个等值抽头的 FIR 滤波器。

方框图

图 15 示出了数字平均滤波器的方框图,其包括一个转换结果寄存器、数字信号处理 (DSP) 功能块和一个 I/O 寄存器。




图 15:数字平均滤波器的方框图

LINEAR TECHNOLOGY

转换结果寄存器保存了来自在 CNV 的上升沿上获取的最新采样的 24 位转换结果。DSP 功能块提供了一种平均运算,并把转换结果的平均值装入 I/O 寄存器,以便用户通过串行接口读取。

传统 SAR 工作原理

如图 16 所示,可以像一个传统的无延迟 SAR 那样来运作 LTC2380-24。每个转换结果在启动下一个转换之前通过串 行接口读出。请注意 I/O 寄存器的内容怎样跟踪转换结果 寄存器的内容,以及两种寄存器均包含一个对应于单次转换 的结果。当 LTC2380-24 以这种方式运作时,数字平均滤 波器对用户是透明的。不需要编程。简单地在每个周期中读 出每个转换结果。Ri 代表与转换编号 i 相对应的 24 位转换结果。在每个转换周期中最少可以给出 20 个 SCK (而不是图 16 中所示的 24 个) 以获得一个 20 位的准确结果,从而 使得 LTC2380-24 能返回兼容 LTC2378-20。当像传统

SAR 那样来运作 LTC2380-24 时[,]可采用 1.5Msps 的最 大采样速率。

采用数字平均滤波器来降低测量噪声

数字平均方法常被用来降低由于噪声而引起的测量不确定性。LTC2380-24 具有一个数字平均滤波器,因而使其能够容易地完成平均运算,并不需要提供任何额外的硬件和软件。

取 4 个转换结果的平均值

图 17 示出了一种每启动 4 次转换执行一次输出结果读出操作的场合。如图所示,从 I/O 寄存器读出的输出结果是先前 4 个转换结果的平均值。数字平均滤波器将自动地取转换结果的平均值,直到读出一个输出结果为止。当读出一个输出结果时,数字平均滤波器被复位并就下一个转换结果起动一个新的平均运算。




图 16: 传统 SAR 操作时序






图 17:取 4 个转换结果的平均值

在该例中,输出结果在转换编号 0、4 和 8 之后读出。数字平均滤波器在转换编号 0 之后复位,并以转换编号 1 为开始起动一个新的平均运算。输出结果 (R1 + R2 + R3 + R4)/4 在转换编号 4 之后读出,这将使数字平均滤波器再次复位。由于数字平均滤波器自动地对完成的每个新转换取平均,因此无需编程即可对任意数量 (最高为 65536 的上限)的转换结果取平均。

取 3 个转换结果的平均值

当取 N 个转换结果的平均值时 (N 的数值不是 2 的幂),输出结果将乘以 N/M,其中的 M 是一个加权因子,其为大于 N 的下一个 2 的幂 (在后面的"加权因子"部分中进行说明)。图 18 示出了仅取 3 个转换结果之平均值的例子。读出的输出结果乘以 N/M = 3/4。

采用具有减低数据速率的数字平均滤波器

图 16、17 和 18 中给出的实例说明了使用 LTC2380-24 的一些最常见的方法。简单地读取每个个别转换结果,或

者读取 N 个转换结果的一个平均值。在每种场合中,结果都是在两个连续的 A/D 转换 (BUSY) 周期之间读出的,从而在采用一个 100 M H z 时钟时把采样速率限制在1.5Msps。(见"时序图")。

分布式读取

当采用分布式读取时可实现大于 1.5Msps 的采样速率。分布式读取要求对多个转换结果取平均。最少必须对 4 个转换结果取平均以使 LTC2380-24 运行在其 2Msps 的最大采样速率下。

如果在两个 BUSY 下降沿之间的一个转换周期中给出了至少 1 个但少于 20 个 SCK 脉冲 (0 < SCK < 20) (见图 19),则 I/O 寄存器未用数字平均滤波器的输出进行更新,从而保留了其内容。这允许在多个转换周期中从 I/O 寄存器读取一个输出结果,因而降低了串行接口的速度要求。

一个读取操作由第一个 SCK 脉冲的上升沿启动,且必须在可以启动下一个读取操作之前终止。一旦启动了某个在其中

LINEAR TECHNOLOGY




图 18:取3个转换结果的平均值

开始了一个新平均运算的读取操作,数字平均滤波器即被复位。将自动地对在数字平均滤波器复位之后完成的转换取平均,直到启动一个新的读取操作为止。因此,数字平均滤波器将计算在启动一个读取操作到启动下一个读取操作之间的时间里完成的转换的转换结果平均值。

通过在介于两个 BUSY 下降沿之间的一个转换周期中提供 0 个或大于 19 个 SCK 脉冲 (上升沿) 来终止一个读取操作,以允许利用取自数字平均滤波器输出的新平均值来更新 I/O 寄存器。

采用一个分布式读取来进行 4 个转换的取平均

在图 19 示出的实例中,每 4 个转换周期启动读取操作,且在 3 个转换周期中进行 I/O 寄存器的读取。这允许串行接口的运行速度为其他场合中必须达到之水平的 1/3。第一个 SCK 上升沿启动第一个读取操作,3 个 8 位组在 3 个转换周期中读出。在转换编号 4 和 5 的 BUSY 下降沿之间未提

供 SCK 脉冲,由此在转换编号 5 完成时终止读取操作。第二个读取操作在转换编号 5 之后启动,这导致 (R2 + R3 + R4 + R5)/4 自从转换编号 2、3、4 和 5 在所示的两个读取操作启动之间完成后从 I/O 寄存器读出。

采用一个分布式读取来进行 25 个转换的取平均

在图 20 所示的实例中,每 25 个转换周期启动一个读取操作,每个转换周期采用单个 SCK 脉冲以从 I/O 寄存器读取输出结果。第一个 SCK 上升沿启动一个读取操作,然后,在接下去的 23 个转换周期中读出一位。在转换编号 25 和 26 的 BUSY 下降沿之间未提供 SCK 脉冲,由此在转换编号 26 完成时终止读取操作。在转换编号 26 之后启动第二个读取操作,因而导致 (R2 + R3 + ... + R25 + R26)/32 从 I/O 寄存器读出。在读取操作期间,由于每个转换周期给出 0 < SCK < 20 个脉冲,因此 I/O 寄存器的内容未被更新,从而使得分布式读取操作的执行不会引起中断。






图 19:取 4 个转换结果的平均值并采用一个分布式读取操作来读出数据




图 20:取 25 个转换结果的平均值并采用一个分布式读取操作来读出数据

最小移位时钟频率

在执行一个读取操作的同时每个转换周期至少需要 1 个 SCK 脉冲设定了可采用之 SCK 频率的一个下限,其为: $f_{SCK} = f_{SMPL}$ 。

噪声与取平均的关系

从一个样本到下一个样本,ADC 的噪声是不相关的。因此,当针对某给定测量取平均的 A/D 转换结果的数目为 N 时,测量的 ADC 噪声将降低 \sqrt{N} 倍。其他的噪声源 (例如:来自输入缓冲放大器的噪声和基准噪声) 可以在样本之间相关联,并可利用取平均来降低,但降幅较小。

加权因子

当对转换结果取平均值时,产生的输出代码代表了之前 N 个样本 (如果 N 是 2 的幂) 的一个权重相等的平均值。如果 N 不是 2 的幂,则根据表 1 选择一个加权因子 M。具体而言,假如 Ri 代表第 i 个模拟样本的 24 位转换结果,则代表 N 个取平均转换结果的输出代码 D 被定义如下:

$$D = \sum_{i=1}^{N} \frac{R_i}{M}$$

表 1 列出了针对介于 1 和 65536 之间的任何平均值数 目 N 的加权因子和最终形成的数据吞吐量。请注意,当 N = 65536 时,M 达到一个 65536 的最大值。对于 N > 65536,数字平均滤波器将继续累积转换结果以使 N/M > 1。在这样的场合中,如果 ADC 内核产生了具有一个非零平均值的转换结果,则输出结果将最终饱和在正或负全标度。

表 1:针对各种不同 N 值的加权因子和吞吐量

| N | M | 输出数据速率 |
|---------------|-------|-----------------------------|
| | | f _{SMPL} = 1.5Msps |
| 1 | 1 | 1.5Msps |
| 2 | 2 | 750ksps |
| 3 | 4 | 500ksps |
| | | f _{SMPL} = 2Msps |
| 4 | 4 | 500ksps |
| 5 - 8 | 8 | 400ksps - 250ksps |
| 9 - 16 | 16 | 222.2ksps - 125ksps |
| 17 - 32 | 32 | 117.6ksps - 62.5ksps |
| 33 - 64 | 64 | 60.6ksps - 31.3ksps |
| 65 - 128 | 128 | 30.8ksps - 15.6ksps |
| 129 - 256 | 256 | 15.5ksps - 7.8ksps |
| 257 - 512 | 512 | 7.8ksps - 3.9ksps |
| 513 - 1024 | 1024 | 3.9ksps - 2ksps |
| 1025 - 2048 | 2048 | 2ksps - 1ksps |
| 2049 - 4096 | 4096 | 976sps - 488sps |
| 4097 - 8192 | 8192 | 488sps - 244sps |
| 8193 - 16384 | 16384 | 244sps - 122sps |
| 16385 - 32768 | 32768 | 122sps - 61sps |
| 32769 - 65536 | 65536 | 61sps - 30.5sps |

在 N/M < 1 的场合中,实现一个全标度输出结果将要求把模拟输入驱动至超出规定的保证输入差分电压范围。强烈劝阻这么做,因为超出保证规格范围的 LTC2380-24 操作会导致不合乎期望的运行方式,很有可能损坏结果。为了实现正确的运作,建议模拟输入差分电压不要超过 $\pm V_{REF}$ 规格。请注意,当 N/M < 1 时输出结果并不饱和在 N/M。

50Hz 和 60Hz 抑制

通过根据采样速率 f_{SMPL} 和期望抑制的频率 f_{REJECT} 选择合适的平均值数目 N,可以抑制特定的输入频率。如果,

$$T_{AVG} = \frac{1}{f_{SMPL}} \bullet N = \frac{1}{f_{REJECT}}$$



则 D 是 f_{REJECT} 的一个全正弦波周期的一个平均值,并针对该特定频率及其整数倍 (高达 $f_{SMPL} - f_{REJECT}$) 产生一个零增益 (见图 21)。求解 N 得出:

$$N = \frac{f_{SMPL}}{f_{REJECT}}$$

使用该表达式,我们能够找到用于抑制 50Hz 和 60Hz 以及其他频率的 N。需注意的是,可通过牺牲 N 和 f_{SMPL} 以实现对特定频率的抑制,如下所示。

如欲抑制 50Hz (当 f_{SMPI} = 2Msps 时):

$$N = \frac{2,000,000sps}{50Hz}$$
$$= 40,000$$

如欲抑制 50Hz 和 60Hz (各为 10Hz 的一个倍数), 当 N = 1024 时:

$$f_{SMPL} = 1024 \cdot 10Hz$$

= 10.24ksps

图 21 示出了一个 $SINC^1$ 滤波器实例,其 $f_{SMPL}=2Msps$ 和 N=8,因而导致 $f_{REJECT}=250kHz$ 。请注意,由于平均运算的原因,高于 DC 但并非 f_{REJECT} 或其倍数的输入频率也被衰减至不同的程度。




图 21: 具 f_{SMPI} = 2Msps 和 N = 8 的 SINC¹ 滤波器

计数

除了 24 位输出代码之外,还附加了一个 16 位字 C[15:0] 以产生一个 40 位的总输出字,如图 22 中所示。C[15:0] 是为产生 (输出结果 -1) 而取平均之样本数目的直接二进制表示 (MSB 在前)。例如,倘若取 N 个样本的平均值以产生输出结果,则 C[15:0] 将等于 N -1。于是,如果 N 为 1 (即未进行求平均运算的场合),那么 C[15:0] 将始终为 0。假如 N = 16384,则 C[15:0] 将等于 16383,依此类推。如果被取平均的样本数目大于 65536,则 C[15:0] 饱和在 65535。




图 22:串行输出代码解析




时序图

正常模式,单个器件

当 CHAIN = 0 时,LTC2380-24 工作于正常模式。在正常模式中,RDL/SDI 启用或停用串行数据输出引脚 SDO。假如 RDL/SDI 为高电平,则 SDO 处于高阻抗状态且 SCK 被忽略。倘若 RDL/SDI 为低电平,则 SDO 被驱动。图 23 示

出了工作于正常模式的单个 LTC2380-24, 其 CHAIN 和 RDL/SDI 引脚连接至地。当 RDL/SDI 接地时, SDO 被启用,而且输出结果的 MSB (D23) 可在 BUSY 的下降沿之后 t_{DSDOBUSYI} 提供。计数信息在输出结果之后移出。







图 23:使用单个工作于正常模式的 LTC2380-24

时序图

正常模式,多个器件

图 24 示出了多个工作于正常模式 (CHAIN = 0) 的 LTC2380-24 器件,这些器件共用 CNV、SCK 和 SDO。通过共用 CNV、SCK 和 SDO,可减少运作多个并联 ADC 所需的信号数目。

由于 SDO 是共用的,因此每个 ADC 的 RDL/SDI 输入必须用于每次只允许一个 LTC2380-24 驱动 SDO,旨在避免总线冲突。如图 24 所示,RDL/SDI 输入在空载时处于高电平,并在转换操作之间被个别拉至低电平以从每个器件读出数据。当 RDL/SDI 被拉至低电平时,选定器件的 MSB 被输出至 SDO 上。计数信息在输出结果之后移出。






图 24:正常模式 (多个器件共用 CNV、SCK 和 SDO)

LINEAD TECHNOLOGY


时序图

链接模式,多个器件

当 $CHAIN = OV_{DD}$ 时,LTC2380-24 工作于链接模式。在链接模式中,SDO 始终处于启用状态且 RDL/SDI 充当串行数据引脚 (SDI),来自另一个 ADC 的菊链数据输出可在此输入。

在那些硬件的局限性有可能使得与多个转换器相连所需的线路数目受到限制的应用中,这是很有用处的。图 25 中的例

子示出了两个采用菊链式连接的器件。转换器 A 的 MSB 将在 40 个 SCK 周期之后出现于转换器 B 的 SDO。在第一个 SCK 脉冲的上升沿上,转换器 A 的 MSB 在转换器 B 的 RDL/SDI 引脚上由时钟同步输入。当处于链接模式时,数字平均滤波器的功能被保留。






图 25:链接模式时序图




为了获得 LTC2380-24 的最佳性能,建议使用一个印刷电路板。印刷电路板 (PCB) 的布局应确保数字和模拟信号线是尽可能分开的。应特别注意不要沿著模拟信号迹线或在ADC 的下方排布任何的数字时钟或信号走线。


推荐布局

下面给出了推荐的 PCB 布局示例。应采用单个连续且不间断的接地平面。至电源的旁路电容器应布设在尽可能靠近电源引脚的地方。用于这些旁路电容器的低阻抗公共回线对于实现 ADC 的低噪声操作是不可或缺的。模拟输入走线由地屏蔽。欲知更多细节和信息,请查阅 DC2289 (LTC2380-24 的评估套件) 的相关资料。


顶侧丝网印刷




第一层 (元件面)




第二层 (接地平面)




第三层 (电源平面)



第四层 (底层)



演示电路板原理图 (部分)






封装描述


如需了解最近的封装图样,请登录 http://www.linear.com.cn/designtools/packaging/

DE 封装 16 引脚塑料 DFN (4mm×3mm)

(参考 LTC DWG # 05-08-1732 Rev Ø)



RECOMMENDED SOLDER PAD PITCH AND DIMENSIONS APPLY SOLDER MASK TO AREAS THAT ARE NOT SOLDERED



- NOTE:
- 1. DRAWING PROPOSED TO BE MADE VARIATION OF VERSION (WGED-3) IN JEDEC PACKAGE OUTLINE MO-229
- 2. DRAWING NOT TO SCALE
- 3. ALL DIMENSIONS ARE IN MILLIMETERS
- ALL DIMENSIONS ARE IN WILLIAM
 DIMENSIONS OF EXPOSED PAD ON BOTTOM OF PACKAGE DO NOT INCLUDE MOLD FLASH, MOLD FLASH, IF PRESENT, SHALL NOT EXCEED 0.15mm ON ANY SIDE
- 5. EXPOSED PAD SHALL BE SOLDER PLATED
- 6. SHADED AREA IS ONLY A REFERENCE FOR PIN 1 LOCATION ON THE TOP AND BOTTOM OF PACKAGE




封装描述

如需了解最近的封装图样,请登录 http://www.linear.com.cn/designtools/packaging/

MS 封装 16 引脚塑料 MSOP

(参考 LTC DWG # 05-08-1669 Rev A)




- 3. DIMENSION DOES NOT INCLUDE MOLD FLASH, PROTRUSIONS OR GATE BURRS.
- MOLD FLASH, PROTRUSIONS OR GATE BURRS SHALL NOT EXCEED 0.152mm (.006") PER SIDE 4. DIMENSION DOES NOT INCLUDE INTERLEAD FLASH OR PROTRUSIONS.
- INTERLEAD FLASH OR PROTRUSIONS SHALL NOT EXCEED 0.152mm (.006") PER SIDE
- 5. LEAD COPLANARITY (BOTTOM OF LEADS AFTER FORMING) SHALL BE 0.102mm (.004") MAX

LTC2380-24 LTC2380-24

典型应用

LTC6362 被配置以接受一个 ±10V 输入信号并依靠单 5V 电源运作 (当 LTC2380-24 中的数字增益压缩功能被启用时)



典型应用

| 器件型号 | 描述 | 备注 |
|---|--|---|
| ADC | | |
| LTC2378-20/LTC2377-20/ LTC2376-20 | 20 位、1Msps / 500ksps / 250ksps、±0.5ppm INL 串行、低功率 ADC | 2.5V 电源,±5V 全差分输入,104dB SNR, MSOP-16 和 4mm x 3mm DFN-16 封装 |
| LTC2379-18/LTC2378-18/ LTC2377-18/LTC2376-18 | 18 位、1.6Msps / 1Msps / 500ksps / 250ksps 串行、低功率 ADC | 2.5V 电源,差分输入,101.2dB SNR,±5V 输入范围,DGC, 采用 MSOP-16 和 4mm x 3mm DFN-16 封装的引脚兼容型系列 |
| LTC2380-16/LTC2378-16/ LTC2377-16/LTC2376-16 | 16 位、2Msps / 1Msps / 500ksps / 250ksps 串行、低功率 ADC | 2.5V 电源,差分输入,96.2dB SNR,±5V 输入范围,DGC, 采用 MSOP-16 和 4mm x 3mm DFN-16 封装的引脚兼容型系列 |
| LTC2369-18/LTC2368-18/ LTC2367-18/LTC2364-18 | 18 位、1.6Msps / 1Msps/ 500ksps / 250ksps 串行、低功率 ADC | 2.5V 电源, 伪差分单极输入,96.5dB SNR,0V 至 5V 输入范围, 采用 MSOP-16 和 4mm x 3mm DFN-16 封装的引脚兼容型系列 |
| LTC2370-16/LTC2368-16/ LTC2367-16/LTC2364-16 | 16 位、2Msps / 1Msps / 500ksps / 250ksps 串行、低功率 ADC | 2.5V 电源,伪差分单极输入,94dB SNR,0V 至 5V 输入范围, 采用 MSOP-16 和 4mm x 3mm DFN-16 封装的引脚兼容型系列 |
| DAC | | |
| LTC2757 | 18 位、单通道并行 I _{OUT} SoftSpan™ DAC | ±1LSB INL/DNL,软件可选的范围,7mm x 7mm LQFP-48 封装 |
| LTC2641 | 16 位 / 14 位 / 12 位单通道串行 V _{OUT} DAC | ±1LSB INL/DNL,MSOP-8 封装,0V 至 5V 输出 |
| LTC2630 | 12 位 / 10 位 / 8 位单通道 V _{OUT} DAC | SC70 6 引脚封装,内部基准,±1LSB INL (12 位) |
| 基准 | | |
| LTC6655 | 高精度低漂移低噪声缓冲基准 | 5V / 4.906V / 3.3V / 3V / 2.5V / 2.048V / 1.25V,5ppm/°C,0.25ppm 峰至峰噪声,MSOP-8 封装 |
| LTC6652 | 高精度低漂移低噪声缓冲基准 | 5V / 4.906V / 3.3V / 3V / 2.5V / 2.048V / 1.25V , 5ppm/°C , 2.1ppm 峰至峰噪声,MSOP-8 封装 |
| 放大器 | | |
| LT6237 | 双通道轨至轨输出 ADC 驱动器 | 215MHz GBW,1.1nV/ √Hz,3.5mA 电源电流 |
| LT6203 | 双通道 100MHz 轨至轨输入 / 输出低噪声 功率放大器 | 1.9nV/√Hz,3mA 最大电源电流,100MHz 增益带宽 |
| LTC6362 | 低功率、全差分输入/输出放大器/驱动器 | 2.8V 至 5.25V 单电源,1mA 电源电流,MSOP-8 封装和 3mm x 3mm DFN-8 封装 |