

第五章

存储器系统



- ❖ **存储器的分类**
- ❖ **存储器的工作原理**
- ❖ **存储器的扩展**
- ❖ **新型存储器技术**



§ 5-1 存储器的基本概念

一、存储器的分类

1、按存储介质分类

半导体存储器、磁表面存储器、光表面存储器

2、按存储器的读写功能分类

只读存储器（**ROM**）、随机存储器(**RAM**)

3、按信息的可保存性分类


非永久性记忆的存储器、永久性记忆的存储器

4、按在微机系统中的作用分类

主存储器、辅助存储器、高速缓冲存储器



半导体存储器的分类（主存储器）



二、存储器的基本性能指标

1、存储容量

(1) 存储容量=存储器单元数×每单元二进制位数

(2) 换算关系：

$$1\text{KB}=2^{10}\text{B}=1024\text{B}$$

$$1\text{MB}=2^{20}\text{B}=1024\text{KB}$$

$$1\text{GB}=2^{30}\text{B}=1024\text{MB}$$

$$1\text{TB}=2^{40}\text{B}=1024\text{GB}$$

2、存取速度

(1) 存取时间：启动一次存储器操作到完成该操作所经历的时间。时间越小，存储速度越快。如DRAM：100ns~200ns，SRAM：20ns~40ns。



(2) 存取周期：连续两次独立的存储器操作所需要的最短的时间。一般情况下，存取周期略大于存取时间。

3、功耗：存储器耗电的多少，同时反映了其发热的程度。

4、可靠性：用平均故障间隔时间MTBF (**Mean Time Between Failures**) 来衡量。MTBF越长，可靠性越高。

5、性价比：衡量存储器经济性能好坏的综合指标。



三、存储系统的层次结构

1、存储系统的层次结构

是指把各种不同存储容量、存取速度和价格的存储器按层次结构组成多层存储器，并通过管理软件和辅助硬件有机组合成统一的整体，使所存放的程序和数据按层次分布在各种存储器中


2、常用的存储系统的层次结构

主要由高速缓冲存储器Cache、主存储器和辅助存储器组成，如图所示

3、解决CPU与主存储器速度差所采取的措施

- (1) CPU内部设置多个通用寄存器
- (2) 采用多存储模块交叉存取
- (3) 采用高速缓冲存储器（Cache）





存储系统的多级层次结构



将当前使用频率较高的程序和数据通过一定的替换机制从主存调入到CACHE中，CPU在取指令或读取操作数时，同时对CACHE和主存进行访问，如果CACHE命中，则终止对主存的访问，直接从CACHE中将指令或数据送到CPU处理。由于CACHE的速度比主存快得多，因此，CACHE的使用大大提高了CPU读取指令或数据的速度。所有这一切都是由操作系统完成的。



§ 5-2 随机存储器RAM


一、静态随机存储器（SRAM）

1、基本存储电器

T1、T2：工作管

T3、T4：负载管


T5、T6：控制管



六管静态 RAM 存储电路



六管静态RAM的工作原理



特点：

- 速度快，只要电源存在内容就不会丢失。
- 由于基本存储电路由六个MOS管组成，集成度较低。
- 由于T1、T2中必有一个管子导通，功耗较大。

应用：

- 高速缓冲存储器（Cache memory）用它组成。
- 简单的计算机应用系统用SRAM作存储器。电路结构简单。



2、SRAM的组成

（1）存储体：

由大量的基本存储电路所组成。每个基本存储电路存放一位二进制信息，这些基本存储电路的规则地组织起来（一般为矩阵结构）就构成了存储体（存储矩阵）。

存储单元：由N个基本存储电路构成。一次可并行存取N位二进制代码。

存储单元地址：为了便于信息的存取，给同一存储体内的每个存储单元赋予一个惟一的编号，该编号就是存储单元的地址。

存储容量：存储单元数 $\times$ 并行存取位数，即 $2^n \times N$ 。如1K $\times$ 4位、2K $\times$ 8位。



(2) 地址译码电路

对CPU从地址总线发送来的N位地址信号进行译码，可以惟一地选中片内某一存储单元。

①单译码方式：只用一个译码电路对所有的地址信号进行译码，译码输出的选择线直接选中对应的单元。

如 $1K \times 4$ 位的存储器，用10选1译码（很难实现），1024条线

②双译码方式：行和列译码


10条地址线：行 5条，列5条译码后分别为32条线。即利用64条线就可访问1024个单元。

(3) 读写控制电路

接收CPU发来的相关控制信号，以控制数据的输入/输出。三态数据缓冲器是数据输入/输出的通道，数据传输的方向取决于控制逻辑对三态门的控制。主要有R/W、/CS等信号。



双译码存储器电路



静态 RAM 结构组成原理图

3、SRAM的实例


典型的静态RAM芯片有 6116 ($2\text{KB} \times 8\text{位}$)、6264 ($8\text{KB} \times 8\text{位}$)、62256 ($32\text{KB} \times 8\text{位}$)、628128 ($128\text{KB} \times 8\text{位}$) 等。

CMOS RAM芯片6264 (8KB) :

- 主要引脚功能
- 工作时序
- 与系统的连接使用



6264芯片与系统的连接



6264芯片的主要引线

地址线: $A_0 \sim A_{12}$

数据线: $D_0 \sim D_7$

输出允许信号: $\overline{\text{OE}}$


写允许信号: $\overline{\text{WE}}$

选片信号: $\overline{\text{CE}}_1$ 、 $\overline{\text{CE}}_2$



二、动态RAM (DRAM)

1、动态RAM存储电路




单管动态存储电路



2、动态RAM的刷新


为保持电容中的电荷不丢失，必须对动态RAM不断进行读出和再写入。

3、动态RAM举例



2164的引脚功能及操作

2164DRAM (64K*1bit)



A0 ~ A7 地址线输入引脚

$\overline{\text{RAS}}$:行地址锁存信号

$\overline{\text{CAS}}$:列地址锁存信号

$\overline{\text{WE}}$:写允许信号

DIN :数据输入端(写)

DOUT :数据输出端(读)


VCC :电源 +5V

N.C :空的引脚

读/写数据时，地址总线上先送上行地址，后送上列地址，它们分别在 $\overline{\text{RAS}}$ 和 $\overline{\text{CAS}}$ 有效期间被锁存在锁存器中。

读、写操作:行地址加在A0 ~ A7,再送 $\overline{\text{RAS}} = 0$,列地址再加在A0 ~ A7,再送 $\overline{\text{CAS}} = 0$,保持 $\overline{\text{WE}} = 1$,经DOUT读出; 保持 $\overline{\text{WE}} = 0$,数据经DIN写入





动态RAM2164连接图

§ 5-3 只读存储器（ROM）

只读存储器（ROM）是一种工作时只能读出，不能写入信息的存储器。在使用ROM时，其内部信息是不能被改变的，故一般只能存放固定程序，如监控程序、BIOS程序等。只要一接通电源，这些程序就能自动地运行。

根据ROM信息写入的方式，ROM可分为4种：

掩模型ROM：信息由芯片生产厂家写入，用户无法修改。


PROM：出厂时无信息，用户采用专用设备写入。一旦写入，就不能再修改。

EPROM：用户可用特定设备写入，可用紫外光照将其内容擦除，再重新写入。

EEPROM：用特定的设备写入，用一定的通电方式可擦除重写




一、掩膜只读存储器——ROM




掩膜 ROM 示意图



16×1位ROM结构图



二、可编程只读存储器—PROM





出厂时为0，写入时加以20~50mA的电流，将熔丝烧断，内容为1。由于熔丝断开后不能接通，故为一次性写入。正常工作时由于电流较小，不足以烧断熔丝。



三、可编程可擦除只读存储器EPROM

P沟道浮栅MOS管EPROM的存储电路



- MOS管的栅极被SiO₂包围，称为浮栅，控制栅连到字线，平时浮栅上没有电荷，若控制栅上加正向电压使管子导通，则ROM的信息为“1”。
- EPROM芯片上方有一个石英玻璃窗口，当用一定波长、一定光强的紫外线透过窗口照射时，所有存储电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢复初态。
- 一般照射20~30分钟后，读出各单元的内容均为FFH，说明EPROM中内容已被擦除。



典型芯片：Intel 2764

特性：8K×8的EPROM芯片

28脚双列直插式封装


- A12~A0：地址线，输入，连接地址总线，可寻址8K。
- D7~D0：数据线，编程时输入，读出时数据输出，连接数据总线。
- /CE：片选信号（芯片允许），输入，低电平有效，接地址译码器输出。
- /OE：输出允许，低电平有效，接/RD端。
- /PGM：编程脉冲控制端，输入，接编程器控制信号。
- VPP：编程时电压输入。有的厂家为12.5V，有的为17.5V、21V、25V等。
- VCC：电源电压，+5V。
- GND：电源地。



- EPROM的4种工作方式：读方式、编程方式、检验方式、备用方式。
- 读方式：VPP端上加+5V电压，/PGM和/CE端为低电平时，从地址线输入所选单元，数据线上出现所寻单元的数据。
- 编程方式：用专用的编程器进行，有编程软件。
- 检验方式：与编程方式配合，每写入一个字节的信
息，马上对其检验，检查是否正确。
- 备用方式：VPP上接+5V，只在/PGM端输入一个高电
平，此时数据端呈现高阻状态。




1、2764 EPROM的引线及读操作



VPP 编程电压输入
PGM编程脉冲输入

2、8086 CPU 与 EPROM 2764 (8K×8bit) 的连结




四、电可擦除可编程只读存储器EEPROM (Electrically EPROM)

- EPROM虽然可以多次编程，具有较好的灵活性，但在整个芯片中即使只有一个二进制位需要修改，也必须将芯片从机器(或板卡)上拔下来利用紫外线光源擦除后重写，因而给实际使用带来不便。
- 电可擦除可编程只读存储器EEPROM也称E²PROM。



8088 CPU与2864的连结



五、 闪存(FLASH)

- 闪存也称快擦写存储器，有人也简称之Flash。从基本工作原理上看，闪存属于ROM型存储器，但由于它又可以随时改写其中的信息，所以从功能上看，它又相当于随机存储器RAM。从这个意义上说，传统的ROM与RAM的界限和区别在闪存上已不明显。



- (1) 闪存的主要特点
- ① 可按字节、区块或页面快速进行擦除和编程操作，也可按整片进行擦除和编程，其页面访问速度可达几十至200ns；
- ② 片内设有命令寄存器和状态寄存器，因而具有内部编程控制逻辑，当进行擦除和编程写入时，可由内部逻辑控制操作；



- ③ 采用命令方式可以使闪存进入各种不同的工作方式，例如整片擦除、按页擦除、整片编程、分页编程、字节编程、进入备用方式、读识别码等；
- ④ 可进行在线擦除与编程，擦除和编程写入均无需把芯片取下；
- ⑤ 某些产品可自行产生编程电压(VPP)，因而只用VCC供电，在通常的工作状态下即可实现编程操作；
- ⑥ 可实现很高的信息存储密度。





(2) 闪存芯片举例

- 闪存芯片的品种型号很多，下表列出了28F系列的几种典型电路的型号、位密度及存储容量。


Flash	密度(位)	容量(字节)
28F256	256K	32K
28F512	512K	64K
28F010	1M	128K
28F020	2M	256K



28F256引脚信号



28F256的内部结构框图



六、新型存储器

常用新型的存储器有多体交叉存储器、闪速存储器、高速缓冲存储器（Cache）、虚拟存储器等，以解决CPU与主存之间的速度匹配和存储容量问题。

1、多体交叉存储器

多体交叉存储器是从改进主存的结构和工作方式入手，设法提高其吞吐率，使主存速度与CPU速度相匹配，其设计思想是在物理上将主存分成多个模块，每一个模块都包括一个存储体、地址缓冲寄存器和数据缓冲寄存器等。



2、 闪速存储器

闪速存储器是在EPROM和E2PROM的制造技术基础上发展产生的一种半导体存储器，具有价格便宜、集成度高、电可擦除性、可重写性、非易失性等优点。

3、 高速缓冲存储器（Cache）

高速缓冲存储器可以提高CPU访问存储器时的存取速度，减少处理器的等待时间，使程序员能使用一个速度与CPU相当而容量与主存相当的存储器。

4、 虚拟存储器



§ 5-4 存储器与CPU的连接

存储器与CPU连接时应考虑的问题

- ① CPU总线的负载能力
- ② CPU的时序和存储器的存取速度之间的配合
- ③ 存储器的地址分配和片选
- ④ 控制信号的连接



一、存储器的地址选择



1、地址译码器

- CPU对存储器进行读写时，首先要对存储芯片进行选择(称为片选)，然后从被选中的存储芯片中选择所要读写的存储单元。
- 片选是通过地址译码来实现的，74LS138是一种常用的译码器电路，其引脚和逻辑电路图如图所示。



74LS138引脚和逻辑电路图

74LS138
引脚图



74LS138的功能表

G_1	$\overline{G_{2A}}$	$\overline{G_{2B}}$	C	B	A	译码器的输出
1	0	0	0	0	0	$\overline{Y0}=0$, 其余均为1
1	0	0	0	0	1	$\overline{Y1}=0$, 其余均为1
1	0	0	0	1	0	$\overline{Y2}=0$, 其余均为1
1	0	0	0	1	1	$\overline{Y3}=0$, 其余均为1
1	0	0	1	0	0	$\overline{Y4}=0$, 其余均为1
1	0	0	1	0	1	$\overline{Y5}=0$, 其余均为1
1	0	0	1	1	0	$\overline{Y6}=0$, 其余均为1
1	0	0	1	1	1	$\overline{Y7}=0$, 其余均为1
其余情况			×	×	×	$\overline{Y7} \sim \overline{Y0}$ 全为0


2、地址译码的三种方式

(1) 全译码方式

- 全译码方式就是除了将地址总线的低位地址直接连至各存储芯片的地址线外，将所有余下的高位地址全部用于译码，译码输出作为各存储芯片的片选信号。
- 采用全译码方式的**优点**是存储器中每一存储单元都有惟一确定的地址。**缺点**是译码电路比较复杂(相对于部分译码)。
- 一个采用全译码方式实现片选控制的RAM子系统如下图所示。



采用全译码方式实现片选控制的RAM子系统



这种片选控制方式可以提供对整个存储空间的寻址能力，即使不需要使用全部地址空间也可采用全译码方式，多余的译码输出(如图中的Y₄~Y₇)暂时不用，可留作需要时扩充。

各存储芯片的地址范围

芯片	高位地址									低位地址					地址范围
	A ₁₉	A ₁₈	A ₁₇	A ₁₆	A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	...	A ₀	
1	1	1	1	1	1	0	0	0	0	0	0	0	...	0	F8000H~F87FFH(2KB)
	1	1	1	1	1	0	0	0	0	1	1	1	...	1	
2	1	1	1	1	1	0	0	0	1	0	0	0	...	0	F8800H~F8FFFH(2KB)
	1	1	1	1	1	0	0	0	1	1	1	1	...	1	
3	1	1	1	1	1	0	0	1	0	0	0	0	...	0	F9000H~F97FFH(2KB)
	1	1	1	1	1	0	0	1	0	1	1	1	...	1	
4	1	1	1	1	1	0	0	1	1	0	0	0	...	0	F9800H~F9FFFH(2KB)
	1	1	1	1	1	0	0	1	1	1	1	1	...	1	



(2) 部分译码方式

- 所谓部分译码方式就是只选用地址总线高位地址的一部分(而不是全部)进行译码, 以产生各个存储器芯片的片选信号。
- 例如在前面图所示的片选译码电路中, **假设高位地址A19不参加译码**, 把译码器74LS138的G1端接+5V, 则A19无论是“0”还是“1”, 只要A18~A11=11110000, 均能使74LS138的Y0输出有效(为低电平), 从而选中存储芯片1。
- 这样, 存储芯片1的地址范围就是 78000H~787FFH(当A19=0时)或F8000H~F87FFH(当A19=1时), 即出现了一个存储单元可以由两个地址码来选中的现象(其他存储芯片的情况与此相同)。




- 我们称这种一个存储单元有多个地址与其对应的现象为“地址重叠”。
- 上述是假设A19一位地址不参加译码，则一个存储单元有两个地址与其对应。显然，如果有n位地址不参加译码，则一个存储单元将有 2^n 个地址与其对应。
- 它的优点是片选译码电路比较简单，缺点是存储空间中存在地址重叠区，使用时应予以注意。



(3) 线选方式


线选方式就是将地址总线的高位地址不经过译码，直接将它们作为片选信号接至各存储芯片的片选输入端，即采用线选方式，根本不需要使用片选译码器。



- 必须注意的是：**A19和A18不能同时为0**，否则，将会同时选中两个存储芯片，造成访问存储器操作错误。
- 即在采用线选方式的存储系统中，软件上必须保证在存储器寻址时片选线中只能有一位有效(例如定义为逻辑“0”)，而不允许多于一位的片选线同时有效。否则，将导致存储器操作的差错。
- 线选方式的突出**优点是**无须使用片选译码器；**缺点是**存储地址空间被分成了相互隔离的区段，造成地址空间的不连续(片选线多于一位为“0”以及片选线为全“1”的地址空间不能使用)，给编程带来不便。
- 下图给出了本例的地址空间分布情形。



线选方式的地址空间分布



- 另外，在采用线选方式时，如果某些地址线闲置不用(既不用作片内地址，也不用作片选线)，则在地址空间中还会存在地址重叠现象。
- **线选方式通常适用于存储容量较小且不要求存储容量扩充的小系统中。**



二、存储器的数据线及控制线的连接

1、与控制总线的连接

最小模式：M/IO、RD、WR


最大模式：M/IO、MRDC、IORC等

2、与数据总线的连接

8086有数据总线16根，其中D15~D8接高位地址，D7~D0接低位地址。用A0选择低位体，BHE选择高位体。




存储器与8086数据线的连接



三、存储器扩展

1、位扩展法

- 采用这种方法构成存储器时，**各存储芯片连接的地址信号、控制信号是相同的，而数据线则分别连接到数据总线的相应位上。**
- 下图给出的是按位扩展法将8片 $4K \times 1$ 位的存储芯片连接扩展成 $4K \times 8$ 位(4KB)存储器的逻辑结构图。



- 存储器工作时，各芯片同时进行相同的操作。在这种方式中，对存储芯片实际上没有选片的要求，只进行数据位数的扩展，而整个存储器的字数(存储单元数)与单个存储芯片的字数是相同的(如本例中两者均为4K)。
- 在这种连接方式下，地址线的负载数等于芯片数，而数据线的负载数为1。




2、字扩展法

- 字扩展法也叫**地址串联法**。利用这种方法进行存储器扩展时，只在字的方向上进行扩充，而存储器的位数不变。整个存储器的位数等于单个存储芯片的位数。这种方法将存储器的地址分成两部分，一部分(低位地址部分)接到各存储芯片作为芯片的片内地址，一部分(高位地址部分)经过片选译码器译码后送到各存储芯片的片选输入端；各存储芯片的数据线中的对应位连接在一起。
- 下图所示的是用字扩展法将**8片 $2K \times 8$ 位的存储芯片**连接**扩展成容量为 $16K \times 8$ 位的存储器**的逻辑结构图。



用字扩展法扩展存储器



- 由上图可见，在这种连接方式下，直接作为片内地址的低位地址线的负载数等于存储芯片数，而参加片选译码的高位地址线的负载数为1；数据线的负载数也等于芯片数。
- 从负载角度看，字扩展法不如位扩展法好，但位扩展法中存储器的总容量受芯片容量的限制。




3、 字位扩展法

- 采用**字位扩展法**，就是既在位方向上进行扩展，又在字方向上进行扩展，如下图所示。
- 图中的扩展方法是选用8片 $2K \times 1$ 位的存储芯片构成 $2K \times 8$ 位的存储组(**位扩展**)，再用8个这样的存储组构成 $16K \times 8$ 位的存储器(**字扩展**)，整个存储器共计用了64片 $2K \times 1$ 位的存储芯片。




用字位扩展法扩展存储器



四、存储器接口分析与设计举例

- **存储器接口分析：**是指对于给定的现成存储器接口电路，正确指出存储器的存储容量以及构成该存储器的各个存储芯片的地址范围；
- **存储器接口设计：**则是指根据给定的存储芯片及存储容量和地址范围的要求，具体构成(设计)所要求的存储器子系统。显然，它是存储器接口分析的相反的过程。
- **例1（存储器接口分析）：**已知一个存储器子系统如下图所示，试指出其中RAM和EPROM的存储容量以及各自的地址范围。





A19	A18	A17	A16	A15	A14	A13	A12	A11	A10	A9	A8	A7	...	A1	A0	地址
1	1	1	1	1	0	0	1	0	0	0	0	0		0	0	F9000H
1	1	1	1	1	0	0	1	0	1	1	1	1		1	1	F97FFH
1	1	1	1	1	0	0	1	1	0	0	0	0		0	0	F9800H
1	1	1	1	1	0	0	1	1	1	1	1	1		1	1	F9FFFH
1	1	1	1	1	1	0	1	0	0	0	0	0		0	0	FD000H
1	1	1	1	1	1	0	1	1	1	1	1	1		1	1	FDFFFH

- 所以，RAM的存储容量为2KB，地址范围为**F9000H~F97FFH**或**F9800H~F9FFFH**。
- 由于A11未参与RAM的地址译码，所以RAM存储区存在“地址重叠”现象，一个RAM单元对应2个地址。
- EPROM的存储容量为4KB，地址范围为**FD000H~FDFFFH**。



例2：存储器接口设计

- 利用EPROM 2732($4K \times 8$ 位)、SRAM6116($2K \times 8$ 位)及译码器74LS138设计一个存储容量为16KB ROM和8KB RAM的存储子系统。
- 要求：ROM的地址范围为F8000H~FBFFFH
RAM的地址范围为FC000H~FDFFFH。
- 系统地址总线20位(A0~A19)，数据总线8位(D0~D7)，控制信号为RD、WR、M/IO。




分析： 所需存储芯片数及地址信号线的分配

- 16KB ROM需用4片2732构成，8KB RAM需用4片6116构成。
- 2732容量为 $4K \times 8$ 位：用12条地址线作片内地址(A0~A11)，用8条地址线作片外地址(A12~A19)；
- 6116容量为 $2K \times 8$ 位：用11条地址线作片内地址(A0~A10)，用9条地址线作片外地址 (A11~A19)。
- 用74LS138作片选译码器，其输入、输出信号的接法依存储芯片的地址范围要求而定。



					C	B	A				地址
A19	A18	A17	A16	A15	A14	A13	A12	A11	A10~A0		
1	1	1	1	1	0	0	0	0	0	~	0 (F8000H)
...											
1	1	1	1	1	0	1	1	1	1	~	1 (FBFFFH)
1	1	1	1	1	1	0	0	0	0	~	0 (FC000H)
...											
1	1	1	1	1	1	0	0	1	1	~	1 (FCFFFH)
1	1	1	1	1	1	0	1	0	0	~	0 (FD000H)
...											
1	1	1	1	1	1	0	1	1	1	~	1 (FDFFFH)

例2逻辑图



思考题：

1、要求用 $8K \times 8$ 位的EPROM 2764、 $8K \times 8$ 位的RAM 6264以及3-8译码器组成一个16K字的ROM和16K字的RAM系统，8086工作在最小模式下，画出存储器系统和CPU的连接线路图，所用的门电路自选。并写出各块芯片的地址分配。设EPROM的首地址为00000H，RAM的末地址为0FFFFH。



The end, thank you!

