

目 录

第1章 数字逻辑概论

- 1.1 复习笔记
- 1.2 课后习题详解
- 1.3 名校考研真题详解

第2章 逻辑代数与硬件描述语言基础

- 2.1 复习笔记
- 2.2 课后习题详解
- 2.3 名校考研真题详解

第3章 逻辑门电路

- 3.1 复习笔记
- 3.2 课后习题详解
- 3.3 名校考研真题详解

第4章 组合逻辑电路

- 4.1 复习笔记
- 4.2 课后习题详解
- 4.3 名校考研真题详解

第5章 锁存器和触发器

- 5.1 复习笔记
- 5.2 课后习题详解
- 5.3 名校考研真题详解

第6章 时序逻辑电路

- 6.1 复习笔记
- 6.2 课后习题详解
- 6.3 名校考研真题详解

第7章 存储器、复杂可编程器件和现场可编程门阵列

- 7.1 复习笔记
- 7.2 课后习题详解
- 7.3 名校考研真题详解

第8章 脉冲波形的变换与产生

- 8.1 复习笔记
- 8.2 课后习题详解
- 8.3 名校考研真题详解

第9章 数模与模数转换器

- 9.1 复习笔记
- 9.2 课后习题详解
- 9.3 名校考研真题详解

第10章 数字系统设计基础

- 10.1 复习笔记
- 10.2 课后习题详解
- 10.3 名校考研真题详解

第1章 数字逻辑概论

1.1 复习笔记

一、模拟信号与数字信号

1. 模拟信号和数字信号

(1) 模拟信号

在时间上连续变化,幅值上也连续取值的物理量称为模拟量,表示模拟量的信号称为模拟信号,处理模拟信号的电子电路称为模拟电路。

(2) 数字信号

与模拟量相对应,在一系列离散的时刻取值,取值的大小和每次的增减都是量化单位的整数倍,即时间离散、数值也离散的信号。

表示数字量的信号称为数字信号,工作于数字信号下的电子电路称为数字电路。

(3) 模拟量的数字表示

①对模拟信号取样,通过取样电路后变成时间离散、幅值连续的取样信号;

②对取样信号进行量化即数字化;

③对得到的数字量进行编码,生成用 0 和 1 表示的数字信号。

2. 数字信号的描述方法

(1) 二值数字逻辑和逻辑电平

在数字电路中,可以用 0 和 1 组成的二进制数表示数量的大小,也可以用 0 和 1 表示两种不同的逻辑状态。

在电路中,当信号电压在 3.5~5 V 范围内表示高电平;在 0~1.5 V 范围内表示低电平。以高、低电平分别表示逻辑 1 和 0 两种状态。

(2) 数字波形

①数字波形的两种类型

非归零码:在一个时间拍内用高电平代表 1,低电平代表 0。

归零码:在一个时间拍内有脉冲代表 1,无脉冲代表 0。

②周期性和非周期性

周期性数字波形常用周期 T 和频率 f 来描述。脉冲波形的脉冲宽度用 t_w 表示,所以占空比

$$q = \frac{t_w}{T} \times 100\%$$

③实际数字信号波形

在实际的数字系统中,数字信号并不理想。当从低电平跳变到高电平,或从高电平跳到低电平时,边沿没有那么陡峭,而要经历一个过渡过程。图 1-1 为非理想脉冲波形。




图 1-1 非理想脉冲波形

④时序图:表示各信号之间时序关系的波形图称为时序图。

二、数制

1. 十进制

以 10 为基数的计数体制称为十进制,其计数规律为“逢十进一”。

$$(N)_D = \sum_{i=-\infty}^{\infty} K_i \times 10^i$$

任意十进制可表示为:

式中, K_i 可以是 0~9 中任何一个数字。

如果将上式中的 10 用字母 R 代替, 则可以得到任意进制数的表达式:

$$(N)_R = \sum_{i=-\infty}^{\infty} K_i \times R^i$$

2. 二进制

(1) 二进制的表示方法

以 2 为基数的计数体制称为二进制, 其只有 0 和 1 两个数码, 计数规律为“逢二进一”。

$$(N)_B = \sum_{i=-\infty}^{\infty} K_i \times 2^i$$

任意二进制可表示为: , 即二进制数转换为十进制数的转换公式。

式中, K_i 可以是 0 或 1。

(2) 二进制的优缺点

①优点: 二进制的数字装置简单可靠, 所用元件少; 基本运算规则简单, 运算操作方便。

②缺点: 用二进制表示一个数时, 位数多。

(3) 二进制数的波形表示

二值数据常用数字波形来表示, 用高、低电平表示 1、0。

(4) 二进制数据的传输

二进制数据从一处传输到另一处, 可以采用串行或并行的方式:

①串行传输是逐位传送, 所需设备简单, 但速度相对较慢。

②并行传输是一组数据同时传送, 传输速度快, 但需要的传输线和部件较多。

3. 十-二进制之间的转换

(1) 整数部分

将十进制整数每除以一次 2, 就可根据余数得到二进制数的 1 位数字。因此, 只要连续除以 2 直到商为 0, 就可由所有的余数求出二进制数。

以十进制数 $(37)_D$ 转换为二进制数为例。

(2) 小数部分

将十进制小数乘以 2, 每次除去上次所得积中的整数所剩的小数再乘以 2, 直到满足误差要求进行“四舍五入”为止。

以十进制数 $(0.706)_D$ 转换为二进制数为例。

2 37	余 1	$\dots b_5$	$0.706 \times 2 = 1.412$	$\dots 1$	$\dots b_{-1}$
2 18	余 0	$\dots b_4$	$0.412 \times 2 = 0.824$	$\dots 0$	$\dots b_{-2}$
2 9	余 1	$\dots b_3$	$0.824 \times 2 = 1.648$	$\dots 1$	$\dots b_{-3}$
2 4	余 0	$\dots b_2$	$0.648 \times 2 = 1.296$	$\dots 1$	$\dots b_{-4}$
2 2	余 0	$\dots b_1$	$0.296 \times 2 = 0.592$	$\dots 0$	$\dots b_{-5}$
2 1	余 1	$\dots b_0$	$0.592 \times 2 = 1.184$	$\dots 1$	$\dots b_{-6}$
0			$0.184 \times 2 = 0.368$	$\dots 0$	$\dots b_{-7}$
			$0.368 \times 2 = 0.736$	$\dots 0$	$\dots b_{-8}$
			$0.736 \times 2 = 1.472$	$\dots 1$	$\dots b_{-9}$
$(37)_D = (100101)_B$			$(0.706)_D = (0.101101001)_B$		

4. 十六进制和八进制

(1) 十六进制

以 16 为基数的计数体制称为十六进制, 分别为

0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F, 其计数规律为“逢十六进一”。

(2) 十六-二进制之间转换

以小数点为基准，整数部分从右到左每 4 位一组，不足 4 位的在高位补 0；小数部分从左到右每 4 位一组，不足 4 位的在低位补 0。每 4 位一组的二进制数就表示 1 位十六进制数。

以二进制数(01011110.10110010)₂转换为十六进制数为例。

$$\begin{array}{cccc} (0101 & 1110 & . & 1011 & 0010)_2 \\ \downarrow & \downarrow & & \downarrow & \downarrow \\ = (& 5 & . & E & B & 2)_{16} \end{array}$$

十六进制转换为二进制，将每位十六进制数用 4 位二进制数代替即可得到相应的二进制数。

(3) 八进制

以 8 为基数的计数体制称为八进制，其计数规律为“逢八进一”。

$$(N)_8 = \sum_{i=-\infty}^{\infty} K_i \times 8^i$$

任意八进制可表示为：

(4) 八-二进制之间转换

可将 3 位二进制数分为一组，对应于 1 位八进制数。

以二进制数(010011.101010)₂转换为八进制数为例。

$$\begin{array}{cccc} (010 & 011 & . & 101 & 010)_2 \\ \downarrow & \downarrow & & \downarrow & \downarrow \\ = (& 2 & . & 3 & 5 & 2)_8 \end{array}$$

(5) 其他进制间转换

十进制数转换为十六进制数，可先将十进制数转换为二进制数，再由二进制数转换为十六进制数。十进制、二进制、八进制及十六进制之间的关系对照如表 1-1 所示。

表 1-1 几种数制之间的关系对照表

十进制数	二进制数	八进制数	十六进制数	十进制数	二进制数	八进制数	十六进制数
0	00000	0	0	11	01011	13	B
1	00001	1	1	12	01100	14	C
2	00010	2	2	13	01101	15	D
3	00011	3	3	14	01110	16	E
4	00100	4	4	15	01111	17	F
5	00101	5	5	16	10000	20	10
6	00110	6	6	17	10001	21	11
7	00111	7	7	18	10010	22	12
8	01000	10	8	19	10011	23	13
9	01001	11	9	20	10100	24	14
10	01010	12	A				

三、二进制数的算术运算

1. 无符号二进制数的算术运算

(1) 二进制加法

无符号二进制数的加法规则：0+0=0，0+1=1，1+1=10，方框中的 1 为进位数。

(2) 二进制减法

无符号二进制数的减法规则：0-0=0，1-1=0，1-0=1，0-1=11，方框中的 1 为借位数。

(3) 乘法运算和除法运算

①乘法运算是由左移被乘数和加法运算组成的；

②除法运算是由右移被除数和减法运算组成的。

2. 带符号二进制数的减法运算

负数的运算需要用有符号的二进制数表示。在定点运算的情况下，二进制数的最高位表示符号位，其中，0 表示正数，1 表示负数，其余部分为数值位。

将负数用补码表示，以便将减法运算变为加法运算。

(1) 二进制数的补码表示

补码或反码的最高位为符号位，其中，0 表示正数，1 表示负数。

当二进制数为正数时，其补码、反码与原码相同。

当二进制数为负数时，将原码的数值位逐位求反，然后在最低位加 1 得到补码。

对于 n 位带符号的二进制数的原码、反码和补码的数值范围分别为：

原码 $-(2^{n-1}-1) \sim +(2^{n-1}-1)$

反码 $-(2^{n-1}-1) \sim +(2^{n-1}-1)$

补码 $-2^{n-1} \sim +(2^{n-1}-1)$

(2) 二进制补码的减法运算

二进制数减法运算的原理是减去一个正数相当于加上一个负数，即 $A-B=A+(-B)$ ，对 $(-B)$ 求补码，然后进行加法运算。

二进制补码的加法运算应注意被加数补码与加数补码的位数相等，即让两个二进制数补码的符号位对齐。

乘法和除法可以采用移位和加法或减法的组合完成。

(3) 溢出

当运算结果超出了数值位表示的范围时就会产生溢出。

解决办法：进行位扩展

溢出的判断：当最高位的进位与和数的符号位相反时，运算结果是错误的，产生溢出。

四、二进制代码

1. 二-十进制码

用 4 位二进制数表示 1 位十进制数中 0~9，简称 BCD 码。

(1) 8421BCD 码

有权码，即 0000 (0) ~ 1001 (9)，高位到低位的权分别为 8、4、2、1。

(2) 2421 码

有权码，高位到低位的权分别为 2、4、2、1。

(3) 5421 码

有权码，高位到低位的权分别为 5、4、2、1。

(4) 余 3 码

自补码，也是无权码，每一位没有权值，但其编码可以由 8421 码加 3 (0011) 得出。

(5) 余 3 循环码

无权码，任意两个相邻代码之间仅有 1 位取值不同。可以看成是将格雷码首尾各 3 种状态去掉而得。

2. 格雷码

格雷码是一种无权码，它也具有相邻性，即两个相邻代码之间仅有 1 位取值不同，因而常用于将模拟量转换成用连续二进制数序列表示数字量的系统中。

3. ASCII 码

ASCII 码是目前国际上最通用的一种字符码。它是用 7 位二进制码来表示 128 个十进制数、英文大小写字母、控制符、运算符及特殊符号。

五、二值逻辑变量与基本逻辑运算

当 0 和 1 表示逻辑状态时，两个二进制数码按照某种指定的因果关系进行的运算称为逻辑运算。

1. 与运算

只有当一件事的几个条件全部具备之后，这件事才发生。这种关系称为与逻辑，如图 1-2 所示。




图 1-2 与逻辑运算

(a)电路图 (b)矩形符号 (c)特异形符号

2. 或运算

只要一件事情的几个条件中有一个条件得到满足，这件事就会发生。这种关系称为或逻辑，如图 1-3 所示。




图 1-3 或逻辑运算

(a)电路图 (b)矩形符号 (c)特异形符号

3. 非运算：一件事情的发生是与其相反的条件为依据。这种逻辑关系称为非逻辑，如图 1-4 所示。




图 1-4 非逻辑运算

(a)电路图 (b)矩形符号 (c)特异形符号

4. 几种常用的逻辑运算

(1) 与非：由与运算和非运算组合在一起，其符号如图 1-5 所示。

(2) 或非：由或运算和非运算组合在一起，其符号如图 1-6 所示。

(3) 异或：当两个输入信号相同时，输出为 0；当两个输入信号不同时，输出为 1，其符号如图 1-7 所示。

(4) 同或：当两个输入信号相同时，输出为 1；当两个输入信号不同时，输出为 0，其符号如图 1-8 所示。




图 1-5 与非逻辑符号

(a)矩形符号 (b)特异形符号




图 1-6 或非逻辑符号

(a)矩形符号 (b)特异形符号




图 1-7 异或逻辑符号

(a)矩形符号 (b)特异形符号

六、逻辑函数及其表示方法

1. 真值表

将输入变量所有取值对应的输出值找出来，列成表格，即可得到真值表。

2. 逻辑表达式

用与、或、非等运算组合起来，表示逻辑函数和逻辑变量之间关系的逻辑代数式。

3. 逻辑图

用与、或、非等逻辑符号表示逻辑函数中各变量之间的逻辑关系所得到的图形称为逻辑图。

4. 波形图

用输入端在不同逻辑信号作用下所对应的输出信号的波形图，表示电路的逻辑关系。

上述四种不同的表示方法所描述的是同一逻辑函数，因此它们之间有着必然的联系，可以从一种表示方法，得到其他表示方法。

1.2 课后习题详解

1. 1 数字电路与数字信号

1.1.1 试以教材表 1.1.1 所列的数字集成电路的分类为依据，指出下列 IC 器件属于何种集成度器件：(1)微处理器；(2)计数器；(3)加法器；(4)逻辑门；(5)4 兆位存储器。

解：由教材表 1.1.1 可知，(1)、(5)属于超大规模集成电路；(2)、(3)属于中规模集成电路；(4)属于小规模集成电路。

1.1.2 一数字信号波形如图 1-9 所示，试问该波形所代表的二进制数是什么？




图 1-9

解：低电平用 0 表示，高电平用 1 表示，则图 1-9 所示波形用二进制可表示为：010110100。

1.1.3 试绘出下列二进制数的数字波形，设逻辑 1 的电压为 5 V，逻辑 0 的电压为 0 V。

(1)001100110011 (2)0111010 (3)1111011101

解：0 表示低电平，1 表示高电平，且左高位右低位，则数字波形如图 1-10 所示。




图 1-10

1. 1.4 一周期性数字波形如图 1-11 所示，试计算：(1)周期；(2)频率；(3)占空比。



图 1-11

解：由图 1-11 可知该波形为周期性数字波形，则有

周期： $T = 11\text{ ms} - 1\text{ ms} = 10\text{ ms}$ （两相邻上升沿之差）；

频率： $f = 1/T = 100\text{ Hz}$ ；

占空比： $q = \frac{T_1}{T} \times 100\% = \frac{1}{10} \times 100\% = 10\%$ 。

1. 2 数制

1. 2.1 一数字波形如图 1-12 所示，时钟频率为 4 kHz，试确定：(1)它所表示的二进制数；

(2)串行方式传送 8 位数据所需要的时间；(3)以 8 位并行方式传送数据时需要的时间。




图 1-12

解：（1）该波形所代表的二进制数为 00101100；


（2）串行方式传送 8 位数据共需要 8 个时钟周期， $t = 8/f = 2\text{ ms}$ ；

（3）并行方式传送 8 位数据共需要 1 个时钟周期， $t = 1/f = 0.25\text{ ms}$ 。

1. 2.2 将下列十进制数转换为二进制数、八进制数和十六进制数(要求转换误差不大于 2^{-4}):

(1)43 (2)127 (3)254.25 (4)2.718

解：十进制整数转化为二进制数采用“除 2 取余”法，十进制小数转换为二进制采用“乘 2 取整”法。相应的八进制和十进制可通过二进制转换。以（3）254.25 为例：



$$(1) (43)_D = (101011)_B = (53)_O = (2B)_H;$$

$$(2) (127)_D = (1111111)_B = (177)_O = (7F)_H;$$

$$(3) (254.25)_D = (11111110.01)_B = (376.2)_O = (FE.4)_H;$$

$$(4) (2.718)_D = (10.10110111)_B = (2.56)_O = (2.B)_O.$$

1. 2.3 将下列二进制数转换为十六进制数:

$$(1)(101001)_B \quad (2)(11.01101)_B$$

$$\text{解: } (1) (101001)_B = (0010 \ 1001)_B = (29)_H;$$

$$(2) (11.01101)_B = (0011.01101000)_B = (3.68)_H.$$

1. 2.4 将下列十进制数转换为十六进制数(要求转换误差不大于 16^{-4}):

$$(1)(500)_D \quad (2)(59)_D \quad (3)(0.34)_D \quad (4)(1002.45)_D$$

解: 先将十进制整数转化为二进制, 然后转换成十六进制数。对于十进制小数转化成十六进制, 采用乘 16 取整的办法。

$$(1) (500)_D = (1 \ 1111 \ 0100)_B = (1F4)_H;$$

$$(2) (59)_D = (11 \ 1011)_B = (3B)_H;$$

$$(3) (0.34)_D = (0.570A)_H;$$

$$(4) (1002)_D = (11 \ 1110 \ 1010)_B = (3EA)_H \quad (0.45)_D = (0.7333)_H$$

$$\text{故 } (1002.45)_D = (3EA.7333)_H.$$

1. 2.5 将下列十六进制数转换为二进制数:

$$(1)(23F.45)_H \quad (2)(A040.51)_H$$

$$\text{解: } (1) (23F.45)_H = (0010 \ 0011 \ 1111.0100 \ 0101)_B;$$

$$(2) (A040.51)_H = (1010 \ 0000 \ 0100 \ 0000.0101 \ 0001)_B.$$

1. 2.6 将下列十六进制数转换为十进制数:

$$(1)(103.2)_H \quad (2)(A45D.0BC)_H$$

$$\text{解: } (1) (103.2)_H = 1 \times 16^2 + 3 \times 16^0 + 2 \times 16^{-1} = (259.125)_D;$$

$$\text{同理 } (2) (A45D.0BC)_H = (42077.0459)_D.$$

1. 3 二进制的算术运算

1. 3.1 写出下列二进制数的原码、反码和补码:

$$(1)(+1110)_B \quad (2)(+10110)_B \quad (3)(-1110)_B \quad (4)(-10110)_B$$

解：正数的反码、补码与原码相同，负数的反码等于原码的数值位逐位取反，负数的补码等于反码加 1。

$$(1) A_{原} = A_{反} = A_{补} = 1110$$

$$(2) A_{原} = A_{反} = A_{补} = 10110$$

$$(3) A_{原} = 11110, A_{反} = 10001, A_{补} = 10010$$

$$(4) A_{原} = 110110, A_{反} = 101001, A_{补} = 101010$$

1.3.2 写出下列有符号二进制补码所表示的十进制数：

(1)0010111 (2)11101000

解：(1) 0010111 为正数，正数的补码与原码相同，所以 $(+01011)_B = (23)_D$ 。

(2) 11101000 为负数补码，将其还原成二进制数为 $(-0011000)_B$ ，十进制表示为 $(-24)_D$ 。

1.3.3 试用 8 位二进制补码计算下列各式，并用十进制数表示结果：

(1)12+9 (2)11-3 (3)-29-25 (4)-120+30

解：(1) $\square 12 + 9 \square_{补} = \square + 12 \square_{补} + \square + 9 \square_{补}$

$$\dots\dots\dots = 00001100 + 00001001 = 00010101 = (21)$$

D；

$$(2) \square 11 - 3 \square_{补} = \square + 11 \square_{补} + \square - 3 \square_{补}$$

$$= 00001011 + 11111101 = 00001000 \text{ (舍弃进位)} = (8)_D;$$

$$(3) \square - 29 - 25 \square_{补} = \square - 29 \square_{补} + \square - 25 \square_{补}$$

$$= 11100011 + 11100111 = 11001010 \text{ (舍弃进位)} = (-54)_D;$$

$$(4) \square - 120 + 30 \square_{补} = \square - 120 \square_{补} + \square + 30 \square_{补}$$

$$= 10001000 + 00011110 = 10100110 = (-90)_D。$$

1.4 二进制代码

1.4.1 将下列十进制数转换为 8421BCD 码：

(1)43 (2)127 (3)254.25 (4)2.718

解：十进制的每一位都用 8421BCD 码表示即可。

$$(1)(43)_D = (0100\ 0011)_{BCD};$$

$$(2)(127)_D = (0001\ 0010\ 0111)_{BCD};$$

$$(3)(254.25)_D = (0010\ 0101\ 0100.0010\ 0101)_{BCD};$$

$$(4)(2.718)_D = (0010.0111\ 00011000)_{BCD}。$$

1.4.2 将下列数码作为自然二进制数或 8421BCD 码时，分别求出相应的十进制数：

(1)10010111 (2)100010010011 (3)000101001001 (4)10000100.10010001

$$\text{解：(1)}(10010111)_B = 2^0 + 2^1 + 2^2 + 2^4 + 2^7 = (151)_D$$

$$(10010111)_{BCD} = (1001\ 0111)_{BCD} = (97)_D$$

$$(2)(100010010011)_B = 2^0 + 2^1 + 2^4 + 2^7 + 2^{11} = (2195)_D$$

$$(100010010011)_{BCD} = (1000\ 1001\ 0011)_{BCD} = (893)_D$$

$$(3)(000101001001)_B = 2^0 + 2^3 + 2^6 + 2^8 = (329)_D$$

$$(000101001001)_{BCD} = (0001\ 0100\ 1001)_{BCD} = (149)_D$$

(4) $(10000100.10010001)_B = (132.57)_D$

$(10000100.10010001)_{BCD} = (84.91)_D$

1. 4.3 试用十六进制数写出下列字符的 ASCII 码的表示：

(1)+ (2)@ (3)you (4)43

解：各个字符的 ASCII 码的表示如表 1-1 所示。

表 1-1

题号	ASCII 码表示
(1)	$(0101011)_B = (2B)_H$
(2)	$(1000000)_B = (40)_H$
(3)	$y = (1111001)_B = (79)_H$; $o = (1101111)_B = (6F)_H$; $u = (1110101)_B = (75)_H$
(4)	$4 = (0110100)_B = (34)_H$; $3 = (0110011)_B = (33)_H$

1. 6 逻辑函数及其表示方法

1. 6.1 在图 1-13 中，已知输入信号 A、B 的波形，画出各门电路输出 L 的波形。




图 1-13

解：(1) 只有当 $A=B=1$ 时， $L=0$ ，否则 L 输出高电平； L 波形图如图 1-14 (a) 所示。

(2) 当 AB 的输入不同时， $L=1$ ，否则输出低电平； L 的波形图如图 1-14 (b) 所示。




图 1-14

1.3 名校考研真题详解

一、填空题

$(10100011.11)_2 = ()_{10} = ()_{8421BCD}$ 。 [电子科技大学 2009 研]

【答案】163.75；000101100011.01110101 查看答案

【解析】二进制转换为十进制公式： $D = \sum k_i \times 2^i$ ，再由十进制数的每位数对应写出 BCD8421 码。

二、选择题

1. 十进制数 $(-6)_{10}$ 的补码是()。(连符号位在内取 6 位)[电子科技大学 2006 研]

- A. $(111001)_2$
- B. $(110011)_2$
- C. $(110100)_2$
- D. $(111010)_2$

【答案】D 查看答案

【解析】-6 的原码为 100110，反码为 111001，补码为 111010。

2. 十进制数 $(26.625)_{10}$ 的二进制数是 ()。[北京科技大学 2011 研]

A. $(11010.101)_2$

B. $(10010.101)_2$

C. $(11001.101)_2$

D. $(11010.100)_2$

【答案】A 查看答案

【解析】整数部分 26 除 2 求余后倒排得 11010，小数部分 0.625 乘 2 取整后顺排得 0.101

3. 无符号二进制数 $(1101.1011)_2$ 的等值八进制数是 ()。[成都理工大学 2006 研]

【答案】 $(15.54)_8$ 查看答案

【解析】 $(1101.1011)_2 = (001\ 101.101\ 100)_2 = (15.54)_8$

三、分析计算题

1. 列表写出 $(+96)_{10}$ 和 $(-15)_{10}$ 的原码、反码和补码(含符号位取 8 位)。[华南理工大学大学 2006 研]

解： $(+96)_{10} = (01100000)_{\text{原码}} = (01100000)_{\text{反码}} = (01100000)_{\text{补码}}$

$(-15)_{10} = (10001111)_{\text{原码}} = (11110000)_{\text{反码}} = (11110001)_{\text{补码}}$

第 2 章 逻辑代数与硬件描述语言基础

2.1 复习笔记

一、逻辑代数

1. 逻辑代数的基本定律和恒等式

由逻辑与、或、非三种基本运算法则可推导出常用逻辑代数基本定律和恒等式，如表 2-1 所示。

表 2-1 逻辑代数定律、定理和恒等式

基本定律	或	与	非
0-1 律	$A + 0 = A$	$A \cdot 0 = 0$	
	$A + 1 = 1$	$A \cdot 1 = A$	
	$A + A = A$	$A \cdot A = A$	$\overline{\overline{A}} = A$
	$A + \overline{A} = 1$	$A \cdot \overline{A} = 0$	
结合律	$(A + B) + C = A + (B + C)$	$(AB)C = A(BC)$	
交换律	$A + B = B + A$	$AB = BA$	
分配律	$A(B + C) = AB + AC$	$A + BC = (A + B)(A + C)$	
反演律(摩根定理 ^①)	$\overline{A \cdot B \cdot C \cdots} = \overline{A} + \overline{B} + \overline{C} + \cdots$	$\overline{A + B + C + \cdots} = \overline{A} \cdot \overline{B} \cdot \overline{C} \cdots$	
吸收律	$A + A \cdot B = A$		
	$A \cdot (A + B) = A$		
	$A + \overline{A} \cdot B = A + B$		
	$(A + B) \cdot (A + C) = A + BC$		
常用恒等式	$AB + \overline{A}C + BC = AB + \overline{A}C$	$AB + \overline{A}C + BCD = AB + \overline{A}C$	

2. 逻辑代数的基本规则

(1) 代入规则

在任何一个逻辑等式中，如果将等式两边出现的某变量 A，都用一个函数代替，则等式依然成立，这个规则称为代入规则。

(2) 反演规则

将原函数中的与换成或，或换成与；再将原变量换为非变量，非变量换为原变量；并将 1 换成 0，0 换成 1，所得的逻辑函数式就是原函数的非函数，这个规则称为反演规则。

运用反演规则时应注意：

- ①保持原来的运算优先级，即先进行与运算，后进行或运算，并注意优先考虑括号内的运算；
- ②对于反变量以外的非号应保持不变。

(3) 对偶规则

将原函数中的与换成或，或换成与；1 换成 0，0 换成 1，所得的逻辑函数式就是原函数的对偶式，这个规则称为对偶规则。

3. 逻辑函数的代数化简法

(1) 逻辑函数的最简与-或表达式

逻辑函数化简就是要消去与-或表达式中多余的乘积项和每个乘积项中多余的变量，以得到逻辑函数的最简与-或表达式。有了最简表达式后，再用公式变换就可得到其他类型的函数式。

(2) 逻辑函数的化简方法

常用的有代数法和卡诺图法。代数法就是运用逻辑代数的基本定律和恒等式对逻辑函数进行化简。以下为常用的方法：

①并项法

利用 $A + \bar{A} = 1$ 的公式，将两项合并成一项，并消去一个变量。

②吸收法

利用 $A + AB = A$ 的公式，消去多余的项 AB，根据代入规则，A、B 可以是任何一个复杂的逻辑式。

③消去法

利用 $A + \bar{A}B = A + B$ ，消去多余的因子。

④配项法

先利用 $A = A(B + \bar{B})$ ，增加必要的乘积项，再用并项或吸收的办法使项数减少。

二、逻辑函数的卡诺图化简法

由代数法化简后得到的逻辑表达式是否为最简式较难判断，而卡诺图法可以比较简便地得到最简的逻辑表达式。

1. 最小项的定义及其性质

(1) 最小项的意义

n 个变量 $X_1, X_2, \dots, X_n$ 的最小项是 n 个因子的乘积，每个变量都以它的原变量或非变量的形式在乘积项中出现，且仅出现一次。

(2) 最小项的性质

- ①对于任意一个最小项，输入变量只有一组取值使得它的值为 1，而在变量取其他各组值时，这个最小项的值都是 0；
- ②不同的最小项，使它的值为 1 的那一组输入变量取值也不同；
- ③对于输入变量的任一组取值，任意两个最小项的乘积为 0；

④对于输入变量的任一组取值，全体最小项之和为 1。

(3) 最小项的编号

最小项通常用 m_i 表示，下标 i 即最小项编号，用十进制数表示。将最小项中的原变量用 1 表示，非变量用 0 表示，可得到最小项的编号，如表 2-2 所示。

表 2-2 三变量最小项编号

最小项	变量取值			表示符号	最小项	变量取值			表示符号
	A	B	C			A	B	C	
$\overline{A}\overline{B}\overline{C}$	0	0	0	m_0	$A\overline{B}\overline{C}$	1	0	0	m_4
$\overline{A}B\overline{C}$	0	0	1	m_1	$A\overline{B}C$	1	0	1	m_5
$\overline{A}B C$	0	1	0	m_2	$AB\overline{C}$	1	1	0	m_6
$\overline{A}BC$	0	1	1	m_3	ABC	1	1	1	m_7

2. 逻辑函数的最小项表达式

利用逻辑代数的基本公式，可以把任意一个逻辑函数化成若干个最小项之和的形式，称为最小项表达式。

求解最小项表达式的步骤：

- (1) 多次利用摩根定律去掉非号，直至最后得到一个只在单个变量上有非号的表达式；
- (2) 利用分配律消去括号，直至得到一个与-或表达式；
- (3) 在所得式子中，利用配项法使每一项中包含所有变量，即最小项形式。

任意一个逻辑函数经过变换，都能表示成唯一的最小项表达式。

3. 用卡诺图表示逻辑函数

(1) 卡诺图的引出

一个逻辑函数的卡诺图是将此函数的最小项表达式中的各最小项相应地填入一个特定的方格图中，此方格图称为卡诺图。

卡诺图“折叠展开”的法则：

- ①新增加的方格按展开方向应标以新变量；
- ②新的方格内最小项编号应为展开前对应方格编号加 2^{n-1} 。

(2) 卡诺图的特点

各小方格对应于各变量不同的组合，且上下左右在几何上相邻的方格内只有一个因子有差别，这个重要特点称为卡诺图化简逻辑函数的主要依据。

需要指出，卡诺图水平方向同一行里，最左端和最右端的方格具有相邻性，垂直方向同一列里最上端和最下端两个方格也是相邻的。

(3) 卡诺图的简化表示法

在卡诺图中用 0、1 表示非变量和原变量，所有变量的每组取值，与方格内的最小项编号一一对应。

(4) 已知逻辑函数画卡诺图

当逻辑函数为最小项表达式时，在卡诺图中找出和表示式中最小项对应的小方格填上 1，其余的小方格填上 0，就可以得到相应的卡诺图。

当逻辑函数的表达式为其他形式时，可将其变换为最小项表达式后，再作出卡诺图。

4. 用卡诺图化简逻辑函数

(1) 化简的依据

卡诺图具有循环邻接的特性，若图中两个相邻的方格均为 1，则这两个相邻最小项的和将消去一个变量。若卡诺图中 4 个相邻的方格为 1，则这 4 个相邻的最小项之和将消去 2 个变量。同理，8 个相邻的方格为 1 可消去 3 个变量。

(2) 化简的步骤

用卡诺图化简逻辑函数的步骤如下：

- ①将逻辑函数写成最小项表达式；
- ②按最小项表达式填卡诺图，凡式中包含的最小项，其对应方格填 1，其余方格填 0；
- ③合并最小项，即将相邻的 1 方格圈成一组（包围圈），每一组含 2^n 个方格，对应每个包围圈写成一个新的乘积项；
- ④将所有包围圈对应的乘积项相加。

画包围圈时应遵循的原则：

- ①包围圈内的方格数必定是 2^n 个， n 等于 0、1、2、3、...；
- ②相邻方格包括上下底相邻、左右边相邻和四角相邻；
- ③同一方格可以被不同的包围圈重复包围，但新增包围圈中一定要有新的方格，否则该包围圈为多余；
- ④包围圈内的方格数要尽可能多，包围圈的数目要尽可能少。

(3) 具有无关项的化简

在真值表内对应于变量的某些取值下，函数的值可以是任意的，或者这些变量的取值根本不会出现，这些变量取值所对应的最小项称为无关项或任意项。

无关项的意义在于，它的值可以取 0 或 1，具体取什么值，可以根据使函数尽量得到简化而定。

2.2 课后习题详解

2.1 逻辑代数

2.1.1 用真值表证明下列恒等式：

$$(1) (A \oplus B) \oplus C = A \oplus (B \oplus C)$$

$$(2) (A+B)(A+C) = A+BC$$

$$(3) \overline{A \oplus B} = \overline{A} \overline{B} + AB$$

证明 首先分别写出等式左右两边的真值表。

(1)

表 2-3

A B C	$(A \oplus B) \oplus C$	$A \oplus (B \oplus C)$
000	0	0
001	1	1
010	1	1
011	0	0
100	1	1
101	0	0
110	0	0
111	1	1

则有 $(A \oplus B) \oplus C = A \oplus (B \oplus C)$ 。

(2)

表 2-4

A B C	$(A+B)(A+C)$	$A+BC$
000	0	0
001	0	0
010	0	0
011	1	1
100	1	1
101	1	1
110	1	1
111	1	1

则有 $(A+B)(A+C)=A+BC$ 。

(3)

表 2-5

AB	$\overline{A \oplus B}$	$\overline{A}B + A\overline{B}$
00	1	1
01	0	0
10	0	0
11	1	1

则有 $\overline{A \oplus B} = \overline{A}B + A\overline{B}$ 。

2. 1.2 写出三变量的摩根定理表达式，并用真值表验证其正确性。

解：设三表量为 ABC，则摩根定理可表示为： $\overline{ABC} = \overline{A} + \overline{B} + \overline{C}$, $\overline{A+B+C} = \overline{A}\overline{B}\overline{C}$ 。

各个表达式的真值表如表 2-6 所示。

表 2-6

ABC	$\overline{ABC}$	$\overline{A} + \overline{B} + \overline{C}$	$\overline{A+B+C}$	$\overline{A}\overline{B}\overline{C}$
000	1	1	1	1
001	1	1	0	0
010	1	1	0	0
011	1	1	0	0
100	1	1	0	0
101	1	1	0	0
110	1	1	0	0
111	0	0	0	0

等式成立。

2. 1.3 用逻辑代数定律证明下列等式：

$$\begin{aligned}
 (1) \quad & A + \overline{A}B = A + B \\
 (2) \quad & ABC + A\overline{B}C + AB\overline{C} = AB + AC \\
 (3) \quad & A + A\overline{B}\overline{C} + \overline{A}CD + (\overline{C} + \overline{D})E = A + CD + E
 \end{aligned}$$

证明: (1) $A + \overline{A}B = A(1 + B) + \overline{A}B = A + AB + \overline{A}B = A + B$

(2) $ABC + A\overline{B}C + AB\overline{C} = ABC + A\overline{B}C + ABC + AB\overline{C}$

$$= AC(B + \overline{B}) + AB(C + \overline{C}) = AB + AC$$

(3) $A + A\overline{B}\overline{C} + \overline{A}CD + (\overline{C} + \overline{D})E = A(1 + \overline{B}\overline{C}) + \overline{A}CD + \overline{CDE}$

$$= A + CD + \overline{CDE} = A + CD + E$$

2. 1.4 用代数法化简下列各式:

(1) $AB(BC+A)$ (2) $(A+B)(A\overline{B})$

(3) $\overline{ABC}(B + \overline{C})$

(4) $\overline{A\overline{B} + ABC + A(B + A\overline{B})}$

(5) $\overline{AB + A\overline{B} + AB + A\overline{B}}$

(6) $\overline{(\overline{A} + B) + (\overline{A} + B) + (\overline{AB})(\overline{AB})}$

(7) $\overline{B} + ABC + \overline{AC} + \overline{AB}$

(8) $\overline{ABC + A\overline{B}C + ABC + A + B\overline{C}}$

(9) $ABC\overline{D} + ABD + BC\overline{D} + ABCBD + B\overline{C}$ (10) $\overline{AC + \overline{ABC} + \overline{BC} + AB\overline{C}}$

解: (1) $AB(BC + A) = ABC + AB = (1 + C)AB = AB$

(2) $(A + B)(A\overline{B}) = A\overline{B}$

(3) $\overline{ABC}(B + \overline{C}) = (A + \overline{B} + \overline{C})(B + \overline{C}) = AB + A\overline{C} + \overline{B}\overline{C} + B\overline{C} + \overline{C} = AB + \overline{C}$

(4) $\overline{A\overline{B} + ABC + A(B + A\overline{B})} = (A\overline{B} + ABC)\overline{A(B + A\overline{B})}$

$$= A(\overline{B} + C)\overline{A(B + A)} = A(\overline{B} + C)\overline{A + AB} = A(\overline{B} + C)\overline{A} = 0$$

(5) $\overline{AB + \overline{AB} + \overline{AB} + A\overline{B}} = (\overline{AB} + \overline{AB}) + (\overline{AB} + A\overline{B}) = \overline{B} + \overline{B} = 0$

(6) $\overline{(\overline{A} + B) + \overline{A} + \overline{B} + (\overline{AB})(\overline{AB})} = (\overline{A} + B)(\overline{A} + B)(\overline{AB})(\overline{AB})$

$$= (\overline{AB} + AB + B)(A\overline{B} + \overline{AB}) = B(A\overline{B} + \overline{AB}) = \overline{AB}$$

(7) $\overline{B} + ABC + \overline{AC} + \overline{AB} = \overline{B} + AC + \overline{AC} + \overline{AB} = 1$

(8) $\overline{ABC} + \overline{ABC} + ABC + A + B\overline{C}$

$$= (\overline{ABC} + ABC) + \overline{ABC} + A + B\overline{C} = 1 + \overline{ABC} + A + B\overline{C} = 1$$

$$(9) \quad ABC\bar{D} + ABD + BC\bar{D} + ABCBD + B\bar{C} = ABC(D + \bar{D}) + ABD + B(C\bar{D} + \bar{C})$$

$$= ABC + ABD + B(\bar{C} + \bar{D}) = ABC + B\bar{C} + ABD + B\bar{D}$$

$$= B(A + \bar{C}) + B(A + \bar{D}) = AB + B\bar{C} + B\bar{D}$$

$$(10) \quad \overline{\overline{AC} + \overline{ABC} + \overline{BC} + \overline{ABC}} = \overline{(A + \overline{AB})C + \overline{BC} + \overline{ABC}}$$

$$= \overline{(A + B) + \bar{C} + \overline{BC} + \overline{ABC}} = \overline{\overline{AB} + \bar{C} + \bar{B}} = \overline{\bar{C} + \bar{B}} = BC$$

2. 1.5 将下列各式转换成与-或形式:

$$(1) \quad \overline{A \oplus B \oplus C \oplus D}$$

$$(2) \quad \overline{A + B + C + D + C + D + A + D}$$

$$(3) \quad \overline{AC \cdot BD \cdot BC \cdot AB}$$

解: (1) $\overline{A \oplus B \oplus C \oplus D} = (A \odot B) \odot (C \odot D) = (A \odot B)(C \odot D) + (A \oplus B)(C \odot D)$

$$= (AB + \overline{AB})(\overline{CD} + \overline{CD}) + (\overline{AB} + \overline{AB})(CD + \overline{CD})$$

$$= ABC\bar{D} + AB\bar{C}D + \overline{AB}C\bar{D} + \overline{AB}\bar{C}D + \overline{AB}CD + \overline{AB}\bar{C}\bar{D} + \overline{AB}CD + \overline{AB}\bar{C}\bar{D}$$

$$(2) \quad \overline{A + B + C + D + C + D + A + D} = (A + B)(C + D) + (C + D)(A + D)$$

$$= AC + AD + BC + BD + AC + CD + AD + D = AC + BC + D$$

$$(3) \quad \overline{AC \cdot BD \cdot BC \cdot AB} = \overline{ACBD} + \overline{BCAB} = (\overline{A + C})(\overline{B + D}) + (\overline{B + C})(\overline{A + B})$$

$$= \overline{AB} + \overline{AD} + \overline{BC} + \overline{CD} + \overline{AB} + \overline{B} + \overline{AC} + \overline{BC}$$

$$= (\overline{A + C} + \overline{A + C} + 1)\overline{B} + \overline{AD} + \overline{CD} + \overline{AC} = \overline{AD} + \overline{CD} + \overline{AC} + \overline{B}$$

2. 1.6 已知逻辑函数表达式为 $L = \overline{ABC}\bar{D}$, 画出实现该式的逻辑电路图, 限使用非门和二输入与非门。

解: 本题有多种组合方式, 以其中的一种说明。

$$L = \overline{ABC}\bar{D} = \overline{\overline{\overline{ABC}\bar{D}}} = \overline{\overline{ABC}\bar{D}}$$

, 逻辑电路图如图 2-1 所示。




图 2-1

2. 1.7 画出实现下列逻辑表达式的逻辑电路图，限使用非门和二输入与非门。

(1) $L = AB + AC$

(2) $L = \overline{D(A+C)}$

(3) $L = \overline{(A+B)(C+D)}$

解： (1) $L = \overline{\overline{AB + AC}} = \overline{\overline{AB} \overline{AC}}$

(2) $L = \overline{D(A+C)} = \overline{D} + \overline{A+C} = \overline{\overline{\overline{D} + \overline{A+C}}} = \overline{D \overline{AC}}$

(3) $L = \overline{(A+B)(C+D)} = \overline{A+B} + \overline{C+D} = \overline{\overline{\overline{A+B} + \overline{C+D}}} = \overline{\overline{AB} \cdot \overline{CD}} = \overline{\overline{AB} \cdot \overline{CD}}$

根据化简后的表达式，可以画出相应的逻辑电路图如图 2-2 所示。




图 2-2

2. 1.8 已知逻辑函数表达式为 $L = A\overline{B} + \overline{A}C$ ，画出实现该式的逻辑电路图，限使用非门和二输入或非门。

解： $L = A\overline{B} + \overline{A}C = \overline{\overline{A\overline{B} + \overline{A}C}} = \overline{\overline{A+B} + \overline{A+C}} = \overline{\overline{\overline{A+B} + \overline{A+C}}}$

根据化简后的表达式，可以画出相应的逻辑电路图如图 2-3 所示。




图 2-3

2. 2 逻辑函数的卡诺图化简法

2. 2.1 将下列函数展开为最小项表达式：

$$(1) L = A \bar{C} \bar{D} + \bar{B} C \bar{D} + ABCD$$

$$(2) L = \overline{A(B+C)}$$

$$(3) L = \overline{AB + ABD(B + \bar{C}D)}$$

解：因为表达式本身已经是与或形式，对于积项而言，若缺少某变量，只需先将该变量与其反变量相加，然后与积项相乘。

$$\begin{aligned} (1) L &= A \bar{C} \bar{D} + \bar{B} C \bar{D} + ABCD = A \bar{C} \bar{D} (B + \bar{B}) + \bar{B} C \bar{D} (A + \bar{A}) + ABCD \\ &= AB \bar{C} \bar{D} + A \bar{B} \bar{C} \bar{D} + A \bar{B} C \bar{D} + \bar{A} B C \bar{D} + ABCD \\ (2) L &= \overline{A(B+C)} = A + B + C = A + \bar{B} C \\ &= A(B + \bar{B})(C + \bar{C}) + \bar{B} C (A + \bar{A}) \\ &= ABC + AB \bar{C} + A \bar{B} C + A \bar{B} \bar{C} + \bar{A} B C \\ (3) L &= \overline{AB + ABD(B + \bar{C}D)} \\ &= AB \bar{A} \bar{B} \bar{D} (B + \bar{C}D) = AB (\bar{A} + \bar{B} + \bar{D}) (B + \bar{C}D) \\ &= AB \bar{D} (B + \bar{C}D) = AB \bar{D} + AB \bar{D} \bar{C} D \\ &= AB \bar{D} (C + \bar{C}) = ABC \bar{D} + AB \bar{C} \bar{D} \end{aligned}$$

2. 2.2 已知函数 $L(A, B, C, D)$ 的卡诺图如图 2-4 所示，试写出函数 L 的最简与或表达式。

$\begin{matrix} L \\ AB \end{matrix}$	CD	00	01	11	10
	00		1		1
	01	1			
	11	1			
	10		1	1	1

图 2-4

解：将卡诺图中为 1 的项化简后，如图 2-5 所示。

$\begin{matrix} L \\ AB \end{matrix}$	CD	00	01	11	10
	00		1		1
	01	1			
	11	1			
	10		1	1	1

图 2-5 显示了卡诺图中为 1 的项化简后的结果。图中用虚线框标出了化简后的项： $B\bar{C}\bar{D}$ (覆盖 01, 11 列的 00 行)， $\bar{B}C\bar{D}$ (覆盖 01, 11 列的 01, 11 行)， $\bar{B}C\bar{D}$ (覆盖 01, 11 列的 10 行)，以及 $AB\bar{D}$ (覆盖 10 列的 01, 11 行)。

图 2-5

因此，最简与或表达式为： $L(A, B, C, D) = B \bar{C} \bar{D} + \bar{B} C \bar{D} + \bar{B} C \bar{D} + A \bar{B} \bar{D}$ 。

2. 2.3 用卡诺图法化简下列各式：

$$\begin{aligned}
 (1) & A \bar{B} C D + A B \bar{C} D + A \bar{B} + A \bar{D} + A \bar{B} C \\
 (2) & (\bar{A} \bar{B} + B \bar{D}) \bar{C} + B D (\bar{A} C) + \bar{D} (\bar{A} + B) \\
 (3) & A \bar{B} C D + D (\bar{B} \bar{C} D) + (A + C) B \bar{D} + \bar{A} (\bar{B} + C) \\
 (4) & L(A, B, C, D) = \sum m(0, 2, 4, 8, 10, 12) \\
 (5) & L(A, B, C, D) = \sum m(0, 1, 2, 5, 6, 8, 9, 10, 13, 14)
 \end{aligned}$$

$$(6) L(A, B, C, D) = \sum m(0, 2, 4, 6, 9, 13) + \sum d(1, 3, 5, 7, 11, 15)$$

$$(7) L(A, B, C, D) = \sum m(0, 13, 14, 15) + \sum d(1, 2, 3, 9, 10, 11)$$

解：各表达式的卡诺图，如图 2-6 所示。




图 2-6

化简后的最简逻辑表达为：

$$(1) L = A \bar{C} + A \bar{D} + A \bar{B} ; \quad (2) L = AB + \bar{A} \bar{C} \bar{D} + \bar{A} \bar{B} C + BCD ;$$

(3) $L = B\bar{D} + A\bar{B}D + \bar{A}\bar{C}D$; (4) $L = \bar{C}\bar{D} + \bar{B}\bar{D}$;

(5) $L = \bar{C}\bar{D} + \bar{B}\bar{C} + C\bar{D}$; (6) $L = \bar{A} + D$; (7) $L = AD + AC + \bar{A}\bar{B}$ 。

2. 2.4 已知逻辑函数 $L = A\bar{B} + B\bar{C} + C\bar{A}$ ，试用真值表、卡诺图和逻辑图(限用非门和与非门)表示。

解：(1) 表达式 L 的真值表如表 2-7 所示。

表 2-7

A	B	C	L	A	B	C	L
0	0	0	0	1	0	0	1
0	0	1	1	1	0	1	1
0	1	0	1	1	1	0	1
0	1	1	1	1	1	1	0

(2) 可根据真值表直接画出卡诺图，如图 2-7 (a) 所示。

(3) 根据卡诺图得， $L = A\bar{B} + B\bar{C} + \bar{A}C = \overline{\overline{A\bar{B}} + \overline{B\bar{C}} + \overline{\bar{A}C}} = \overline{\bar{A}\bar{B} \cdot \bar{B}\bar{C} \cdot \bar{A}C}$ ，用与非门和与非门实现的逻辑图如图 2-7 (b) 所示。




图 2-7

2. 3 硬件描述语言 VerilogHDL 基础

2. 3.1 在 Verilog 中，下列标识符是否正确？

(1)system1 (2)2reg (3)FourBit_Adder (4)exec\$ (5) 2to1mux

解：标识符通常由英文字母、数字、\$符和下划线组成，并且必须以英文字母或下划线开始，不能以数字或\$符开头。因此，(1)、(3)、(4)和(5)正确；(2)错误。

2. 3.2 Verilog 规定的 4 种基本逻辑值是什么？

解：4 种基本逻辑值如表 2-8 所示。

表 2-8

0	逻辑 0、逻辑假	x 或 X	不确定的值（未知状态）
1	逻辑 1、逻辑真	z 或 Z	高阻态

2. 3.3 在 Verilog 程序中，如果没有说明输入变量、输出变量的数据类型，试问它们的数据类型是什么？

解：在 Verilog 程序中，如果没有说明输入变量、输出变量的数据类型，则默认为位宽为 1 的 wire 型变量。

2. 3.4 下列 Verilog 程序描述了图 2-8 所示的电路，但程序中每一行有一个语法错误，试改正(注意：基本门级元件的调用名可以省略)。




图 2-8

```
module Ex1(A, B, C, X, Y)
input A, B, C
output X, Y
reg E;
and G1(A, B, E);
NOT(Y, C);
OR(X, E, Y);
endmodule;
```

解： 表 2-9

Module Ex1(A,B,C,X,Y)	结尾添加";"
inputA ,B,C	结尾添加";"
outputX,Y	结尾添加";"
reg E;	改为 wire E;
and G1(A,B,E)	改为 and G1(E,A,B);
NOT(Y,C);	改为 not(Y,C);
OR(X,E,Y);	改为 or(X,E,Y);
endmodule;	结尾去掉";"

2. 3.5 根据下面的 HDL 描述，画出数字电路的逻辑图。

```
module circuit(A, B, L);
input A, B;
output L;
wire a1, a2, Anot, Bnot;
and G1(a1, A, B);
and G2(a2, Anot, Bnot);
not(Anot, A);
not(Bnot, B);
or(L, a1, a2);
endmodule
```

解： 如图 2-9 所示。




图 2-9

2.3 名校考研真题详解

一、填空题

函数 $F(A, B, C) = \sum m(0, 2, 4, 5, 7)$, 则其最大项表达式是 $F(A, B, C) = ()$ (必须写出标准形式, 不能用简写形式)。[北京邮电大学 2010 研]

【答案】 $(\bar{A} + \bar{B} + C)(A + \bar{B} + \bar{C})(A + B + \bar{C})$ 查看答案

【解析】 $F(A, B, C) = \prod (1, 3, 6) = (\bar{A} + \bar{B} + C)(A + \bar{B} + \bar{C})(A + B + \bar{C})$

二、选择题

1. 与 $ABC + A\bar{B}\bar{C}$ 函数式功能相等的函数表达式是()。[成都理工大学 2006 研]

(A) ABC (B) A (C) $A\bar{B}\bar{C}$ (D) $ABC + \bar{B}\bar{C}$

【答案】 B 查看答案

【解析】 $ABC + A\bar{B}\bar{C} = A(\bar{B}\bar{C} + BC) = A$

2. 函数 $F(x_1, x_2, x_3, x_4) = \sum m(0, 1, 2, 4, 6, 8, 9, 12, 14)$, 其完全和表达式是()。[电子科技大学 2006 研]

(A) $\bar{x}_1\bar{x}_4 + x_2\bar{x}_4 + \bar{x}_2\bar{x}_3$
 (B) $(\bar{x}_3\bar{x}_4 + \bar{x}_2\bar{x}_3 + \bar{x}_1\bar{x}_4 + x_2x_3\bar{x}_4)$
 (C) $(\bar{x}_3\bar{x}_4 + \bar{x}_2\bar{x}_3 + \bar{x}_1\bar{x}_4 + x_2\bar{x}_4)$
 (D) $(x_2\bar{x}_3\bar{x}_4 + x_1\bar{x}_2\bar{x}_3 + \bar{x}_1\bar{x}_2\bar{x}_4 + \bar{x}_1x_3\bar{x}_4 + x_2x_3\bar{x}_4)$

【答案】 A 查看答案

【解析】 将函数表达式的卡诺图(图 2-10)化简可知 A 项成立。

		x_1x_2			
		00	01	11	10
x_3x_4	00	1	1	1	1
	01	1	0	0	1
	11	0	0	0	0
	10	1	1	1	0

三、分析计算题

1. 用代数化简法求下列函数的最简与-或表达式。[中国科技大学 2008 研]

$$AD + A\bar{D} + AB + B\bar{C} + C\bar{D} + ACE + \bar{A}\bar{B}\bar{D}F$$

解:

$$\begin{aligned}
 & AD + \overline{A}\overline{D} + AB + B\overline{C} + C\overline{D} + ACE + \overline{A}B\overline{D}F \\
 &= A + AB + B\overline{C} + C\overline{D} + ACE + \overline{A}B\overline{D}F \\
 &= A + B\overline{C} + C\overline{D} + \overline{A}B\overline{D}F \\
 &= A + B\overline{C} + C\overline{D} + B\overline{D}F \\
 &= A + B\overline{C} + C\overline{D}
 \end{aligned}$$

2. 将下列逻辑函数化为最简与或式。[北京科技大学 2011 研]

$$F = \overline{\overline{A}\overline{B}} + B\overline{D} + CD + \overline{A}\overline{C} + \overline{A}CD$$

解:

$$\begin{aligned}
 F &= \overline{\overline{A}\overline{B}} + B\overline{D} + CD + \overline{A}\overline{C} + \overline{A}CD \\
 &= \overline{\overline{A}\overline{B}} \bullet \overline{B\overline{D}} + CD + \overline{A}\overline{C} + \overline{A}CD \\
 &= (A+B)(\overline{B}+D) + CD + \overline{A}\overline{C} + \overline{A}CD \\
 &= A\overline{B} + AD + BD + CD + \overline{A}\overline{C} \\
 &= A\overline{B} + BD + CD + \overline{A}\overline{C} \\
 &= (A\overline{B} + B)(\overline{A}\overline{B} + D) + (C + \overline{A}\overline{C})(D + \overline{A}\overline{C}) \\
 &= (A+B)(\overline{A}\overline{B} + D) + (C + \overline{A})(D + \overline{A}\overline{C}) \\
 &= A\overline{B} + AD + BD + \overline{A}\overline{C} + \overline{A}D + CD \\
 &= A\overline{B} + \overline{A}\overline{C} + (A + \overline{A} + B + C)D \\
 &= A\overline{B} + \overline{A}\overline{C} + D
 \end{aligned}$$

也可结合卡诺图化简。

3. 将逻辑函数 Y 化简为最简与-或式，并用最少的与非门实现。[北京理工大学 2006 研]

$$Y(A, B, C, D) = \sum (m_3, m_4, m_5, m_7, m_9, m_{10}, m_{11})$$

给定约束条件为: $m_0 + m_1 + m_2 + m_{13} + m_{14} + m_{15} = 0$ 。

解: 根据题意, 可得函数式的卡诺图如图 2-11 所示, 化简得

$$F = \overline{A}\overline{C} + AC + D$$

题目要求用与非门实现, 则可将 F 转化为

$$F = \overline{A}\overline{C} + AC + D = \overline{\overline{\overline{A}\overline{C}} + \overline{AC} + \overline{D}} = \overline{\overline{A}\overline{C} \cdot \overline{AC} \cdot \overline{D}}$$

电路图如图 2-12 所示。




图 2-11 图 2-12

第3章 逻辑门电路

3.1 复习笔记

一、MOS 逻辑门电路

1. 逻辑电路的一般特性

(1) 输入和输出的高、低电平

数字电路中的高、低电压常用高、低电平来描述，并规定在正逻辑体制中，用逻辑 1 和 0 分别表示高、低电平。当逻辑电路的输入信号在一定范围内变化时，输出电压并不会改变，因此逻辑 1 和 0 对应一定的电压范围。

(2) 噪声容限

噪声容限表示门电路的抗干扰能力。在数字系统中，各逻辑电路之间的连线可能会受到各种噪声的干扰，这些噪声会叠加在工作信号上，只要其幅度不超过逻辑电平允许的最小值或最大值，则输出逻辑状态不会受影响。通常将这个最大噪声幅度称为噪声容限。

(3) 传输延迟时间

传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长时间。

(4) 功耗

① 静态功耗

当电路的输出没有状态转换时的功耗。静态时，CMOS 电路的电流非常小，使得静态功耗非常低。

② 动态功耗

CMOS 电路在输出发生状态转换时的功耗，它主要由两部分组成：

- a. 由于电路输出状态转换的瞬间，其等效电阻比较小，从而导致有较大的电流从电源 VDD 经 CMOS 电路流入地；
- b. 由于 CMOS 管的负载通常是电容性的，因此当输出由高电平到低电平，或者由低电平到高电平转换时，会对电容进行充、放电，这个过程将增加电路的损耗。

(5) 延时-功耗积

理想的数字电路或系统，要求它既速度高，同时功耗低。用符号 DP 表示延时-功耗积：

$$DP = t_{pd} P_D$$

式中， t_{pd} 为传输延迟时间， P_D 为门电路功耗。

DP 值越小，特性越理想。

(6) 扇入数和扇出数

门电路的扇入数取决于它的输入端的个数。

门电路的扇出数指其在正常工作情况下，所能带同类门电路的最大数目。

考虑如下两种情况：

① 拉电流工作情况

负载电流从驱动门流向外电路，输出为高电平的扇出数表示：

$$N_{OH} = \frac{I_{OH}(\text{驱动门})}{I_{IH}(\text{负载门})}$$

② 灌电流工作情况


负载电流从外电路流入驱动门，驱动门所能驱动同类门的个数：

$$N_{OL} = \frac{I_{OL}(\text{驱动门})}{I_L(\text{负载门})}$$

2. MOS 开关及等效电路

(1) MOS 管开关特性

图 3-1 (a) 为 N 沟道增强型 MOS 管构成的开关电路。 $v_I = v_{GS}$, $v_O = v_{DS}$, V_T 为其开启电压。图 3-1 (b) 为 NMOS 管的输出特性曲线, 其中斜线为直流负载线。



(a)MOS 管开关电路 (b)N 沟道 MOS 管的输出特性曲线

图 3-1 MOS 管开关电路及其输出特性曲线


当 $v_I < V_T$ 时, MOS 管处于截止状态, $i_D = 0$, 输出电压 $v_O = V_{DD}$, 此时器件不损耗功率。

当 $v_I > V_T$ 时, 且比较大, 使得 $v_{DS} > v_{GS} - V_T$ 时, MOS 管工作在饱和区。随着 v_I 的增加,

i_D 增加, v_{DS} 随之下降, MOS 管最后工作在可变电阻区。

(2) 等效电路

MOS 管相当于一个由 v_{GS} 控制的无触点开关, 当输入为低电平时, MOS 管截止, 相当于开关“断开”, 输出高电平, 其等效电路如图 3-2 (a) 所示; 当输入为高电平时, MOS 管工作在可变电阻区, 相当于开关“闭合”, 输出低电平, 其等效电路如图 3-2 (b) 所示。



(a)截止时的等效电路 (b)导通时的等效电路

图 3-2 MOS 管的开关等效电路

3. CMOS 反相器

由 N 沟道和 P 沟道两种 MOSFET 组成的电路称为互补 MOS 或 CMOS 电路。CMOS 反相器电路由两只增强型 MOSFET 组成，其中 T_N 为 N 沟道结构， T_P 为 P 沟道结构，电路如图 3-3 所示。




图 3-3 MOS 反相器

当输入为高电平 $v_I = V_{DD}$ 时， $v_{GSN} = V_{DD}$ ， $v_{SGP} = 0$ ， T_P 管截止， T_N 管工作在可变电阻区，输出电压

$$v_{OL} = V_{OL} \approx 0$$

，通过两管的电流接近于零，功耗很低。

当输入为低电平 $v_I = 0$ 时， $v_{GSN} = 0$ ， $v_{SGP} = V_{DD}$ ， T_N 管截止， T_P 管工作在可变电阻区，输出电压

$$v_{OH} = V_{OH} \approx V_{DD}$$

，通过两管的电流接近于零，功耗很低。

4. CMOS 其他逻辑门电路

(1) 与非门电路

电路如图 3-4 所示，包括两个串联的 N 沟道增强型 MOS 管和两个并联 P 沟道增强型 MOS 管。




图 3-4 CMOS 与非门

只要输入端 A、B 有一个为低电平，就会使与它相连的 NMOS 管截止，与它相连的 PMOS 管导通，输出为高电平。

当 A、B 全为高电平时，才会使两个串联的 NMOS 管都导通，使两个并联的 PMOS 管都截止，输出为低电平。

该电路具有与非的逻辑功能，即 $L = \overline{AB}$ 。

(2) 或非门电路

电路如图 3-5 所示，包括两个并联的 N 沟道增强型 MOS 管和两个串联 P 沟道增强型 MOS 管。




图 3-5 CMOS 或非门

只要输入端 A、B 有一个为高电平，就会使与它相连的 NMOS 管导通，与它相连的 PMOS 管截止，输出为低电平。

当 A、B 全为低电平时，使两个并联的 NMOS 管都截止，使两个串联的 PMOS 管都导通，输出为高电平。

该电路具有或非的逻辑功能，即 $L = \overline{A+B}$ 。

(3) 异或门电路

电路如图 3-6 所示，它是由一级或非门和一级与或非门组成。逻辑功能为 $L = A \oplus B$ ，如在异或门后面增加一级反相器就构成异或非门，即同或门。




图 3-6 异或门电路

5. CMOS 漏极开路门和三态输出门电路

(1) CMOS 漏极开路门电路

漏极开路 (OD) 是指 CMOS 门输出电路只有 NMOS 管，且它的漏极是开路的。OD 电路只能外接上拉电阻电路才能正常工作。


(2) 三态 (TSL) 输出门电路

输出不仅具有高、低电平，还具有高输出阻抗的第三态，称为高阻态，又称为禁止态。

三态输出门电路主要用于总线传输，任何时刻只有一个三态输出电路被使能 (输出高、低电平)，该电路的信号被传到总线上，而其他三态输出电路处于高阻状态。

6. CMOS 传输门

CMOS 传输门由一个 P 沟道和一个 N 沟道增强型 MOSFET 并联而成，如图 3-7 所示。



(a)电路 (b)符号

图 3-7 CMOS 传输门


当 C 端接 0， $\overline{C}$ 为高电平，此时 T_N 、 T_P 同时截止，输入和输出之间呈高阻态，传输门断开。

当 C 端接高电平， $\overline{C}$ 为 0，在输入信号增大的过程中 T_N 先导通， T_P 后导通，总之至少有一个导通。

二、TTL 逻辑门电路

1. BJT 的开关特性

图 3-8 (a) 为 NPN 型硅管构成的开关电路，开关工作状态如图 3-8 (b) 所示。



(a)电路 (b)工作状态图解

图 3-8 BJT 的开关工作状态

当输入为低电平时，BJT 的发射结为零偏 ($v_{BE} = 0$)，集电结为反向偏置 ($v_{BC} = 0$)，相当于开关断开，BJT 工作在截止状态，输出为高电平。

当输入为高电平时，集电极回路中的 c、e 极之间近似于短路，相当于开关闭合，BJT 工作在饱和导通状态，输出为低电平。

NPN 型 BJT 截止、放大、饱和三种工作状态的特点如表 3-1 所示。

表 3-1 NPN 型 BJT 截止、放大、饱和工作状态的特点

工作状态	截止	放大	饱和
条件	$i_B \approx 0$	$0 < i_B < \frac{I_{CS}}{\beta}$	$i_B \geq \frac{I_{CS}}{\beta}$
工作特点	偏置情况	发射结正偏，集电结反偏	发射结和集电结均为正偏
	集电极电流	$i_C \approx \beta i_B$	$i_C = I_{CS} \approx \frac{V_{CC}}{R_C}$ 且不随 i_B 增加而增加
	管压降	$V_{CE} = V_{CC} - i_C R_C$	$V_{CES} \approx 0.2 \text{ V}$
	c、e 间等效内阻	很大，约为数百千欧，相当于开关断开	很小，约为数百欧，相当于开关闭合

2. TTL 反相器的基本电路

图 3-9 为 TTL 反相器的基本电路，该电路由三部分组成， T_1 组成电路的输入级， T_3 、 T_4 和二极管 D 组成输出级，由 T_2 组成的中间级作为输出级的驱动电路。




图 3-9 TTL 反相器的基本电路

(1) 该电路实现反相器功能的工作原理：

①当输入 $v_I = V_{IL} = 0.2 \text{ V}$ 时， T_1 的发射结导通， T_2 、 T_3 都截止，而 T_4 和 D 导通，输出为高电平。

②当输入 $v_I = V_{IH} = 3.6 \text{ V}$ 时， T_1 处于发射结和集电结倒置的放大状态， T_2 、 T_3 都饱和导通，而 T_4 和 D 截止，输出为低电平。

(2) 电路中各组成部分的作用：

①输入级的作用是提高工作速度；

②中间驱动级的作用是将 T_2 的单端输入信号 v_{I2} 转换为互补的双端输出信号 v_{I3} 和 v_{I4} ，以驱动 T_3 和 T_4 ；

③输出级采用推挽式以提高开关速度和带负载能力，同时输出级的两个管子总是一个导通一个截止，因此降低了静态功耗。

3. TTL 逻辑门电路

(1) 与非门电路

将基本 TTL 反相器的输入级 T_1 改为多发射极的 BJT，就构成了与非门。如图 3-10 所示为有 2 个输入端的 TTL 与非门。

当任一输入端为低电平时， T_1 的发射结将正向偏置而导通， T_2 、 T_3 都截止，输出为高电平。

当全部输入端为高电平时， T_1 将转入倒置放大状态， T_2 和 T_3 均饱和，输出为低电平。

这就实现了与非的逻辑功能，即 $L = \overline{AB}$ 。

（2）或非门电路

图 3-11 为 TTL 或非门逻辑电路。 T_{1A} 、 T_{2A} 和 R_{1A} 组成的电路与 T_{1B} 、 T_{2B} 和 R_{1B} 组成的电路相同。

当 A、B 两输入端均为低电平时， T_{2A} 和 T_{2B} 均截止， T_3 截止， T_4 和 D 饱和导通，输出为高电平。

当 A、B 两输入端中有一个为高电平时， T_{2A} 和 T_{2B} 饱和， T_3 饱和导通， T_4 截止，输出为低电平。

这就实现了或非的逻辑功能，即 $L = \overline{A+B}$ 。




图 3-10 与非门电路 图 3-11 TTL 或非门电路

4. 集电极开路门和三态门电路

（1）集电极开路（OC）门

它是指 TTL 门电路输出级 BJT 管的集电极是开路的。OC 门只有外接上拉电阻电路才能正常工作，且可以承受较高电压和较大电流。

（2）三态（TSL）输出门电路

TTL 三态门与 CMOS 三态门一样，是在普通门电路的基础上，增加控制电路构成的。

三、逻辑描述中的几个问题

1. 正负逻辑的规定

正逻辑体制：高电平用逻辑 1 表示，低电平用逻辑 0 表示。

负逻辑体制：高电平用逻辑 0 表示，低电平用逻辑 1 表示。

正逻辑和负逻辑两种体制不牵涉逻辑电路本身的结构问题，但根据所选正负逻辑的不同，即使同一电路也具有不同的逻辑功能。

2. 正负逻辑的等效变换

在工程实践中，一般采用正逻辑体制，可以按下列方式进行两种逻辑体制的互换：

与非 $\Leftrightarrow$ 或非；与 $\Leftrightarrow$ 或；非 $\Leftrightarrow$ 非。

3.2 课后习题详解

3. 1 MOS 逻辑门电路

3. 1.1 根据表 3-2 所列的三种逻辑门电路的技术参数，试选择一种最适合工作在高噪声环境下的门电路。

表 3-2 逻辑门电路的技术参数表

	$V_{OH(min)}/V$	$V_{OL(max)}/V$	$V_{IH(min)}/V$	$V_{IL(max)}/V$
逻辑门 A	2.4	0.4	2	0.8
逻辑门 B	3.5	0.2	2.5	0.6
逻辑门 C	4.2	0.2	3.2	0.8

解：分别求得各个逻辑门的噪声容限如下：

$$V_{NHA} = V_{OH(min)} - V_{IH(min)} = 2.4V - 2V = 0.4V$$

$$V_{NLA} = V_{IL(max)} - V_{OL(max)} = 0.8V - 0.4V = 0.4V$$

$$V_{NHB} = V_{OH(min)} - V_{IH(MIN)} = 3.5V - 2.5V = 1V$$

$$V_{NLB} = V_{IL(max)} - V_{OL(max)} = 0.6V - 0.2V = 0.4V$$

$$V_{NHC} = V_{OH(min)} - V_{IH(min)} = 4.2V - 3.2V = 1V$$

$$V_{NLC} = V_{IL(max)} - V_{OL(max)} = 0.8V - 0.2V = 0.6V$$

电路的噪声容限越大，抗干扰能力越强，所以选择逻辑门 C。

3. 1.2 求下列情况下 TTL 逻辑门的扇出数：(1)74LS 门驱动同类门；(2)74LS 门驱动 74ALS 系列 TTL 门。

解：查表得 74LS 系列电流参数的数值为 $I_{OH}=0.4\text{ mA}$ ， $I_{OL}=8\text{ mA}$ ， $I_{IH}=0.02\text{ mA}$ ， $I_{IL}=0.4\text{ mA}$ ；74ALS 系列输入电流参数的数值为 $I_{IH}=0.02\text{ mA}$ ， $I_{IL}=0.1\text{ mA}$ ，其中省略了表示电流流向的负号。

74LS 系列驱动同类门时，输出为高电平的扇出数为

$$N_{OH} = \frac{I_{OH}}{I_{IH}} = \frac{0.4\text{ mA}}{0.02\text{ mA}} = 20$$

输出为低电平的扇出数为

$$N_{OL} = \frac{I_{OL}}{I_{IL}} = \frac{8\text{ mA}}{0.4\text{ mA}} = 20$$

所以，74LS 系列驱动同类门时的扇出数 $N_0=20$ 。

(2)同理，74LS 系列驱动 74ALS 系列时，有

$$N_{OH} = \frac{I_{OH}}{I_{IH}} = \frac{0.4\text{ mA}}{0.02\text{ mA}} = 20$$

$$N_{OL} = \frac{I_{OL}}{I_{IL}} = \frac{8\text{ mA}}{0.1\text{ mA}} = 80$$

所以 74LS 系列驱动 74ALS 系列时，扇出数 $N_0=20$ 。

3. 1.3 根据表 3-3 所列的三种逻辑门电路的技术参数, 计算出它们的延时-功耗积, 并确定哪一种逻辑门的性能最好。

表 3-3 逻辑门电路的技术参数表

	t_{pLH}/ns	t_{pHL}/ns	P_D/mW
逻辑门 A	1	1.2	16
逻辑门 B	5	6	8
逻辑门 C	10	10	1

解: 延时-功耗积 $DP = t_{pD} P_D = \frac{t_{pLH} + t_{pHL}}{2} \cdot P_D$, 由此可得

$$DP_A = 17.6 pJ, \quad DP_B = 44 pJ, \quad DP_C = 10 pJ$$

故逻辑门 C 的性能最好。

3. 1.4 已知图 3-12 所示各 MOSFET 管的 $|V_T| = 2 V$, 忽略电阻上的压降, 试确定其工作状态(导通或截止)。




图 3-12

解: N 沟道增强型 MOS 管, 开启电压 $V_T > 0$, 当 $v_{GS} \geq V_T$ 且 $v_{DS} \geq (v_{GS} - V_T)$ 时, 饱和导通; 而 $v_{GS} < V_T$ 时, 截止。P 沟道 MOS, 开启电压 $V_T < 0$, 当 $v_{GS} \leq V_T$ 且

$v_{DS} \leq (v_{GS} - V_T)$ 时, 饱和导通; 而 $v_{GS} > V_T$ 时, 截止。故 (a) 饱和导通; (b) 截止; (c) 截止; (d) 饱和导通。

3. 1.5 为什么说 74HC 系列 CMOS 与非门在 +5 V 电源工作时, 输入端在以下四种接法下都属于逻辑 0: (1) 输入端接地; (2) 输入端接低于 1.5 V 的电源; (3) 输入端接同类与非门的输出低电压 0.1 V; (4) 输入端接 10 kΩ 的电阻到地。

解: 对于 74HC 系列 CMOS 电路, 有 $V_{IL} = 1.5 V$, $V_{OL} = 0.1 V$ 且其栅极电流非常小, 通常小于 $1 \mu A$ 。(1)

$$v_i = 0V; \quad (2) \quad v_i < 1.5V; \quad (3) \quad v_i = 0.1V; \quad (4) \quad v_i < 10mV = 0.01V。$$

因此, 四种接法均为逻辑 0。

3. 1.6 试分析图 3-13 所示的电路, 写出其逻辑表达式, 说明它是什么逻辑电路?




图 3-13

解: $L = \overline{(A+B)X} = \overline{(A+B)AB} = AB + \overline{A}B = A \odot B$

该电路是同或逻辑电路。

3. 1.7 求图 3-14 所示电路的输出逻辑表达式。




图 3-14

解: $L = \overline{AB \cdot BC \cdot D \cdot E}$

3. 1.8 用三个漏极开路与非门 74HC03 和一个 TTL 与非门 74LS00 实现图 3-3 所示的电路, 已知 CMOS 管截止时的漏电流, $I_{oz}=5\mu A$, 试计算 $R_{p(min)}$ 和 $R_{p(max)}$ 。

解: 在拉电流情况下, 第一级的每个门输出均为高电平, 则

$$R_{P(max)} = \frac{V_{DD} - V_{OH(min)}}{3I_{OZ} + I_{IH(max)}} = \frac{5 - 3.84}{3 \times 5\mu A + 0.02mA} \approx 33.1K\Omega$$

在灌电流情况下, 第一级有一个门输出为低电平, 则

$$R_{P(min)} = \frac{V_{DD} - V_{OL(max)}}{I_{OL(max)} - I_{IL(max)}} = \frac{(5 - 0.33)V}{(4 - 0.4)mA} \approx 1.3K\Omega$$

故上拉电阻的范围为 $1.3 \sim 33.1 K\Omega$ 。

3. 1.9 图 3-15 表示三态门作总线传输的示意图, 图中 n 个三态门的输出接到数据传输总线, $D_1, D_2, \dots, D_n$ 为数据输入端, $CS_1, CS_2, \dots, CS_n$ 为片选信号输入端。试问: (1) CS 信号如何进行控制, 以便数据 $D_1, D_2, \dots, D_n$ 通过该总线进行正常传输; (2) CS 信号能否有两个或两个以上同时有效? 如果 CS 出现两个或两个以上有效, 可能发生什么情况? (3) 如果所有 CS 信号均无效, 总线处在什么状态?




图 3-15

解：（1）根据数据传输的速度，分时给各个三态门的片选信号输入端以正脉冲信号。

（2）CS 信号不能有两个或两个以上同时有效，否则两个信号在总线上冲突。

（3）如果所有 CS 信号均无效，总线处在高阻状态。

3. 1.10 CMOS 集成芯片 4007 中包含两个互补对和一个反相器，其引出端如图 3-16 所示，试分别连接：(1)三个反相器；(2)3 输入端或非门；(3)3 输入端与非门；(4)或与或非

$[L = \overline{C(A+B)}]$ ；(5)传输门(一个非门控制两个传输门分时传送)。






图 3-16


解：（1）如图 3-17（a）所示；（2）如图 3-17（b）所示；（3）如图 3-17（c）所示；

（4）如图 3-17（d）所示；（5）如图 3-17（e）所示。







(b)



(c)



(d)



(e)

图 3-17

3. 1.11 试分析图 3-18 所示某 CMOS 器件的电路，写出其逻辑表达式，说明它是什么逻辑电路。




图 3-18

解：传输门的控制信号为 B 及 $\bar{B}$ ，当 $B=0$ 时，传输门导通，当 $B=1$ 时，传输门截止。

且当 $\bar{B}=1$ 时， $T_1T_2T_3$ 不工作，否则 $T_1T_2T_3$ 共同构成反相器。真值表如表 3-4 所示。

表 3-4

A	B	L
0	0	0
0	1	1
1	0	1
1	1	0

化简得： $L = \bar{A}B + A\bar{B} = A \oplus B$ ，故为异或门。

3. 1.12 试分析图 3-19 所示的 CMOS 电路，说明它们的逻辑功能。




图 3-19

解：（1）由图 3-19（a）知，当 $\overline{EN}=0$ 时， T_{P2} 和 T_{N2} 均导通， T_{P1} 和 T_{N1} 构成的反相器正常工作，输出 $0L=\overline{A}$ ；当 $\overline{EN}=1$ 时， T_{P2} 和 T_{N2} 均截止，不管 A 的状态如何，输出段均为高阻态，故该电路为低电平使能三态非门。其符号如图 3-20（a）所示。

（2）由图 3-19（b）知，当 $\overline{EN}=0$ 时， T_{P2} 导通，或非门打开， T_{P1} 和 T_{N1} 构成的反相器正常工作， $L=A$ ；当 $\overline{EN}=1$ 时， T_{P2} 截止，或非门输出低电平， T_{N1} 截止，输出端处于高阻态，故该电路为低电平使能三态缓冲器。其符号如图 3-20（b）所示。

（3）分析方法同（b），为高电平使能三态缓冲器。其符号如图 3-20（c）所示。

（4）分析方法同（a），为低电平使能三态非门。其符号如图 3-20（d）所示。




图 3-20

3. 1.13 试分析图 3-21 所示传输门构成的电路，写出其逻辑表达式，说明它是什么逻辑电路。




图 3-21

解：该逻辑电路的真值表如表 3-5 所示。

表 3-5

A	B	TG ₁	TG ₂	L
0	0	导通	断开	0
0	1	导通	断开	1
1	0	断开	导通	1
1	1	断开	导通	0

由真值表可得： $L=\overline{A}B+A\overline{B}=A\oplus B$ ，电路实现异或功能。

3. 1.14 由 CMOS 传输门构成的电路如图 3-22 所示，试列出其真值表，说明该电路的逻辑功能。




图 3-22

解：真值表如表 3-5 所示。

表 3-5

CS	A	B	L
1	x	x	高阻态
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0

由真值表可得： $L = \overline{A+B}$ ，电路为或非门。

3. 1.15 写出图 3-23 所示电路的逻辑表达式。




图 3-23

解： $L = \overline{ABC + ADE + EFA + EFG} = A(BC + DE) + EF(A + G)$ 。

3. 1.16 写出图 3-24 所示电路的逻辑表达式。




图 3-24

解:




图 3-25

分析图 3-25 中间电路可得真值表如表 3-6 所示。

表 3-6

A	X	T ₁	T ₂	Y
0	0	截止	截止	1
0	1	导通	截止	0
1	0	截止	导通	0
1	1	截止	截止	1

即有 $Y = A \odot X$ 。而 $X = \bar{B}$ ， $L = \bar{Y}$ ，所以 $L = A \oplus X = A \oplus \bar{B}$

则有 $L = A \odot B$ ，即该电路为同或门。

3. 2 TTL 逻辑门电路

3. 2.1 由 BJT 构成的反相器如图 3-26 所示， $V_{cc} = +5\text{ V}$ ， $V_{BE} = 0.7\text{ V}$ ， $\beta = 100$ 。当输入 v_1 为 5 V 时，输出为 0.2 V ，试计算 R_b / R_c 的最大比值。




图 3-26

$$\beta = \frac{i_C}{i_B} < 100$$

解：三极管处于饱和放大状态，此时电流放大倍数

$$i_B = \frac{v_1 - 0.7}{R_b} = \frac{5 - 0.7}{R_b} = \frac{4.3}{R_b}$$

输入回路满足：

$$i_C = \frac{V_{CC} - v_O}{R_c} = \frac{5 - 0.2}{R_c} = \frac{4.8}{R_c}$$

输出回路满足：

$$\frac{R_b}{R_c} \leq \frac{430}{4.8} \approx 90$$

BJT 工作在饱和区时 $i_C \leq \beta i_B$ ，所以联立得

3. 2.2 为什么说 TTL 与非门的输入端在以下四种接法下，都属于逻辑 1：(1)输入端悬空；(2)输入端接高于 2 V 的电源；(3)输入端接同类与非门的输出高电压 3.6 V；(4)输入端接 10 kΩ 的电阻到地。

解：对于 TTL 门电路，有 $V_{IH}=2\text{ V}$ ， $V_{OH}=2.7\text{ V}$

(1) 如图 3-27 所示，此时 T_2T_3 饱和导通，输出为低电平，故悬空相当于逻辑 1；

(2) $v_i > 2V$ ；(3) $v_i = 0.1V$ ；(4) 10 KΩ 的电阻，可以使 $v_i > 2V$ 。

因此，四种接法均为逻辑 1。




图 3-27

3. 2.3 设有一 74LS04 反相器驱动两个 74ALS04 反相器和四个 74LS04 反相器。(1)问驱动门是否超载?(2)若超载，试提出一改进方案；若未超载，问还可增加几个 74LS04 门？

解：(1) 如图 3-28 所示，查表得：74LS04: $I_{OH}=0.4\text{ mA}$ ， $I_{OL}=8\text{ mA}$ ， $I_{IH}=0.02\text{ mA}$ ， $I_{IL}=0.4\text{ mA}$ ；74ALS 系列输入电流参数的数值为 $I_{IH}=0.02\text{ mA}$ ， $I_{IL}=0.1\text{ mA}$ ，省略表示方向的负号。




图 3-28

拉电流负载情况，第一级输出为高电平，若不超载，则需满足 $I_{OHL} \geq 4I_{IHL} + 2I_{IHAL}$ ，

而 $0.4 \geq 4 \times 0.02 + 2 \times 0.02$ 。

灌电流负载情况，第一级输出为低电平，若不超载，则需满足 $I_{OL} \geq 4I_{IL} + 2I_{IAL}$ ，而 $8 \geq 4 \times 0.4 + 2 \times 0.1$ 。

因此没有超载。

(2) 拉电流时，余量满足 $0.4 - (4 \times 0.02 + 2 \times 0.02) = 0.28 = 14I_{IHL}$

灌电流时，余量满足 $8 - (4 \times 0.4 + 2 \times 0.1) = 6.2 \approx 15I_{IL}$

故最多还可增加 14 个 74LS04 驱动门。

3. 2.4 图 3-29 所示为集电极开路门 74LS03 驱动 5 个 CMOS 逻辑门，已知 OC 门输出管截止时的漏电流， $I_{oz}=0.2 \text{ mA}$ ；负载门的参数为： $V_{IH(\min)}=4 \text{ V}$ ， $V_{IL(\max)}=1 \text{ V}$ ， $I_{IL}=I_{IH}=1 \text{ }\mu\text{A}$ 。试计算上拉电阻的值。




图 3-29

解：在拉电流情况下，74LS03 输出高电平，此时由于 $V_{OH(\max)} = 2.7 \text{ V} < V_{IH(\min)} = 4 \text{ V}$ ，取

$V_{OH(\max)} = 4 \text{ V}$ 得

$$R_{P(max)} = \frac{V_{DD} - V_{OH(min)}}{5I_{IH} + I_{OZ}} = \frac{(5-4)V}{5 \times 1\mu A + 0.2mA} \approx 4.9K\Omega$$

在灌电流情况下，74LS03 输出低电平，得

$$R_{P(min)} = \frac{V_{DD} - V_{OL(max)}}{I_{OL(max)} - 5I_{IL}} = \frac{(5-0.5)V}{8mA - 5\mu A} \approx 0.56K\Omega$$

故上拉电阻的范围为 $0.56 \sim 4.9 K\Omega$ 。

3. 2.5 图 3-30 表示一 2 输入端 BiCMOS 与非门电路，试分析该电路是怎样实现与非逻辑关系(即 $L = A \cdot B$)的。




图 3-30

解：当 A、B 均为高电平时 M_{NA} 和 M_{NB} 均导通， M_{PA} 和 M_{PB} 均截止，输出 L 为低电平。此时 M_{IA} 和 M_{IB} 饱和导通，为 T_1 基区的存储电荷提供一条释放通路。

当 A、B 中有一个为低电平时， M_{NA} 或 M_{NB} 中有一个截止， M_{IA} 或 M_{IB} 中也有一个截止，而 M_{PA} 或 M_{PB} 导通，使输出为高电平； V_{DD} 通过导通的 M_{PA} 或 M_{PB} 使 T_2 导通，为 T_2 基区的存储电荷提供一条释放通路。

3. 3 涉及耦合逻辑门电路

3. 3.1 某 ECL 门电路在 25°C 时的参数为： $V_{IL(max)} = -1.475\text{ V}$ ， $V_{IH(min)} = -1.105\text{ V}$ ， $V_{OL(max)} = -1.630\text{ V}$ ， $V_{OH(min)} = -0.980\text{ V}$ 。试计算它的噪声容限。

解：根据公式可得，高、低电平分别为：

$$\begin{aligned} V_{NH} &= V_{OH(min)} - V_{IH(min)} = -0.980\text{ V} - (-1.105\text{ V}) = 0.125\text{ V} \\ V_{NL} &= V_{IL(max)} - V_{OL(max)} = -1.475\text{ V} - (-1.630\text{ V}) = 0.155\text{ V} \end{aligned}$$

3. 4 砷化镓逻辑门电路

3. 4.1 试计算教材 3.4 节介绍的两种砷化镓逻辑门电路的噪声容限，并判断哪种电路的抗干扰能力强。

解：直接耦合 FET 逻辑电路的噪声容限为：

$$\begin{aligned} V_{NH} &= V_{OH(min)} - V_{IH(min)} = 0.7\text{ V} - 0.63\text{ V} = 0.07\text{ V} \\ V_{NL} &= V_{IL(max)} - V_{OL(max)} = 0.54\text{ V} - 0.17\text{ V} = 0.37\text{ V} \end{aligned}$$

耗尽型 FET 逻辑电路的噪声容限为：

$$\begin{aligned} V_{NH} &= V_{OH(min)} - V_{IH(min)} = 0.7\text{ V} - (-0.16\text{ V}) = 0.86\text{ V} \\ V_{NL} &= V_{IL(max)} - V_{OL(max)} = -0.26\text{ V} - (-1.27\text{ V}) = 1.01\text{ V} \end{aligned}$$

因此，耗尽型 FET 逻辑电路的抗干扰能力强。

3. 5 逻辑描述中的几个问题

3. 5.1 试对图 3-31 所示电路的逻辑门进行变换, 使其可以用单一的或非门实现。




图 3-31

解: 由图 3-31 可得

$$L = (A + B)(C + D) = \overline{\overline{(A + B)(C + D)}} = \overline{\overline{A + B} \cdot \overline{C + D}}$$

故用单一的或非门实现的电路图如图 3-32 所示。




图 3-32

3. 5.2 电路如图 3-33 所示, 试用与非门实现。




图 3-33

解: 由图 3-33 可得

$$L = AB + CD + BC = \overline{\overline{AB + CD + BC}} = \overline{\overline{AB} \cdot \overline{CD} \cdot \overline{BC}}$$

故用与非门实现的电路图如图 3-34 所示。




图 3-34

3. 6 逻辑门电路使用中的几个实际问题

3. 6.1 当 CMOS 和 TTL 两种门电路相互连接时, 要考虑哪几个电压和电流参数? 这些参数应满足怎样的关系?

解: 需要考虑的电压和电流参数: ①逻辑电平兼容问题; ②扇出问题。

这些参数应满足的关系: $V_{OH(min)} \geq V_{IH(min)}$ $V_{OL(max)} \leq V_{IL(max)}$

$$I_{OL(max)} \geq I_{IL(total)} \quad I_{OH(max)} \geq I_{IH(total)}。$$

3. 6.2 当用 74LS 系列 TTL 电路去驱动 74HC 系列 CMOS 电路时，试简述其设计思路，是否需要接口电路?计算其扇出数，并对接口电路就开关速度和功耗两方面做出评价(设用一个 74LS 逻辑门作为驱动器件，并且它的高电平输出时的漏电流为 0.2 mA)。

解：（1）查表得 74LS 系列 TTL 电路：

$$V_{OH(min)} = 2.7V, V_{OL(max)} = 0.5V, I_{OZ} = 0.2mA, I_{OL(max)} = 8mA,$$

74HC 系列 COMS 电路：

$$V_{IH(min)} = 3.5V, I_{IH(max)} = 0.001mA, I_{IL(max)} = 0.001mA。$$

因为 $V_{OH(min)} < V_{IH(min)}$ ，所以需要外加接口电路，如图 3-35 所示。




图 3-35

（2） $I_{IH(max)}$ ， $I_{IL(max)}$ 很小，理论上扇出数可以很大。但 CMOS 门电路的输入电容较大，负载门过多会影响电路的开关速度，取扇出数 $N_O = 20$ 。

（3）在拉电流情况下，74LS 逻辑门输出高电平，此时由于

$$V_{OH(max)} = 2.7V < V_{IH(min)} = 3.5V, \text{ 取}$$

$$V_{OH(max)} = 3.5V$$

得

$$R_{P(max)} = \frac{V_{DD} - V_{OH(min)}}{20I_{IH} + I_{OZ}} = \frac{(5 - 3.5)V}{20 \times 1\mu A + 0.2mA} \approx 6.8K\Omega$$

在灌电流情况下，74LS 逻辑门输出低电平，得

$$R_{P(min)} = \frac{V_{DD} - V_{OL(max)}}{I_{OL(max)} - 20I_{IL}} = \frac{(5 - 0.5)V}{8mA - 20\mu A} \approx 0.56K\Omega$$

故上拉电阻的范围为 $0.56K\Omega < R_P < 6.8K\Omega$ ，为兼顾开关速度和功耗，取

$$1K\Omega < R_P < 3K\Omega。$$

3. 6.3 当用 74ALS 系列 TTL 去驱动 74HC 系列 CMOS 时，重复题 3.6.2。

解：（1）查表得

74ALS 系列 TTL 电路:

$$V_{OH(min)} = 3.0V, \quad V_{OL(max)} = 0.5V, \quad I_{OZ} = 0.2mA, \quad I_{OL(max)} = 8mA;$$

74HC 系列 CMOS 电路: $V_{IH(min)} = 3.5V, \quad I_{IH(max)} = 0.001mA, \quad I_{IL(max)} = 0.001mA$ 。

因为 $V_{OH(min)} < V_{IH(min)}$, 所以需要外加接口电路, 如图 3-35 所示。

(2) $I_{IH(max)}, I_{IL(max)}$ 很小, 理论上扇出数可以很大。但 CMOS 门电路的输入电容较大, 负载门过多会影响电路的开关速度。取扇出数 $N_0 = 20$ 。

(3) 在拉电流情况下, 74ALS 逻辑门输出高电平, 此时由于

$$V_{OH(max)} = 3.0V < V_{IH(min)} = 3.5V, \quad \text{取}$$

$$V_{OH(max)} = 3.5V$$

得

$$R_{P(max)} = \frac{V_{DD} - V_{OH(min)}}{20I_{IH} + I_{OZ}} = \frac{(5 - 3.5)V}{20 \times 1\mu A + 0.2mA} \approx 6.8K\Omega$$

在灌电流情况下, 74ALS 逻辑门输出低电平, 得

$$R_{P(min)} = \frac{V_{DD} - V_{OL(max)}}{I_{OL(max)} - 20I_{IL}} = \frac{(5 - 0.5)V}{8mA - 20\mu A} \approx 0.56K\Omega$$

故上拉电阻的范围为 $0.56K\Omega < R_P < 6.8K\Omega$, 为兼顾开关速度和功耗, 取

$$1K\Omega < R_P < 3K\Omega。$$

3. 6.4 当用 HC 系列 CMOS 去驱动 74LS 系列 TTL 门电路时, 试简述其设计思路, 指出是否需要加接口电路。并就开关速度和功耗两方面对接口电路进行评价。

解: (1) 查表可知:

$$V_{OH(min)} = 3.84V > V_{IH(min)} = 2V$$

$$V_{OL(max)} = 0.33V < V_{IL(max)} = 0.8V$$

因此, 电路不需要接口电路。

$$N_{OL} = \frac{I_{OL(max)}}{I_{IL(max)}} = \frac{4mA}{0.4mA} = 10$$

(2) 灌电流负载时的扇出为:

$$N_{OH} = \frac{I_{OH(max)}}{I_{IH(max)}} = \frac{4mA}{0.02mA} = 200$$

拉电流负载时的扇出为:

故扇出数 $N_0 = 10$ 。

(3) 开关速度和功耗取决于原有的技术性能。

3. 6.5 当用 HC 系列 CMOS 驱动 ALS 系列 TTL 时, 重复题 3.6.4。

解: (1) 查表可知:

$$V_{OH(min)} = 3.84V > V_{IH(min)} = 2V$$

$$V_{OL(max)} = 0.33V < V_{IL(max)} = 0.8V$$

因此，电路不需要接口电路。

$$N_{OL} = \frac{I_{OL(max)}}{I_{IL(max)}} = \frac{4 \text{ mA}}{0.2 \text{ mA}} = 20$$

(2) 灌电流负载时的扇出为：

$$N_{OH} = \frac{I_{OH(max)}}{I_{IH(max)}} = \frac{4 \text{ mA}}{0.02 \text{ mA}} = 200$$

拉电流负载时的扇出为：

故扇出数 $N_0 = 20$ 。

3. 6.6 复习一下 TTL 门的输出电路。若 TTL 的输出级超载时，电路会出现什么现象?用什么仪器进行判断?

解：以 74LS 系列为例：(1)若灌电流超载，则 $V_{OL} > 0.5 \text{ V}$ ；(2)若拉电流超载，则 $V_{OH} < 2.7 \text{ V}$ 。用数字电压表测量 V_{OL} 和 V_{OH} ，即可判断是否超载。

3. 6.7 设计一发光二极管(LED)驱动电路，设 LED 的参数为 $V_F = 2.5 \text{ V}$ ， $I_D = 4.5 \text{ mA}$ ；若 $V_{cc} = 5 \text{ V}$ ，当 LED 发亮时，电路的输出为低电平，选用集成门电路的型号，并画出电路图。

解：若用 74LS04 作为驱动器件，查表得： $V_{OL(max)} = 0.5 \text{ V}$ ， $I_{OL(max)} = 8 \text{ mA}$ 。可知限流电阻需满足：

$$R = \frac{V_{CC} - V_F - V_{OL(max)}}{I_D} = \frac{(5 - 2.5 - 0.5) \text{ V}}{4.5 \text{ mA}} \approx 444 \Omega。$$

电路图如图 3-36 所示。




图 3-36

3. 7 用 Verilog 描述逻辑门电路

3. 7.1 试用 Verilog 提供的基本开关元件对图 3-5 所示的或非门电路进行描述。

解：

```
module SNOR2(L,A,B);
    input A,B;
    output L;
    supply1 Vdd;
    supply0 GND;
    wire W1; //将两个 PMOS 管之间的连接点定义为 W1
    pmos TP1(W1,Vdd,B); // (漏极,源极,控制栅极)
    pmos TP2(L,W1,A); //两个 PMOS 管串行连接
    nmos TN1(L,GND,B); //两个 NMOS 管并行连接
    nmos TN2(L,GND,A); //NMOS 管的源极与地相连
endmodule
```

3. 7.2 试用 Verilog 提供的基本开关元件对图 3-6 所示的异或门电路进行描述。

解:

```
module XOR2(L,A,B);
    input A,B;
    output L;
    supply1 Vdd;
    supply0 GND;
    wire X,W1,W2,W3;
    pmos TP1(W1,Vdd,B);           //漏极、源极、控制栅极
    pmos TP2(X,W1,A);             //两个 PMOS 管串行连接
    nmos TN1(X,GND,B);            //两个 NMOS 管并行连接
    nmos TN2(X,GND,A);            //NMOS 管的源极与地相连
    pmos TP3(W2,Vdd,B);
    pmos TP4(W2,Vdd,A);
    pmos TP5(L,W2,X);
    nmos TN5(L,GND,X)
    nmos TN3(W3,GND,B)
    nmos TN4(L,W3,A);
endmodule
```

3. 7.3 分析图 3-37 所示电路的逻辑功能，并使用 Verilog 提供的基本开关元件对该电路进行描述，图中的非门可以直接调用教材例 3.7.2 中定义的下层模块 inverter。




图 3-37

解: 该电路的真值表如表 3-7 所示。

表 3-7

A	B	TG ₁	TG ₂	L
0	0	导通	截止	0
0	1	导通	截止	1
1	0	截止	导通	1
1	1	截止	导通	0

可知该电路为异或逻辑电路，其 verilog 描述如下:

```

module SXOR2 ( L, A, B );
    input A, B;
    output L;
    wire Anot, Bnot;
    // instantiate inverter
    inverter v1 ( Anot, A );
    inverter v2 ( Bnot, B );
    // instantiate cmos switch
    cmos TG1 ( L, B, Anot, A );
    cmos TG2 ( L, Bnot, A, Anot );
endmodule

```

3.3 名校考研真题详解

一、分析计算题

1. 指出图 3-38 中 74HC 系列 CMOS 门电路的输出状态。[北京科技大学 2010 研]




图 3-38

解: $Y_1 = \overline{1 + V_{IL}} = 0$, 则 Y_1 输出低电平;

Y_2 所在图中, $\overline{EN} = V_{IH}$, 则输出端 Y_2 为高阻态;

$Y_3 = \overline{V_{DD} \oplus V_{IL}} = 0$, 则 Y_3 输出低电平;

$Y_4 = \overline{V_{DD} V_{IL} + 1} = 0$, 则 Y_4 输出低电平;

$Y_5 = \overline{V_{IH} V_{IH}} = 0$, 则 Y_5 输出低电平。

2. 图 3-39 所示电路中的 G_1 、 G_2 均为 CMOS 门电路; 图 3-40 所示电路中的 G_1 、 G_2 和 G_3 均为 TTL 门电路, G_4 为 CMOS 门电路。试写出 Y_1 和 Y_2 的逻辑表达式。[北京理工大学 2006 研]




图 3-39 图 3-40

解: $Y_1 = \overline{EN} \cdot \overline{A}$; $Y_2 = \overline{AB \cdot AB \cdot CD} = \overline{AB} + \overline{CD}$ 。

3. 某电路如图 3-41 所示, A 和 B 为输入, out 为输出, 试写出其逻辑表达式, 并说明它是什么逻辑电路。[北京大学 2007 研]




图 3-41

解: 由图 3-41 分析可知, A 作为传输门的控制信号, B 作为输入信号, 通过反相器输出给 out, 当 A=0 时, Mp1 与 Mn1 同时截止, 传输门截止, 输出为高阻态; 当 A=1 时, 传输门导通, 输出为 $\overline{B}$ 。因此, 逻辑表达式为 $out = A\overline{B}$, 即为带控制端的反相器电路。

4. 已知 TTL 门的参数为 $I_{IH}=20\mu A$, $I_{IL}=1\text{ mA}$, $I_{OH}=0.5\text{ mA}$, $I_{OL}=10\text{ mA}$, 试确定图 3-42 所示的二输入端与非门能驱动多少个三输入端与非门。[北京邮电大学 2010 研]




图 3-42

解: 若与非门的输出为高电平, 则 $I_{O1} = 2I_{OH} = 1\text{ mA}$, 此时的扇出系数为:

$$\frac{I_{O1}}{I_{IH}} = \frac{1\text{ mA}}{20\mu A} = 50$$

最多可驱动 16 个三输入与非门。

若与非门的输出为低电平, 则 $I_{O2} = 2I_{OL} = 20\text{ mA}$, 此时的扇出系数为:

$$\frac{I_{02}}{I_{II}} = \frac{20 \text{ mA}}{1 \text{ mA}} = 20$$

最多可驱动 6 个三输入与非门。

综上，该与非门可驱动 6 个三输入与非门。

第 4 章 组合逻辑电路

4.1 复习笔记

数字电路分成两大类，一类称为组合逻辑电路，另一类称为时序逻辑电路。

组合逻辑电路的工作特点：

任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。

组合逻辑电路的一般框图如图 4-1 所示，其输出与输入之间的逻辑关系可用逻辑函数来描述，即

$$L_i = f(A_1, A_2, \dots, A_n) \quad (\text{其中, } i=1, 2, \dots, m)$$

式中， $A_1, A_2, \dots, A_n$ 为输入变量。




图 4-1 组合逻辑电路的一般框图

组合逻辑电路的电路特点：

- ①输出、输入之间没有反馈延时通路；
- ②电路中不含有记忆功能的元件。

一、组合逻辑电路的分析

分析组合逻辑电路的目的是确定其逻辑功能。分析的步骤大致如下：

- (1) 根据逻辑电路，从输入到输出，写出各级逻辑函数表达式，直到写出最后输出端与输入信号的逻辑函数表达式；
- (2) 将各逻辑函数表达式化简和变换，以得到最简单的表达式；
- (3) 根据简化后的逻辑表达式列出真值表；
- (4) 根据真值表和简化后的逻辑表达式对逻辑电路进行分析，最后确定其功能。

二、组合逻辑电路的设计

组合逻辑电路的设计与分析过程相反，通常要求电路简单，所用器件的种类和每种器件的数目尽可能少。电路的实现可以采用小规模集成门电路、中规模组合逻辑器件或者可编程逻辑器件。

组合逻辑电路的设计步骤大致如下：

- (1) 明确实际问题的逻辑功能，并确定输入、输出变量数及表示符号；
- (2) 根据对电路逻辑功能的要求，列出真值表；
- (3) 由真值表写出逻辑表达式；
- (4) 简化和变换逻辑表达式，从而画出逻辑图。

三、组合逻辑电路中的竞争冒险

1. 产生竞争冒险的原因

由于逻辑门的延迟时间对电路产生影响，使得当一个逻辑门的两个输入端的信号同时向相反方向变化时，其变化的时间产生差异的现象，称为竞争。由于竞争而可能产生输出干扰脉冲的现象称为冒险。值得注意的是，有竞争现象不一定会产生干扰脉冲。

在一个复杂的逻辑系统中，由于信号的传输路径不同，或者各个信号延迟时间的差异、信号变化的互补性以及其它一些因素，很容易产生竞争冒险现象。因此在电路设计中应尽量减少冒险产生。

2. 消去竞争冒险的方法

(1) 发现并消去互补相乘项

令逻辑式某些变量的取值为 0 或 1，当最简表达式中含有互补乘积项（如 $A\bar{A}$ ），若直接根据这个逻辑表达式组成逻辑电路，则可能出现竞争冒险。因此，应当先消去互补乘积项，根据消去后的表达式组成逻辑电路就不会出现竞争冒险。

(2) 增加乘积项以避免互补项相加

该方法通过举例说明，可以根据常用恒等式增加乘积项，将输出逻辑表达式

$L = AC + B\bar{C}$ 变为

$L = AC + B\bar{C} + AB$ 。当 $A=B=1$ 时，表达式为 $L = C + \bar{C} + 1$ ，不会只出现互补项相加的情况，从而消除了竞争冒险。

(3) 输出端并联电容器

如果逻辑电路在较慢速度下工作，为了消去竞争冒险产生的干扰窄脉冲，可以在输出端并联一个滤波电容，其容量在 4~20 pF 之间。电容对窄脉冲起到平波的作用，使输出不会出现逻辑错误，但同时也使输出波形上升沿或下降沿变得缓慢。

除了以上方法外，现在还可以借助计算机进行时序仿真，检查电路是否存在竞争冒险现象。

四、若干典型的组合逻辑集成电路

1. 编码器

用一个二进制代码表示特定含义的信息称为编码。具有编码功能的逻辑电路称为编码器。

如图 4-2 为二进制编码器的结构图，它有 n 位二进制码输出，与 2^n 个输入相对应。




图 4-2 二进制编码器结构框图

① 普通编码器

4 线-2 线编码器真值表如表 4-1 所示，任何时刻 $I_0 \sim I_3$ 中只能有一个取值为 1，并且有一组对应的二进制码输出。

如果 $I_0 \sim I_3$ 中有 2 个或 2 个以上的取值同时为 1，输出会出现错误编码。因此必须根据轻重缓急，规定好这些控制对象允许操作的先后次序，即优先级别。识别这类请求信号的优先级别并进行编码的逻辑部件称为优先编码器。

② 优先编码器

488 线-2 线优先编码器真值表如表 4-2 所示，由表可以可知 $I_0 \sim I_3$ 的优先级别，高低次序依次为 I_3 、 I_2 、 I_1 、 I_0 ，优先编码器允许 2 个以上的输入同时为 1，但只对优先级别比较高的输入进行编码。

表 4-1 4 线-2 线普通编码器真值表

输 入				输 出	
I_0	I_1	I_2	I_3	Y_1	Y_0
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

表 4-2 4 线-2 线优先编码器真值表

输 入				输 出	
I_0	I_1	I_2	I_3	Y_1	Y_0
1	0	0	0	0	0
x	1	0	0	0	1
x	x	1	0	1	0
x	x	x	1	1	1

2. 译码器/数据分配器

在数字系统中，经常需要将一种代码转换为另一种代码，以满足特定的需要，完成这种功能的电路称为码转换电路。译码器和编码器都是码转换电路。

(1) 译码器的定义与功能

译码器是编码的逆过程，它的功能是将具有特定含义的二进制码转换成对应的输出信号，具有译码功能的逻辑电路称为译码器。

译码器可分为两类：

- ①将一系列代码转换成与之一一对应的有效信号，这种译码器可称为唯一地址译码器；
- ②将一种代码转换成另一种代码，所以也成为代码变换器。

二进制译码器的结构图如图 4-3 所示，它具有 n 个输入端， 2^n 个输出端和 1 个使能输入端。在使能输入端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为相反电平。输出信号可以是高电平有效，也可以是低电平有效。

表 4-3 为 2 线-4 线译码器真值表。2 个输入变量 A_1 、 A_0 共有 4 种不同状态组合，因而译码器有 4 个输出信号 $\overline{Y}_0 \sim \overline{Y}_3$ ，并且输出低电平有效。

表 4-3 2 线-4 线译码器真值表

输 入		输 出			
$\overline{E}$	$A_1 \quad A_0$	$\overline{Y}_0$	$\overline{Y}_1$	$\overline{Y}_2$	$\overline{Y}_3$
1	x x	1	1	1	1
0	0 0	0	1	1	1
0	0 1	1	0	1	1
0	1 0	1	1	0	1
0	1 1	1	1	1	0

图 4-3 二进制译码器结构图

(2) 数据分配器

数据分配是将公共数据线上的数据根据需要送到不同的通道上去，实现数据分配功能的逻辑电路称为数据分配器。它的作用相当于多个输出的单刀多掷开关。数据分配器可以用唯一地址译码器实现，它的用途比较多。

3. 数据选择器


(1) 数据选择器的定义与功能

数据选择是指经过选择，把多路数据中的某一路数据传送到公共数据线上，实现数据选择功能的逻辑电路称为数据选择器。它的作用相当于多个输入的单刀多掷开关。

以 4 选 1 数据选择器为例，其逻辑图如图 4-4，功能表如表 4-4。为了对 4 个数据源进行选择，使用 2 位地址码输入 S_1S_0 ，产生 4 个地址信号，由 S_1S_0 等于 00、01、10、11 分别控

制 4 个与门的开闭。任何时候 S_1S_0 只有一种可能的取值，所以只有一个与门打开，使对应的那一路数据通过，送达 Y 端。使能输入端 $\overline{E}$ 是低电平有效，当 $\overline{E}=1$ 时，所有与门都被封锁，无论地址码是什么，Y 总是等于 0；当 $\overline{E}=0$ 时，封锁解除，由地址码决定哪一个与门打开。

表 4-4 4 选 1 数据选择器功能表



输 入			输出 Y
使能 $\overline{E}$	地址 $S_1 \ S_0$		
1	x	x	0
0	0	0	I_0
0	0	1	I_1
0	1	0	I_2
0	1	1	I_3

图 4-4 4 选 1 数据选择器逻辑图

同理，可以构成更多输入通道的数据选择器。被选数据源越多，所需地址码的位数也越多，若地址输入端为 n，可选输入通道为 2^n 。

(2) 数据选择器的扩展

①位的扩展

如果需要选择多位数据时，可由几个 1 位数据选择器并联组成，即将它们的使能端连在一起，相应的选择输入端连在一起。

②字的扩展

可以把数据选择器的使能端作为地址选择输入。

4. 数值比较器

(1) 数值比较器的定义与功能


数值比较器是对两个二进制数 A、B 进行比较的逻辑电路，比较结果有 $A>B$ 、 $A<B$ 以及 $A=B$ 三种情况。

①1 位数值比较器

当 A 和 B 都是 1 位数时，它们只能取 0 或 1 两种值。1 位数值比较器的逻辑图如图 4-5 所示，真值表如表 4-5 所示，由真值表得到逻辑表达式

$$\begin{cases} F_{A>B} = A\overline{B} \\ F_{A<B} = \overline{A}B \\ F_{A=B} = \overline{A}\overline{B} + AB \end{cases}$$

表 4-5 1 位数值比较器真值表



输 入		输 出		
A	B	$F_{A>B}$	$F_{A<B}$	$F_{A=B}$
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1

图 4-5 1 位数值比较器的逻辑图

②2 位数值比较器

当高位（ A_1 、 B_1 ）不相等时，无需比较低位（ A_0 、 B_0 ），两个数的比较结果就是高位比较的结果。当高位相等时，两数的比较结果由低位比较的结果决定。2 位数值比较器的逻辑图如图 4-6 所示，真值表如表 4-6 所示。

由真值表可得逻辑表达式：

$$\begin{aligned} F_{A>B} &= A_1 \overline{B_1} + (\overline{A_1} \overline{B_1} + A_1 B_1) A_0 \overline{B_0} \\ &= F_{A_1>B_1} + F_{A_1=B_1} \cdot F_{A_0>B_0} \\ F_{A<B} &= F_{A_1<B_1} + F_{A_1=B_1} \cdot F_{A_0<B_0} \\ F_{A=B} &= F_{A_1=B_1} \cdot F_{A_0=B_0} \end{aligned}$$

表 4-6 2 位数值比较器真值表




图 4-6 2 位数值比较器逻辑图

用以上的方法可以构成更多位数值比较器。

5. 算术运算电路

（1）半加器和全加器

半加器和全加器是算术运算电路中的基本单元，它们是完成 1 位二进制数相加的一种组合逻辑电路。

①半加器


只考虑两个加数本身，而没有考虑低位进位的加法运算，称为半加，实现半加运算的逻辑电路称为半加器。两个 1 位二进制的半加运算可用表 4-7 所示的真值表表示，其中 A、B 是两个加数，S 表示和数，C 表示进位数。

由真值表可得逻辑表达式

$$\begin{cases} S = \overline{A}B + A\overline{B} \\ C = AB \end{cases}$$

由表达式得出半加器的组成，逻辑图和符号如图 4-7（a）（b）所示。

表 4-7 半加器真值表



（a）逻辑图 （b）半加器符号

图 4-7 半加器

②全加器


全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位进位信号。根据全加器的功能，可列出它的真值表，如表 4-8 所示。其中 A 和 B 是被加数和加数， C_i 为低位进位数，S 为本位和数， C_o 为向高位的进位数。

由真值表可得出逻辑表达式

$$\begin{cases} S = \overline{A} \overline{B} C_i + \overline{A} B \overline{C_i} + A \overline{B} \overline{C_i} + ABC_i \\ \qquad = A \oplus B \oplus C_i \\ C_o = AB + A \overline{B} C_i + \overline{A} B C_i \\ \qquad = AB + (A \oplus B) C_i \end{cases}$$

由表达式得出全加器的组成，逻辑图和符号如图（a）（b）。

表 4-8 全加器真值表



(a) 逻辑图 (b) 全加器符号 图 4-8 全加器

(2) 多位数加法器

① 串行进位加法器

若有多位数相加，则可采用并行相加串行进位的方式来完成。

图 4-9 为 2 个 4 位二进制数相加。将低位的进位输出信号接到高位的进位输入端，因此，任意 1 位的加法运算必须在低 1 位的运算完成之后才能进行，这种进位方式称为串行进位。这种加法器电路简单，但运算速度慢。

② 超前进位加法器

每位的进位只由加数和被加数决定，而与低位的进位无关。超前进位加法器大大提高了运算速度，但随着加法器位数的增加，超前进位逻辑电路越来越复杂。




图 4-9 4 位串行进位全加器


(3) 减法运算

减法运算的原理是将减法运算变成加法运算进行的。若 n 为二进制的原码为 $N_{原}$ ，则与它对应的 2 的补码为 $N_{补} = 2^n - N_{原}$ ，两个数相减 $A - B = A + B_{补} - 2^n$ 。因此，A 减 B 可由 A 加 B 的补码并减 2^n 完成。

五、组合可编程逻辑器件

1. PLD 的结构、表示方法及分类

- (1) PLD 的一般框图如图 4-10（a）所示，与阵列和或阵列是它的基本组成部分。图（b）为 PLD 的基本电路结构。



(a) 一般框图 (b) 基本电路结构

图 4-10 PLD 结构图

(2) PLD 的表示方法

① 连接方式


交叉点单元的连接符号如图 4-11 所示。



图 4-11 PLD 连接符号

② 基本门电路的表示方式

PLD 中基本门电路符号如图 4-12 所示。



(a) 与门 (b) 或门 (c) 输出恒等于 0 的与门 (d) 输出为 1 的状态

(e) 输入缓冲器 (f) 三态输出缓冲器

图 4-12 基本门电路的符号

2. 组合逻辑电路的 PLD 实现

任何组合逻辑关系都可以变换成与或表达式，因此通过 PLD 的与、或阵列可以实现任何一个逻辑函数。

4.2 课后习题详解

4. 1 组合逻辑电路的分析

4. 1.1 写出如图 4-13 所示电路对应的真值表。




图 4-15

4. 1.3 设有四种组合逻辑电路，它们的输入波形(A、B、C、D)如图 4-16(a)所示，其对应的输出波形为 W、X、Y、Z，如图 4-16(b)所示，试分别写出它们的简化逻辑表达式。





图 4-16

解：根据波形图列出真值表，如表 4-10 所示。

表 4-10

A B C D	W X Y Z	A B C D	W X Y Z
0 0 0 0	0 1 1 0	1 0 0 0	0 0 1 0
0 0 0 1	1 1 1 1	1 0 0 1	0 1 0 0
0 0 1 0	1 1 0 0	1 0 1 0	1 0 0 1
0 0 1 1	1 1 0 1	1 0 1 1	1 1 0 1
0 1 0 0	0 1 0 0	1 1 0 0	1 0 0 0
0 1 0 1	1 0 1 0	1 1 0 1	1 0 0 1
0 1 1 0	1 0 1 1	1 1 1 0	0 1 1 1
0 1 1 1	0 0 0 0	1 1 1 1	0 1 0 1

卡诺图如图 4-17 所示。






图 4-17

最简逻辑表达式为: $W = \overline{B}C + AB\overline{C} + \overline{A}CD + \overline{A}C\overline{D}$

$$X = \overline{A}\overline{B} + \overline{B}D + \overline{A}C\overline{D} + ABC$$

$$Y = \overline{A}C\overline{D} + \overline{B}C\overline{D} + BCD$$

$$Z = AC + \overline{A}\overline{B}D + BC\overline{D} + ABD$$

4. 1.4 试分析图 4-18 所示逻辑电路的功能。




图 4-18

解: $L = (A \oplus B) \oplus (C \oplus D)$

真值表如表 4-11 所示。

表 4-11

A	B	C	D	L	A	B	C	D	L
0	0	0	0	0	1	0	0	0	1
0	0	0	1	1	1	0	0	1	0
0	0	1	0	1	1	0	1	0	0
0	0	1	1	0	1	0	1	1	1
0	1	0	0	1	1	1	0	0	0
0	1	0	1	0	1	1	0	1	1
0	1	1	0	0	1	1	1	0	1
0	1	1	1	1	1	1	1	1	0

电路功能: 奇校验电路, 当输入奇数个 1 时, 输出为 1, 否则输出为 0。

4. 1.5 逻辑电路如图 4-19 所示, 试分析其逻辑功能。




图 4-19

解：根据逻辑电路可写出输出函数为：

$$\begin{aligned} L_1 &= \overline{A+B} = A\overline{B} \\ L_2 &= \overline{A+B+A+B} = (\overline{A+B}) \cdot (A+B) = AB + \overline{A}\overline{B} \\ L_3 &= \overline{A+B} = \overline{A}\overline{B} \end{aligned}$$

真值表如表 4-12 所示。

A	B	L ₁	L ₂	L ₃	A	B	L ₁	L ₂	L ₃
0	0	0	1	0	1	0	1	0	0
0	1	0	0	1	1	1	0	1	0

表 4-12

可见，只有当 A>B 时，L₁=1；只有当 A=B 时，L₂=1；当且仅当 A<B 时，L₃=1。因此，该逻辑电路为 1 位数值比较器。

4. 1.6 试分析图 4-20 所示逻辑电路的功能。




图 4-20

解：逻辑输出函数为： $S = A \oplus B \oplus C_i$ $C_o = (\overline{A \oplus B}) C_i \cdot AB$

真值表如表 4-13 所示。

表 4-13

A	B	C _i	S	C _o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

电路功能：由真值表可以看出该电路为 1 位数全加器。其中 A、B 表示加数，C_i表示低位进位，S 为和，C_o为向高位的进位。

4. 1.7 分析图 4-21 所示逻辑电路的功能。




图 4-21

解：逻辑输出函数为

$$\begin{aligned} S_0 &= A_0 \oplus B_0 \\ S_1 &= A_1 \oplus B_1 \oplus A_0 B_0 \\ C_0 &= A_0 B_0 \\ C_1 &= A_0 B_0 (A_1 \oplus B_1) + A_1 B_1 \end{aligned}$$

真值表如表 4-14 所示。

表 4-14

A_1	B_1	A_0	B_0	S_0	S_1	C_0	C_1
0	0	0	0	0	0	0	0
0	0	0	1	1	0	0	0
0	0	1	0	1	0	0	0
0	0	1	1	0	1	1	0
0	1	0	0	0	1	0	0
0	1	0	1	1	1	0	0
0	1	1	0	1	1	0	0
0	1	1	1	1	0	1	1
1	0	0	0	0	1	0	0
1	0	0	1	1	1	0	0
1	0	1	0	0	0	1	1
1	0	1	1	0	0	0	1
1	1	0	0	0	0	0	1
1	1	0	1	1	0	0	1
1	1	1	0	1	0	0	1
1	1	1	1	0	1	1	1

电路功能：可看成两位二进制加法器，其中 A_1A_0 、 B_1B_0 表示加数， A_1 和 B_1 为高位 S_1S_0 表示和， C_0 表示低位的进位， C_1 表示高位的进位。

4. 1.8 分析图 4-22 所示逻辑电路的功能。




图 4-22

解：逻辑输出函数为

$$L_4 = \overline{\overline{\overline{A}B}C} = \overline{A}B\overline{C}, \quad L_3 = \overline{\overline{\overline{B}C}B} = B\overline{C} + \overline{B}C, \quad L_2 = C, \quad L_1 = \overline{D}$$

$$F = \overline{\overline{\overline{A}B}A}C = AB + AC$$

真值表如表 4-15 所示。

表 4-15

A	B	C	D	L ₄	L ₃	L ₂	L ₁	F
0	0	0	0	1	0	0	1	0
0	0	0	1	1	0	0	0	0
0	0	1	0	0	1	1	1	0
0	0	1	1	0	1	1	0	0
0	1	0	0	0	1	0	1	0
0	1	0	1	0	1	0	0	0
0	1	1	0	0	0	1	1	0
0	1	1	1	0	0	1	0	0
1	0	0	0	0	0	0	1	0
1	0	0	1	0	0	0	0	0
1	0	1	0	0	1	1	1	1
1	0	1	1	0	1	1	0	1
1	1	0	0	0	1	0	1	1
1	1	0	1	0	1	0	0	1
1	1	1	0	0	0	1	1	1
1	1	1	1	0	0	1	0	1

电路功能：当 ABCD 表示的二进制数不大于 9 时，输出 L₄L₃L₂L₁ 的恰为 1001(十进制数 9)-ABCD，输出 F=0；当 ABCD 表示的二进制数大于 9 时，输出 F=1，代表输入超出范围，电路输出伪码。故该电路功能是计算十进制数 9 的补码。

4. 2 组合逻辑电路的设计



4. 2.1 试用 2 输入与非门设计一个 3 输入的组合逻辑电路。当输入的二进制码小于 3 时，输出为 0；输入大于等于 3 时，输出为 1。

解：（1）假设输入变量为 ABC，输出变量为 F，真值表如表 4-16 所示。

表 4-16

A	B	C	F	A	B	C	F
0	0	0	0	1	0	0	1
0	0	1	0	1	0	1	1
0	1	0	0	1	1	0	1
0	1	1	1	1	1	1	1

（2）用卡诺图化简输出函数，卡诺图如图 4-23（a）所示。



（a） （b）

图 4-23

(3) $F = A + BC = \overline{A}BC$ ，故逻辑电路图如图 4-23 (b) 所示。


4. 2.2 试设计一个 4 位的奇偶校验器，即当 4 位数中有奇数个 1 时输出为 0，否则输出为 1。可以采用各种逻辑功能的门电路来实现。

解：(1) 假设输入变量为 ABCD，输出变量为 L，真值表如表 4-17 所示。

表 4-17

A	B	C	D	L	A	B	C	D	L
0	0	0	0	1	1	0	0	0	0
0	0	0	1	0	1	0	0	1	1
0	0	1	0	0	1	0	1	0	1
0	0	1	1	1	1	0	1	1	0
0	1	0	0	0	1	1	0	0	1
0	1	0	1	1	1	1	0	1	0
0	1	1	0	1	1	1	1	0	0
0	1	1	1	0	1	1	1	1	1

(2) 用卡诺图化简输出函数，卡诺图如图 4-24 (a) 所示。



(a) (b)

图 4-24

$$\begin{aligned}
 (3) \quad L &= \overline{A}\overline{B}\overline{C}\overline{D} + A\overline{B}\overline{C}\overline{D} + \overline{A}B\overline{C}\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}B\overline{C}D + A\overline{B}CD + \overline{A}BCD + A\overline{B}C\overline{D} \\
 &= (A \odot B)\overline{C}\overline{D} + (A \oplus B)\overline{C}\overline{D} + (A \odot B)CD + (A \oplus B)C\overline{D} \\
 &= (A \odot B)(C \odot D) + (A \oplus B)(C \oplus D) \\
 &= (A \oplus B) \odot (C \oplus D) = \overline{A \oplus B \oplus C \oplus D}
 \end{aligned}$$

故逻辑电路图如图 4-24 (b) 所示。

4. 2.3 试设计一个 4 输入、4 输出逻辑电路。当控制信号 $C=0$ 时，输出状态与输入状态相反； $C=1$ 时，输出状态与输入状态相同。可以采用各种逻辑功能的门电路来实现。

解：(1) 输入变量有四个，设为 $A_4A_3A_2A_1$ ，控制信号为 C ，输出变量有四个，设为 $B_4B_3B_2B_1$ ，且当 $C=0$ 时，

$$B_4B_3B_2B_1 = \overline{A_4}\overline{A_3}\overline{A_2}\overline{A_1}, \text{ 当 } C=1 \text{ 时, } B_4B_3B_2B_1 = A_4A_3A_2A_1。$$

故输出函数可以表示为：

$$B_4 = \overline{C}A_4 + CA_4 = C \odot A_4, \quad B_3 = \overline{C}A_3 + CA_3 = C \odot A_3$$

$$B_2 = \overline{C}A_2 + CA_2 = C \odot A_2, \quad B_1 = \overline{C}A_1 + CA_1 = C \odot A_1$$

也可列出真值表化简，所得结果相同。

(2) 用同或门实现较为简单，逻辑电路如图 4-25 所示。




图 4-25

4. 2.4 试设计一可逆的 4 位码转换电路。当控制信号 $C=1$ 时，它将 8421 码转换为格雷码； $C=0$ 时，它将格雷码转换为 8421 码。可以采用任何门电路来实现。

解：(1) 假设输入变量为 $X_3X_2X_1X_0$ ，控制变量为 C ，输出变量为 $Y_3Y_2Y_1Y_0$ ，真值表如表 4-18 所示。

表 4-18

输入				$C=0$				$C=1$			
x_3	x_2	x_1	x_0	g_3	g_2	g_1	g_0	b_3	b_2	b_1	b_0
0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1	0	0	1	1
0	0	1	1	0	0	1	0	0	0	1	0
0	1	0	0	0	1	1	0	0	1	1	1
0	1	0	1	0	1	1	1	0	1	1	0
0	1	1	0	0	1	0	1	0	1	0	0
0	1	1	1	0	1	0	0	0	1	0	1
1	0	0	0	1	1	0	0	1	1	1	1
1	0	0	1	1	1	0	1	1	1	1	0
1	0	1	0	1	1	1	1	1	1	0	0
1	0	1	1	1	1	1	0	1	1	0	1
1	1	0	0	1	0	1	0	1	0	0	0
1	1	0	1	1	0	1	1	1	0	0	1
1	1	1	0	1	0	0	1	1	0	1	1
1	1	1	1	1	0	0	0	1	0	1	0

(2) 卡诺图如图 4-26 (a) 所示。

$C=1$		$g_3 \ g_2 \ g_1 \ g_0$			
$X_3 \backslash X_2$	$X_1 X_0$	00	01	11	10
00	00	0000	0001	0010	0011
01	01	0110	0111	0100	0101
11	11	1010	1011	1000	1001
10	10	1100	1101	1110	1111

$C=0$		$b_3 \ b_2 \ b_1 \ b_0$			
$X_3 \backslash X_2$	$X_1 X_0$	00	01	11	10
00	00	0000	0001	0010	0011
01	01	0111	0110	0100	0101
11	11	1000	1001	1010	1011
10	10	1111	1110	1101	1100

图 4-26 (a)

化简得：

$$g_3 = X_3 C$$

$$g_2 = (X_3 \bar{X}_2 + \bar{X}_3 X_2) C = (X_3 \oplus X_2) C$$

$$g_1 = (X_2 \bar{X}_1 + \bar{X}_2 X_1) C = (X_2 \oplus X_1) C$$

$$g_0 = (X_1 \bar{X}_0 + \bar{X}_1 X_0) C = (X_1 \oplus X_0) C$$

$$b_3 = X_3 \bar{C}$$

$$b_2 = (X_3 \bar{X}_2 + \bar{X}_3 X_2) \bar{C} = (X_3 \oplus X_2) \bar{C}$$

$$b_1 = (X_3 \bar{X}_2 \bar{X}_1 + \bar{X}_3 X_2 \bar{X}_1 + X_3 X_2 X_1 + \bar{X}_3 \bar{X}_2 X_1) \bar{C} \\ = (X_3 \oplus X_2 \oplus X_1) \bar{C}$$

$$b_0 = (X_3 \oplus X_2 \oplus X_1 \oplus X_0) \bar{C}$$

则输出函数可以表示为：

$$Y_3 = g_3 + b_3 = X_3 C + X_3 \bar{C} = X_3$$

$$Y_2 = g_2 + b_2 = (X_3 \oplus X_2) C + (X_3 \oplus X_2) \bar{C} = X_3 \oplus X_2$$

$$Y_1 = g_1 + b_1 = (X_2 \oplus X_1) C + (X_3 \oplus X_2 \oplus X_1) \bar{C} \\ = X_1 \oplus (CX_2 + \bar{C}Y_2) \\ = X_1 \oplus (\overline{CX_2 \cdot \bar{C}Y_2})$$

$$Y_0 = g_0 + b_0 = X_0 \oplus (\overline{CX_1 \cdot \bar{C}Y_1})$$

(3) 逻辑电路图如图 4-27 (b) 所示。




图 4-27 (b)

4. 2.5 试设计一组合逻辑电路，能够对输入的 4 位二进制数进行求反加 1 的运算。可以采用任何门电路来实现。

解：（1）假设输入变量为 ABCD，，输出变量为 $Y_3Y_2Y_1Y_0$ ，真值表如表 4-19 所示。

表 4-19

输 入				输 出			
A	B	C	D	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	0
0	0	0	1	1	1	1	1
0	0	1	0	1	1	1	0
0	0	1	1	1	1	0	1
0	1	0	0	1	0	1	0
0	1	0	1	1	0	1	1
0	1	1	0	1	0	1	0
0	1	1	1	1	0	0	1
1	0	0	0	0	0	0	0
1	0	0	1	0	1	1	1
1	0	1	0	0	1	1	0
1	0	1	1	0	1	0	1
1	1	0	0	0	0	1	1
1	1	0	1	0	0	1	0
1	1	1	0	0	0	1	1
1	1	1	1	0	0	0	1

（2）用卡诺图化简输出函数，卡诺图如图 4-28（a）所示。




图 4-28（a）

（3）由卡诺图可知：

$$\begin{aligned}
 Y_3 &= \bar{A}B + \bar{A}C + \bar{A}D + A\bar{B}\bar{C}\bar{D} \\
 &= A \oplus (B + C + D) \\
 Y_2 &= \bar{B}C + \bar{B}D + B\bar{C}\bar{D} \\
 &= B \oplus (C + D) \\
 Y_1 &= \bar{C}D + C\bar{D} = C \oplus D \\
 Y_0 &= D
 \end{aligned}$$

故逻辑电路图如图 4-29（b）所示。




图 4-29 (b)

4. 2.6 试设计一个电路，能实现表 4-20 所示的逻辑功能，选用合适的 SSI 门电路时，尽可能做到种类少，数目少。

表 4-20

A	B	C	L_1	L_2	A	B	C	L_1	L_2
0	0	0	0	1	1	0	0	1	0
0	0	1	1	0	1	0	1	1	0
0	1	0	1	0	1	1	0	1	0
0	1	1	0	1	1	1	1	0	0

解：（1）根据真值表可画出卡诺图，如图 4-30（a）所示。




图 4-30 (a)

化简得： $L_1 = \overline{A}\overline{B}C + \overline{A}B\overline{C} + \overline{A}BC = \overline{A}\overline{B} + B\overline{C}$ $L_2 = \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}C = \overline{A}\overline{B}$ 。

（2）需要 1 个异或门、3 个反相器、2 个与门、1 个或门，逻辑电路图如图 4-30（b）所示。



图 4-30 (b)

4. 2.7 某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下条件时表示同意：有三人或三人以上同意，或者有两人同意，但其中一人是教练。试用 2 输入与非门设计该表决电路。

解：（1）假设输入变量为 ABCD，其中 A 表示教练，BCD 分别表示球员。输出变量为 L，若同意判罚， $L=1$ ，否则 $L=0$ ，则真值表如表 4-21 所示。

表 4-21

输 入				输 出	输 入				输 出
A	B	C	D	L	A	B	C	D	L
0	0	0	0	0	1	0	0	0	0
0	0	0	1	0	1	0	0	1	1
0	0	1	0	0	1	0	1	0	1
0	0	1	1	0	1	0	1	1	1
0	1	0	0	0	1	1	0	0	1
0	1	0	1	0	1	1	0	1	1
0	1	1	0	0	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1

(2) 相应的卡诺图如图 4-31 (a) 所示。




图 4-31

化简得： $L = AB + AD + AC + BCD$ 。

(3) 若用两输入与非门表示，对表达式进行如下变换

$$\begin{aligned}
 L &= AB + AD + AC + BCD \\
 &= \overline{\overline{AB} \cdot \overline{AD} \cdot \overline{AC} \cdot \overline{BCD}} \\
 &= \overline{\overline{AB} \cdot \overline{AD} \cdot \overline{AC} \cdot \overline{B} \cdot \overline{C} \cdot \overline{D}} = \overline{\overline{AB} \cdot \overline{AD} \cdot \overline{AC} \cdot \overline{B} \cdot \overline{C} \cdot \overline{D}}
 \end{aligned}$$

逻辑电路图如图 4-31 (b) 所示。

4. 2.8 设计一 2 位二进制数相加的逻辑电路，可以用任何门电路实现。提示：

$$\begin{array}{r}
 A_1 \quad A_0 \\
 + \quad B_1 \quad B_0 \\
 \hline
 C_1 \quad S_1 \quad S_0
 \end{array}$$

A_1 、 A_0 和 B_1 、 B_0 分别为被加数和加数， S_1 、 S_0 为相加的和， C_1 为进位位。

解：(1) 有四个输入变量，三个输出变量。若用 A_1A_0 、 B_1B_0 表示加数， A_1 和 B_1 为高位， S_1S_0 表示和， C_1 表示高位的进位。真值表如表 4-22 所示。

表 4-22

A_1	B_1	A_0	B_0	S_1	S_0	C_1
0	0	0	0	0	0	0
0	0	0	1	0	1	0
0	0	1	0	0	1	0
0	0	1	1	1	0	0
0	1	0	0	1	0	0
0	1	0	1	1	1	0
0	1	1	0	1	1	0
0	1	1	1	0	0	1
1	0	0	0	1	0	0
1	0	0	1	1	1	0
1	0	1	0	0	0	1
1	0	1	1	0	0	1
1	1	0	0	0	0	1
1	1	0	1	0	1	1
1	1	1	0	0	1	1
1	1	1	1	1	0	1

(2) 相应的卡诺图如图 4-32 (a) 所示。




图 4-32 (a)

输出函数的最简表达式为:

$$\begin{aligned}
 S_1 &= \bar{A}_1 B_1 \bar{A}_0 + \bar{A}_1 B_1 B_0 + A_1 \bar{B}_1 \bar{B}_0 + A_1 \bar{B}_1 A_0 + \bar{A}_1 \bar{B}_1 A_0 B_0 + A_1 B_1 A_0 B_0 \\
 &= \bar{A}_0 (\bar{A}_1 B_1 + A_1 \bar{B}_1) + \bar{B}_0 (\bar{A}_1 B_1 + A_1 \bar{B}_1) + A_0 B_0 (A_1 B_1 + \bar{A}_1 \bar{B}_1) \\
 &= \bar{A}_0 (A_1 \oplus B_1) + \bar{B}_0 (A_1 \oplus B_1) + A_0 B_0 (A_1 \oplus B_1) \\
 &= (\bar{A}_0 + \bar{B}_0) (A_1 \oplus B_1) + A_0 B_0 \overline{A_1 \oplus B_1} \\
 &= \overline{A_0 B_0} (A_1 \oplus B_1) + A_0 B_0 \overline{A_1 \oplus B_1} \\
 &= A_1 \oplus B_1 \oplus (A_0 B_0) \\
 S_0 &= \bar{A}_0 B_0 + A_0 \bar{B}_0 = A_0 \oplus B_0 \\
 C_1 &= A_1 B_1 + B_1 A_0 B_0 + A_1 A_0 B_0 = A_1 B_1 + A_0 B_0 (A_1 + B_1)
 \end{aligned}$$

(3) 逻辑电路图如图 4-32 (b) 所示。




图 4-32 (b)

4. 2.9 某雷达站有 3 部雷达 A、B、C，其中 A 和 B 功率消耗相等，C 的功率是 A 的 2 倍。这些雷达由 2 台发电机 X 和 Y 供电，发电机 X 的最大输出功率等于雷达 A 的功率消耗，发电机 Y 的最大输出功率是 X 的 3 倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式起、停发电机。


解：（1）根据题意，雷达的启动与否为输入变量，发动机的启动为输出变量。设逻辑 1 表示雷达或发动机启动，逻辑 0 表示雷达或发动机关闭。

若发动机的功率刚好与雷达消耗的功率相当将最节省电能，根据雷达及发动机之间的功率关系，可列出真值表，如表 4-23 所示。

表 4-23

A	B	C	X	Y	A	B	C	X	Y
0	0	0	0	0	1	0	0	1	0
0	0	1	0	1	1	0	1	0	1
0	1	0	1	0	1	1	0	0	1
0	1	1	0	1	1	1	1	1	1

（2）相应的卡诺图如图 4-33（a）所示。



(a) (b)

图 4-33

化简得： $X = \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}C + A\overline{B}\overline{C} + AB\overline{C}$ $Y = AB + C$ 。

（3）逻辑电路图如图 4-33（b）所示。

4. 3 逻辑函数中竞争冒险

4. 3.1 判断下列逻辑函数是否有可能产生竞争冒险，如果可能应如何消除。

(1) $L_1(A, B, C, D) = \sum m(5, 7, 13, 15)$

(2) $L_2(A, B, C, D) = \sum m(5, 7, 8, 9, 10, 11, 13, 15)$

(3) $L_3(A, B, C, D) = \sum m(0, 2, 4, 6, 8, 10, 12, 14)$

(4) $L_4(A, B, C, D) = \sum m(0, 2, 4, 6, 12, 13, 14, 15)$

解：（1）卡诺图如图 4-34（a）所示。




图 4-34

可化简为： $L_1 = BD$ ，当信号 B 和 D 同时向相反的方向变化时，由于电路的延迟，可能发生冒险。在输出端并联一滤波电容可以消除冒险。

（2）卡诺图如图 4-34（b）所示，若输出化简为： $L_2 = A\bar{B} + BD$ ，当 $A=D=1$ 时，存在 1 型冒险，此时可以通过增加冗余项 AD 消除冒险。

（3）卡诺图如图 4-34（c）所示，化简为： $L_3 = D$ ，不会产生竞争冒险。

（4）卡诺图如图 4-34（d）所示，若输出化简为： $L_4 = AB + \bar{A}\bar{D}$ ，当 $B=1, D=0$ 时，

存在 1 型冒险，此时可以通过增加冗余项 $B\bar{D}$ 消除冒险。

4. 3.2 判断图 4-35 所示电路是否会产生竞争冒险。




图 4-35

解：输出函数的逻辑表达式为： $L = \overline{A} \overline{B} \cdot \overline{BC} = \overline{A} \overline{B} + BC$ ，当 $A=C=1$ 时，会存在 1 型冒险。

4. 3.3 判断图 4-36 所示电路在什么条件下产生竞争冒险，怎样修改电路能消除竞争冒险？




图 4-36

解：根据电路图可以写出逻辑表达式： $L = \overline{A} \overline{B} + BC$ 。当 $A=0$ ， $C=1$ 时，存在 1 型冒险，

增加乘积项 $\overline{A}C$ 可以消除冒险，此时逻辑表达式变为： $L = \overline{A} \overline{B} + BC + \overline{A}C$ 。

电路图如图 4-37 所示。




图 4-37

4. 3.4 画出下列逻辑函数的逻辑图，电路在什么条件下产生竞争冒险，怎样修改电路能消除竞争冒险。

$$L(A, B, C) = (A + \overline{B})(B + C)$$

解：根据电路图可以写出逻辑表达式： $L = (A + \overline{B})(B + C)$ 。当 $A=C=0$ 时，存在 0 型

冒险。若将表达式变为： $L = AB + AC + \overline{B}C$ ，可消除冒险。修改后的电路如图 4-38 所示。




图 4-38

4. 4 若干典型的组合逻辑集成电路

4. 4.1 优先编码器 CD4532 的输入端， $I_1=I_3=I_5=1$ ，其余输入端均为 0，试确定其输出 $Y_2Y_1Y_0$ 。

x	x	x	x	x	x	x	x	L	L	H	H	L
x	x	x	x	x	x	x	L	H	L	H	H	H
x	x	x	x	x	x	L	H	H	H	L	L	L
x	x	x	x	x	L	H	H	H	H	L	L	H
x	x	x	x	L	H	H	H	H	H	L	H	L
x	x	x	L	H	H	H	H	H	H	L	H	H
x	x	L	H	H	H	H	H	H	H	H	L	L
x	L	H	H	H	H	H	H	H	H	H	L	H
L	H	H	H	H	H	H	H	H	H	H	H	L

解：由表 4-2 可得 74HC147 的输出为低电平，因此只要取反即可变成相应的 BCD 码，当且仅当 74HC147 的输出全为高电平时，表示没有编码输出，此时输出标志信号 GS 为 0，

因此可令 $\overline{GS} = \overline{Y_3} \overline{Y_2} \overline{Y_1} \overline{Y_0}$ ，逻辑图如图 4-40 所示。




图 4-40

4. 4.4 试用 74HC147 设计键盘编码电路，十个按键分别对应十进制数 0~9，编码器的输出为 8421BCD 码。要求按键 9 的优先级别最高，并且有工作状态标志，以说明没有按键按下和按键 0 按下两种情况。

解：74HC147 的功能表如表 4-26 所示。它有九个输入，分别对十进制数 1~9 编码，因此还需要一个输入端 IO。根据题目要求，对于 1~9 这九个输入的 BCD 码输出可由编码器

74HC147 相应输出取反得到，此时输出标志信号 $GS=1$ ；当 $\overline{I_9} \sim \overline{I_1}$ 均为 1，且 $\overline{I_0}=0$ 时，

表示十进制 0 有效，编码器 74HC147 输出 $\overline{Y_3} \overline{Y_2} \overline{Y_1} \overline{Y_0} = 1111$ ，取反后得到 BCD 输出

0000， $GS=1$ 。而当 $\overline{I_9} \sim \overline{I_1}$ 均为 1，且 $\overline{I_0}=1$ 时，输入无效， $GS=0$ ，此时编码器

74HC147 仍输出 $\overline{Y_3} \overline{Y_2} \overline{Y_1} \overline{Y_0} = 1111$ 。

因此，输出标志信号 $\overline{GS} = \overline{Y_3} \overline{Y_2} \overline{Y_1} \overline{Y_0} \overline{I_0}$ 。键盘编码电路如图 4-41 所示。

表 4-26

输 入									输 出			
$\bar{I}_1$	$\bar{I}_2$	$\bar{I}_3$	$\bar{I}_4$	$\bar{I}_5$	$\bar{I}_6$	$\bar{I}_7$	$\bar{I}_8$	$\bar{I}_9$	$\bar{Y}_3$	$\bar{Y}_2$	$\bar{Y}_1$	$\bar{Y}_0$
H	H	H	H	H	H	H	H	H	H	H	H	H
x	x	x	x	x	x	x	x	L	L	H	H	L
x	x	x	x	x	x	x	L	H	L	H	H	H
x	x	x	x	x	x	L	H	H	H	L	L	L
x	x	x	x	L	H	H	H	H	H	L	L	H
x	x	x	x	L	H	H	H	H	H	L	H	L
x	x	x	L	H	H	H	H	H	H	L	H	H
x	x	L	H	H	H	H	H	H	H	H	L	L
x	L	H	H	H	H	H	H	H	H	H	L	H
L	H	H	H	H	H	H	H	H	H	H	H	L




图 4-41

4. 4.5 为了使 74HC138 译码器的第 10 脚输出为低电平，试标出各输入端应置的逻辑电平。

解：由 74HC138 的引脚图知，第 10 脚为逻辑 $\bar{Y}_5$ ，因此题目转换为如何译码出十进制数

5。即求 $A_2A_1A_0=101$ ， $E_3=1$ ， $\bar{E}_2=\bar{E}_1=0$ ， $GND=0$ ， V_{CC} 接电源。如图 4-42 所示。




图 4-42

4. 4.6 用译码器 74HC138 和适当的逻辑门实现函数

$$F = \bar{A}\bar{B}\bar{C} + \bar{A}\bar{B}C + A\bar{B}\bar{C} + ABC。$$

解：译码器的输出恰为完备的最小项，且 74HC138 输出低电平有效，如果 A 表示最高位，C 为最低位，则

$$F = \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}C + \overline{A}B\overline{C} + \overline{A}BC = \overline{\overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}C + \overline{A}B\overline{C} + \overline{A}BC}$$

$$= \overline{\overline{A}\overline{B}\overline{C} \cdot \overline{A}\overline{B}C \cdot \overline{A}B\overline{C} \cdot \overline{A}BC} = \overline{Y_0 \cdot Y_4 \cdot Y_6 \cdot Y_7}$$

逻辑图如图 4-43 所示。




图 4-43

4. 4.7 试用一片 74HC138 实现函数 $L(A, B, C, D) = AB\overline{C} + ACD$ 。

解：将表达式做如下化简，设 B 为最高位，D 为最低位。

$$L = AB\overline{C} + ACD = AB\overline{C}D + AB\overline{C}\overline{D} + ABCD + A\overline{B}CD = A(\overline{B}CD + B\overline{C}\overline{D} + BCD + \overline{B}CD)$$

$$= A \cdot \overline{\overline{B}CD + B\overline{C}\overline{D} + BCD + \overline{B}CD} = A \cdot \overline{\overline{B}CD \cdot B\overline{C}\overline{D} \cdot BCD \cdot \overline{B}CD} = A \cdot \overline{Y_3 \cdot Y_4 \cdot Y_5 \cdot Y_7}$$

逻辑图如图 4-44 所示。




图 4-44

4. 8 2 线-4 线译码器 74x139 的输入为高电平有效，使能输入及输出均为低电平有效。试用 74x139 构成 4 线-16 线译码器。

解：根据 4-16 译码器的真值表，可令其高 2 位接一片 2-4 译码器，其输出作为控制片选信号，控制 4 片 2-4 译码器轮流工作。电路图如图 4-45 所示，输入分别为 $A_3 A_2 A_1 A_0$ ，输出

为 $\overline{L_0} \sim \overline{L_{15}}$ 。




图 4-45

4. 4.9 译码器的真值表如表 4-27 所示，试用 74HC138 实现该译码器。

表 4-27

选择输入				译码输出									
D	C	B	A	0	1	2	3	4	5	6	7	8	9
0	0	0	0	0	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1
1	0	0	0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	1	1	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	1	0	1	1
1	0	1	1	1	1	1	1	1	1	1	1	0	1
1	1	0	0	1	1	1	1	1	1	1	1	1	0

解：该译码器为 4-10 译码器，共需要 2 片 74HC138。又根据 4-10 译码器的真值表可知，当 D=0 时，CBA 从 000 译码至 100；当 D=1 时，CBA 从 000 译码至 100。因此可把 D 作为片选信号，CBA 分别接两片 74HC138 的 A₂A₁A₀。当 D=0 时，第一片 74HC138 的输出为 4-10 译码器低 5 位的输出，当 D=1 时，第二片 74HC138 的输出为 4-10 译码器高 5 位的输出。电路图如图 4-46 所示。




图 4-46

4. 4.10 应用 74HC138 和其他逻辑门设计一地址译码器，要求地址范围是 00H~3FH。

解：地址的二进制范围是 000000~111111，即共 64 位输出，则该译码器应该有 6 位输入，设为 $A_5A_4A_3A_2A_1A_0$ 。若用 3-8 译码器实现，则至少需要 8 片，可把 $A_5A_4A_3$ 作为片选信号， $A_2A_1A_0$ 作为 3-8 译码器的输入，则所设计译码器的真值表如表 4-28 所示。

表 4-28

A_5	A_4	A_3	74HC138
0	0	0	74HC138(1)
0	0	1	74HC138(2)
0	1	0	74HC138(3)
0	1	1	74HC138(4)
1	0	0	74HC138(5)
1	0	1	74HC138(6)
1	1	0	74HC138(7)
1	1	1	74HC138(8)

若把 $A_5A_4A_3$ 或其反逻辑分别作为控制信号 $E_3\overline{E_2}\overline{E_1}$ E_2E_1 的输入，则连接如下：

74HC138(1) : $E_3\overline{E_2}\overline{E_1} = \overline{A_5}A_4A_3$
74HC138(5) : $E_3\overline{E_2}\overline{E_1} = A_5A_4A_3$

74HC138(2) : $E_3\overline{E_2}\overline{E_1} = \overline{A_5}A_4\overline{A_3}$
74HC138(6) : $E_3\overline{E_2}\overline{E_1} = A_5A_4\overline{A_3}$

74HC138(3) : $E_3\overline{E_2}\overline{E_1} = \overline{A_5}\overline{A_4}A_3$
74HC138(7) : $E_3\overline{E_2}\overline{E_1} = A_5\overline{A_4}A_3$

74HC138(4) : $E_3\overline{E_2}\overline{E_1} = \overline{A_5}\overline{A_4}\overline{A_3}$
74HC138(8) : $E_3\overline{E_2}\overline{E_1} = A_5\overline{A_4}\overline{A_3}$

电路图如图 4-47 所示。




图 4-47

另外还可以用另一片 3-8 译码器实现片选。

4. 4.11 指出题 4.4.10 中对应十六进制地址码 07H、0EH、13H、2CH、3BH 的输入。

解：07H 的输入 $A_5A_4A_3A_2A_1A_0 = 000111$ ，选中译码器(1)的输出 $\overline{Y_7}$ ；

0EH 的输入 $A_5A_4A_3A_2A_1A_0 = 001110$ ，选中译码器(2)的输出 $\overline{Y_6}$ ；

13H 的输入 $A_5A_4A_3A_2A_1A_0 = 010011$ ，选中译码器(3)的输出 $\overline{Y_3}$ ；

2CH 的输入 $A_5A_4A_3A_2A_1A_0 = 101100$ ，选中译码器(6)的输出 $\overline{Y_4}$ ；

3BH 的输入 $A_5A_4A_3A_2A_1A_0 = 111011$ ，选中译码器(8)的输出 $\overline{Y_3}$ ；

如图 4-9 中的标注。

4. 4.12 试用一片 74x154 译码器和必要的与非门，设计一个乘法器电路，实现 2 位二进制数相乘，并输出结果。74x154 示意图如图 4-48 所示。




图 4-48

解：设两个乘数分别用 A_1A_0 、 B_1B_0 表示，积用 $P_3P_2P_1P_0$ 表示，即

$$\begin{array}{r} A_1 \ A_0 \\ \times \ B_1 \ B_0 \\ \hline P_3 \ P_2 \ P_1 \ P_0 \end{array}$$

则真值表如表 4-29 所示。

表 4-29

A_1	A_0	B_1	B_0	P_3	P_2	P_1	P_0	A_1	A_0	B_1	B_0	P_3	P_2	P_1	P_0
0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	1	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0	1	0	1	0	0	1	0	0
0	0	1	1	0	0	0	0	1	0	1	1	0	1	1	0
0	1	0	0	0	0	0	0	1	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1	1	1	0	1	0	0	1	1
0	1	1	0	0	0	1	0	1	1	1	0	0	1	1	0
0	1	1	1	0	0	1	1	1	1	1	1	1	0	0	1

又 74x154 为 4-16 译码器，输出包含所有最小项，且低电平有效。因此积中的每一位 P_i 直接用最小项之和表示即可。

$$\begin{aligned} P_3 &= m_{15} = \overline{Y_{15}}, \quad P_2 = m_{14} + m_{11} + m_{10} = \overline{\overline{m_{14}} \cdot \overline{m_{11}} \cdot \overline{m_{10}}} = \overline{Y_{14} \cdot Y_{11} \cdot Y_{10}} \\ P_1 &= m_{14} + m_{13} + m_{11} + m_9 + m_7 + m_6 = \overline{Y_{14} \cdot Y_{13} \cdot Y_{11} \cdot Y_9 \cdot Y_7 \cdot Y_6} \\ P_0 &= m_{15} + m_{13} + m_7 + m_5 = \overline{Y_{15} \cdot Y_{13} \cdot Y_7 \cdot Y_5} \end{aligned}$$

该乘法电路的电路图如图 4-49 所示。




图 4-49

4. 4.13 用逻辑门对 74HC42 的功能做修改，增加低电平使能输入功能。要求当使能端为高电平时，所有输出为高电平。

解：为二-十译码器，输入高电平有效，输出低电平有效。若将每个输入与使能端进行或运算，则当使能端为 1 时，输入相当于 1111，输出为高电平，满足要求。又只要 74HC42 的输入大于 1001 时，输出即高电平，所以只需将高二位与使能端进行或运算，则当使能端为 1 时，输入大于等于 1100，输出为高电平。电路图如图 4-50 所示。




图 4-50

4. 4.14 七段显示译码电路如图 4-51(a)所示，对应图 4-51(b)所示输入波形，试确定显示器显示的字符序列是什么？




图 4-51

解：当 $LE=0$ 时，译码器能正常工作，显示输入代表的十进制数，故显示的字符序列为 0、1、6、9、4。当 $LE=1$ 时，输出不变，将持续显示 4。

4. 4.15 数据选择器如图 4-52 所示，并行输入数据 $I_3I_2I_1I_0=1010$ ，控制端 $X=0$ ， A_1A_0 的态序分别为 00、01、10、11，试画出输出端 L 的波形。




图 4-52

解：因为 $X=0$ ，数据选择器能正常工作，当 A_1A_0 依次为 00、01、10、11 时，将依次选出 $I_0I_1I_2I_3$ 送给输出端 L。L 波形图如图 4-53 所示。




图 4-53

4. 4.16 数据选择器如图 4-54 所示，当 $I_3=0$ ， $I_2=I_1=I_0=1$ 时，有 $L=\bar{S}_1+S_1\bar{S}_0$ 的关系，证明该逻辑表达式的正确性。




图 4-54

证明：输出 L 的逻辑表达式为： $L = I_0\bar{S}_1\bar{S}_0 + I_1\bar{S}_1S_0 + I_2S_1\bar{S}_0 + I_3S_1S_0$

当 $I_0I_1I_2I_3=1110$ 时，代入上式可得

$$L = \bar{S}_1\bar{S}_0 + \bar{S}_1S_0 + S_1\bar{S}_0 = \bar{S}_1(\bar{S}_0 + S_0) + S_1\bar{S}_0 = \bar{S}_1 + S_1\bar{S}_0$$

证毕。

4. 4.17 应用图 4-54 所示的电路产生逻辑函数 $F=S_1+S_0$ 。

解：由图 4-54 可知，L 的逻辑表达式为：

$$L = \bar{S}_1\bar{S}_0I_0 + \bar{S}_1S_0I_1 + S_1\bar{S}_0I_2 + S_1S_0I_3$$

又 $F = S_1 + S_0 = S_1S_0 + S_1\bar{S}_0 + S_0S_1 + S_0\bar{S}_1 = S_1S_0 + S_1\bar{S}_0 + \bar{S}_1S_0$

因此，只要 $I_0I_1I_2I_3=0111$ 即可。

4. 4.18 设计一 4 选 1 数据选择器。数据输入是 I_0 、 I_1 、 I_2 、 I_3 ，数据输出是 Y，4 个控制信号为 S_0 、 S_1 、 S_2 、 S_3 。要求只当 $S_1=1$ 时， I_i 与 Y 接通，且由另一控制信号 E 作为该选择器的使能信号。

(1)画出由反相器、两输入与门和或门实现的逻辑电路。

(2)选择一合适的三态门作为输出级。

解：根据题意列出真值表如表 4-30 所示。

表 4-30

E	S_3	S_2	S_1	S_0	I_3	I_2	I_1	I_0	Y
1	0	0	0	1	×	×	×	I_0	I_0
1	0	0	1	0	×	×	I_1	×	I_1
1	0	1	0	0	×	I_2	×	×	I_2
1	1	0	0	0	I_3	×	×	×	I_3
0	×	×	×	×	×	×	×	×	高阻

则 $Y = [\bar{S}_3\bar{S}_2\bar{S}_1S_0I_0 + \bar{S}_3\bar{S}_2S_1\bar{S}_0I_1 + \bar{S}_3S_2\bar{S}_1\bar{S}_0I_2 + S_3\bar{S}_2\bar{S}_1\bar{S}_0I_3]E$

$$= [\bar{S}_3\bar{S}_2(\bar{S}_1S_0I_0 + S_1\bar{S}_0I_1) + \bar{S}_0\bar{S}_1(\bar{S}_3S_2I_2 + S_3\bar{S}_2I_3)]E$$

电路图如图 4-55 所示。




图 4-55

4. 4.19 试用 4 选 1 数据选择器 74HC153 产生逻辑函数 $L(A, B, C) = \sum m(1, 2, 6, 7)$ 。

解：74HC153 的输出函数可表示为： $L = \bar{S}_1\bar{S}_0I_0 + \bar{S}_1S_0I_1 + S_1\bar{S}_0I_2 + S_1S_0I_3$

对照该式将逻辑函数做如下化简：

$$L(A, B, C) = \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC$$

$$= \bar{B}C \cdot \bar{A} + B\bar{C} \cdot (\bar{A} + A) + BC \cdot A = \bar{B}C \cdot \bar{A} + B\bar{C} \cdot 1 + BC \cdot A$$

则令 $S_1S_0 = BC$ ， $I_0 = 0, I_1 = \bar{A}, I_2 = 1, I_3 = A$ ，电路图如图 4-56 所示。




图 4-56

4. 4.20 74HC151 的连接方式和各输入端的输入波形如图 4-57 所示，画出输出端 Y 的波形。




图 4-57

解：选择器输入与输出的对应关系如表 4-31 所示。

表 4-31

输 入				输 出	输 入				输 出
使能	选 择			Y	使能	选 择			Y
E	C	B	A		E	C	B	A	
0	0	0	0	A_0	0	1	0	1	0
0	0	0	1	1	0	1	1	0	$\bar{A}_2$
0	0	1	0	A_2	0	1	1	1	1
0	0	1	1	0	1	x	x	x	0
0	1	0	0	$\bar{A}_0$					

故 Y 的波形图如图 4-58 所示。




图 4-58

4. 4.21 应用 74HC151 实现如下逻辑函数：

(1) $L = \overline{A}\overline{B}C + \overline{A}BC + A\overline{B}C$ (2) $L = (A \odot B) \odot C$

解：74HC151 为八选一数据选择器，其输出满足

$$\begin{aligned} Y &= \overline{S_2}\overline{S_1}\overline{S_0}D_0 + \overline{S_2}\overline{S_1}S_0D_1 + \overline{S_2}S_1\overline{S_0}D_2 + \overline{S_2}S_1S_0D_3 + S_2\overline{S_1}\overline{S_0}D_4 \\ &\quad + S_2\overline{S_1}S_0D_5 + S_2S_1\overline{S_0}D_6 + S_2S_1S_0D_7 \\ &= m_0D_0 + m_1D_1 + m_2D_2 + m_3D_3 + m_4D_4 + m_5D_5 + m_6D_6 + m_7D_7 \end{aligned}$$

将逻辑函数化简为最小项的和

$$(1) \quad L = m_4 + m_5 + m_1$$

$$\begin{aligned} L &= A \odot B \odot C = (\overline{AB} + AB) \odot C = \overline{AB} + \overline{AB}C + (AB + AB)C \\ &= (\overline{AB} + A\overline{B})\overline{C} + \overline{AB}C + ABC = \overline{AB}\overline{C} + A\overline{B}\overline{C} + \overline{AB}C + ABC \\ &= m_1 + m_2 + m_4 + m_7 \end{aligned}$$

与 74HC151 的输出对比, 可得电路图如图 4-59 所示。




图 4-59

4. 4.22 应用已介绍过的中规模组合逻辑电路设计一个数据传输电路, 其功能是在 4 位通道选择信号的控制下, 能将 16 个输入数据中的任何一个传送到 16 个输出端中相对应的一个输出端, 其示意图如图 4-60 所示。




图 4-60

解: 根据四位输入信号的变化, 将 16 个输入数据的任一个传送到输出端, 则该电路必然包含 16 选 1 数据选择器, 可用两片八选 1 数据选择器实现, 输入信号的最高位作为片选, 低三位作为选择器的输入。

又选择器只有一个输出端, 而题目要求 16 个输出端, 则考虑将数据选择器的输出作为三八译码器的控制信号, 同时将输入信号的低三位作为译码器的输入, 可实现所要求的电路功能, 电路图如图 4-61 所示。




图 4-61

4. 4.23 试用三个 3 输入端与门、和一个或门和非门实现“ $A > B$ ”的比较电路， A 和 B 均为 2 位二进制数。


解：设 $A = A_1A_0$ ， $B = B_1B_0$ ，且 A_1B_1 为高位，若 $A > B$ ，则输出 $F = 1$ ，则真值表如表 4-32 所示。

表 4-32

$A_1A_0B_1B_0$	F	$A_1A_0B_1B_0$	F
0000	0	1000	1
0001	0	1001	1
0010	0	1010	0
0011	0	1011	0
0100	1	1100	1
0101	0	1101	1
0110	0	1110	1
0111	0	1111	0

卡诺图如图 4-62 (a) 所示，题目要求用与门实现，故要把表达式化简成最小项和的形式。

B_1B_0	00	01	11	10
A_1A_0				
00	0	0	0	0
01	0	0	0	0
11	1	1	0	1
10	1	1	0	0



(a) (b)

图 4-62

化简得： $F_{A>B} = A_1\bar{B}_1 + A_0\bar{B}_1\bar{B}_0 + A_1A_0\bar{B}_0$

电路实现如图 4-62 (b) 所示。

4. 4.24 试用五个 2 输入端或门和一个与门实现语句“A>B”，A 和 B 均为 2 位二进制数。

解：设 $A=A_1A_0$ ， $B=B_1B_0$ ，且 A_1B_1 为高位，若 $A>B$ ，则输出 $F=1$ ，则真值表如表 4-33 所示。

表 4-33

$A_1A_0B_1B_0$	F	$A_1A_0B_1B_0$	F
0000	0	1000	1
0001	0	1001	1
0010	0	1010	0
0011	0	1011	0
0100	1	1100	1
0101	0	1101	1
0110	0	1110	1
0111	0	1111	0

卡诺图如图 4-63 (a) 所示，题目要求用或门实现，故采用圈零法把表达式化简成最大项的积的形式。




图 4-63

化简得： $F_{A>B} = (A_1 + \bar{B}_1)(\bar{B}_1 + \bar{B}_0)(\bar{B}_1 + A_0)(A_1 + A_0)(A_1 + \bar{B}_0)$

电路实现如图 4-63 (b) 所示。

4. 4.25 试设计一个 8 位相同数值比较器，当两数相等时，输出 $L=1$ ，否则 $L=0$ 。

解：根据题目要求， $L = A \odot B = 1$ ；当每一位均相等时，即

$L_i = A_i \odot B_i = 1$ ($i=0, 1, \dots, 7$)，八位二进制相等，输出 $L=1$ 。可用同或门和与门实现，电路实现如图 4-64 所示。




图 4-64

4. 4.26 试用数值比较器 74HC85 设计一个 8421BCD 码有效性测试电路，当输入为 8421BCD 码时，输出为 1，否则为 0。

解：任何一个 BCD 码 A 满足 $A < 1010$ 。因此，可以通过判定 A 是否小于 1010，判定 A 是否为 BCD 码，电路实现如图 4-65 所示。




图 4-65

4. 4.27 试用数值比较器 74HC85 和必要的逻辑门设计一个余 3 码有效性测试电路，当输入为余 3 码时，输出为 1，否则为 0。

解：任何一个余三码 A，满足 $0011 \leq A \leq 1100$ ，可用两片 74HC85 实现，电路实现如图 4-66 所示。当输入有效时，两片比较器的输出均为 0， $L=1$ ，否则表示输入的不是余三码。




图 4-66

4. 4.28 试用反相器和与或非门设计 1 位二进制全加器。

解：全加器的真值表如表 4-34 所示。

表 4-34

A_i	B_i	C_{i-1}	S_i	C_i	A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0	1	0	0	1	0
0	0	1	1	0	1	0	1	0	1
0	1	0	1	0	1	1	0	0	1
0	1	1	0	1	1	1	1	1	1

用卡诺图圈 0 法化简得：

$$\begin{aligned}\bar{S}_i &= \bar{A}_i \bar{B}_i \bar{C}_{i-1} + \bar{A}_i B_i C_{i-1} + A_i \bar{B}_i C_{i-1} + A_i B_i \bar{C}_{i-1} \\ \bar{C}_i &= \bar{A}_i \bar{B}_i + \bar{B}_i \bar{C}_{i-1} + \bar{A}_i \bar{C}_{i-1}\end{aligned}$$

化简成与或非形式得：

$$\begin{aligned}S_i &= \overline{\bar{A}_i \bar{B}_i \bar{C}_{i-1} + \bar{A}_i B_i C_{i-1} + A_i \bar{B}_i C_{i-1} + A_i B_i \bar{C}_{i-1}} \\ C_i &= \overline{\bar{A}_i \bar{B}_i + \bar{B}_i \bar{C}_{i-1} + \bar{A}_i \bar{C}_{i-1}}\end{aligned}$$

电路实现如图 4-67 所示。




图 4-67

4. 4.29 试用 8 选 1 数据选择器 74HC151，实现 1 位二进制全加器。

解：二位全加器的真值表如表 4-35 所示。

表 4-35

A_i	B_i	C_{i-1}	S_i	C_i	A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0	1	0	0	1	0
0	0	1	1	0	1	0	1	0	1
0	1	0	1	0	1	1	0	0	1
0	1	1	0	1	1	1	1	1	1

可以用最小项的和表示输出函数：

$$\begin{aligned}S_i &= \bar{A}_i \bar{B}_i \bar{C}_{i-1} + \bar{A}_i B_i \bar{C}_{i-1} + A_i \bar{B}_i \bar{C}_{i-1} + A_i B_i \bar{C}_{i-1} = m_1 + m_2 + m_4 + m_7 \\ C_i &= \bar{A}_i \bar{B}_i C_{i-1} + \bar{A}_i B_i C_{i-1} + A_i \bar{B}_i C_{i-1} + A_i B_i C_{i-1} = m_3 + m_5 + m_6 + m_7\end{aligned}$$

又八选一数据选择器的输出可以表示为：

$$\begin{aligned}Y &= \bar{S}_2 \bar{S}_1 \bar{S}_0 D_0 + \bar{S}_2 \bar{S}_1 S_0 D_1 + \bar{S}_2 S_1 \bar{S}_0 D_2 + \bar{S}_2 S_1 S_0 D_3 + S_2 \bar{S}_1 \bar{S}_0 D_4 \\ &\quad + S_2 \bar{S}_1 S_0 D_5 + S_2 S_1 \bar{S}_0 D_6 + S_2 S_1 S_0 D_7 \\ &= m_0 D_0 + m_1 D_1 + m_2 D_2 + m_3 D_3 + m_4 D_4 + m_5 D_5 + m_6 D_6 + m_7 D_7\end{aligned}$$

对比可得电路实现如图 4-68 所示。




图 4-68

4. 4.30 仿照半加器和全加器的设计方法，试设计一半减器和一全减器，所用的门电路由自己选定。

解：用 A 表示被减数，B 表示减数，C 来自低位的借位，D 表示差值，V 表示向高位的借位。则半减器的真值表如表 4-36（a）所示，全减器的真值表如表 4-36（b）所示。

表 4-36（a）

A	B	D	V
0	0	0	0
0	1	1	1

表 4-36（b）

A	B	C	D	V
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1


对于半减器，可直接从真值表看出， $D = A\bar{B} + \bar{A}B = A \odot B$ ， $V = \bar{A}B$ ，电路实现如图 4-69（a）所示。

对于全减器，用卡诺图化简得：

$$D = \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC = \bar{A}(B \oplus C) + A\bar{B} \oplus C = A \oplus B \oplus C$$

$$V = \bar{A}B + \bar{A}C + BC$$

电路实现如图 4-69（b）所示。



（a） （b）

图 4-69

4. 4.31 由 4 位数加法器 74HC283 构成的逻辑电路如图 4-70 所示，M 和 N 为控制端，试分析该电路的功能。




图 4-70

解：输入和输出之间的关系如表 4-37 所示。

表 4-37

M	N	B ₃	B ₂	B ₁	B ₀	S	M	N	B ₃	B ₂	B ₁	B ₀	S
0	0	0	0	0	0	I + 0	1	0	0	0	1	1	I + 3
0	1	0	0	1	0	I + 2	1	1	0	1	0	1	I + 5

可见该电路是可控制加法器。

4. 4.32 逻辑电路如图 4-71 所示，试分析该电路的功能。




图 4-71

解： $A \oplus 1 = \bar{A}$, $A \odot 1 = A$, $A \oplus 0 = A$, $A \odot 0 = \bar{A}$

当 $A > B$ 时，加法器输入输出之间的关系如图 4-72（a）所示，它实现的功能是 $A - B$ 。当 $A \leq B$ 时，加法器输入输出之间的关系如图 4-72（b）所示，它实现的功能是 $B - A$ 。因此该电路实现减法功能。

$$\begin{array}{r}
 A_3 \ A_2 \ A_1 \ A_0 \\
 + \overline{B_3} \ \overline{B_2} \ \overline{B_1} \ \overline{B_0} \\
 + \quad \quad \quad 1 \\
 \hline
 S_3 \ S_2 \ S_1 \ S_0
 \end{array}
 \qquad
 \begin{array}{r}
 \overline{A_3} \ \overline{A_2} \ \overline{A_1} \ \overline{A_0} \\
 + B_3 \ B_2 \ B_1 \ B_0 \\
 + \quad \quad \quad 1 \\
 \hline
 S_3 \ S_2 \ S_1 \ S_0
 \end{array}$$

(a) (b)

图 4-72

4. 4.33 试用若干片 74x283 构成一个 12 位二进制加法器，画出连接图。此加法器能否用 74x182 构成超前进位的级联方式，为什么？

解：74x283 为四位二进制计数器，故需要四片构成 12 位二进制计数器。连接图如图 4-73 所示。




图 4-73

由于 74x283 没有超前进位输出端 P、G，因此，该加法器不能用超前进位级联方式。

4. 4.34 试用若干片 74LS182 构成一个 16 位全超前进位产生器，画出逻辑示意图。

解：逻辑图如图 4-74 所示。




图 4-74

4. 5 组合可编程逻辑器件

4. 5.1 一个可编程逻辑阵列 PLA 电路如图 4-75 所示。试写出输出逻辑函数表达式。




图 4-75

解: $L_0 = (A\bar{B} + AC + \bar{A}B\bar{C}) \oplus 0 = A\bar{B} + AC + \bar{A}B\bar{C}$


$$L_1 = (AC + BC) \oplus 1 = \overline{AB + BC}$$

4. 5.2 试用可编程逻辑阵列 PLA 实现下列逻辑函数，并考虑尽量减少乘积项数目。

$$(1) L_0(A, B, C) = \Sigma(0, 1, 2, 4)$$

$$(2) L_1(A, B, C) = \Sigma(0, 5, 6, 7)$$

解: 首先用卡诺图对表达式进行化简，如图 4-76 (a) 所示。为使表达式更简单，对 L_0 化简时，采用圈零法。



(a) (b)

图 4-76

化简得: $L_0 = \overline{AB + AC + BC}$ $L_1 = AB + AC + \bar{A}\bar{B}\bar{C}$

PLA 阵列如图 4-76 (b) 所示。

4. 5.3 试用图 4-77 所示的可编程阵列逻辑 PLA，实现表 4-38 所示真值表给出的逻辑关系。

表 4-38

A	B	C	L_1	L_2	L_3	L_4
0	0	0	0	1	0	0
0	0	1	1	1	1	1
0	1	0	1	0	1	1
0	1	1	0	1	0	1
1	0	0	1	0	1	0
1	0	1	0	0	0	1
1	1	0	1	1	1	0
1	1	1	0	1	1	1




图 4-77

解：首先根据真值表列出卡诺图，对输出函数进行化简。卡诺图如图 4-78 (a) 所示。




图 4-78 (a)

化简得：

$$\begin{aligned}
 L_1 &= B\bar{C} + A\bar{C} + \bar{A}BC \\
 L_2 &= \bar{A}\bar{B} + AB + BC \\
 L_3 &= B\bar{C} + A\bar{C} + \bar{A}BC + ABC = L_1 + ABC \\
 L_4 &= C + \bar{A}B
 \end{aligned}$$

则利用 PLA 实现的电路图如图 4-78（b）所示。




图 4-78（b）

4. 5.4 试用图 4-10 所示的可编程阵列逻辑 PLA，实现码转换电路，输入为 4 位 8421BCD 码，输出为余 3 码。

解：8421BCD 码转化成余 3 码电路有四个输入，设为 ABCD，四个输出，设为 WXYZ，则真值表如表 4-39 所示。

表 4-39

A	B	C	D	W	X	Y	Z	A	B	C	D	W	X	Y	Z
0	0	0	0	0	0	1	1	0	1	0	1	1	0	0	0
0	0	0	1	0	1	0	0	0	1	1	0	1	0	0	1
0	0	1	0	0	1	0	1	0	1	1	1	1	0	1	0
0	0	1	1	0	1	1	0	1	0	0	0	1	0	1	1
0	1	0	0	0	1	1	1	1	0	0	1	1	1	0	0

相应的卡诺图如图 4-79（a）所示。化简可得：

$$W = A + BC + BD \quad X = \overline{B}C + \overline{B}D + B\overline{C}\overline{D} \quad Y = CD + \overline{C}\overline{D} \quad Z = \overline{D}$$




图 4-79 (a)

PLA 阵列实现如图 4-79 (b) 所示。




图 4-79 (b)

4. 6 用 Verilog HDL 描述组合逻辑电路

4. 6.1 试根据图 4-80 所示的 4 线-2 线编码器逻辑图，写出它的 HDL 门级描述。




图 4-80

解:

```
//4 线-2 线编码器门级描述
module _4to2encoder( I3,I2,I1,I0,Y1,Y0 );
    input I3,I2,I1,I0;
    output Y1,Y0;
    wire I3not,I2not,I1not,I0not;
    wire[3:0]A; //4 个与门的输出
    not n0(I0not,I0),
        n1(I1not,I1),
        n2(I2not,I2),
        n3(I3not,I3);
    and
        n4(A[0],I3not,I2,I1not,I0not),
        n5(A[1],I3,I2not,I1not,I0not),
        n6(A[2],I3not,I2not,I1,I0not),
        n7(A[3],I3,I2not,I1not,I0not);
    or
        o1(Y1,A[0],A[1]),
        o2(Y0,A[2],A[3]);
endmodule
```

4. 6.2 试根据图 4-5 和图 4-6 所示的数值比较器逻辑图，使用自底向上的分层次设计方法，首先写出 1 位数值比较器的 Verilog HDL 门级描述，然后再调用两个 1 位比较器和基本门级元件组合成 2 位数值比较器。

解：用 AB 表示输入，AGB 表示 A 大于 B；ALB 表示 A 小于 B；AEB 表示 A 等于 B。

//1 位数值比较器模块的门级描述

```

module _1bit_Comp(A,B,AGB,AEB,ALB);
  input A,B;
  output AGB,AEB,ALB;
  wire Anot,Bnot;
  not
    n0(Anot,A),
    n1(Bnot,B);
  and
    n2(AGB,A,Bnot),
    n3(ALB,Anot,B);
  nor n4(AEB,AGB,ALB);
endmodule

```

// 两位数值比较器模块的门级描述

```

module _2bit_Comp(FAGB,FAEB,FALB,A1,A0,B1,B0);
  input A1,A0,B1,B0;
  output FAGB,FAEB,FALB;
  wire AGB1,AEB1,ALB1,AGB0,AEB0,ALB0; // 内部信号
  wire G1O,G2O; // 与门 G1,G2 的输出信号
  // Instantiate 1-bit Comparator
  _1bit_Comp C1(A1,B1,AGB1,AEB1,ALB1);
  _1bit_Comp C0(A0,B0,AGB0,AEB0,ALB0);
  and
    G1(G1O,AEB1,AGB0),
    G2(G2O,AEB1,ALB0),
    G3(FAEB,AEB1,AEB0);
  or G4(FAGB,AGB1,G1O);
  or G5(FALB,ALB1,G2O);
endmodule

```

4. 6.3 填空题:

(1) 问下列运算的二进制值是多少?

$\text{reg}[3:0]m;$

$m = 4'b1010;$ // $|2\{m\}|$ 的二进制值是_____;

(2) 假设 $m = 4'b0101$, 按要求填写下列运算的结果:

$\&m = \underline{\hspace{1cm}}$, $|m| = \underline{\hspace{1cm}}$, $\sim m = \underline{\hspace{1cm}}$, $\sim \sim m = \underline{\hspace{1cm}}$.

解: (1) $8'b01010101$

(2) $\&m = 0\&1\&0\&1 = 1'b0$

$$\begin{aligned}
 |m &= 011011 = 1'b1 \\
 ^m &= 0^11^01 = 'b0 \\
 \sim^m &= 0\sim1\sim1 = 1'b1
 \end{aligned}$$

4. 6.4 图 4-81 所示是带有使能控制端的 3 线-8 线译码器的逻辑图，试参考该图写出 3 线-8 线译码器的 Verilog HDL 数据流描述。




图 4-81

解：根据图 4-81，带有使能端的三八译码器 VHDL 的数据流描述：

```

module 3to8decoder( Y, A2, A1, A0, E3, E2, E1 );
    input A2, A1, A0, E3, E2, E1; //输入信号
    output[7:0] Y; //输出信号
    wire En; //定义使能信号
    assign En = E3 & ( ~ E2 ) & ( ~ E1 );
    assign Y[0] = En & ( ~ A2 ) & ( ~ A1 ) & ( ~ A0 );
    assign Y[1] = En & ( ~ A2 ) & ( ~ A1 ) & A0;
    assign Y[2] = En & ( ~ A2 ) & A1 & ( ~ A0 );
    assign Y[3] = En & ( ~ A2 ) & A1 & A0;
    assign Y[4] = En & A2 & ( ~ A1 ) & ( ~ A0 );
    assign Y[5] = En & A2 & ( ~ A1 ) & A0;
    assign Y[6] = En & A2 & A1 & ( ~ A0 );
    assign Y[7] = En & A2 & A1 & A0;
endmodule

```

4. 6.5 图 4-82 所示是一个码制变换器，将输入的格雷码转换成二进制码输出，试用 Verilog HDL 数据流方式描述该码制变换器。




图 4-82

解：根据图 4-82，将格雷码转换成二进制码的 Verilog HDL 数据流描述如下：

```

module Gray_Bin( B,G );
    input [ 3:0 ] G;
    output [ 3:0 ] B;
    wire [ 3:0 ] B;
    assign B[ 3 ] = G3;
    assign B[ 2 ] = G3 ^ G2;
    assign B[ 1 ] = G3 ^ G2 ^ G1;
    assign B[ 0 ] = G3 ^ G2 ^ G1 ^ G0;
endmodule

```

4. 6.6 下面是用分层次方法设计的 4 位串行全加器程序。设计者首先完成了 1 位全加器 (模块名为 _1bitAdder) 的建模和仿真，结果是正确的；然后在顶层调用 4 个 1 位全加器模块组合成为 4 位全加器 (模块名为 _4bitAdder)，结果编译未能通过，试参照图 4-9 所示组成框图分析下列程序中存在的错误，并进行改正。

```

module _4bitAdder(A, B, Cin, Sum, Cout);
    input [3: 0] A, B;
    input Cin;
    output [3: 0] Sum;
    output Cout;
    reg Cout;
    reg [4: 0] temp;
    always @ (A or B or Cin)
    begin
        temp[0]=Cin;
        _1bitAdder u0(A[0], B[0], temp[0], Sum[0], temp[1]);
        _1bitAdder u1(A[1], B[1], temp[1], Sum[1], temp[2]);
        _1bitAdder u2(A[2], B[2], temp[2], Sum[2], temp[3]);
        _1bitAdder u3(A[3], B[3], temp[3], Sum[3], temp[4]);
        Cout=temp[4];
    end
endmodule

module _1bitAdder(A, B, Ci, Sum, Co);
    input A, B, Ci;
    output Sum, Co;
    assign Sum=A ^ B ^ Ci;
    assign Co=(A & B)|(B & Ci)|(A & Ci);
endmodule

```

解：(1)上层模块调用下层模块时，上层模块中的输出变量必须定义成 wire 类型，因此“reg Cout; ”应改为“wire Cout; ”，“reg[4:0]temp; ”应改为“wire[4:0]temp; ”。

(2)在数据类型说明部分 Sum 未定义类型，因此需要增加一行：“wire[3:0]Sum; ”。

(3)上层模块调用下层模块时，只能用结构化的描述方式将模块之间的连接关系表示出来，不能采用行为描述方式中过程块的方式进行调用。因此，要删除“always @ (A or B or Cin)”、“begin”、“end”语句，将“temp[0]=Cin; ”和“Cout =temp[4]; ”改为“assign temp[0]=Cin; ”和“assign Cout=temp[4]; ”。

4. 6.7 图 4-83 所示是带有使能控制端的 8 线-3 线优先编码器的逻辑图，试写出该电路的行为级描述。




图 4-83

解：带有使能控制端 8 线-3 线优先编码器的 Verilog HDL 行为描述如下：

```

module _4to8encoder( Y,EO,GS,I,EI);
    output[2:0] Y;
    output EO,GS;
    input[7:0] I;
    input EI;
    reg[2:0] Y;
    reg EO,GS;
    always @ ( I or EI)
    case( EI)
        1'b0:
        begin
            Y[2:0] = 3'b000;
            GS = 1'b0;
            EO = 1'b0;
        end
        1'b1:
        begin
            GS = 1;
            EO = ~GS;
            if( I[7])    Y = 3'b111;
            else if( I[6])    Y = 3'b110;
            else if( I[5])    Y = 3'b101;
            else if( I[4])    Y = 3'b100;
            else if( I[3])    Y = 3'b011;
            else if( I[2])    Y = 3'b010;
            else if( I[1])    Y = 3'b001;
            else if( I[0])    Y = 3'b000;
            else
                Y = 3'b000;
        end
    endcase
endmodule

```

4. 6.8 1 路-4 路数据分配器电路的功能表如表 4-40 所示, IN 为 1 路数据输入信号, S1、S0 为选择信号, EN 为芯片的使能信号, Y3~Y0 为输出信号。x 为任意值, z 为高阻态。要求:

(1)用逻辑门设计该电路, 写出设计过程, 画出逻辑图。

(2)用 Verilog HDL 的行为建模方式描述该电路。

表 4-40 数据分配器功能表

EN	S1	S0	Y3	Y2	Y1	Y0
0	0	0	z	z	z	IN
0	0	1	z	z	IN	z
0	1	0	z	IN	z	z
0	1	1	IN	z	z	z
1	x	x	z	z	z	z

解: (1) 由真值表可知:

$$\begin{aligned} C_0 &= \overline{EN} \cdot \overline{S_1} \cdot \overline{S_0} & C_1 &= \overline{EN} \cdot \overline{S_1} \cdot S_0 \\ C_2 &= \overline{EN} \cdot S_1 \cdot \overline{S_0} & C_3 &= \overline{EN} \cdot S_1 \cdot S_0 \end{aligned}$$

逻辑电路图如图 4-84 所示。




图 4-84

(2) 四选一数据选择器的 Verilog HDL 的行为级描述如下:

```

module Demux1_to_4(Y0,Y1,Y2,Y3,IN,S1,S0,EN);
    output Y0,Y1,Y2,Y3;
    input IN;
    input S1,S0,EN;
    reg Y0,Y1,Y2,Y3;
    always @(S1 or S0 or IN or EN)
    if( EN == 1 )
        begin
            Y0 = 1'bz;
            Y1 = 1'bz;
            Y2 = 1'bz;
            Y3 = 1'bz;
        end
    else
        case( {S1,S0} )
            2'b00:
                begin Y0 = IN; Y1 = 1'bz; Y2 = 1'bz; Y3 = 1'bz; end
            2'b01:
                begin Y0 = 1'bz; Y1 = IN; Y2 = 1'bz; Y3 = 1'bz; end
            2'b10:
                begin Y0 = 1'bz; Y1 = 1'bz; Y2 = IN; Y3 = 1'bz; end
            2'b11:
                begin Y0 = 1'bz; Y1 = 1'bz; Y2 = 1'bz; Y3 = IN; end
        endcase
    endmodule

```

4.3 名校考研真题详解

一、填空题

n 个输入端的二进制译码器, 共有()输出端, 对于每一组输入代码, 有()个输出端具有有效电平。[华中科技大学 2007 研]

【答案】 2^n ; 1 查看答案

【解析】二进制译码器是将具有特定含义的二进制码转换成对应的输出信号, 且每组二进制只对应一个有效输出, 则 n 个二进制输入对应 2^n 个输出。

二、选择题

1. 8 路数据分配器有()个数据输入线。[电子科技大学 2006 研]

- A. 2
- B. 3
- C. 8
- D. 1

【答案】C 查看答案

2. 在下列逻辑电路中, 不是组合逻辑电路的是()。[成都理工大学 2006 研]

- A. 译码器
- B. 编码器
- C. 全加器
- D. 寄存器

【答案】D 查看答案

三、分析计算题

1. 试用 4 位并行加法器 74LS283 设计一个加 / 减运算电路, 当控制信号 $M=0$ 时它将两个输入 4 位二进制数相加, 而 $M=1$ 时, 它将两个 4 位二进制数相减。允许附加必要的门电路。74LS283 如图 4-85 所示。[华南理工大学 2006 研]




图 4-85

解: $A_3A_2A_1A_0$ 为被加数或被减数, $B_3B_2B_1B_0$ 为加数或者减数。当作加法运算时, $B_3B_2B_1B_0$ 为原值; 作减法运算时, 相当于 $A_3A_2A_1A_0$ 和 $B_3B_2B_1B_0$ 的补码相加。根据题意, 写出真值表, 如表 4-41 所示。

表 4-41

M	B_3	B_2	B_1	B_0	B_3^{*+1}	B_2^{*+1}	B_1^{*+1}	B_0^{*+1}
0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	0	0	1
0	0	0	1	0	0	0	1	0
0	0	0	1	1	0	0	1	1
0	0	1	0	0	0	1	0	0
0	0	1	0	1	0	1	0	1
0	0	1	1	0	0	1	1	0
0	0	1	1	1	0	1	1	1
0	1	0	0	0	1	0	0	0
0	1	0	0	1	1	0	0	1
0	1	0	1	0	1	0	1	0
0	1	0	1	1	1	0	1	1
0	1	1	0	0	1	1	0	0
0	1	1	0	1	1	1	0	1
0	1	1	1	0	1	1	1	0
0	1	1	1	1	1	1	1	1

根据真值表以及 74LS283 的功能表, 令 C_i 输入 M , 当 $M=0$ 时将 $A_3A_2A_1A_0$ 和 $B_3B_2B_1B_0$ 直接相加, 而 $M=1$ 时, 将 $A_3A_2A_1A_0$ 和 $B_3B_2B_1B_0$ 相减, 在此采用补码相加的方法, 用 M 与 $B_3B_2B_1B_0$ 分别异或作为减数输入, 输出值为 $S_3S_2S_1S_0$, 输出进位为 C_o , 则可得电路图如图 4-86 所示。




图 4-86

2. 已知某电路输入信号 A , B , C 和输出信号 Y 的波形图如图 4-87 所示。

(1) 试写出输出 $Y(A, B, C)$ 的逻辑表达式;

(2) 8 选 1 数据选择器 74151 逻辑符号如图 4-88 所示, 其中 $D_0 \sim D_7$ 为数据输入端, $A_0 \sim A_2$ 为选择控制端, ST 为使能端, 低电平有效。试用 74151 实现逻辑函数 Y 。[北京理工大学 2006 研]




图 4-87 图 4-88

解: (1) $Y(A, B, C) = \bar{A}\bar{B}C + A\bar{B}\bar{C} + \bar{A}B\bar{C} + A\bar{B}C + A\bar{B}\bar{C} + \bar{A}B\bar{C} + \bar{A}BC = \bar{B}C + \bar{C} = \bar{B} + C$

(2) 将 ABC 分别连接到数据选择器的 $S_2S_1S_0$ 端, 则数据输入端 $D_7D_6D_5D_4D_3D_2D_1D_0$ 应为 01110111, 电路图如图 4-89 所示。

1. 双稳态

如图 5-1 为双稳态物理模型，小球的位置表示两个稳态（0,1）和一种介稳态（峰顶）。




图 5-1 双稳态物理模型 图 5-2 双稳态存储单元电路

2. 双稳态存储单元电路

（1）电路结构

将两个非门 G_1 和 G_2 接成图 5-2 所示的交叉耦合形式，则构成最基本的双稳态电路。

（2）逻辑状态分析

由电路的逻辑关系知：

若 $Q=0$ ，由于非门 G_2 的作用，则使 $\bar{Q}=1$ ， $\bar{Q}$ 反馈到 G_1 输入端，保证了 $Q=0$ 。由于两个非门首尾相接的逻辑锁定，因此电路能自行保持在 $Q=0, \bar{Q}=1$ 的状态，形成第一种稳定状态。

若 $Q=1$ ，则 $\bar{Q}=0$ ，形成第二种稳定状态。在两种稳定状态中，输出端 Q 和 $\bar{Q}$ 总是逻辑互补的。因为电路只存在这两种可以长期保持的稳定状态，故称为双稳态存储单元电路，简称双稳态电路。

二、锁存器

锁存器和触发器是构成各种时序电路的存储单元电路，其共同特点是都具有 0 和 1 两种稳定状态，一旦状态被确定，就能自行保持，即长期存储 1 位二进制码，直到有外部信号作用时才有可能改变。

（1）锁存器

一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。

（2）触发器

由不同锁存器构成，是一种对脉冲边沿敏感的存储电路，它们只有在作为触发信号的时钟脉冲上升沿或下降沿的变化瞬间才能改变状态。

1. SR 锁存器

（1）基本 SR 锁存器

将图 5-2 中双稳态电路的非门替换为或非门，则构成图 5-3（a）所示的基本 SR 锁存器，


图（b）为其逻辑符号，S 端称为置位（1）端，R 端称为清零（0）端。输出端 Q 和 $\bar{Q}$ 的逻辑表达式：

$$\begin{aligned} Q &= \overline{R + \bar{Q}} \\ \bar{Q} &= \overline{S + Q} \end{aligned}$$

功能表如表 5-1 所示。

表 5-1 用或非门构成的基本 RS 锁存器功能表

S	R	Q	$\bar{Q}$	锁存器状态
0	0	不变	不变	保持
0	1	0	1	0
1	0	1	0	1
1	1	0	0	不确定



a)逻辑图 (b)国标逻辑符号

图 5-3 用或非门构成基本 SR 锁存器


基本 SR 锁存器也可以用与非门构成，其逻辑原理图和逻辑符号如图 5-4 所示。该锁存器的逻辑表达式为：

$$Q=\bar{\bar{S}}+\bar{Q}=\bar{S}\bar{Q}$$
$$\bar{Q}=\bar{\bar{R}}+\bar{Q}=\bar{R}\bar{Q}$$

功能表如表 5-2 所示。

表 5-2 用与非门构成的基本 RS 锁存器功能表

$\bar{R}$	$\bar{S}$	Q	$\bar{Q}$
1	1	不变	不变
1	0	1	0
0	1	0	1
0	0	1	1




(a)逻辑图 (b)国标逻辑符号

图 5-4 用与非门构成的基本 SR 锁存器

(2) 逻辑门控 SR 锁存器

图 5-5 所示在基本 SR 锁存器前增加了一对逻辑门 G₃、G₄，用锁存使能信号 E 控制锁存器在某一指定时刻根据 S、R 输入信号确定输出状态。这种锁存器称为逻辑门控 SR 锁存器。



(a)电路结构 (b)国标逻辑符号

图 5-5 逻辑门控 SR 锁存器

当 E 为 0 时， G_3 和 G_4 被封锁，S、R 端的电平不会影响锁存器的状态；

当 E 为 1 时， G_3 和 G_4 打开，将 S、R 端的信号传送到基本 SR 锁存器的输入端，从而确定

Q 和 $\bar{Q}$ 端的状态。

功能表与表 5-1 相同。若这时输入信号 $S=R=1$ ，则 $Q=\bar{Q}=0$ ，锁存器处于不确定状态。

因此，这种锁存器必须严格遵守 $SR=0$ 的约束条件。


2. D 触发器

(1) 逻辑门控 D 锁存器

消除逻辑门控 SR 锁存器不确定状态的最简单的方法是在图 5-5 (a) 所示电路的 S 和 R 输入端连接一个非门 G_5 ，从而保证了 S 和 R 不同时为 1 的条件，电路如图 5-5 (a) 所示，逻辑符号如图 (b) 所示，功能表如表 5-3 所示。

表 5-3 D 锁存器的功能表

E	D	Q	$\bar{Q}$	功能
0	x	不变	不变	保持
1	0	0	1	置 0
1	1	1	0	置 1



(a)逻辑电路图 (b)国标逻辑符号

图 5-5 逻辑门控的 D 锁存器


当 $E=0$ 时， G_3 、 G_4 输出均为 0，使 G_1 、 G_2 构成的基本 SR 锁存器处于保持状态，无论 D

信号怎样变化，输出 Q 和 $\bar{Q}$ 均保持不变。

当 $E=1$ 时，更新状态，根据送到 D 端新的二值信息将锁存器置为新的状态，如果 $D=0$ ，无论基本 SR 锁存器原来状态如何，都将使 $Q=0$ ， $\bar{Q}=1$ ，反之，则将锁存器置为 1 状态。如果 D 信号在 $E=1$ 期间发生变化，电路提供的信号路径将使 Q 端信号跟随 D 而变化。

(2) 传输门控 D 锁存器

图 5-7(a)所示传输门控 D 锁存器是在图 5-2 所示双稳态电路基础上增加两个传输门 TG_1 和 TG_2 实现的。



(a) 电路结构 (b) $E=1$ 时的等效电路 (c) $E=0$ 时的等效电路

图 5-7 传输门控 D 锁存器

当 $E=1$ 时, $\bar{C}=0, C=1$, TG_1 导通, TG_2 断开, 输入数据 D 经 G_1 、 G_2 两个非门, 使 $Q = D, \bar{Q} = \bar{D}$, 如图 5-7 (b) 所示。这时 Q 端跟随输入信号 D 的变化。

当 $E=0$ 时, $\bar{C}=1, C=0$, TG_1 断开, TG_2 导通, 如图 5-7 (c) 所示。电路将被锁定在 E 信号由 1 变 0 前瞬间 D 信号所确定的状态。

三、触发器的电路结构和工作原理

在时钟边沿作用下的状态刷新称为触发, 具有这种特性的存储单元电路称为触发器。

1. 主从触发器

将两个图 5-7 (a) 所示的 D 锁存器级联, 则构成 CMOS 主从触发器, 图 5-8 左边的锁存器称为主锁存器, 右边的称为从锁存器。主锁存器的锁存使能信号正好与从锁存器反相, 利用两个锁存器的交互锁存, 则可实现存储数据和输入信号之间的隔离。




图 5-8 CMOS 主从 D 触发器的逻辑电路图

触发器工作过程分为以下两个节拍:

(1) 当时钟信号 $CP=0$ 时, $\bar{C}=1, C=0$, 使 TG_1 导通, TG_2 断开, D 端输入信号进入主锁存器, 这时 Q' 跟随 D 端的状态变化, 使 $Q' = D$ 。

(2) 当 CP 由 0 跳变到 1 后, $\bar{C}=0, C=1$, 使 TG_1 断开, 从而切断了 D 端与主锁存器的联系, 同时 TG_2 导通, 将 G_1 的输入端和 G_2 的输出端连通, 使主锁存器维持原态不变。

这时, TG_3 导通, TG_4 断开, 将 Q' 端信号传送到 Q 端。若 $Q' = 0$, 经 TG_3 传送给 G_3 的输入端, 于是 $\bar{Q} = 0, Q = 1$ 。

从锁存器在工作中总是跟随主锁存器的状态变化, 触发器因之冠名“主从”。触发器的状态仅仅取决于 CP 信号上升沿到达前瞬间的 D 信号, 从功能上考虑称为 D 触发器。D 触发器

的特性方程是: $Q^{n+1} = D$ 。

2. 维持阻塞触发器

维持阻塞结构的 D 触发器的逻辑电路如图 5-9 所示。该触发器由 3 个用与非门构成的基本 SR 锁存器组成。




图 5-9 维持阻塞 D 触发器的逻辑电路

工作原理如下：

(1) 当 $CP=0$ 时，与非门 G_2 和 G_3 被封锁，其输出 $Q_2 = Q_3 = 1$ ，即 $\bar{S} = \bar{R} = 1$ ，使输出锁存器处于保持状态，触发器的输出 Q 和 $\bar{Q}$ 不改变状态。同时， Q_2 和 Q_3 的反馈信号分别将 G_1 和 G_4 两个门打开，使 $Q_4 = \bar{D}$ ， $Q_1 = \bar{Q}_4 = D$ ， D 信号进入触发器，为触发器状态刷新做好准备。

(2) 当 CP 由 0 变 1 后瞬间， G_2 和 G_3 打开，它们的输出 Q_2 和 Q_3 状态由 G_1 和 G_4 的输出状态决定， $\bar{S} = Q_2 = \bar{Q}_1 = \bar{D}$ ， $\bar{R} = Q_3 = \bar{Q}_4 = D$ ，二者状态永远是互补的，即 $\bar{S}$ 和 $\bar{R}$ 中必定有一个是 0。由基本 SR 锁存器的逻辑功能可知，这时 $Q^{*+1} = D$ ，触发器状态按此前 D 的逻辑值刷新。

(3) 在 $CP=1$ 期间，由 G_1 、 G_2 和 G_3 、 G_4 分别构成的两个基本 SR 锁存器可以保证 Q_2 、 Q_3 的状态不变，使触发器状态不受输入信号 D 变化的影响。在 $Q=1$ 时， $Q_2=0$ ，则将 G_1 、 G_3 封锁。 Q_2 至 G_1 的反馈线使 $Q_1=1$ ，起维持 $Q_2=0$ 的作用，从而维持了触发器的 1 状态，称为置 1 维持线；而 Q_2 至 G_3 的反馈线使 $Q_3=1$ ，虽然 D 信号在此期间的变化可能使 Q_4 相应改变，但不会改变 Q_3 的状态，从而阻塞了 D 端输入的置 0 信号，称为置 0 阻塞线。

在 $Q=0$ 时， $Q_3=0$ ，则将 G_4 封锁，使 $Q_4=1$ ，既阻塞了 $D=1$ 信号进入触发器的路径，又与 $CP=1$ ， $Q_2=1$ 共同作用，将 Q_3 维持为 0，而将触发器维持在 0 状态，故将 Q_3 至 G_4 的反馈线称为置 1 阻塞、置 0 维持线。

该 D 触发器的特性方程同前面，即 $Q^{*+1} = D$ 。

3. 利用传输延迟的触发器

图 5-10 是利用传输延迟实现的 JK 触发器电路结构。该电路由 G_{11} 、 G_{12} 、 G_{13} 和 G_{21} 、 G_{22} 、 G_{23} 构成两个与或非门。在集成电路的工艺上保证 G_3 和 G_4 门的传输延迟时间大于 SR 锁存器的翻转时间。




图 5-10 利用传输延迟的 JK 触发器的逻辑电路

工作原理如下：

(1) $CP = 0$ 时， G_{12} 、 G_{22} 被 $\overline{CP}$ 信号封锁， G_3 、 G_4 也被 $\overline{CP}$ 封锁，不论 J、K 为何状态， $\overline{S}$ 、 $\overline{R}$ 均为 1，把 G_{13} 、 G_{23} 打开，使 G_{11} 和 G_{21} 形成交叉耦合的保持状态，输出 Q 、 Q' 状态不变，触发器处于稳定状态。


(2) CP 由 0 变 1 后瞬间， G_{12} 、 G_{22} 两门传输延迟时间较短，抢先打开，使 G_{11} 和 G_{21} 继续处于锁定状态，输出仍保持不变。经过一段延迟， $\overline{S}$ 、 $\overline{R}$ 才反映出输入信号 J、K 的作用，

为触发器状态刷新做好了准备。

(3) CP 由 1 变 0 后的瞬间， G_{12} 、 G_{22} 两门抢先关闭，而 G_3 、 G_4 两门的延迟使 $\overline{S}$ 、 $\overline{R}$ 尚未来得及变化，在这期间状态由 $\overline{S}$ 、 $\overline{R}$ 确定，于是触发器状态由前一状态转换为下一状态。随着 G_3 、 G_4 延迟的结束， $\overline{S}$ 、 $\overline{R}$ 均为 1，触发器又进入①所分析的情况。

三、触发器的逻辑功能

所谓触发器的逻辑功能，是指次态与现态、输入信号之间的逻辑关系，这种关系可以用特性表、特性方程或状态图来描述。按照触发器状态转换的规则不同，通常分为 D 触发器、JK 触发器、T 触发器、SR 触发器等几种逻辑功能类型。它们的逻辑符号如图 5-11 所示。



(a)D 触发器 (b)JK 触发器 (c)T 触发器 (d)SR 触发器

图 5-11 不同逻辑功能触发器的国标逻辑符号

注意，逻辑功能与电路结构是两个不同的概念。同一逻辑功能的触发器可以用不同的电路结构实现；以同一基本电路结构，也可以构成不同逻辑功能的触发器。


1. D 触发器

(1) 特性表

以触发器的现态和输入信号为变量，以次态为函数，描述它们之间逻辑关系的真值表称为触发器的特性表。

表 5-4 D 触发器的特性表

Q^n	D	Q^{n+1}
0	0	0
0	1	1
1	0	0
1	1	1



5-12 D 触发器的状态图

(2) 特性方程

逻辑表达式称为触发器特性方程，由特性表得 D 触发器的特性方程 $Q^{n+1} = D$ 。

(3) 状态图

状态图由特性表导出，如图 5-12 所示。

2. JK 触发器

(1) 特性表


表 5-5 JK 触发器的特性表

Q^n	J	K	Q^{n+1}	Q^n	J	K	Q^{n+1}
0	0	0	0	1	0	0	1
0	0	1	0	1	0	1	0
0	1	0	1	1	1	0	1
0	1	1	1	1	1	1	0

(2) JK 触发器次态的特性方程

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

(3) 状态图



5-13 JK 触发器的状态图

3. T 触发器

(1) 特性表


表 5-6 T 触发器的特性表

Q^n	T	Q^{n+1}
0	0	0
0	1	1
1	0	1
1	1	0

(2) T 触发器次态的特性方程

$$Q^{n+1} = T\overline{Q}^n + \overline{T}Q^n$$

(3) 状态图



5-14 T 触发器的状态图

(4) T'触发器：当 T 触发器的 T 输入端固定接高电平，得 $Q^{n+1} = \overline{Q^n}$ 。

4. SR 触发器

(1) 特性方程

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ SR = 0 \text{ (约束条件)} \end{cases}$$

(2) 特性表

表 5-7 SR 触发器的特性表

Q^n	S	R	Q^{n+1}	Q^n	S	R	Q^{n+1}
0	0	0	0	1	0	0	1
0	0	1	0	1	0	1	0
0	1	0	1	1	1	0	1
0	1	1	不确定	1	1	1	不确定

(3) 状态图




图 5-15 SR 触发器的状态图

5. D 触发器功能的转换

(1) D 触发器构成 JK 触发器

比较 D 触发器和 JK 触发器特性方程，令 $D = J\overline{Q} + \overline{K}Q$ ，如图 5-16 所示，可以实现 JK 功能。





图 5-16 用 D 触发器实现 JK 触发器的逻辑功能

(2) D 触发器构成 T 触发器

令 $D = T\overline{Q} + TQ = T \oplus Q = T \odot \overline{Q}$ ，只需在 D 输入端前增加一个异或门或者同或门即可实现。

图 5-17 为两种 T 触发器逻辑电路。



(a)用异或门实现 (b)用同或门实现

图 5-17 用 D 触发器实现 T 触发器的逻辑功能

(3) D 触发器构成 T' 触发器

令 $D = \bar{Q}$ ，画出用 D 触发器构成的 T' 触发器，如图 5-18 所示。




图 5-18 D 触发器实现 T' 触发器逻辑功能

5.2 课后习题详解

5.2 锁存器

5.2.1 分析图 5-19 所示电路的功能，列出功能表。




图 5-19

解：由电路图可得： $Q = \overline{S\bar{Q}}$ ， $\bar{Q} = \overline{Q\bar{R}}$

因此锁存器的功能表，如表 5-8 所示。

表 5-8

S	R	Q	$\bar{Q}$	锁存器状态
0	0	不变	不变	保持
0	1	0	1	0
1	0	1	0	1
1	1	0	0	不确定

5.2.2 用 CMOS 电路 74HCT02 或非门构成消除机械开关抖动影响的电路如图 5-20 所示，

试画出在开关 S 由位置 A 到 B 时 Q 和 $\bar{Q}$ 端的波形。如改用 TTL 电路 74LS02 实现，

R_1 、 R_2 取值的大致范围为多少？整个电路的功耗会发生什么变化？




图 5-20

解：开关接通 A 点时， $Q=0$ ， $\bar{Q}=1$ 。当开关触点拨离 A 点瞬间，由于 $\bar{Q}=1$ 的作用，其抖动不会影响 $Q=0$ 的状态。在开关悬空期间，锁存器保持状态不变。开关触点第一次接通

B 点，就使 $Q=1$ ， $\bar{Q}=0$ 。在 $Q=1$ 的作用下，即使触点的抖动会使 B 点电平发生跳动，也不会改变 $\bar{Q}=0$ 的状态。该过程中 Q 和 $\bar{Q}$ 的波形如图 5-21（a）所示。




图 5-21

如果改用 TTL 电路 74LS02 实现，其输入电路如图 5-21（b）所示。
当开关未接通 A 点时，电源+Vcc 将通过内部的电阻 r_1 、二极管 D_1 ，向电路外接电阻 R_1 注入电流 i_1 。如果 R_1 阻值过大， i_1 在该电阻上产生的压降有可能超过 TTL 电路所允许的低电平输入电压最大值 V_{ILMAX} ，从而电路可能发生逻辑混乱。因此：

$$\frac{V_{CC} - V_{FSBD} - V_{ILmax}}{r_1} R_1 \leq V_{ILmax}$$

74LS02 中， $V_{CC}=+5\text{ V}$ ， $V_{ILMAX}=0.8\text{ V}$ ， r_1 的典型值为 $20\text{ K}\Omega$ ，二极管正向导通时的典型压降 $V_{FSBD}=0.4\text{ V}$ 。代入不等式可得： $R_1 \leq 4.2\text{ K}\Omega$ ，为了降低电路功耗， R_1 取值一般应大于 $500\text{ }\Omega$ 。因此 $500\Omega \leq R_1 \leq 4.2\text{ K}\Omega$ 。

TIL 电路的静态功耗远大于 CMOS 电路，同时考虑电阻 R_1 和 R_2 的功耗，用 74LS02 构成的电路，功耗将显著增大。

5. 2.3 由与或非门组成的艘锁存器如图 5-22 所示，试分析其工作原理并列出的功能表。




图 5-22

解：当 $E=0$ 时，输出保持不变；当 $E=1$ 时，输出随 S、R 逻辑值的变化而变化。功能表如表 5-9 所示。

表 5-9

E	S	R	Q	$\bar{Q}$	锁存器状态
0	×	×	不变	不变	保持
1	0	0	不变	不变	保持
1	0	1	0	1	0
1	1	0	1	0	1
1	1	1	0	0	不确定

5. 2.4 图 5-4 所示锁存器的 E、R、S 端的输入信号波形如图 5-23 所示，试画出 Q 和 $\bar{Q}$ 端的波形，设初态 Q=0。




图 5-23

解：锁存器的功能表如表 5-10 所示，根据此表可以画出波形图如图 5-24 所示。

表 5-10

E	S	R	Q	$\bar{Q}$	锁存器状态
0	×	×	不变	不变	保持
1	0	0	不变	不变	保持
1	0	1	0	1	0
1	1	0	1	0	1
1	1	1	0	0	不确定




图 5-24

5. 2.5 若图 5-5(a)所示电路的初始状态为 Q=1，E、S、R 端的输入信号如图 5-25 所示，试画出相应 Q 和 $\bar{Q}$ 端的波形。




图 5-25

解：该锁存器的功能表如表 5-11 所示，若初态 $Q=1$ ，则根据功能表可画出波形图如图 5-26 所示。

表 5-11

E	S	R	Q	$\bar{Q}$	锁存器状态
0	x	x	不变	不变	保持
1	0	0	不变	不变	保持
1	0	1	0	1	0
1	1	0	1	0	1
1	1	1	0	0	不确定





图 5-26

5. 2.6 试用 1 片八 D 锁存器 74HC373 设计一个能锁存 2 位 BCD 码信号的锁存电路。假定三态输出使能端 $\overline{OE}=0$ ，锁存器原输出 $Q_7Q_6Q_5Q_4=1001(9_D)$ ， $Q_3Q_2Q_1Q_0=0100(4_D)$ ，而输入为 $D_7D_6D_5D_4=1001(9_D)$ ， $D_3D_2D_1D_0=0101(5_D)$ ，画出锁存器锁存新数据前、后使能端 LE 应输入的波形和相应 Q_0 的波形。

解：所设计的电路如图 5-27 (a)所示。其锁存新数据前、后使能端 LE 应输入的波形和相应 Q_0 的波形如图 5-27(b)所示。



(a) (b)

图 5-27

5. 3 触发器的电路结构和工作原理

5. 3.1 触发器的逻辑电路如图 5-28 所示，确定其属于何种电路结构的触发器并分析工作原理。




图 5-28

解：电路是由两个传输门控 D 锁存器级联构成的 COMS 主从 D 触发器。其中 G_1 、 G_2 构成主锁存器， G_3 、 G_4 构成从锁存器。 $\overline{S_D}$ 和 $\overline{R_D}$ 为直接置 1 端和直接置 0 端，当触发器处于以下触发工作状态时，应将它们置为高电平。

(1) 当 $CP=0$ 时， $\overline{C}=1$ ， $C=0$ ， TG_1 和 TG_4 导通， TG_2 和 TG_3 断开。D 端信号进入主锁存

器， G_1 输出为 $\overline{D}$ ，并随 D 变化。由于 TG_3 断开、 TG_4 导通，主、从锁存器相互隔离，使触发器输出维持原来的状态不变。

(2) 当 CP 由 0 跳变到 1 后， $\overline{C}=0$ ， $C=1$ ， TG_1 和 TG_4 断开， TG_2 和 TG_3 导通。这时 D 端与主锁存器之间的联系被切断， TG_2 的导通使主锁存器维持在 CP 上升沿到来前瞬间的状态。

同时由于 TG_3 导通， G_1 输出信号送至 Q 端得 $Q^{n+1} = D$ ，并在 $CP=1$ 期间维持不变。

(3) 当 CP 由 1 跳变到 0 后，则再次重复(1)的过程。

5. 3.2 触发器的逻辑电路如图 5-29 所示，确定其应属于何种电路结构的触发器。




图 5-29

解：该电路是由两个逻辑门控 SR 锁存器级联构成的主从 SR 触发器。

5. 3.3 触发器的逻辑电路如图 5-30 所示，确定其应属于何种电路结构的触发器。




图 5-30

解：该电路是维持阻塞结构的 JK 触发器。

5. 3.4 根据对图 5-10 的电路分析，列出其功能表。

解：功能表如表 5-12 所示。

表 5-12

输 入			输 出		功 能	输 入			输 出		功 能
$\overline{CP}$	J	K	Q^{n+1}	$\overline{Q}^{n+1}$		$\overline{CP}$	J	K	Q^{n+1}	$\overline{Q}^{n+1}$	
↓	L	L	Q^n	$\overline{Q}^n$	保持	↓	H	L	H	L	置 1
↓	L	H	L	H	置 0	↓	H	H	$\overline{Q}^n$	Q^n	翻转

5. 3.5 图 5-9 的维持阻塞 D 触发器在 $D=1$ 时保持时间 t_H 为零，分析其原因。

解：若在维持阻塞 D 触发器在 CP 脉冲上升沿到来前($CP=0$)置 $D=1$ ，则使

$Q_4=0$ ， $Q_1=1$ 。 $CP=0$ 使得 $Q_2=Q_3=1$ 即($\overline{S} = \overline{R} = 1$)，则 G_5 、 G_6 构成的 SR 锁存器的输出状态保持不变。

一旦 CP 脉冲上升沿到来，经过 G_2 一个门的延迟时间，便将 Q_2 置 0，并同时分别作用于 G_1 和 G_3 输入端，使得 SR 锁存器置 1。即使 CP 上升沿到达时，D 信号也从 1 变化到 0（即 D 信号的保持时间 $t_H=0$ ），D 信号还要经过 G_4 一个门的延迟时间才能使 $Q_4=1$ ，对 G_1 和 G_3 两门发生作用。而这时 Q_2 的低电平信号也几乎同时到 G_1 和 G_3 输入端，将两门封住，从而阻挡住 D 信号变化对触发器的作用。因此该 D 触发器在 $D=1$ 时，保持时间 t_H 可以为 0。

5. 3.6 图 5-10 中触发器电路的动态特性参数为： $t_{su}=5\text{ ns}$ ， $t_{pHL}=10\text{ ns}$ ， $t_{pLH}=15\text{ ns}$ 。画出这种触发器的定时图。

解：该电路是下降沿触发的 JK 触发器。 t_{su} 为建立时间，它表示 J、K 信号的作用应提前于 $\overline{CP}$ 信号下降沿的时间最小值， t_{pHL} 是指 J、K 信号和 CP 信号共同作用后，输出从高电平到低电平的延迟时间， t_{pLH} 则是指输出从低电平到高电平的延迟时间。其定时图如图 5-31 所示。




图 5-31

5. 4 触发器的逻辑功能

5. 4.1 上升沿触发和下降沿触发的 D 触发器逻辑符号及时钟信号 $CP(\overline{CP})$ 和 D 的波形如图 5-32 所示。分别画出它们的 Q 端波形。设触发器的初始状态为 0。




图 5-32

解：波形图如图 5-33 所示。




图 5-33

5. 4.2 试用卡诺图化简表 5-5 表达的逻辑关系，并将结果与教材式(5.4.2)

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n \text{ 核对。}$$

解：根据特性表可得卡诺图如图 5-34 所示，化简得： $Q^{n+1} = J\overline{Q} + \overline{K}Q$ ，与教材式(5.4.2)相同。



图 5-34

5. 4.3 设下降沿触发的 JK 触发器初始状态为 0, $\overline{CP}$ 、J、K 信号如图 5-35 所示, 试画出触发器 Q 端的输出波形。




图 5-35

解: Q 端的波形如图 5-36 所示。




图 5-36

5. 4.4 逻辑电路如图 5-37 所示, 试画出在 CP 作用下, ϕ_0 、 ϕ_1 、 ϕ_2 和 ϕ_3 的波形。




图 5-37

解: 触发器 FF_0 和 FF_1 均为上升沿触发, 且 RS 触发器的特征方程为:

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ SR = 0 \text{ (约束条件)} \end{cases}$$

$$S_0 = \overline{Q_1}, R_0 = \overline{S_0} = Q_1;$$

触发器的激励方程为: $S_1 = Q_0, R_1 = \overline{S_1} = \overline{Q_0}$

状态方程为: $Q_0^{n+1} = \overline{Q_1}, Q_1^{n+1} = Q_0$

设初始状态为 $Q_0=Q_1=0$, 列真值表画出波形图如图 5-38 所示。




图 5-38

5. 4.5 电路如图 5-39 所示, 设各触发器的初态为 0, 画出在 $\overline{CP}$ 脉冲作用下 Q 端波形。




图 5-39

解: 各触发器的状态方程为:

$$(a) Q_1^{n+1} = J\overline{Q_1^n} + \overline{K}Q_1^n = \overline{Q_1^n}$$

$$(b) Q_2^{n+1} = J\overline{Q_2^n} + \overline{K}Q_2^n = 0$$

$$(c) Q_3^{n+1} = J\overline{Q_3^n} + \overline{K}Q_3^n = \overline{Q_3^n}$$

$$(d) Q_4^{n+1} = J\overline{Q_4^n} + \overline{K}Q_4^n = 1$$

则各触发器 Q 端的波形如图 5-40 所示。




图 5-40

5. 4.6 逻辑电路如图 5-41 所示, 已知 $\overline{CP}$ 和 X 的波形, 试画出 Q_1 和 Q_2 的波形。触发器的初始状态均为 0。




图 5-41

解: 触发器的激励方程为: $J_1 = K_1 = 1, J_2 = K_2 = X \oplus Q_1$

状态方程为: $Q_1^{n+1} = \overline{Q_1}, Q_2^{n+1} = X \oplus Q_1 \overline{Q_2} + \overline{X \oplus Q_1} Q_2 = X \oplus Q_1 \oplus Q_2$

由此可得, Q_1 和 Q_2 的波形如图 5-42 所示。




图 5-42

5. 4.7 逻辑电路如图 5-43 所示, 已知 $\overline{CP}$ 和 A 的波形, 画出触发器 Q 端的波形, 设触发器的初始状态为 0。




图 5-43

解: 异步清零端 $\overline{R} = \overline{CP \cdot Q}$

状态方程为: $Q^{n+1} = A \overline{Q}$ 。由此可得 Q 端波形如图 5-44 所示。




图 5-47

解：第一片触发器为上升沿触发的 D 触发器，脉冲信号为 Q_2 ，状态方程为 $Q_1^{n+1} = \overline{Q_1}$ ，异步清零信号为 $\overline{C}$ ；第二片触发器为下降沿触发的 JK 触发器，脉冲信号为 $\overline{CP}$ ，状态方程为 $Q_2^{n+1} = A\overline{Q_2} + \overline{B}Q_2$ ，异步清零信号为 $\overline{C}$ ，输出波形图如图 5-48 所示。




图 5-48

5. 4.10 逻辑电路和输入信号波形如图 5-49 所示，画出各触发器 Q 端的波形。触发器的初始状态均为 0。




图 5-49

解：第一片触发器的状态方程为： $Q_1^{n+1} = 1$ ，并且在脉冲信号 CP_1 的上升沿发生，又异步清零信号 $R = Q_2$ ，即当 $Q_2 = 1$ 时，触发器异步清零。

第二片触发器的状态方程为： $Q_2^{n+1} = 1$ ，并且在脉冲信号 CP_2 的上升沿发生，又异步清零信号 $R = \overline{Q_1}$ ，即当 $Q_1 = 0$ 时，触发器异步清零。

电路图如图 5-50 所示。




图 5-50

5. 5 用 Verilog HDL 描述锁存器和触发器

5. 5.1 试说明下列程序所完成的逻辑功能，并画出它的逻辑图。

```
module d_latch_rst(Rd, control, D, Q);
  input Rd, control, D;
  output Q;
  reg Q;
  always @(Rd or control or D)
    if(~Rd)Q<=1'b0;
    else if(control)
      Q<=D;
endmodule
```

解：该程序描述的是一个 D 触发器，逻辑图如图 5-51 所示，它有三个输入端，分别为 D、Rd、control，一个输出端为 Q，电路的功能特性如表 5-13 所示。

表 5-13




图 5-51

5. 5.2 试用 Verilog HDL 行为级建模方式描述一个下降沿触发的 D 触发器，要求具有异步置 0 功能，即置 0 信号变为低电平时，将触发器的输出置 0。

解：

```

module async _rst _DFF( Q,QN,D,CP,Rd) ;
  output Q,QN;
  input D,CP,Rd;
  reg Q,QN;
  always @( negedge CP or negedge Rd)
    if( ~ Rd)
      begin
        Q <= 1'b0;
        QN <= 1'b1;
      end
    else
      begin
        Q <= D;
        QN <= ~ D;
      end
    endmodule

```

5. 5.3 阅读下列两个程序，画出它们的逻辑图。

(1)

```

module DFF1 (Qa,Qb,D,CP);
  input D,CP;
  output Qa,Qb;
  reg Qa,Qb;
  always @( posedge CP)
  begin
    Qa = D;
    Qb = Qa;
  end
endmodule

```


(2)

```

module DFF2 (Qa,Qb,D,CP);
  input D,CP;
  output Qa,Qb;
  reg Qa,Qb;
  always @( posedge CP)
  begin
    Qa <= D;
    Qb <= Qa;
  end
endmodule

```

解：逻辑图如图 5-52 (a) 和 (b) 所示。



(a) (b)

图 5-52

5.3 名校考研真题详解

一、填空题

试用 D 触发器实现 T 触发器的功能，写出逻辑表达式()。[北京邮电大学 2010 研]

【答案】 $D = T\overline{Q}^n + \overline{T}Q^n$ 查看答案

【解析】D 触发器的逻辑功能为 $Q^{n+1} = D$ ；T 触发器的逻辑功能为 $Q^{n+1} = T\overline{Q}^n + \overline{T}Q^n$ ，对比可得。

二、判断题

D 触发器的建立时间指的是在时钟的触发沿之后输出达到稳定所需的时间。（ ）[北京大学 2007 研]

【答案】错 查看答案

【解析】建立时间是指在 D 触发器的时钟信号上升沿到来以前，输入信号 D 跳变到某一逻辑电平并保持不变的最小时间。

三、选择题

1. 为了使钟控 RS 触发器的次态为 1，RS 的取值应为（ ）。[成都理工大学 2006 研]

- A. RS=0
- B. RS=01
- C. RS=10
- D. RS=11

【答案】B 查看答案

【解析】根据基本 RS 触发器的状态转移表可得出答案。

2. 设计一“00001111”串行序列发生器，最少需要触发器个数是（ ）。[电子科技大学 2006 研]

- A. 4 个
- B. 3 个
- C. 5 个
- D. 8 个

【答案】B 查看答案

【解析】

3. 4 级移位寄存器，现态为 0111，经右移一位后其次态为（ ）。[成都理工大学 2006 研]

- A. 0011 或 1011
- B. 1111 或 1110
- C. 1011 或 1110
- D. 0011 或 1111

【答案】A 查看答案

【解析】从左向右第 2-4 位必然是 011，第一位可能为 0，也可能为 1。

四、分析计算题

1. 如图 5-53 所示，试画出各触发器 Q 端在初始状态为 0 和 1 两种条件下的波形。[中科院 2005 研]




图 5-53

解：由图 5-53 可知，abc 是在 CP 上升沿触发，def 是在 CP 下降沿触发，如图 5-54 所示。

初态为 1 时 初态为 0 时




图 5-54

2. 如图 5-55 所示输入电压波形，触发器的初始状态均为 $Q=0$ ，试画出各触发器输出端的电压波形。[北京科技大学 2010 研]




图 5-55

解：（1）图 5-55（a）所示触发器的特性表，如表 5-14 所示，输出端的电压波形如图 5-56（a）所示。

表 5-14

$\overline{S_D} \ \overline{R_D}$	Q^{n+1}
00	不定
01	置 1
10	置 0
11	不定

（2）如图 5-55（b）所示，脉冲上升沿触发， $Q^{n+1}=D$ ，输出端的电压波形如图 5-56（b）所示。




图 5-56

第 6 章 时序逻辑电路

6.1 复习笔记

组合逻辑电路中，任一时刻的输出信号仅仅由该时刻的输入信号所决定。

时序电路在任一时刻的输出信号不仅与当前的输入信号有关，而且与电路原来的状态有关。即时序电路中除具有逻辑运算功能的组合电路外，还必须有能够记忆电路状态的存储单元或延迟单元，即锁存器或触发器。

一、时序逻辑电路的基本概念

1. 时序逻辑电路的模型和分类

(1) 时序电路的模型

整个时序电路由进行逻辑运算的组合电路和起记忆作用的存储电路两部分组成，存储电路可用触发器或锁存器组成。

图 6-1 为时序电路模型。其中， $I = (I_1, I_2, \dots, I_i)$ 为输入信号； $O = (O_1, O_2, \dots, O_j)$ 为输出信号；

$E = (E_1, E_2, \dots, E_k)$ 为驱动存储电路转换为下一状态的激励信号； $S = (S_1, S_2, \dots, S_m)$ 为存储电路的状态信号。




图 6-1 时序逻辑电路的模型

以上 4 组变量的逻辑关系：

输出方程： $O = f(I, S)$ ；

激励方程： $E = g(I, S)$ ；

状态方程： $S^{n+1} = h(E, S^n)$ 。

时序逻辑电路的特征：

①时序逻辑电路由组合电路和存储电路组成；

②时序逻辑电路的状态与时间因素相关，即时序电路在任一时刻的状态变量不仅是当前输入信号的函数，而且还是电路以前状态的函数，时序电路的输出信号由输入信号和电路的状态共同决定。

（2）异步时序电路与同步时序电路

①异步时序电路

电路中触发器的时钟输入端没有接在统一的时钟脉冲上，或电路中没有时钟脉冲(如 SR 锁存器构成的时序电路)，电路中各存储单元的状态更新不是同时发生的。

②同步时序电路

存储电路状态的转换是在同一时钟源的同一脉冲边沿作用下同步进行的。同步时序电路的存储电路一般用触发器实现，所有触发器的时钟输入端都应接在同一个时钟脉冲源上，而且它们对时钟脉冲的敏感沿也都应一致。

2. 时序电路逻辑功能的表达

时序电路可用方程组、状态表、状态图和时序图来表达。

（1）逻辑方程组

包括输出方程组、激励方程组和状态方程组。只有状态方程组存在触发器从现态到次态的变化，需要用上标 n 和 $n+1$ 来区别这两种状态，未标注的变量为现态值。

（2）状态表

根据逻辑方程组可以列出真值表，真值表反映了触发器从现态到次态的转换，故称为状态转换真值表。在分析和设计时序电路时，更常用集约形式的状态表。

（3）状态图

状态转换过程以信号流程图方式表达了电路的逻辑功能。图中以圆圈表示电路的状态，圆圈中的二进制码为状态编码。带箭头的方向线指示状态转换的方向，当方向线的起点和终点都在同一个圆圈上时，则表示状态不变。标在方向线旁斜线左、右两侧的二进制数分别表示状态转换前输入信号的逻辑值和相应的输出逻辑值。

（4）时序图

通常把时序电路的状态和输出对时钟脉冲序列和输入信号响应的波形图称为时序图。时序图可以从上述三组逻辑方程、状态表或状态图得到。

二、同步时序逻辑电路的分析

1. 分析同步时序逻辑电路的一般步骤

（1）根据给定的同步时序电路列出下列逻辑方程组

①对应每个输出变量导出输出方程，组成输出方程组；

②对每个触发器导出激励方程，组成激励方程组；

③将各触发器的激励方程代入相应触发器的特性方程，得到各触发器的状态方程，从而组成状态方程组。

上述①和②表达了同步时序电路中全部组合电路的特性，而③则表达了电路的状态转换特性。

（2）根据状态方程组和输出方程组，列出电路的状态表，画出状态图或时序图。

（3）确定电路的逻辑功能，必要的话，可用文字详细描述。

2. 米利型和穆尔型时序电路

电路输出是输入变量及触发器状态的函数，这类时序电路称为米利型电路或米利型状态机，它的一般化模型如图 6-2 所示。

电路输出仅仅取决于各触发器的状态，而不受电路当时的输入信号影响或没有输入变量，这类电路称为穆尔型电路或穆尔型状态机，其模型如图 6-3 所示。




图 6-2 米利型电路模型 图 6-3 穆尔型电路模型

三、同步时序逻辑电路的设计

1. 设计同步时序逻辑电路的一般步骤

设计同步时序逻辑电路的一般过程如图 6-4 所示。




图 6-4 同步时序电路的设计过程

(1) 由给定的逻辑功能建立原始状态图和原始状态表

通常，所要设计的时序电路的逻辑功能是通过文字、图形或波形图来描述的，首先必须把它们变换成规范的状态图或状态表。

具体做法如下：

①明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号。

同步时序电路的时钟脉冲 CP 或 $\overline{CP}$ 一般是不作为输入变量考虑的。

②找出所有可能的状态和状态转换之间的关系，则建立起原始状态图。

③根据原始状态图建立原始状态表。

(2) 状态化简

原始状态图或原始状态表很可能隐含多余的状态，去除多余状态的过程称为状态化简，其目的是减少电路中触发器及门电路的数量，但不能改变原始状态图或原始状态表所表达的逻辑功能。

状态化简建立在等价状态的基础上：如果两个状态作为现态，其任何相同输入所产生的输出及建立的次态均完全相同，则这两个状态称为等价状态。凡是两个等价状态都可以合并成一个状态而不改变输入-输出关系。

(3) 状态分配

对每个状态指定一个特定的二进制代码，称为状态分配或状态编码。

①要确定状态编码的位数。

同步时序电路的状态取决于触发器的状态组合，触发器的个数 n 即状态编码的位数。 n 与

状态数 M 一般应满足关系： $2^{n-1} < M \leq 2^n$ 。

②要对每个状态确定编码。

选取的编码方案应该有利于所选触发器的激励方程及输出方程的化简以及电路的稳定可靠。

状态分配完成，则可将简化状态图和状态表中的字符替换为状态编码。

(4) 选择触发器类型

① 小规模集成电路的触发器产品，大多是 D 触发器和 JK 触发器。由于单个 JK 触发器具有较强的功能，选择它有时可使设计灵活方便。

② 中规模集成电路大多已组成为功能模块，对于电路设计来说已无选择余地。

(5) 确定激励方程组和输出方程组

根据状态分配后的状态表，用卡诺图或其他方式对逻辑函数进行化简，可求得电路的激励方程组和输出方程组。

(6) 画出逻辑图，并检查自启动能力

按照前一步导出的激励方程组和输出方程组，可画出接近工程实现的逻辑电路图。

有些同步时序电路设计中会出现没有用到的无效状态，当电路上电后有可能陷入这些无效状态而不能退出。因此，设计的最后一步应检查电路是否能进入有效状态，即是否具有自启动能力。如果不能自启动，则需修改设计。

四、异步时序逻辑电路的分析

异步时序电路与同步时序电路的主要区别在于电路中没有统一的时钟脉冲，因而各存储电路不是同时更新状态，状态之间没有准确的分界。

在分析脉冲异步时序电路时必须注意以下几点：

(1) 分析状态转换时必须考虑各触发器的时钟信号作用情况

异步时序电路中，由于各个触发器只有在其时钟输入 CP_n 端的相应脉冲沿作用时，才有可能改变状态。因此，在分析状态转换时，首先应根据给定的电路列出各个触发器时钟信号的逻辑表达式。有时钟信号作用时，则令 $CP_n=1$ ，否则 $CP_n=0$ 。

(2) 每一次状态转换必须从输入信号所能影响触发的第一个触发器开始逐级确定

异步时序电路每一次状态转换的分析必须从输入信号所能作用的第一个触发器开始推导，确定它的状态变化，然后根据它的输出信号分析下一个触发器的时钟信号以确定 CP_n 的值，进一步决定该触发器是否发生状态转换。

(3) 每一次状态转换都有一定的时间延迟

异步时序电路各个触发器之间的状态转换存在一定的延迟，输入信号（包括时钟信号）必须等待电路进入稳定状态之后才允许发生改变，否则电路会处在不确知的状态。

五、若干典型的时序逻辑集成电路

1. 寄存器和移位寄存器

(1) 寄存器

寄存器是数字系统中用来存储二进制数据的逻辑部件。1 个触发器可存储 1 位二进制数据，存储 n 位二进制数据的寄存器需要用 n 个触发器组成。

(2) 移位寄存器

寄存器只有寄存数据或代码的功能。如果将若干个触发器级联成如图 6-5 所示电路，则可构成移位寄存器。它们在同一时钟脉冲作用下，可将寄存的二进制代码或数据依次移位，用来实现数据的串行/并行或并行/串行的转换、数值运算以及其他数据处理功能。显然，移位寄存器属于同步时序电路。




图 6-5 用 D 触发器构成的 4 位移位寄存器

① 基本移位寄存器

图 6-5 所示是一个 4 位移位寄存器，串行二进制数据从输入端 D_{SI} 输入，左边触发器的输出作为右邻触发器的数据输入。 D_{SO} 为串行输出， D_{PO} 为并行输出。状态表如表 6-1 所示。

表 6-1 电路的状态表

CP	Q_0	Q_1	Q_2	Q_3
第一个 CP 脉冲之前	x	x	x	x
1	D_1	x	x	x
2	D_2	D_1	x	x
3	D_3	D_2	D_1	x
4	D_0	D_3	D_2	D_1

②多功能双向移位寄存器

对移位寄存器的数据流向加以控制，实现数据的双向移动，其中一个方向称为右移，另一个方向则为左移，这种移位寄存器称为双向移位寄存器。逻辑图中的最低有效位(LSB)到最高有效位(MSB)的电路排列顺序应从上到下，从左到右。因此，定义移位寄存器中的数据从低位触发器移向高位为右移，移向低位为左移。

为了扩展逻辑功能和增加使用的灵活性，某些双向移位寄存器集成电路产品又附加了并行输入、并行输出等功能。图 6-6 所示是上述几种工作模式的简化示意图。




图 6-6 多功能移位寄存器工作模式简图

2. 计数器

计数器不仅可用于对脉冲进行计数，还可用于分频、定时、产生节拍脉冲以及其他时序信号。种类很多，根据不同的标准有不同的分类。

- (1) 二进制计数器
 - ①异步二进制计数器

图 6-7 是一个 4 位异步二进制计数器的逻辑图，它由 4 个 T' 触发器组成。该计数器以 16 个 CP 脉冲构成一个计数周期，是模 16 ($M=16$) 加计数器。其中， Q_0 的频率是 CP 的 1/2，即实现了 2 分频， Q_1 得到 CP 的 4 分频，以此类推， Q_2 、 Q_3 分别对 CP 进行了 8 分频和 16 分频，因而，计数器也可作为分频器使用。




图 6-7 4 位异步二进制计数器的逻辑图

②同步二进制加计数器

对 4 位二进制计数器， Q_0 在每个计数脉冲到来时都要翻转一次； Q_1 需要在 $Q_0 = 1$ 时准备好翻转的条件，下一个计数脉冲沿到达时立即翻转； Q_2 在 $Q_0 = Q_1 = 1$ 时需要准备好翻转条件，在其次态翻转； Q_3 则在 $Q_0 = Q_1 = Q_2 = 1$ 的次态翻转；以此类推，可以扩展到更多的位数。

同步二进制计数器可用 T 触发器来实现，根据每个触发器状态翻转的条件确定其 T 输入端的逻辑值，以控制它是否翻转。可以推出 N 位二进制计数器第 i 位 T 触发器激励方程的一般化表达式

$$\begin{cases} T_0 = 1 \\ T_i = Q_{i-1}Q_{i-2}\cdots Q_1Q_0 = \prod_{j=0}^{i-1} Q_j \quad (i=1,2,\cdots,N-1) \end{cases}$$

(2) 非二进制计数器

①异步二-十进制计数器

在一个异步五进制加法计数电路基础上增加一级触发器，便可构成异步二-十进制计数器。

②用集成计数器构成任意进制计数器

任意进制的计数器可以用厂家定型的集成计数器产品外加适当的电路连接而成。用 M 进制集成计数器构成 N 进制计数器时，如果 $M > N$ ，则只需一个 M 进制集成计数器；如果 $M < N$ ，则要用多个 M 进制计数器来构成。

③环形计数器

a. 基本环形计数器

将图 6-5 中移位寄存器的 $D_{s0}(Q_1)$ 与 D_{s4} 相连，则构成环形计数器。这种计数器不必译码就能直接输出 4 个状态的译码信号，并且不存在普通译码电路输出易出现的竞争-冒险现象。

b. 扭环形计数器

基本环形计数器的状态利用率不高，4 个触发器只有 4 个计数状态。若将图 6-5 所示电路中 $\bar{Q}_1$ 与 D_{s4} 相连，则构成扭环形计数器，电路的状态将增加一倍。附加的逻辑门使电路能够自启动。它的译码电路十分简单，译码输出不会出现竞争-冒险。

6.2 课后习题详解

6.1 时序逻辑电路的基本概念

6.1.1 已知一时序电路的状态表如表 6-2 所示，A 为输入信号，试作出相应的状态图。

表 6-2

现 态 (S^n)	次态/输出(S^{n+1}/Z)		现 态 (S^n)	次态/输出(S^{n+1}/Z)	
	$A=0$	$A=1$		$A=0$	$A=1$
a	$d/1$	$b/0$	c	$d/1$	$a/0$
b	$d/1$	$c/0$	d	$b/1$	$c/0$

解：状态图如图 6-8 所示。




图 6-8

6. 1.2 已知状态表如表 6-3 所示，输入为 X_1X_0 ，试作出相应的状态图。

表 6-3

现 态 (S^n)	次态/输出(S^{n+1}/Z)			
	$X_1X_0=00$	$X_1X_0=01$	$X_1X_0=10$	$X_1X_0=11$
S_0	$S_0/0$	$S_1/0$	$S_3/0$	$S_2/1$
S_1	$S_1/0$	$S_2/1$	$S_3/1$	$S_0/0$
S_2	$S_2/0$	$S_1/0$	$S_3/0$	$S_3/0$
S_3	$S_3/0$	$S_0/1$	$S_2/0$	$S_2/0$

解：状态图如图 6-9 所示。




图 6-9

6. 1.3 已知状态图如图 6-10 所示，试作出它的状态表。




图 6-10

解：状态表如表 6-4 所示。

表 6-4

现 态	次态/输出			
	$X_1X_0 = 00$	$X_1X_0 = 01$	$X_1X_0 = 10$	$X_1X_0 = 11$
0	0/0	1/1	0/0	1/0
1	0/0	1/1	1/1	1/1

6. 1.4 试画出 101 序列检测器的状态图，已知此检测器的输入序列、输出序列如下：

(1)输入 A: 010101101 输出 Z: 000101001

(2)输入 A: 0101011010 输出 Z: 0001000010

解：(1)状态转换表如表 6-5 (a) 所示，状态图如图 6-11 (a) 所示。

(2)状态转换表如表 6-5 (b) 所示，状态图如图 6-11 (b) 所示。

表 6-5 (a)

S^n	S^{n+1}/Z	
	A=0	A=1
S_0	$S_0/0$	$S_1/0$
S_1	$S_2/0$	$S_1/0$
S_2	$S_0/0$	$S_3/0$
S_3	$S_2/0$	$S_1/0$

表 6-5 (b)

S^n	S^{n+1}/Z	
	A=0	A=1
S_0	$S_0/0$	$S_1/0$
S_1	$S_2/0$	$S_1/0$
S_2	$S_0/0$	$S_3/0$
S_3	$S_0/0$	$S_1/0$




图 6-11

6. 1.5 图 6-12 所示是某时序电路的状态图，设电路的初始状态为 01，当序列 A=100110(自左至右输入)时，求该电路输出 Z 的序列。




图 6-12

解：根据状态转换图 6-13 可知，当初态为 01，输入 A=100110 时，状态顺序转换图如图 6-6 所示，故输出序列 Z=011010。




图 6-13

6. 1.6 已知某时序电路的状态表如表 6-6 所示，输入为 A，试画出它的状态图。如果电路的初始状态在 b，输入信号 A 依次是 0、1、0、1、1、1、1，试求其相应的输出。

表 6-6

现 态 (S^*)	次态/输出(S^{*+1}/Z)		现 态 (S^*)	次态/输出(S^{*+1}/Z)	
	A=0	A=1		A=0	A=1
a	a/0	b/0	d	d/0	c/0
b	a/1	d/1	e	b/1	a/1
c	b/1	e/1			

解：根据状态转换表可画出其状态转换图如图 6-14 (a) 所示。当初始状态为 b，输入信号 A=0101111 时，可根据状态转换图画出相应的状态顺序变化图如图 6-14 (b) 所示，故输出序列依次为 1010101。




图 6-14

6. 1.7 已知某同步时序电路含有两个上升沿触发的 D 触发器，其激励方程组为

$$D_0 = X_2 X_1 + X_1 Q_0 + X_2 Q_0$$

$$D_1 = X_1 \oplus X_2 \oplus Q_0$$

输出方程为

$$Z = Q_1$$

列出状态转换真值表和状态图，并分析其逻辑功能。若输入信号的波形如图 6-15 所示，且电路的初始状态为 00，试画出 Q_1 、 Q_0 的波形。




图 6-15

解：时序电路的状态方程为：

$$\begin{aligned} Q_0^{n+1} &= D_0 = X_2X_1 + X_1Q_0^n + X_2Q_0^n \\ Q_1^{n+1} &= D_1 = X_1 \oplus X_2 \oplus Q_0^n \end{aligned}$$


输出方程为：Z=Q₁

由此可画出该时序电路的真值表如表 6-7 所示。

表 6-7

X_2	X_1	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}
0	0	×	0	0	0
0	0	×	1	1	0
0	1	×	0	1	0
0	1	×	1	0	1
1	0	×	0	1	0
1	0	×	1	0	1
1	1	×	0	0	1
1	1	×	1	1	1

根据真值表可画出相应的状态转换图如图 6-16（a）所示。电路将根据 CP 上升沿到达前得瞬间 X₁X₂ 的值的不同，改变触发器状态，当初始状态为 00 时，Q₁Q₀ 的波形图如图 6-16（b）所示。



(a) (b)

图 6-16

电路逻辑功能：串行加法器。该电路的状态转换真值表与一位全加器的真值表相同。可认为 X₁、X₂ 为两个加数，脉冲信号 CP 的每一个上升沿到达时，各接受 X₁、X₂ 的一位数值，以及 Q₀ 中的数值（低位的进位信号），Q₁(Z)输出数值的和，Q₀ 输出向高位的进位值。时间上先输入的 X₁、X₂ 值作为加数的低位，后输入的值作为高位。电路开始工作时，要将 Q₀ 置零。

6. 1.8 已知状态表如表 6-8 所示，若电路的初始状态为 Q₁Q₀=00，输入信号 A 波形如图 6-17 所示，输出信号为 Z，试画出 Q₁Q₀ 的波形(设触发器对下降沿敏感)。

表 6-8

$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1} / Z$		$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1} / Z$	
	$A = 0$	$A = 1$		$A = 0$	$A = 1$
0 0	0 1/1	1 1/1	1 0	1 0/0	1 1/0
0 1	1 0/0	1 0/0	1 1	0 1/1	0 0/1




图 6-17

解：当电路的初始状态 $Q_1Q_0=00$ 时，根据脉冲信号下降沿到达前的瞬间输入 A 值的不同，结合状态表，可以得出 Q_1Q_0 状态依次变化的状态图如图 6-18 (a) 所示，波形图如图 6-18 (b) 所示。




图 6-18

6. 2 同步时序逻辑电路的分析

6. 2.1 试分析图 6-19(a)所示时序电路，画出其状态表和状态图。设电路的初始状态为 0，试画出在图 6-19(b)所示波形作用下， Q 和 Z 的波形图。




图 6-19

解：电路的状态方程为： $Q^{n+1} = A \oplus Q$ 输出方程为： $Z = \overline{A}Q$

状态转换表如表 6-9 所示，状态转换图如图 6-20 (a) 所示，波形图如图 6-20 (b) 所示。

表 6-9

Q^n	Q^{n+1}/Z	
	$A=0$	$A=1$
0	0/1	1/1
1	1/1	0/0




图 6-20

6. 2.2 试分析图 6-21(a)所示时序电路，画出其状态表和状态图。设电路的初始状态为 0，画出在图 6-21(b)所示波形作用下， Q 和 Z 的波形图。




图 6-21

解：电路的状态方程为：

$$Q^{n+1} = Z\bar{Q} + \bar{Z}Q = (A \oplus Q)\bar{Q} + (A \odot Q)Q = AQ + A\bar{Q} = A$$

输出方程为： $Z = A \oplus Q$

状态转换表如表 6-10 所示，状态转换图如图 6-22 (a) 所示，波形图如图 6-22 (b) 所示。

表 6-10

Q^n	Q^{n+1}/Z	
	$A=0$	$A=1$
0	0/0	1/1
1	0/1	1/0




图 6-22

6. 2.3 试分析图 6-23 所示时序电路，画出状态图。




图 6-23

解：电路的状态方程为： $Q_1^{n+1} = Q_0$ $Q_0^{n+1} = A$ 输出方程为： $Z = \overline{A\bar{Q}_0Q_1}$

状态转换表如表 6-11 所示，状态转换图如图 6-24 所示。

表 6-11

$Q_1^* Q_0^*$	$Q_1^{*+1} Q_0^{*+1} / Z$	
	$A = 0$	$A = 1$
00	00/1	01/1
01	10/1	11/1
10	00/1	01/0
11	10/1	11/1




图 6-24

6. 2.4 分析图 6-25 所示电路，写出它的激励方程组、状态方程组和输出方程，画出状态表和状态图。




图 6-25

解：电路的激励方程为： $J_0 = \bar{Q}_1$ $K_0 = A \bar{Q}_1$ $J_1 = Q_0$ $K_1 = 1$

状态方程为： $Q_1^{*+1} = Q_0 \bar{Q}_1$ $Q_0^{*+1} = \bar{Q}_1 \bar{Q}_0 + A \bar{Q}_1 Q_0 = \bar{Q}_1 (\bar{Q}_0 + A)$

输出方程为： $Z = A Q_0 Q_1$

状态转换表如表 6-12 所示，状态转换图如图 6-26 所示。

表 6-12

$Q_1^* Q_0^*$	$Q_1^{*+1} Q_0^{*+1} / Z$	
	$A = 0$	$A = 1$
00	01/0	01/0
01	10/0	11/0
10	00/0	00/0
11	00/0	00/1




图 6-26

6. 2.5 分析图 6-27 所示同步时序电路，写出各触发器的激励方程、电路的状态方程组和输出方程，画出状态表和状态图。




图 6-27

解：电路的激励方程：

$$J_0 = A \quad K_0 = \overline{A}Q_1$$

$$J_1 = AQ_0 \quad K_1 = \overline{A}$$

$$J_2 = \overline{A}Q_0Q_1 \quad K_2 = 1$$

状态方程为：

$$Q_2^{n+1} = \overline{A}Q_0^n Q_1^n \overline{Q_2^n}$$

$$Q_1^{n+1} = AQ_0^n \overline{Q_1^n} + AQ_1^n = A(Q_1^n + Q_0^n)$$

$$Q_0^{n+1} = A\overline{Q_0^n} + A\overline{Q_1^n}Q_0^n = A(\overline{Q_1^n} + \overline{Q_0^n})$$

输出方程为： $Z = \overline{A}Q_2$

状态转换表如表 6-13 所示，状态转换图如图 6-28 所示。

表 6-13

$Q_2^* Q_1^* Q_0^*$	$Q_2^{*+1} Q_1^{*+1} Q_0^{*+1} / Z$		$Q_2^* Q_1^* Q_0^*$	$Q_2^{*+1} Q_1^{*+1} Q_0^{*+1} / Z$	
	$A = 0$	$A = 1$		$A = 0$	$A = 1$
000	000/0	001/0	100	000/1	001/0
001	000/0	010/0	101	000/1	010/0
010	000/0	011/0	110	000/1	011/0
011	100/0	011/0	111	000/1	011/0




图 6-28

6. 2.6 试画出图 6-29(a)所示时序电路的状态图，并画出对应于 CP 的 Q_1 、 Q_0 和输出 Z 的波形，设电路的初始状态为 00。




图 6-29

解：电路的激励方程为： $J_0 = Q_1$ $K_0 = 1$ $J_1 = \bar{Q}_0$ $K_1 = 1$

状态方程为： $Q_1^{*+1} = \bar{Q}_1 \bar{Q}_0$ $Q_0^{*+1} = Q_1 \bar{Q}_0$

输出方程为： $Z = \bar{CP} Q_0$

状态转换图如图 6-29 (a) 所示，波形图如图 6-29 (b) 所示。




图 6-29

6. 3 同步时序逻辑电路的设计

6. 3.1 用 JK 触发器设计一同步时序电路，其状态如表 6-14 所示。

表 6-14

$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1} / Y$		$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1} / Y$	
	$A = 0$	$A = 1$		$A = 0$	$A = 1$
00	01/0	11/0	10	11/0	01/0
01	10/0	00/0	11	00/1	10/1

解：由状态转换表可以看出，共四种状态，故需要 2 个 JK 触发器。根据状态表可以画出次态以及输出的卡诺图如图 6-30 (a) 所示。




图 6-30 (a)

化简得： $Q_0^{n+1} = \overline{Q_0^n} = 1 \cdot \overline{Q_0^n} + \overline{1} \cdot Q_0^n$

$$Q_1^{n+1} = \overline{A} Q_0^n \overline{Q_1^n} + A \overline{Q_0^n} \overline{Q_1^n} + \overline{A} Q_0^n Q_1^n + A Q_0^n Q_1^n = (A \oplus Q_0^n) \overline{Q_1^n} + (A \oplus Q_0^n) Q_1^n$$

$$Y = Q_0 Q_1$$

故激励方程为： $J_0 = K_0 = 1, J_1 = K_1 = A \oplus Q_0$

电路图如图 6-30 (b) 所示。




图 6-30 (b)

6. 3.2 某同步时序电路的状态图如图 6-31 所示，试写出用 D 触发器设计时的最简激励方程组(设电路的初始状态为 001)。




图 6-31

解：由图 6-2 可知共有六个状态，故至少需要 3 位触发器，根据状态转换图可以画出次态的卡诺图如图 6-32 所示。




图 6-32

化简得： $Q_2^{n+1} = \overline{Q_0^n}$, $Q_1^{n+1} = \overline{Q_2^n}$, $Q_0^{n+1} = \overline{Q_1^n}$

又因为 D 触发器的特性方程为： $Q^{n+1} = D$

故 D 触发器的激励方程为： $D_2 = \overline{Q_0^n}$, $D_1 = \overline{Q_2^n}$, $D_0 = \overline{Q_1^n}$ 。

6. 3.3 试用上升沿触发的 JK 触发器设计一同步时序电路，其状态图如图 6-33 所示，要求电路使用的门电路最少。




图 6-33

解：由图 6-34 可知共有四个状态，故至少需要 2 位 JK 触发器，根据状态转换图可以列出完全的状态转换真值表如表 6-15 所示。根据状态转换图可以画出次态以及输出的卡诺图如图 6-35 (a) 所示。

表 6-15 状态转换真值表

Q_1^n	Q_0^n	A	Q_1^{n+1}	Q_0^{n+1}	Y	激励信号			
						J_1	K_1	J_0	K_0
0	0	0	0	0	0	0	×	0	×
0	0	1	0	1	0	0	×	1	×
0	1	0	1	1	0	1	×	×	0
0	1	1	0	1	0	0	×	×	0
1	0	0	0	0	0	×	1	0	×
1	0	1	1	0	1	×	0	0	×
1	1	0	1	1	1	×	0	×	0
1	1	1	1	0	1	×	0	×	1

化简并把次态写成 $Q^{n+1} = J\bar{Q} + \bar{K}Q$ 的形式，有：

$$Q_1^{n+1} = Q_0\bar{A} + Q_1A = Q_0\bar{A}(Q_1 + \bar{Q}_1) + Q_1A = (Q_0\bar{A} + A)Q_1 + Q_0\bar{A}\bar{Q}_1$$

$$Q_0^{n+1} = Q_0\bar{A} + \bar{Q}_1A = Q_0\bar{A} + \bar{Q}_1A(Q_0 + \bar{Q}_0) = (\bar{Q}_1A + \bar{A})Q_0 + \bar{Q}_1A\bar{Q}_0$$

$$Y = Q_1Q_0 + Q_1A$$

故激励方程为： $J_1 = \bar{A}Q_0$ $K_1 = \bar{A}\bar{Q}_0$ $J_0 = A\bar{Q}_1$ $K_0 = AQ_1$

电路图如图 6-35 (b) 所示。





图 6-35

6. 3.4 试用下降沿触发的 D 触发器设计一同步时序电路，其状态图如图 6-35(a)所示， S_0 、 S_1 、 S_2 的编码如图 6-35(b)所示。




图 6-35

解：由图 6-35 (a) 可知有 3 个状态，故需要 2 个 D 触发器，根据状态转换图及状态赋值可画出次态及输出的卡诺图如图 6-36 (a) 所示。




图 6-36 (a)

由卡诺图化简得： $Q_1^{n+1} = \overline{A}Q_0$; $Q_0^{n+1} = A\overline{Q_1}$; $Y = AQ_1$

故 D 触发器的激励方程为： $D_1 = \overline{A}Q_0$; $D_0 = A\overline{Q_1}$

电路图如图 6-36 (b) 所示。




图 6-36 (b)

自启动检验：当 $Q_1Q_0=11$ 时，若 $A=0$ ，则向状态 $Q_1Q_0=10$ 转化，输出为 0；若 $A=1$ ，则向状态 $Q_1Q_0=00$ 转化，输出为 1；故电路能够自启动。完整的状态转换图如图 6-36 (c) 所示。




图 6-36 (c)

6. 3.5 试用下降沿触发的 JK 触发器和最少的门电路，实现图 6-37 所示的 Z_1 和 Z_2 输出波形。




图 6-37

解：从波形图可以看出四个时间间隔为一个周期，因此触发器必然有四种状态，可用两个 JK 触发器实现。若用 $Q_1Q_0=00、01、10、11$ 依次表示四种状态，则触发器的状态装换图如图 6-38 (a) 所示。




图 6-38 (a)

由此可得次态和输出的卡诺图如图 6-38 (b) 所示。




图 6-38 (b)

化简得： $Q_1^{n+1}=Q_0\overline{Q_1}+\overline{Q_0}Q_1$, $Q_0^{n+1}=\overline{Q_0}$

$$Z_2=Q_1\overline{Q_0}, \quad Z_1=Q_1+Q_0$$

根据 JK 触发器的特性方程可写出激励方程为： $J_1=K_1=Q_0$, $J_0=K_0=1$

逻辑电路图如图 6-38 (c) 所示。




图 6-38 (c)

6. 3.6 试用上升沿触发的 D 触发器设计一个 1101 序列检测器，它有一个输入端和一个输出端。

解：1101 序列检测器的状态转换表如表 6-16 (a) 所示。

表 6-16 (a)

现态 (S^n)		次态/输出 (S^{n+1}/Y)	
含义	表示	$A=0$	$A=1$
接收 0	S_0	$S_0/0$	$S_1/0$
接收 1	S_1	$S_0/0$	$S_2/0$
接收 11	S_2	$S_3/0$	$S_2/0$
接收 110	S_3	$S_0/0$	$S_1/1$

共有 4 个有效状态，用 2 个 D 触发器实现，假设分别用 $Q_1Q_0=00、01、10、11$ 表示 $S_0S_1S_2S_3$ ，则状态转换图如图 6-40 (a) 所示。

根据状态转换图可以得到次态及输出的状态转换真值表，如表 6-16 (b) 所示。




图 6-40 (a)

表 6-16 (b)

X	Q_1^n	Q_0^n	$Q_1^{n+1}(D_1)$	$Q_0^{n+1}(D_0)$	Z
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	1	1	0
0	1	1	0	0	0
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	0	0
1	1	1	0	1	1

化简的： $Q_1^{n+1} = Q_1\bar{Q}_0 + \bar{Q}_1Q_0A$ $Q_0^{n+1} = Q_1\bar{Q}_0A + \bar{Q}_1\bar{Q}_0A + Q_1Q_0A$ $Y = Q_1Q_0A$

逻辑电路图如图 6-40 (b) 所示。





图 6-40 (b)

6. 4 异步时序逻辑电路的分析

6. 4.1 一时序电路如图 6-40(a)所示, 试画出在 CP 作用下, Q_0 、 Q_1 、 Q_2 和 Z 端的波形, 设各触发器的初态均为零。



(a)



(b)

图 6-40

解: 各触发器的时钟信号为: $CP_0 = CP_1 = CP \oplus Q_2$, $CP_2 = \bar{Q}_1$

激励方程: $J_0 = \bar{Q}_1$, $K_0 = 1$; $J_1 = Q_0$, $K_1 = 1$; $J_2 = \bar{Q}_2$, $K_2 = 1$

状态方程:

$$Q_0^{n+1} = J_0 \bar{Q}_0^n + \bar{K}_0 Q_0^n = \bar{Q}_1^n \bar{Q}_0^n + 0 \cdot Q_0^n = \bar{Q}_1^n \bar{Q}_0^n$$

$$Q_1^{n+1} = J_1 \bar{Q}_1^n + \bar{K}_1 Q_1^n = Q_0^n \bar{Q}_1^n + 0 \cdot Q_1^n = Q_0^n \bar{Q}_1^n$$

$$Q_2^{n+1} = J_2 \bar{Q}_2^n + \bar{K}_2 Q_2^n = \bar{Q}_2^n \cdot \bar{Q}_2^n + 0 \cdot Q_2^n = \bar{Q}_2^n$$

输出方程为: $Z = \bar{Q}_1$

波形图如图 6-41 所示。




图 6-41

6. 4.2 分析图 6-42 所示时序电路[CP 脉冲同图 6-40(b)]。

- (1) 写出各触发器的 CP 信号方程和激励方程。
- (2) 写出电路的状态方程组和输出方程。
- (3) 画出状态表及状态图。
- (4) 画出电路的时序图。




图 6-42

解：（1）各触发器的 CP 信号： $CP_0 = CP_1 = CP$ ； $CP_2 = Q_0$

激励方程： $J_0 = \bar{Q}_1, K_0 = 1$ ； $J_1 = \bar{Q}_2, K_1 = 1$ ； $J_2 = K_2 = 1$ 。

（2）状态方程组：

$$Q_0^{n+1} = J_0 \bar{Q}_0 + \bar{K}_0 Q_0 = \bar{Q}_1 \bar{Q}_0 + 0 \cdot Q_0 = \bar{Q}_1 \bar{Q}_0$$

$$Q_1^{n+1} = J_1 \bar{Q}_1 + \bar{K}_1 Q_1 = \bar{Q}_2 \bar{Q}_1 + 0 \cdot Q_1 = \bar{Q}_2 \bar{Q}_1$$

$$Q_2^{n+1} = J_2 \bar{Q}_2 + \bar{K}_2 Q_2 = 1 \cdot \bar{Q}_2 + 0 \cdot Q_2 = \bar{Q}_2$$

输出方程： $Z = Q_2 Q_0$ 。

（3）状态转换表如表 6-16 所示，状态图如图 6-43（a）所示。

表 6-16

$Q_2^s Q_1^s Q_0^s$	$Q_2^{s+1} Q_1^{s+1} Q_0^{s+1}$	CP_2	Z
000	101	$\uparrow$	0
001	010	0	0
010	000	0	0
011	000	0	0
100	001	$\uparrow$	0
101	100	0	1
110	100	0	0
111	100	0	1

(4) 时序图如图 6-43 (b) 所示。




图 6-43

6. 4.3 试分析图 6-44 所示时序电路的逻辑功能。




图 6-44

解：各触发器的 CP 信号为： $CP_0 = CP_1 = CP$ ； $CP_2 = Q_1$

激励方程为： $J_0 = \overline{Q_2 Q_1}$ $K_0 = 1$ ； $J_1 = Q_0$ $K_1 = \overline{Q_2 Q_0}$ ； $J_2 = K_2 = 1$

状态方程为：

$$\begin{aligned}
 Q_2^{s+1} &= (J_2 \overline{Q_2^s} + \overline{K_2} Q_2^s) CP_2 + Q_2^s \overline{CP_2} = \overline{Q_2^s} CP_2 + Q_2^s \overline{CP_2} \\
 Q_1^{s+1} &= (J_1 \overline{Q_1^s} + \overline{K_1} Q_1^s) CP_1 + Q_1^s \overline{CP_1} = (\overline{Q_1^s} Q_0^s + \overline{Q_2^s} Q_1^s \overline{Q_0^s}) CP_1 + Q_1^s \overline{CP_1} \\
 Q_0^{s+1} &= (J_0 \overline{Q_0^s} + \overline{K_0} Q_0^s) CP_0 + Q_0^s \overline{CP_0} = \overline{Q_2^s} Q_1^s Q_0^s CP_0 + Q_0^s \overline{CP_0}
 \end{aligned}$$

状态转化表如表 6-17 所示。

表 6-17




图 6-47

6. 5.3 在某计数器的输出端观察到如图 6-48 所示的波形，试确定该计数器的模。




图 6-48

解：由波形图可看出 $Q_2Q_1Q_0$ 状态变化： $010 \rightarrow 000 \rightarrow 001 \rightarrow 100 \rightarrow 011 \rightarrow 101 \rightarrow 010$ ，故为 6 进制计数器。

6. 5.4 试用下降沿触发的 JK 触发器组成 4 位异步二进制减计数器，画出逻辑图。

解：逻辑图如图 6-49 所示。




图 6-49

6. 5.5 试用下降沿触发的 D 触发器组成 4 位异步二进制加计数器，画出逻辑图。

解：逻辑图如图 6-50 所示。




图 6-50

6. 5.6 试用上升沿触发的 D 触发器及门电路组成 3 位同步二进制加计数器，画出逻辑图。

解：三位二进制加法计数器的状态转换表如表 6-18 所示。

表 6-18

现态			次态(激励)		
Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	1	0	1
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	0

用卡诺图化简可得：

$$D_2 = Q_2^{n+1} = Q_2 \bar{Q}_1 + Q_2 \bar{Q}_0 + \bar{Q}_2 Q_1 Q_0 = Q_2 \oplus (Q_1 Q_0)$$

$$D_1 = Q_1^{n+1} = \bar{Q}_1 Q_0 + Q_1 \bar{Q}_0 = Q_1 \oplus Q_0$$

$$D_0 = Q_0^{n+1} = \bar{Q}_0$$

逻辑电路图如图 6-51 所示。




图 6-51

6. 5.7 试分析图 6-52 所示电路是几进制计数器，画出各触发器输出端的波形图。




图 6-52

解：电路激励方程为：

$$\begin{aligned} J_0 &= 1, & K_0 &= Q_2 \\ J_1 &= \bar{Q}_2, & K_1 &= \bar{Q}_0 \\ J_2 &= Q_1, & K_2 &= \bar{Q}_1 \end{aligned}$$

状态方程为：

$$Q_0^{n+1} = \overline{Q_0} + \overline{Q_2} Q_0$$

$$Q_1^{n+1} = \overline{Q_2} \overline{Q_1} + Q_0 Q_1$$

$$Q_2^{n+1} = \overline{Q_2} Q_1 + Q_2 \overline{Q_1} = Q_1$$

由此可得状态转换图如图 6-53 (a) 所示。




图 6-53

可见该电路是能自启动的 5 进制计数器。波形图如图 6-53 (b) 所示。

6. 5.8 电路如图 6-54 所示，试分析它是几进制计数器，画出它的状态图。




图 6-54

解：该电路为异步时序逻辑电路，其中 CP 信号为：

$$CP_0 = CP_1 = \overline{CP} \therefore CP_2 = Q_1$$

激励信号为：

$$J_0 = \overline{Q_2} Q_1 \quad J_1 = Q_0 \quad J_2 = Q_1$$

$$K_0 = 1 \quad K_1 = \overline{Q_2} \overline{Q_0} \quad K_2 = 1$$

状态方程为：

$$Q_0^{n+1} = J_0 \overline{Q_0} + \overline{K_0} Q_0 = \overline{Q_1} \overline{Q_2} \overline{Q_0} \quad (\overline{CP} \text{下降沿时有效})$$

$$Q_1^{n+1} = J_1 \overline{Q_1} + \overline{K_1} Q_1 = Q_0 \overline{Q_1} + \overline{Q_0} \overline{Q_2} Q_1 \quad (\overline{CP} \text{下降沿时有效})$$

$$Q_2^{n+1} = J_2 \overline{Q_2} + \overline{K_2} Q_2 = Q_1 \overline{Q_2} \quad (Q_1 \text{由} 1 \rightarrow 0 \text{时有效})$$

状态转换表如表 6-19 所示。

表 6-19

Q_2^*	Q_1^*	Q_0^*	$CP_2 = Q_1^*$	Q_2^{*+1}	Q_1^{*+1}	Q_0^{*+1}
0	0	0	0	0	0	1
0	0	1	0	0	1	0
0	1	0	0	0	1	1
0	1	1	↓	1	0	0
1	0	0	0	1	0	1
1	0	1	0	1	1	0
1	1	0	↓	0	0	0
1	1	1	↓	0	0	0

可见电路是能自启动的 7 进制计数器，其状态转换图如图 6-55 所示。




图 6-55

6. 5.9 试用上升沿触发的 D 触发器和门电路设计一个同步三进制减计数器。

解：三进制减法计数器的状态转换表如表 6-20 所示。

表 6-20

计数脉冲	现 态		次 态		激 励 信 号	
CP 的顺序	Q_1^*	Q_0^*	Q_1^{*+1}	Q_0^{*+1}	D_1	D_0
0	0	0	1	1	1	1
1	1	1	1	0	1	0
2	1	0	0	0	0	0
	0	1	×	×	×	×

由此可得出次态的卡诺图，由于 D 触发器的特性方程为： $Q^{n+1} = D$ ，故可直接得到激励方程的卡诺图如图 6-56（a）所示。




图 6-56（a）

化简得： $D_1 = \overline{Q_1} + Q_0$ $D_0 = \overline{Q_1}$

逻辑电路图如图 6-56（b）所示。




图 6-56 (b)

当 $Q_1Q_0=01$ 时，其次态为 11，故电路能够自启动。

6. 5.10 试用 JK 触发器设计一个同步六进制加计数器。

解：六进制加计数器的状态转换表如表 6-21 所示。

表 6-21

计数脉冲 CP 的顺序	现 态			次 态		
	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	1
1	0	0	1	0	1	0
2	0	1	0	0	1	1
3	0	1	1	1	0	0
4	1	0	0	1	0	1
5	1	0	1	0	0	0
	1	1	0	×	×	×
	1	1	1	×	×	×

次态的卡诺图如图 6-57 (a) 所示。




图 6-57 (a)

化简得： $Q_2^{n+1} = Q_2 \bar{Q}_0 + \bar{Q}_2 Q_1 Q_0$ $Q_1^{n+1} = Q_1 \bar{Q}_0 + \bar{Q}_2 \bar{Q}_1 Q_0$ $Q_0^{n+1} = \bar{Q}_0$

故激励方程为：

$$\begin{aligned} J_2 &= Q_1 Q_0 & J_1 &= \bar{Q}_2 Q_0 & J_0 &= 1 \\ K_2 &= Q_0 & K_1 &= Q_0 & K_0 &= 1 \end{aligned}$$

逻辑电路图如图 6-57 (b) 所示。




图 6-57 (b)

当 $Q_2Q_1Q_0=110$ 时，其次态为 111，而 111 的次态为 000，从而能够进入有效循环，故电路能够自启动。

6. 5.11 试分析图 6-58 所示电路，画出它的状态图，说明它是几进制计数器。




图 6-58

解：74HCT161 有异步清零功能，当 $Q_3Q_2Q_1Q_0=1010$ 时，异步清零，状态 1010 为暂态，故电路从 0000 计数到 1001，为十进制计数器。其状态图如图 6-59 所示。




图 6-59

6. 5.12 试分析图 6-60 所示电路，画出它的状态图，说明它是几进制计数器。(74HCT163 是具有同步清零功能的 4 位同步二进制加计数器，其他功能与 74HCT161 相同)




图 6-60

解：74HCT163 有同步清零功能，当 $Q_3Q_2Q_1Q_0=1010$ ，且当下一个脉冲信号来临时清零，故电路从 0000 计数到 1010，为十一进制计数器。其状态图如图 6-61 所示。




图 6-61

6. 5.13 试分析图 6-62 所示电路，画出它的状态图，说明它是几进制计数器。




图 6-62

解：74HCT161 有同步置数功能，当 $Q_3Q_2Q_1Q_0=1010$ ，且当下一个脉冲信号来临时被置成 0000，故电路从 0000 计数到 1010，为十一进制计数器。其状态图如图 6-63 所示。




图 6-63

6. 5.14 试分析图 6-64 所示电路，画出它的状态图，说明它是几进制计数器。




图 6-64

解：当 $Q_3Q_2Q_1Q_0=1111$ 时， $TC=1$ ，则 $PE=0$ ，当下一个脉冲信号到来时，计数器被置数 $Q_3Q_2Q_1Q_0=D_3D_2D_1D_0=0101$ ，故计数器从 0101 计数到 1111，为十一进制计数器。状态图如图 6-65 所示。




图 6-65

6. 5.15 试用 74HCT161 设计一个计数器，其计数状态为自然二进制数 1001~1111。

解：采用同步置数的方式，电路图如图 6-66 所示。




图 6-66

6. 5.16 试分析图 6-67 所示电路，说明它是多少进制的计数器，采用了何种进位方式。




图 6-67

解：电路为 $16 \times 16 \times 16 = 4096$ 进制计数器。74HCT161 内部采用并行进位方式，而 3 个芯片之间采用串行进位方式。

6. 5.17 试分析图 6-68 所示电路，说明它是多少进制的计数器。




图 6-68

解：当左边计数器的输出 $Q_3Q_2Q_1Q_0=1111$ 时，右边的计数器加 1，共计 16 个脉冲周期。而当右边计数器计数到 1010 且左边计数器为 1110 时，计数器被置零，故共经历了 $16 \times 10 + 14 = 174$ 个计数周期后计数器置零。可知该电路为一百七十四进制计数器。

6. 5.18 试分析图 6-69 所示电路，说明它是多少进制的计数器。




图 6-69

解：当两个触发器的输出均为 1111 时，两个触发器将同时被置数。故触发器计数的起始状态为 01010010（右边的触发器为高位），相当于十进制的 82，计数到 11111111，相当于十进制的 255，故计数器的模为 $255 - 82 + 1 = 174$ ，即该计数器是一百七十四进制计数器。

6. 5.19 试用 74HCT161 构成同步二十四进制计数器，要求采用两种不同的方法。

解：（1）反馈清零法

当出现状态 00011000（相当于十进制数 24）时，电路异步清零，电路图如图 6-70（a）所示。




图 6-70（a）

（2）反馈置数法

设电路从初态 x 计数至 11111111，然后触发器被置成 x ，由 $255 - x + 1 = 24$ ，得 $x = 232$ ，其对应的二进制数为 11101000。相应的电路图如图 6-70（b）所示。




图 6-70（b）

6. 5.20 用一个全加器和一个 D 触发器及两个 8 位移位寄存器 A、B 构成的 8 位串行加法

电路如图 6-71 所示。图中，CLK 为时钟输入端； $\overline{LD}$ 为置数控制输入端，当 $\overline{LD} = 0$ 时，

8 位被加数 $A_{7\sim0}$ 和 8 位加数 $B_{7\sim0}$ 将分别进入移位寄存器 A 和 B；AE 为加运算控制端，当 $AE=1$ 时，进行串行加法运算，输入 8 个时钟脉冲后恢复为 0； $S_{7\sim0}$ 为 8 位和输出端；C 为进位输出端。移位寄存器 A、B 的 CP 端为时钟输入端， $\overline{PE}$ 端为并行置数控制端， D_{SI} 和 D_{SO} 端分别为串行数据输入端、输出端。试分析电路的工作原理。




图 6-71

解：该电路可实现两个 8 位二进制数的求和运算。移位寄存器 A、B 均为右移移位寄存器。电路工作过程如下：

(1) 置数

首先令 $AE=0$ ，禁止时钟脉冲 CLK 输入，将 8 位被加数 $A_{7\sim0}$ 和 8 位加数 $B_{7\sim0}$ 以低位在右、高位在左的形式分别置于移位寄存器 A、B 的并行数据输入端，然后令 $\overline{LD}$ 产生短暂的低电平脉冲，触发器被置数，同时 D 触发器置零。

(2) 加法运算

置数后电路开始工作，此时 D 触发器 $Q=0$ ，因此全加器的进位输入端 $CI=0$ ，全加器的 A、B 输入端分别为 A_0 和 B_0 ，并将和送到输出端 S，低位的进位信号送给 CO。然后下一个脉冲到来时，信号 CO 通过 D 触发器被送到 CI，此时在进行 A_1+B_1+CI 的运算。重复上述过程。8 个时钟脉冲之后，AE 置 0，一次 8 位二进制加法运算结束。

(3) 读出和值

运算结束后，两个 8 位二进制数之和已全部移入移位寄存器 A，从它的 8 位并行输出端 $S_{7\sim0}$ 可读出串行加法运算的结果。从 D 触发器 Q 的输出状态可判断加法运算是否溢出。如果 $C=0$ ，则说明从 $S_{7\sim0}$ 读出的和是正确的；如果 $C=1$ ，则说明两个 8 位数之和大于 255，加法运算溢出。

6. 6 用 Verilog HDL 描述时序逻辑电路

6. 6.1 试用 Verilog 写出图 6-5 所示 4 位移位寄存器的行为描述。

解：

```

module shifter( Q,Dsi,Dso,CP);
    input Dsi,CP;
    output Dso;
    output[3:0] Q;
    reg [3:0] Q;
    reg Dso;
    always @ ( posedge CP)
    begin
        Q[0] <= Dsi;    // 串行输入数据移到输出的最低位
        Q <= Q << 1;    // 输出信号左移 1 位
        Dso <= Q[3];    // 串行输出数据
    end
endmodule

```

6. 6.2 试用 Verilog 写出一个 4 位二进制可逆计数器的行为描述。要求具有 5 种功能，即异步清零、同步置数、加计数、减计数和保持原有状态不变。且要求计数器能输出进位信号和借位信号，即当计数器递增计数到最大值时，产生一个高电平有效的进位信号 Co；当计数器递减计数到最小值 0 时，产生一个高电平有效的借位信号 Bo。

解：

```

module Counter( Q,Co,Bo,nCR,CP,S1,S0,Din);
    parameter Width = 4;
    input nCR,CP;    // Reset and Clock
    input[ Width-1:0] Din; // Parallel Data input
    input S1,S0;    // Function select inputs
    output[ Width-1:0] Q; // Register output
    reg[ Width-1:0] Q;
    output Co,Bo;
    wire Co,Bo;
    always @( posedge CP or negedge nCR)
    begin
        if(~ nCR) Q <= 4'h0;    // asynchronous clear
    else
        case( { S1,S0 })
            2'b00: Q <= Din;    // Synchronous parallel load input
            2'b01: Q <= Q + 1;    // Synchronous counts up
            2'b10: Q <= Q - 1;    // Synchronous counts down
            2'b11: Q <= Q;    // No change
        endcase
    end
    assign Co = &Q;    // Co = 1 when all Q bits equal 1
    assign Bo = ~|Q;    // Bo = 1 when all Q bits equal 0
endmodule

```

6. 6.3 设计一个变模计数器，在 S 和 T 的控制下，实现同步模 5、模 8、模 10 和模 12 计数，其模数控制表如表 6-22 所示，并要求具有异步清零和暂停计数的功能。

表 6-22 计数器的模数控制表

控制信号		模 数	控制信号		模 数
S	T		S	T	
0	0	模 5 计数	1	0	模 10 计数
0	1	模 8 计数	1	1	模 12 计数

解：

```

module Var_Counter(CP,nCR,EN,S,T,Q);
    input CP,nCR,EN,S,T;
    output [3:0] Q; //4-bit register output
    reg [3:0] Q;
    always @(posedge CP or negedge nCR)
    begin
        if(~ nCR) Q <= 4'd0; //asynchronous clear
        else if(EN)
        begin
            case({S,T}) //由{S,T}控制模数切换
                2'b00: if(Q >= 4'd4) Q <= 4'd0; //M = 5
                        else Q <= Q + 1'd1;
                2'b01: if(Q >= 4'd7) Q <= 4'd0; //M = 8
                        else Q <= Q + 1'd1;
                2'b10: if(Q >= 4'd9) Q <= 4'd0; //M = 10
                        else Q <= Q + 1'd1;
                2'b11: if(Q >= 4'd11) Q <= 4'd0; //M = 12
                        else Q <= Q + 1'd1;
            endcase
        end
        else Q <= Q; //EN = 0 时,暂停计数
    end
endmodule

```

6. 6.4 试用 Verilog 的行为描述方式写出一个小时时间计数器程序。要求如下：
- (1)计数器的功能是从 1 开始计数到 12，然后又从 1 开始，周而复始运行。计数器的输出为 8421 BCD 码。
 - (2)要求该计数器带有复位端 CR 和计数控制端 EN。当 CR 为低电平时，计数器复位，其输出为 1；当 CR 和 EN 均为高电平时，计数器处于计数状态；当 CR 为高电平但 EN 为低电平时，计数器暂停计数。

解：计数器的输入为 CR、EN、CP，输出为 Qh、Ql，其 Verilog HDL 程序如下：

```

module Cnt12_1 (CP,CR,EN,Qh,Ql);
    input CP,CR,EN;
    output[3:0] Qh,Ql;
    reg[3:0] Qh,Ql;
    always @(posedge CP or negedge CR)
    begin
        if(~ CR)
            begin Ql <= 4'd1; Qh <= 4'd0; end
        else if( EN)
            begin
                if(((Qh > 4'd1) || (Ql > 4'd9) || ((Qh == 4'd1) && (Ql > 4'd2))))
                    begin Ql <= 4'd1; Qh <= 4'd0; end // 出错处理
                else if( Qh == 4'd1 && Ql == 4'd2 )
                    begin Ql <= 4'd1; Qh <= 4'd0; end // 计到最大值
                else if( Ql == 4'd9) // 个位计到最大值
                    begin Ql <= 4'd0; Qh <= Qh + 1'b1; end
                else if( Ql < 4'd9)
                    begin Ql <= Ql + 1'b1; Qh <= Qh; end
            end
        else
            begin Ql <= Ql; Qh <= Qh; end
    end
endmodule

```

6. 6.5 某电路的状态图如图 6-72 所示，图中，M 为控制变量，当 M=0 时，电路按顺时针方向所指的状态进行转换；当 M=1 时，则按反时针方向进行状态转换。试用 Verilog 描述该电路。




图 6-72

解：电路的输入变量为 M，输出变量为 A、B、C，并设输入时钟信号 CP 和清零信号 CR。则 Verilog HDL 行为描述程序如下：

```

module Motor(A,B,C,M,CP,CR);
    input M,CP,CR;
    output A,B,C;
    reg A,B,C;
    reg [2:0] current _state,next _state; //分别为3个内部触发器的输
    parameter S0=3'b000,S1=3'b100,S2=3'b110,S3=3'b010,
    S4=3'b011,S5=3'b001,S6=3'b101,S7=3'b111;
    begin
    always @(posedge CP) //The state register
    begin
    if(~CR)
        current _state <= S0; //同步清零
    else
        current _state <= next _state; //在CP的上升沿触发器状态翻转
    end

    always @(current _state or M)
    begin
    case(current _state)
        S7:begin A,B,C = 3'b111; next _state = S0;end
        S0:begin A,B,C = 3'b000; next _state = S2;end
        S1:begin A,B,C = 3'b100; next _state = (M==0)? S2:S6;end
        S2:begin A,B,C = 3'b110; next _state = (M==0)? S3:S1;end
        S3:begin A,B,C = 3'b010; next _state = (M==0)? S4:S2;end
        S4:begin A,B,C = 3'b011; next _state = (M==0)? S5:S3;end
        S5:begin A,B,C = 3'b001; next _state = (M==0)? S6:S4;end
        S6:begin A,B,C = 3'b101; next _state = (M==0)? S1:S5;end
    endcase
    end
endmodule

```

6. 6.6 设计一个序列检测器电路。功能是检测出串行输入数据 Data 中的 4 位二进制序列 0101(自左至右输入)，当检测到该序列时，输出 Out=1；没有检测到该序列时，输出 Out=0。要求：

- (1)给出电路的状态编码，画出状态图(注意考虑序列重叠的可能性，例如 010101，相当于出现两个 0101 序列)。
- (2)用 JK 触发器和门电路来设计此电路。
- (3)用 Verilog 的行为描述方式描述该电路。

解：根据题意可以画出状态转换表如表 6-23 所示。

表 6-23

现态 (S^n)		次态/输出 (S^{n+1} / Out)	
含义	表示	Sin=0	Sin=1
接收 1	S_0	$S_1/0$	$S_0/0$
接收 0	S_1	$S_1/0$	$S_2/0$
接收 01	S_2	$S_3/0$	$S_0/0$
接收 010	S_3	$S_1/0$	$S_2/1$

共四个状态，故需要两个 JK 触发器实现，若分别用 $Q_1Q_0=00、01、10、11$ 表示 $S_0S_1S_2S_3$ ，则次态和输出的卡诺图如图 6-73 (a) 所示。




图 6-73 (a)

化简得： $Q_1^{n+1} = \overline{Sin}Q_0^n\overline{Q_1^n} + (SinQ_0^n + \overline{Sin}\overline{Q_0^n})Q_1^n$ $Q_0^{n+1} = \overline{Sin}\overline{Q_0^n} + \overline{Sin}Q_0^n$

输出方程为： $Out = \overline{Sin}Q_1^nQ_0^n$

$$J_1 = SinQ_0^n \quad K_1 = Sin \oplus Q_0^n$$

故激励方程为： $J_0 = \overline{Sin} \quad K_0 = Sin$

电路图如图 6-73 (b) 所示。




图 6-73 (b)

行为描述方式的 Verilog HDL 程序如下：

```

module Detector( Sin,CP,CR,Out) ;
    input Sin,CP,CR;
    output Out;
    reg Out;
    reg[1:0] current _ state,next _ state;
    //The state labels and their assignments
    parameter S0 = 2'b00,S1 = 2'b01,S2 = 2'b10,S3 = 2'b11;

    always @( posedge CP) //The state register
    begin
        if(~ CR)
            current _ state <= S0; //同步清零
        else
            current _ state <= next _ state; //在 CP 上升沿触发器状态翻转
        end
    //The combinational logic,assign the next state
    always @( current _ state or Sin)
    begin
        case( current _ state)

            S0:begin Out = 0;next _ state = ( Sin == 1)? S0;S1;end
            S1:begin Out = 0;next _ state = ( Sin == 1)? S2;S1;end
            S2:begin Out = 0;next _ state = ( Sin == 1)? S0;S3;end
            S3:if( Sin == 1)
                begin Out = 1;next _ state = S2;end
            else
                begin Out = 0;next _ state = S1;end
        endcase
    end
endmodule

```

6. 7 时序可编程逻辑器件

6. 7.1 对于图 6-74 所示的 OLMC，试画出当 $ACO=1$ ， $AC1(n)=1$ ， $XOR(n)=1$ 时的等效逻辑电路。




图 6-74

解：等效逻辑图如图 6-75 所示。




图 6-75

6.3 名校考研真题详解

一、填空题

8 级扭环计数器的状态转换圈中，无效状态有()个。[电子科技大学 2008 研]

【答案】240 查看答案

【解析】n 级扭环计数器的无效状态共有 $2^n - 2n$ 个。

二、选择题

为了把串行输入的数据转换为并行输出的数据，可以使用()。[北京科技大学 2010 研]

- A. 寄存器
- B. 移位寄存器
- C. 计数器
- D. 存储器

【答案】B 查看答案

【解析】移位寄存器能够串行输入串行输出，并行输入并行输出，串行输入并行输出。

三、分析计算题

1. 分析如图 6-76 所示时序电路。设触发器的初始状态均为 0，触发器为维持-阻塞型。

(1) 写出电路的状态方程和输出方程；

(2) 画出在 CP 作用下 Q_0 、 Q_1 和 F 的波形图；从输出 F 与 CP 看，说明其实现的功能。

[中科院 2004 研]




图 6-76

解：(1) 驱动方程： $D_0 = \overline{Q_1}^n$, $D_1 = Q_0^n$

代入特性方程得状态方程： $Q_0^{n+1} = \overline{Q_1}^n$, $Q_1^{n+1} = Q_0^n$

输出方程： $F = \overline{CP + Q_0}$

(2) 两个触发器都在 CP 上升沿的时候触发，波形如图 6-77 所示。




图 6-77

功能是同步四进制计数器。

2. 假定：A 从来不说话；B 只有在 A 在场时才说话；C 在任何情况下，甚至一个人时也说话；D 只有在 B 在场时才说话，试求房间里没有人说话的逻辑表达式。[中科院 2005 研]

解：设在场为“1”，不在场为“0”，令 F 为说话函数，且说话为 $F=1$ ，不说话 $F=0$ ，房间里没有人说话为 $Z=1$ ，有人说话为 $Z=0$ 。

真值表如表 6-24 所示。

表 6-24

A	B	C	D	FA	FB	FC	FD	Z
0	0	0	0	0	0	1	0	1
0	0	0	1	0	0	1	0	1
0	0	1	0	0	0	1	0	0
0	0	1	1	0	0	1	0	0
0	1	0	0	0	0	1	1	1
0	1	0	1	0	0	1	1	0
0	1	1	0	0	0	1	1	0
0	1	1	1	0	0	1	1	0
1	0	0	0	0	1	1	0	1
1	0	0	1	0	1	1	0	1
1	0	1	0	0	1	1	0	0
1	0	1	1	0	1	1	0	0
1	1	0	0	0	1	1	1	0
1	1	0	1	0	1	1	1	0
1	1	1	0	0	1	1	1	0
1	1	1	1	0	1	1	1	0

由真值表得出房间里没有人说话的逻辑表达式并化简：

$$\begin{aligned}
 Z &= \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}\overline{C}D + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}CD + \overline{A}B\overline{C}\overline{D} \\
 &= \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}C + \overline{A}B\overline{C} + \overline{A}BC \\
 &= (\overline{A}\overline{B}\overline{C} + D)(\overline{A}\overline{B}\overline{C} + \overline{A}B\overline{C}) + \overline{A}\overline{C}\overline{D} + \overline{B}\overline{C}\overline{D} \\
 &= (\overline{A}\overline{B}\overline{C} + D)\overline{B}\overline{C} + \overline{A}\overline{C}\overline{D} + \overline{B}\overline{C}\overline{D} \\
 &= \overline{A}\overline{B}\overline{C} + \overline{B}\overline{C}\overline{D} + \overline{A}\overline{C}\overline{D} + \overline{B}\overline{C}\overline{D} \\
 &= \overline{A}\overline{C}\overline{D} + \overline{B}\overline{C}
 \end{aligned}$$

3. 按表 6-25 所示的状态表和表 6-26 所示的状态编码方案，用正边沿触发的 JK 触发器设计此同步时序电路。[中国科技大学 2008 研]

表 6-25 表 6-26

次态/输出 现态	输入 X		状态	编码
	0	1		
S ₀	S ₁ /0	S ₃ /0	S ₀	00
S ₁	S ₂ /0	S ₀ /0	S ₁	01
S ₂	S ₃ /0	S ₁ /0	S ₂	10
S ₃	S ₀ /1	S ₂ /1	S ₃	11

解：给定状态表已是最简，不需要化简。4 个状态故需要 2 个 JK 触发器，设状态 S 为 Q₁Q₀，可得编码后的状态表如表 6-27 所示。

表 6-27


$Q_1^{*+1}Q_0^{*+1}$ \ Z	X	0	1
$Q_1^*Q_0^*$			
00		01/0	11/0
01		10/0	00/0
10		11/0	01/0
11		00/1	10/1

由状态表和 JK 触发器的驱动表可得激励函数和输出函数的真值表如表 6-28 所示。

表 6-28

X	Q_1^*	Q_0^*	Q_1^{*+1}	Q_0^{*+1}	Z	J_1	K_1	J_0	K_0
0	0	0	0	1	0	0	X	1	X
0	0	1	1	0	0	1	X	X	1
0	1	0	1	1	0	X	0	1	X
0	1	1	0	0	1	X	1	X	1
1	0	0	1	1	0	1	X	1	X
1	0	1	0	0	0	0	X	X	1
1	1	0	0	1	0	X	1	1	X
1	1	1	1	0	1	X	0	X	1

用卡诺图化简：



化简得：

$$J_1 = K_1 = \overline{X}Q_0^* + X\overline{Q_0^*} = X \oplus Q_0^*$$

$$J_0 = K_0 = 1$$

$$Z = Q_1^*Q_0^*$$

可得逻辑电路图如图 6-78 所示。




图 6-78

本电路无多余状态，所以不需要自启动检查。

第 7 章 存储器、复杂可编程器件和现场可编程门阵列

7.1 复习笔记

半导体存储器可分为两大类：只读存储器(ROM)和随机存取存储器(RAM)。

一、只读存储器


1. ROM 的定义与基本结构

(1) ROM 的定义

ROM 是一种永久性数据存储器，其中的数据一般由专用的装置写入，数据一旦写入，不能随意改写，在切断电源之后，数据也不会消失。

常用于存放系统程序、数据表、字符代码等不易变化的数据。

可按如下分类：



(2) ROM 的基本结构

存储器由存储阵列、地址译码器和输出控制电路三部分组成，结构如图 7-1 所示。




图 7-1 ROM 电路的基本结构

①存储阵列

由许多存储单元组成，每个存储单元存放 1 位二值数据。

通常存储单元排列成矩阵形式，且按一定位数进行编组，每次读出一组数据，这里的组称为字。一个字中所含的位数称为字长。为了区别各个不同的字，给每个字赋予一个编号，称为地址。

②地址译码器

将输入的地址代码译成相应的字单元控制信号，控制信号从存储矩阵中选出指定的存储单元，并将其中的数据送到输出控制电路。字单元也称为地址单元。

③输出控制电路

一般包含三态缓冲器，以便与系统的数据总线连接。当有数据读出时，可以有足够的能力驱动数据总线；而没有数据输出时，输出高阻态不会对数据总线产生影响。

2. 二维译码

实际的 ROM 中，采用行译码和列译码的二维译码结构来减小译码电路的规模。

3. 可编程 ROM

存储阵列采用带金属熔丝的二极管、SIMOS 管、Flotox MOS 管和快闪叠栅 MOS 管等，制成各种可编程 ROM。

（1）一次可编程存储器 PROM

其存储阵列由带金属熔丝的二极管构成。出厂时，PROM 存储内容全为 1(或者全为 0)，用户可根据需要，利用通用或专用的编程器，将某些单元的熔丝烧断，来改写存储的内容。由于熔丝烧断后不能恢复，因此 PROM 只能改写一次。

（2）光可擦除可编程存储器 EPROM

其存储阵列由 SIMOS 管构成，数据写入需要通用或专用的编程器。EPROM 芯片的封装外壳装有透明的石英盖板，用紫外线或 X 射线照射 15~20 min，便可擦除其全部内容，擦除后可重新写入数据。

（3）电可擦除可编程存储器 E²PROM

E²PROM 由 Flotox MOS 管构成，它既具有 ROM 的非易失性，又具有写入功能。改写过程就是电擦除过程(在线擦除，即不需要将芯片从电路系统中取出。可重复擦写 1 万次以上)，改写以字为单位进行。

（4）闪烁存储器阵列

快闪叠栅 MOS 管构成，改写过程也是电擦除过程。

二、随机存取存储器

RAM 与 ROM 的最大区别就是数据易失性，一旦失去电源供电，所存储的数据立即丢失。最大优点是可以随时从其中任一指定地址读出(取出)或写入(存入)数据。

RAM 一般用在需要频繁读写数据的场合。

RAM 可分为静态 RAM(SRAM)和动态 RAM(DRAM)。SRAM 中的存储单元是一个触发器，有 0、1 两个稳态；DRAM 则是利用电容器存储电荷来保存 0 或 1 的，因此需要定时对其存储单元进行刷新。

1. 静态随机存取存储器

(1) SRAM 的基本结构与输入输出

SRAM 的基本结构与 ROM 类似，由存储阵列、地址译码器和输入/输出控制电路三部分组成，其结构框图如图 7-2 所示。SRAM 的工作模式如表 7-1 所示。

表 7-1 SRAM 的工作模式




图 7-2 RAM 的结构框图

(2) SRAM 存储单元

SRAM 与 ROM 最主要的差别是存储单元。SRAM 的存储单元是由锁存器(或触发器)构成的，因此 SRAM 属于时序逻辑电路。

2. 同步静态随机存取存储器

(1) SSRAM

同步静态随机存取存储器(SSRAM)是在 SRAM 基础上发展起来的一种高速 RAM。SSRAM 与 SRAM 最主要的差别是，前者的读写操作是在时钟脉冲节拍控制下完成的。因此，SSRAM 最明显的标志是有时钟脉冲输入端。

(2) 其他 SSRAM

① 双倍数据传输率静态随机存取存储器(DDR SRAM)

DDR SRAM 是在 SSRAM 基础上进行改进的，在每个时钟周期的上升沿和下降沿各传输一次数据，数据传输效率提高了一倍，但是读写仍不能同时进行。

② 四倍数据传输率静态随机存取存储器(QDR SRAM)

QDR SRAM 进一步改进了结构，为读和写操作分别提供独立的接口，不但在每个时钟周期的上升沿和下降沿共传输两次数据，而且每次读写能够同时进行，避免了数据总线的争抢，使数据传输效率相对于 SSRAM 提高了两倍。

3. 动态随机存取存储器

(1) DRAM 存储单元

DRAM 的存储单元由一个 MOS 管和一个容量较小电容器构成，如图 7-3 画线框内所示。




图 7-3 动态存储单元

(2) DRAM 的基本结构

为减少引线数目，DRAM 大都采用行、列地址分时送入的方法。基本结构如图 7-4 所示。




图 7-4 DRAM 基本结构

4. 存储容量的扩展

(1) 字长（位数）的扩展

位扩展可以利用芯片的并联方式实现，即将 RAM 的地址线、读/写控制线和片选信号对应地并联在一起，而各个芯片的数据输入/输出端作为字的各个位线。

(2) 字数的扩展

字数的扩展可以利用外加译码器控制存储器芯片的片选使能输入端来实现。

三、复杂可编程逻辑器件

与简单 PLD(PAL, GAL 等)相比，CPLD 的集成度更高。CPLD 具有更多的输入信号、更多的乘积项和更多的宏单元。结构框图如图 7-5 所示。




图 7-5 CPLD 的结构框图

1. 逻辑块

逻辑块的构成如图 7-6 所示。它主要由可编程乘积项阵列(即与阵列)、乘积项分配、宏单元三部分组成，其结构类似于 GAL。




图 7-6 逻辑块的构成 图 7-7 可编程连接原理

2. 可编程内部连线

作用是实现逻辑块与逻辑块之间、逻辑块与 I/O 块之间以及全局信号到逻辑块和 I/O 块之间的连接。连线区的可编程连接一般由 E²CMOS 管实现，其原理如图 7-7 所示。

3. I/O 单元

I/O 单元是 CPLD 外部封装引脚和内部逻辑间的接口。每个 I/O 单元对应一个封装引脚，通过对 I/O 单元中可编程单元的编程，可将引脚定义为输入、输出和双向功能。

四、现场可编程门阵列

FPGA 中可以包含数量众多的查找表 (LUT) 和触发器，从而能够实现更大规模、更复杂的逻辑电路，避免了“与-或”阵列结构上的限制和触发器及 I/O 端数量上的限制。

1. FPGA 中编程实现逻辑功能的基本原理

在 FPGA 中，实现组合逻辑功能的基本电路是 LUT 和数据选择器，而触发器仍然是实现时序逻辑功能的基本电路。LUT 本质上就是一个 SRAM。

2. FPGA 的结构

FPGA 主要由可编程逻辑模块(CLB)、RAM 块(Block RAM)、输入/输出模块(IOB)、延时锁环(DLL)和可编程布线矩阵(PRM)等组成。FPGA 规模不同，其所含模块的数量也不同。

(1) 可编程逻辑模块 CLB

它是实现各种逻辑功能的基本单元，包括组合逻辑、时序逻辑、加法器等运算功能。

(2) 可编程的输入/输出模块 IOB

它是芯片外部引脚数据与内部数据进行交换的接口电路，通过编程可将 I/O 引脚设置成输入、输出和双向等不同的功能。

(3) 延时锁环 DLL

它可以控制和修正内部各部分时钟的传输延迟时间, 保证逻辑电路可靠地工作。同时, 也可以产生相位滞后 0° 、 90° 、 180° 和 270° 的时钟脉冲, 还可产生倍频或分频时钟。

(4) 可编程布线资源

CLB 之间的空隙部分是布线区, 分布着可编程布线资源。通过它们实现 CLB 与 CLB 之间、CLB 与 IOB 之间以及全局时钟等信号与 CLB 和 IOB 之间的连接。

7.2 课后习题详解

7.1 只读存储器

7.1.1 指出下列存储系统各具有多少个存储单元, 至少需要几根地址线 and 数据线。

(1) $64\text{ K} \times 1$ (2) $256\text{ K} \times 4$ (3) $1\text{ M} \times 1$ (4) $128\text{ K} \times 8$

解: (1) 64 K 个存储单元, 16 根地址线, 1 根数据线;

(2) 1 M 个存储单元, 18 根地址线, 4 根数据线;

(3) 1 M 个存储单元, 18 根地址线, 1 根数据线;

(4) 1 M 个存储单元, 17 根地址线, 8 根数据线。

7.1.2 设存储器的起始地址为全 0, 试指出下列存储系统的最高地址的十六进制地址码为多少?

(1) $2\text{ K} \times 1$ (2) $16\text{ K} \times 4$ (3) $256\text{ K} \times 32$

解: (1) 7FFH; (2) 3FFFH; (3) 3FFFFH。

7.1.3 试确定用 ROM 实现下列逻辑函数时所需的容量:

(1) 实现两个 3 位二进制数相乘的乘法器。

(2) 将 8 位二进制数转换成十进制数(用 BCD 码表示)的转换电路。

解: (1) 两个 3 位二进制数相乘, 共有 6 位输入, 即需要 6 根地址线; 而两个 3 位二进制数相乘的最大值为 $111 \times 111 = 110001$, 共需要 6 位输出, 所以 ROM 的容量应为 $2^6 \times 6$ 位。

(2) 8 位二进制数转换成十进制数的最大值为 255, 用 BCD 码表示为 1001010101, 即有 8 位输入, 10 位输出, 所以 ROM 的容量应为 $2^8 \times 10$ 位。

7.1.4 用一片 128×8 位的 ROM 实现各种码制之间的转换。要求用从第 0 个地址单元(全 0 地址)开始的前 16 个单元中的 10 个, 实现 8421BCD 码到余 3 码的转换; 用第 16 个地址单元开始, 接下来的 16 个单元中的 10 个, 实现余 3 码到 8421BCD 码的转换。试求:

(1) 列出 ROM 的地址与内容对应关系的真值表。

(2) 确定输入变量和输出变量与 ROM 地址线和数据线的对应关系。

(3) 简要说明将 8421BCD 码的 0101 转换成余 3 码和将余 3 码的 1001 转换成 8421BCD 码的过程。

解: (1) 用 $A_6A_5A_4A_3A_2A_1A_0$ 表示 7 位输入, $D_7D_6D_5D_4D_3D_2D_1D_0$ 表示 8 位输出, 则真值表如表 7-2 所示。

表 7-2

地 址							内 容							
A_6	A_5	A_4	A_3	A_2	A_1	A_0	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
0	0	0	0	0	0	0	0	0	0	0	0	1	1	
0	0	0	0	0	0	1	0	0	0	0	0	1	0	0
0	0	0	0	0	1	0	0	0	0	0	0	1	0	1
0	0	0	0	0	1	1	0	0	0	0	0	1	1	0
0	0	0	0	1	0	0	0	0	0	0	0	1	1	1
0	0	0	0	1	0	1	0	0	0	0	1	0	0	0
0	0	0	0	1	1	0	0	0	0	0	1	0	0	1
0	0	0	0	1	1	1	0	0	0	0	1	0	1	0
0	0	0	1	0	0	0	0	0	0	0	1	0	1	1
0	0	0	1	0	0	1	0	0	0	0	1	1	0	0
0	0	0	1	0	1	0	×	×	×	×	×	×	×	×
0	0	0	1	0	1	1	×	×	×	×	×	×	×	×
0	0	0	1	1	0	0	×	×	×	×	×	×	×	×
0	0	0	1	1	0	1	×	×	×	×	×	×	×	×
0	0	0	1	1	1	0	×	×	×	×	×	×	×	×
0	0	0	1	1	1	1	×	×	×	×	×	×	×	×
0	0	1	0	0	0	0	×	×	×	×	×	×	×	×
0	0	1	0	0	0	1	×	×	×	×	×	×	×	×
0	0	1	0	0	1	0	×	×	×	×	×	×	×	×
0	0	1	0	0	1	1	0	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0	0	0	0	1
0	0	1	0	1	0	1	0	0	0	0	0	0	1	0
0	0	1	0	1	1	0	0	0	0	0	0	0	1	1
0	0	1	1	0	0	0	0	0	0	0	0	1	0	0
0	0	1	1	0	0	1	0	0	0	0	0	1	1	0
0	0	1	1	0	1	0	0	0	0	0	0	1	1	1
0	0	1	1	0	1	1	0	0	0	0	1	0	0	0
0	0	1	1	1	0	0	0	0	0	0	1	0	0	1
0	0	1	1	1	0	1	×	×	×	×	×	×	×	×
0	0	1	1	1	1	0	×	×	×	×	×	×	×	×
0	0	1	1	1	1	1	×	×	×	×	×	×	×	×

(2) 从真值表可以看出, 输入变量对应地址线的 $A_3A_2A_1A_0$, 输出变量对应数据线的 $D_3D_2D_1D_0$ 。 A_4 为控制输入端, 当 $A_4=0$ 时, 实现 8421BCD 码到余 3 码的转换; 当 $A_4=1$ 时, 实现余 3 码到 8421BCD 码的转换。

(3) 8421BCD 码 0101 转换成余 3 码时, 输入地址码应为 $A_6A_5A_4A_3A_2A_1A_0=0000101$, 输出 $D_7D_6D_5D_4D_3D_2D_1D_0=00001000$ 。

而将余 3 码的 1001 转换成 8421BCD 码时, 输入地址码应为 $A_6A_5A_4A_3A_2A_1A_0=0011001$, 输出 $D_7D_6D_5D_4D_3D_2D_1D_0=00000110$ 。

7. 1.5 利用 ROM 构成的任意波形发生器如图 7-8 所示, 改变 ROM 的内容, 即可改变输出波形。当 ROM 的内容如表 7-3 所示时, 画出输出端随 CP 变化的波形。




图 7-8

表 7-3

A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0	A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	0	0	1	0	0	1	0	0	0	0	1	0	0
0	0	0	1	0	1	0	1	1	0	0	1	0	0	1	1
0	0	1	0	0	1	1	0	1	0	1	0	0	0	1	0
0	0	1	1	0	1	1	1	1	0	1	1	0	0	0	1
0	1	0	0	1	0	0	0	1	1	0	0	0	0	0	0
0	1	0	1	0	1	1	1	1	1	0	1	0	0	0	1
0	1	1	0	0	1	1	0	1	1	1	0	0	0	1	0
0	1	1	1	0	1	0	1	1	1	1	1	0	0	1	1

解：输出与 $D_3D_2D_1D_0$ 之间的关系可表示为：

$$v_o = -R_f \left(\frac{D_0 V_{REF}}{R} + \frac{2D_1 V_{REF}}{R} + \frac{4D_2 V_{REF}}{R} + \frac{8D_3 V_{REF}}{R} \right)$$

$$= -\frac{V_{REF} R_f}{R} (D_0 + 2D_1 + 4D_2 + 8D_3)$$

若设 $K = \frac{V_{REF} R_f}{R}$ ，则当输入题目给出的 $A_3A_2A_1A_0$ 值时，输出 v_o 的值如表 7-4 所示。则输出波形图如图 7-9 所示。

表 7-4

A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0	v_o	A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0	v_o
0	0	0	0	0	1	0	0	$-4K$	1	0	0	0	0	1	0	0	$-4K$
0	0	0	1	0	1	0	1	$-5K$	1	0	0	1	0	0	1	1	$-3K$
0	0	1	0	0	1	1	0	$-6K$	1	0	1	0	0	0	1	0	$-2K$
0	0	1	1	0	1	1	1	$-7K$	1	0	1	1	0	0	0	1	$-1K$
0	1	0	0	1	0	0	0	$-8K$	1	1	0	0	0	0	0	0	0
0	1	0	1	0	1	1	1	$-7K$	1	1	0	1	0	0	0	1	$-1K$
0	1	1	0	0	1	1	0	$-6K$	1	1	1	0	0	0	1	0	$-2K$
0	1	1	1	0	1	0	1	$-5K$	1	1	1	1	0	0	1	1	$-3K$




图 7-9

7. 2 随机存取存储器

7. 2.1 一个 CMOS 存储单元如图 7-10 所示，试分析其工作原理。




图 7-10

解：此电路为五管静态存储单元电路。T₁~T₄为两个反相器交叉连接而成的双稳态电路，用 MOS 管的导通和截止来存储信息。T₅和 T₆分别是由行选线和列选线控制的传输门，当行选线和列选线都为高电平时，T₅和 T₆导通，可以对该存储单元读出或存入数据。

7. 2.2 设同步 SRAM 工作在丛发模式下，若数据写入的首地址为 0094H，问接下来的 3 个数据将被写入的存储单元的地址分别是多少？

解：接下来的 3 个地址分别是 0095H、0096H、0097H。

7. 2.3 一个有 4096 位的 DRAM，如果存储矩阵为 64×64 结构形式，且每个存储单元刷新时间为 100 ns，则存储单元全部刷新一遍最快需要多长时间？如果刷新每行的最长间隔时间为 15.6μs，则该 DRAM 的刷新周期最长为多少？刷新操作所用时间占刷新周期的百分比是多少？

解：DRAM 一次可刷新一行，所以：

将其全部刷新一遍最少需要的刷新时间为： $64 \times 100\text{ns} = 6.4 \mu\text{s}$

64 行的总间隔时间为： $64 \times 15.6 \mu\text{s} = 998.4 \mu\text{s} \approx 1 \text{ms}$

即 DRAM 的最长刷新周期约为 1 ms。

刷新操作所用时间占刷新周期的百分比为： $\frac{6.4 \mu\text{s}}{1 \text{ms}} \times 100\% = 0.64\%$ 。

7. 2.4 一个有 1 M×1 位的 DRAM，采用地址分时送入的方法，芯片应具有几条地址线？

解：该 DRAM 共有 20 根地址线，即行和列各 10 根地址线。采用地址分时送入的方法，芯片应具有 10 根地址线。

7. 2.5 试用一个具有片选使能 $\overline{\text{CE}}$ 、输出使能 $\overline{\text{OE}}$ 、读写控制 $\overline{\text{WE}}$ 、容量为 8 K×8 位的 SRAM 芯片，设计一个 16 K×16 位的存储器系统，试画出其逻辑图。

解：用 2 片 8 K×8 位的芯片，通过位扩展构成 8 K×16 位系统，两片 8 K×16 位存储系统进行字扩展，从而实现 16 K×16 位的存储器系统，此时还需增加 1 根地址线。系统共需要 4 片 8 K×8 位的 SRAM 芯片。用增加的地址线 A₁₃ 作为片选信号。逻辑图如图 7-11 所示。




图 7-11

7. 3 复杂可编程逻辑器件

7. 3.1 若某 CPLD 中的逻辑块有 36 个输入(不含全局时钟、全局使能控制等), 16 个宏单元。理论上, 该逻辑块可以实现多少个逻辑函数?每个逻辑函数最多可有多少个变量?如果每个宏单元包含 5 个乘积项, 通过乘积项扩展, 逻辑函数中所能包含的乘积项数目最多是多少?

解: 每个宏单元可以产生一个逻辑函数, 所以可以实现 16 个逻辑函数。

每个逻辑函数可以有 36 个变量。通过乘积项扩展, 逻辑函数中包含的乘积项最多为 $16 \times 5 = 80$ (个)。

7. 3.2 设 CPLD 中某宏单元编程后电路如图 7-12 所示, 图中画出了 $S_1 \sim S_8$ 和 M_1 、 M_3 编程后的连接。数据分配器 $S_1 \sim S_8$ 未被选中的输出为 0。已知各乘积项如图 7-12 中所示。

(1)此时宏单元的输出 Y 是组合型输出还是寄存器型输出?

(2)写出 X 和 Y 的逻辑函数表达式。




图 7-12

解: (1)由 M_3 的状态看出为组合型输出。

(2) $\overline{X=0+AG\overline{H}}=AG\overline{H}$ $Y=ABD+CDF+BM+PRS+BCF$ 。

7. 4 现场可编程门阵列

7. 4.1 电路如图 7-13 所示, LUT 的内容如表 7-5 所示。试写出 Y 的逻辑函数表达式。




图 7-13

表 7-5

B C D E	L_1 L_0	B C D E	L_1 L_0
0 0 0 0	0 1	1 0 0 0	0 1
0 0 0 1	0 0	1 0 0 1	1 0
0 0 1 0	1 0	1 0 1 0	0 0
0 0 1 1	0 0	1 0 1 1	0 1
0 1 0 0	1 0	1 1 0 0	0 1
0 1 0 1	0 0	1 1 0 1	1 0
0 1 1 0	0 1	1 1 1 0	1 0
0 1 1 1	0 1	1 1 1 1	0 1

解: $Y = AL_1 + \overline{A}L_0$, 又

$$L_0 = \overline{B}\overline{C}\overline{D}\overline{E} + \overline{B}C\overline{D}\overline{E} + \overline{B}CDE + B\overline{C}\overline{D}\overline{E} + B\overline{C}DE + BC\overline{D}\overline{E} + BCDE$$

$$L_1 = \overline{B}\overline{C}D\overline{E} + \overline{B}CDE + B\overline{C}\overline{D}\overline{E} + BC\overline{D}\overline{E} + BCDE$$

$$Y = A(\overline{B}\overline{C}\overline{D}\overline{E} + \overline{B}C\overline{D}\overline{E} + \overline{B}CDE + B\overline{C}\overline{D}\overline{E} + BC\overline{D}\overline{E} + BCD\overline{E})$$

故 $+A(\overline{B}\overline{C}DE + \overline{B}C\overline{D}E + \overline{B}CDE + B\overline{C}DE + B\overline{C}DE + BC\overline{D}E + BCDE)$

7. 4.2 根据图 7-14，试画出其实现 2 位二进制数加法运算的简化逻辑图。




图 7-14

解：简化后的逻辑图如图 7-15 所示。




图 7-15

7. 5 用 EDA 技术和可编程器件的设计例题

7. 5.1 试用 Verilog 语言设计一个 1 位十进制数(用 8421BCD 码表示)加法器。

解:

```
module 1 bit BCD adder( A,B,S,CY)
    input[3:0] A,B;
    output[3:0] S;
    output CY;
    assign {CY,s} = (A + B > 4'b1001) ? A + B + 4'b0110 : A + B;
endmodule
```

7.5.2 在教材例 7.5.2 的基础上，将计时输入脉冲频率改为 1 kHz，要求增加以下功能：

(1) 具有仿电台整点报时功能。即每逢 59 min 51 s、53 s、55 s、57 s 输出 500 Hz 低音信号，在 59 min 59 s 时输出 1 kHz 高音信号，输出信号的持续时间均为 1s，高音信号结束时，正好为整点。

(2) 增加闹钟功能，最长闹铃时间为 1 min。要求可以任意设置闹钟的时、分；闹铃信号为 500 Hz 和 1 kHz 的方波信号，两种频率的信号交替输出，且均持续 1 s。设置一个停止闹铃控制键，可以停止输出闹铃信号。

(3) 采用分层次分模块的方法，用 Verilog 语言进行设计。

解：（1）数字钟组成框图如图 7-16（a）所示。




图 7-16（a）

（2）数字钟程序的层次结构图如图 7-16（b）所示。




图 7-16（b）

（3）时钟显示及报警的 verilog 程序

/*用 CP 表示接收 1 kHz 的输入时钟，nCR 表示异步低有效清零控制，EN 表示计数使能控制（高有效），小时、分增 1 调整指令为 Adj_H 和 Adj_M；

SET 表示接收报警设置标志，用 BCD 码表示报警时刻：H[7:0]和 M[7:0]，产生 BCD 码表示的小时显示 Hours[7:0]，分显示 Minute[7:0]，秒显示 Second[7:0]，Bell 表示产生响铃或报警的频率信号输出。*/

```
module top_clock( Hour,Minute,Second,CP,nCR,EN,Adj_H,Adj_M,H,
    input CP,nCR,EN,Adj_H,Adj_M,Set;
    input[7:0]H,M;
    output[7:0]Hour,Minute,Seond;
    output Bell;
    supply1 Vdd;

    wire ML_EN,MH_EN,H_EN,SL_EN,SH_EN;
    wire[9:0]mSecond;
    //1000 毫秒计数模块
    counter1000 U0( mSecond,CP,nCR,EN );
    //产生秒计数使能信号 SL_EN 和 SH_EN
    assign SL_EN = ( EN&& mSecond == 10'd999 );
    assign SH_EN = ( Second[3:0] == 4'h9 )&&( mgecond == 10'd999 );
    //60 进制秒计数器
    counter10 U1( Second[3:0],nCR,SL_EN,CP );
    counter6 U2( Second[7:4],nCR,SH_EN,CP );
    //产生分计数使能信号 ML_EN 和 MH_EN
    assign ML_EN = Adj_M? Vdd:( Second == 8'h59 );
    assign MH_EN = ( Adj_M&&( Minute[3:0] == 4'h9 ) ) || ( Minute[3:0] == 4'h9 )
    &&( Second == 8'h59 )
    //60 进制分计数器
    counter10 U3( Minute[3:0],nCR,ML_EN,CP );
    counter6 U4( Minute[7:4],nCR,MH_EN,CP );
```

```

//产生小时计数使能信号 EN_H
assign H_EN = Adj_H? Vdd:((Minute == 8'h59)&&(Second == 8'h59));
//24 进制小时计数器
counter24 U5(Hour[7:4],Hour[3:0],nCR,H_EN,CP);
counter1000(CP,Second,Minute,H,M,Set,CP1,CP2);
assign Bell = CP2;
endmodule

// =====
module counter10(Q,nCR,EN,CP);
input CP,nCR,EN;
output[3:0]Q;
reg[3:0]Q;
always @(posedge CR or negedge nCR)
begin
if( ~ nCR) Q <= 4'h0;
else if( ~ EN) Q <= Q;
else if( Q == 4'h9) Q <= 4'h0;
else Q <= Q + 1'b1;
end
endmodule

// =====
module counter6(Q,nCR,EN,CP);
input CP,nCR,EN;
output[3:0]Q;
reg[3:0]Q;
always@(posedge CR or negedge nCR)
begin
if( ~ nCR) Q <= 4'h0;
else if( ~ EN) Q <= Q;
else if( Q == 4'h5) Q <= 4'h0;
else Q <= Q + 1'b1;
end
endmodule

// =====
module counter24 (CntH,CntL,nCR,EN,CP);
input CP,nCR,EN;
output[3:0]CntH,CntL;

```

```

reg[3:0] CntH, CntL;
always @ ( posedge CP or negedge nCR)
begin
    if( ~ nCR) { CntH; CntL } <= 8'h00
    else if( ~ EN) { CntH, CntL } <= { CntH, CntL };
    else if( ( CntH)>2) || ( CntL)>9) || (( CntH == 2)&&( CntL == 3))
        { CntH, CntL } <= 8'h00;
    else if( ( CntH == 2)&&( CntL < 3))
    begin
        CntH <= CntH;
        CntL <= CntL + 1'b1;
    end

    else if( CntL == 9)
    begin
        CntH <= CntH + 1'b1;
        CntL <= 4'h0;
    end
    else
    begin
        CntH <= CntH;
        CntL <= CntL + 1'b1;
    end
end
endmodule

// =====
module counter1000 ( mSecond, CP, nCR, EN );
input CP, nCR, EN;
output[9:0] mSecond;
reg[9:0] mSecond;
always @ ( posedge CP or negedge nCR)
begin
    if( ~ nCR) mSecond <= 10'd0;

    else if( ~ EN) mSecond <= mSecond;
    else if( mSecond == 10'd999) mSecond <= 10'd0;
    else mSecond <= mSecond + 1'b1;
end
endmodule

```


上升沿时，将千、百、十、个位计数值拼成 16 位显示输出，然后将原来计数值清零，以便下一秒能重新开始从 0 计数；在没有 CP 上升沿时，显示输出保持不变。*/

```

//*****

module test_freq( CP,A,RST,EN,DISP);
    input CP,A,RST,EN;

    output[15:0] DISP;
    reg[15:0] DISP;
    wire ENA,ENB,ENC;
    wire[3:0] THO,HON,TEN,IND;
    //个位计数
    counter10 U1( A,RST,EN,IND);
    assign ENA = ( IND == 4'b1001);
    //十位计数
    counter10 U2( A,RST,ENA,TEN);
    assign ENB = ( TEN == 4'b1001);
    //百位计数
    counter10 U3( A,RST,ENB,HUN);
    assign ENC = ( HUN == 4'b100);
    //千位计数
    counter10 U4( A,RST,ENC,THO);
    //生成显示数据
    gen_code( CP,RST,EN,THO,HON,TEN,IND,DISP);
endmodule

//*****

module counter10( A,TST,EN,Q);
    input A,TST,EN;
    output[3:0] Q;
    reg[3:0] Q;
    always @( posedge A or RST)
    begin
        if( RST) Q = 4'b0000;
        else if( ~EN) Q = Q;
        else      Q = Q + 1'b1;
    end
endmodule

//*****

module gen_code( CP,RST,EN,THO,HUN,TEN,IND,DISP);
    input CP,RST,EN;
    input[3:0] THO,HUN,TEN,IND;
    output[15:0] DISP;
    reg[15:0] DISP;
    always @( posedge CP or RST)
```

```

begin
    if( RST) DISP = 16'b0;
    else if( posedge CP)
        begin
            DISP = | THO,HUN,TEN,IND| ;
            | THO,HUN,TEN,IND| = 16'b0;
        end
    end
end
endmodule

```

7.3 名校考研真题详解

一、填空题

1. 半导体静态 RAM 靠()存储信息, 半导体动态 RAM 靠()来存储信息。[中科院 2005 研]

【答案】触发器原理; 电容存储电荷的原理。查看答案

2. EPROM 是指()。[中科院 2005 研]

【答案】电擦除可编程的只读存储器查看答案

3. 设 ROM 的地址为 A0A1...A7, 输出为 Y0~Y3, 该 ROM 的容量为()bit。[华中科技大学 2007 研]

【答案】1K 查看答案

【解析】若 ROM 的地址位数为 n , 输出位数为 M , 则字数为 2^n , 字长为 M , 其容量常表示为字数与字长的乘积。题中 $n=8$, $M=4$, 则 ROM 容量为 $2^8 \times 4 = 1024 = 1K$ 。

二、选择题

为构成 4096×16 的 RAM 区, 共需 1024×4 位的 RAM 芯片()片。[电子科技大学 2008 研]

- A. 64
- B. 32
- C. 16
- D. 8

【答案】C 查看答案

【解析】 $(4096 \times 16) / (1024 \times 4) = 16$ 。

三、分析计算题

1. 试将图 7-18 所示的 $1KB \times 4$ 的 RAM 芯片扩展成 $1KB \times 8$ 的存储器。[北京理工大学 2006 研]




图 7-18

解: 用两片 $1KB \times 4$ 的存储器通过位扩展的方式可构成 $1KB \times 8$ 的存储器, 连接图如图 7-19 所示。




图 7-19

2. 某系统的内存储器容量为 $64\text{KB} \times 16$ 位，存储器芯片采用 62256($32\text{KB} \times 8$ 位的 SRAM)，画出存储器的扩展接线草图。[华南理工大学 2006 研]

解：先进行字扩展，将 $32\text{KB} \times 8$ 位的 SRAM 扩展成 $64\text{KB} \times 8$ 的 SRAM，如图 7-20 所示。




图 7-20

再进行位扩展，将 $64\text{KB} \times 8$ 的 SRAM 扩展成 $64\text{KB} \times 16$ 的 SRAM，如图 7-21 所示。




图 7-21

第 8 章 脉冲波形的变换与产生

8.1 复习笔记

在数字电路中，常常需要各种脉冲波形，这些脉冲波形的获取，通常有两种方法：

- ①将已有的非脉冲波形通过波形变换电路获得；
- ②采用脉冲信号产生电路直接得到。

一、单稳态触发器

单稳态触发器具有如下的工作特性：

- ①没有触发脉冲作用时电路处于一种稳定状态。

- ②在触发脉冲作用下，电路由稳态翻转到暂稳态。暂稳态是一种不能长久保持的状态。
- ③由于电路中 RC 延时环节的作用，电路的暂稳态在维持一段时间后，会自动返回到稳态。暂稳态的持续时间决定于电路中的 RC 参数值。


1. 用 CMOS 门电路组成的微分型单稳态触发器

(1) 电路组成和工作原理

单稳态触发器可由逻辑门和 RC 电路组成。

根据 RC 电路连接方式不同，单稳态触发器有微分型单稳态和积分型单稳态两种电路形式。

用 CMOS 门组成的微分型单稳态触发器如图 8-1(a)、(b)所示。图中 RC 电路均按微分电路方式连接在 G_1 门的输出端和 G_2 门的输入端。




(a) 与非门和与非门构成 (b)或非门和与非门构成
微分型单稳态触发器 微分型单稳态触发器

图 8-1 CMOS 门电路组成的微分型单稳态触发器

工作原理：


① G_1 门两输入端均为 0， $v_{O1} \approx V_{DD}$ ，电容器 C 两端的电压接近 0 V，电路处于一种稳定状态。

②输入触发脉冲，在 v_{I1} 的上升沿， R_d 、 C_d 微分电路输出正的窄脉冲，当 v_d 上升到 G_1 门的阈值电压 V_{TH} 时，在电路中产生如下正反馈过程：



电路的这种状态是不能长久保持的，称之为暂稳态。暂稳态时 $v_{O1} \approx 0$ ， $v_O \approx V_{DD}$ 。

③暂稳态期间，电源 V_{DD} 经电阻 R 和 G_1 门导通的工作管对电容 C 充电， v_{I2} 按指数规律升高，当 v_{I2} 达到 V_{TH} 时，电路又产生如下正反馈过程：



电容通过电阻 R 和 G_2 门的输入保护电路放电，最终使电容 C 上的电压恢复到稳定状态时的初始值，电路从暂稳态返回到稳态。

(2) 主要参数

①输出脉冲宽度：
$$t_w = RC \ln \frac{v_c(\infty) - v_c(0)}{v_c(\infty) - V_{TH}}$$

②恢复时间：一般为 $(3 \sim 5)\tau$ ， $\tau = RC$

③最高工作频率： $f_{max} = \frac{1}{T_{min}} < \frac{1}{t_w + t_{re}}$

2. 单稳态触发器的应用

(1) 定时

单稳态触发器的 RC 取值不同，与门的开启时间不同，通过与门的脉冲个数也就随之改变。

(2) 延时

单稳态触发器的另一用途是实现脉冲的延时。

(3) 噪声消除电路

噪声多表现为尖脉冲形式。合理地选择 R 、 C 的值，使单稳电路的输出脉宽大于噪声宽度而小于信号的脉宽，即可消除噪声。


二、施密特触发器

(1) 电路特点

①电路的触发方式属于电平触发，对于缓慢变化的信号仍然适用，当输入电压达到某一定值时，输出电压会发生跳变。由于电路内部正反馈的作用，输出电压波形的边沿很陡直。

②在输入信号增加和减少时，施密特触发器有正向阈值电压 V_{T+} 和负向阈值电压 V_{T-} 。正

向与负向阈值电压之差，称为回差电压，用 ΔV_T 表示。施密特触发器有同相输出和反相输出两种电路形式。其电压传输特性曲线及逻辑符号分别如图 8-2 (a)、(b) 所示。



(a) 反相输出的传输特性及逻辑符号 (b) 同相输出的传输特性及逻辑符号

图 8-2 施密特电路的传输特性

(2) 电路组成

用 CMOS 门组成的施密特触发器如图 8-3 所示。电路中两个 CMOS 反相器串接，分压电阻 R_1 、 R_2 将输出端的电压反馈到 G_1 门的输入端，并对电路产生影响。




图 8-3 CMOS 反相器组成的施密特触发器

(3) 施密特触发器的应用

①波形变换

施密特触发器将正弦波变换成同频率的矩形波。改变 V_{T+} 和 V_{T-} 就可调节 v_O 的脉宽，即可将非矩形波变换为矩形波。

②波形的整形与抗干扰

信号传输过程中产生的畸变，可采用施密特触发器对波形进行整形，只要回差电压选择恰当，就可达到理想的整形效果。

③幅度鉴别

只有幅度大于 V_{T+} 的那些脉冲才会使施密特触发器翻转， v_o 有相应的脉冲输出；而对于幅度小于 V_{T-} 的脉冲，施密特触发器不翻转， v_o 就没有相应的脉冲输出。

三、多谐振荡器

多谐振荡器是一种在接通电源后，就能产生一定频率和一定幅值矩形波的自激振荡器，常作为脉冲信号源。由于多谐振荡器在工作过程中没有稳定状态，故又称为无稳态电路。

多谐振荡器的结构特点：电路由开关器件和反馈延时环节组成。

①开关器件可以是逻辑门、电压比较器、定时器等，作用是产生脉冲信号的高、低电平。

②反馈延时环节一般为 RC 电路，RC 电路将输出电压延时后，恰当地反馈到开关器件输入端，以改变其输出状态。

1. 用门电路组成的多谐振荡器

(1) 电路组成

由 CMOS 门电路组成的多谐振荡器如图 8-4 所示。多谐振荡器的两个暂稳态转换过程是通过电容 C 充放电作用来实现的，电容的充、放电作用又集中体现在 v_i 的变化上。




图 8-4 用门电路组成的多谐振荡器

(2) 振荡周期的计算

多谐振荡器的振荡周期与两个暂稳态时间有关，两个暂稳态时间分别由电容的充、放电时间决定。

第一暂稳态时间：由于 $v_i(\infty) = V_{DD}$ ， $\tau = RC$ ， $v_i(0^+) \approx 0$ ，因此

$$T_1 = RC \ln \frac{V_{DD}}{V_{DD} - V_{TH}}$$

第二暂稳态时间：由于 $v_i(0^+) = V_{DD} + \Delta V$ ， $\approx V_{DD}$ ， $v_i(\infty) = 0$ V， $\tau = RC$ ，因此

$$T_2 = RC \ln \frac{V_{DD}}{V_{TH}}$$

整个周期： $T = T_1 + T_2 = RC \ln \left[\frac{V_{DD}^2}{(V_{DD} - V_{TH}) \cdot V_{TH}} \right]$

2. 用施密特触发器构成波形产生电路

将施密特触发器的输出端经 RC 积分电路接回其输入端即可，电路如图 8-5 所示。




图 8-5 用施密特触发器构成波形产生电路

(1) 工作原理

电容器 C 上的初始电压为零，输出电压 v_o 为高电平。 v_o 通过电阻 R 对电容器 C 充电，当 v_c 达到 V_{T+} 时，施密特触发器翻转， v_o 跳变为低电平。此后，电容器 C 又开始放电， v_c 下降，当它下降到 V_{T-} 时，电路又发生翻转， v_o 又由低电平跳变为高电平， C 又被重新充电。如此周而复始，在电路的输出端，就得到了矩形波。

(2) 振荡周期的计算

由于 $v_i(0^+) = V_{T-}$, $v_i(\infty) = V_{DD}$, $v_i(T_1) = V_{T+}$, $\tau = RC$, 因此

$$T_1 = RC \ln \frac{V_{DD} - V_{T-}}{V_{DD} - V_{T+}}$$


由于 $v_i(0^+) = V_{T+}$, $v_i(T_2) = V_{T-}$, $v_i(\infty) = 0$, $\tau = RC$, 因此

$$T_2 = RC \ln \frac{V_{T+}}{V_{T-}}$$

整个周期: $T = T_1 + T_2 = RC \left(\ln \frac{V_{DD} - V_{T-}}{V_{DD} - V_{T+}} + \ln \frac{V_{T+}}{V_{T-}} \right) = RC \ln \left(\frac{V_{DD} - V_{T-}}{V_{DD} - V_{T+}} \cdot \frac{V_{T+}}{V_{T-}} \right)$

3. 石英晶体振荡器

由石英晶体组成的振荡器产生频率稳定性很高的脉冲波形，石英晶体的电路符号和阻抗频率特性如图 8-6(a)、(b)所示。石英晶体振荡器电路如图 8-7 所示。



(a) 电路符号 (b) 阻抗频率特性

图 8-6 石英晶体的电路符号及阻抗频率特性




图 8-7 石英晶体振荡器

四、555 定时器及其应用

555 定时器是一种集模拟、数字于一体的中规模集成电路，其应用极为广泛。它不仅用于信号的产生和变换，还常用于控制与检测电路中。

1. 555 定时器

555 定时器的内部电路由分压器、电压比较器 C_1 和 C_2 、简单 SR 锁存器、放电三极管 T 以及缓冲器 G 组成，其内部结构图如图 8-8 所示。三个 $5\text{ k}\Omega$ 的电阻串联组成分压器，为比较器 C_1 、 C_2 提供参考电压。电路功能如表 8-1。





图 8-8 555 定时器的电路结构

表 8-1 555 定时器功能表

输 入			输 出	
阈值输入 (v_{11})	触发电输入 (v_{12})	复位 (R_D)	输出 (v_o)	放电管 T
$\times$	$\times$	0	0	导通
$< \frac{2V_{CC}}{3}$	$< \frac{V_{CC}}{3}$	1	1	截止
$> \frac{2V_{CC}}{3}$	$> \frac{V_{CC}}{3}$	1	0	导通
$< \frac{2V_{CC}}{3}$	$> \frac{V_{CC}}{3}$	1	不变	不变

2. 用 555 定时器组成的施密特触发器

将 555 定时器的阈值输入端和触发电输入端相接，即构成施密特触发器，电路和简化电路分别如图 8-9(a)、(b)所示。



(a)电路 (b)简化电路

图 8-9 用 555 定时器组成的施密特触发器

(1) v_i 由 0 V 开始逐渐增加，当 $v_i < \frac{V_{CC}}{3}$ ，根据定时器功能表可知，输出 v_o 为高电平；当 $\frac{V_{CC}}{3} < v_i < \frac{2V_{CC}}{3}$ ，输出 v_o 维持高电平不变；当 $v_i > \frac{2V_{CC}}{3}$ ， v_o 由高电平跳变为低电平，且保持低电平不变。

(2) v_1 由大于 $\frac{2V_{CC}}{3}$ 的电压值逐渐下降, 当 $\frac{V_{CC}}{3} < v_1 < \frac{2V_{CC}}{3}$, 电路输出状态不变, 仍为低电平; 当 $v_1 < \frac{V_{CC}}{3}$, 电路才再次翻转, v_O 就由低电平跳变为高电平。

3. 用 555 定时器组成的单稳态触发器




图 8-10 用 555 定时器组成的单稳态触发器

- (1) 电路通电后在没有触发信号时, 电路只有一种稳定状态 $v_O = 0$ 。
 - (2) 若触发输入端施加触发信号 $v_1 < \frac{V_{CC}}{3}$, 电路的输出状态由低电平跳变为高电平, 电路进入暂稳态。此后电容 C 充电, 当 C 充电至 $v_C = \frac{2V_{CC}}{3}$, 电路的输出电压 v_O 由高电平翻转为低电平, 同时 T 导通, C 放电, 电路返回到稳定状态。
- ### 4. 用 555 定时器组成的多谐振荡器




图 8-11 用 555 定时器组成的多谐振荡器

接通电源后, 电容 C 被充电, 当 v_C 上升到 $\frac{2V_{CC}}{3}$ 时, 使 v_O 为低电平, 同时放电三极管 T 导通, 此时电容 C 通过 R_2 和 T 放电, v_C 下降。当 v_C 下降到 $\frac{V_{CC}}{3}$, v_O 翻转为高电平。

振荡频率: $f \approx \frac{1.43}{(R_1 + 2R_2)C}$

8.2 课后习题详解

8. 1 单稳态触发器

8. 1.1 由 CMOS 逻辑门组成的微分型单稳电路如图 8-12 所示。其中 t_{pi} 为 $3 \mu s$, $C_d = 50 pF$, $R_d = 10 k\Omega$, $C = 0.01 \mu F$, $R = 10 k\Omega$, 试对应地画出 v_1 、 v_d 、 v_{O1} 、 v_R 、 v_{O2} 、 v_O 的波形, 并求出输出脉冲宽度。




图 8-12

解：（1）图 8-12 中各点波形如图 8-13 所示。




图 8-13

（2）输出脉冲宽度 $v_R(t) = v_R(\infty) + [v_R(0^+) - v_R(\infty)] e^{-t/RC}$

将 $v_R(0^+) = v_{DD}$, $v_R(\infty) = 0$ V, $v_R(t_w) = V_{TH} \approx V_{DD}/2$ 代入上式，得

$$t_w = RC \ln \frac{v_R(\infty) - v_R(0^+)}{v_R(\infty) - v_R(t_w)}$$

$$= 10 \times 10^3 \times 0.01 \times 10^{-6} \times \ln 2 \text{ s}$$

$= 69 \mu\text{s}$ 。

8. 1.28.1.2 图 8-14 所示电路是用 CMOS 或非门构成的单稳态触发器的另一种形式。试回答下列问题：

(1) 分析电路的工作原理。

(2) 画出加入触发脉冲后 v_{O1} 、 v_{O2} 及 v_R 的工作波形。

(3) 写出输出脉宽 t_w 的表达式。




图 8-14

解：（1）电路工作原理

$v_1 = 0$ 时，电路处于稳态， $v_R = 0$ ， $v_C = 0$ ，故 $v_{O1} = 1$ ， $v_{O2} = 0$ 。

当有激励脉冲 v_1 时，电路进入暂稳态，此时 $v_{O1} = 0$ ， $v_{O2} = 1$ 。因为电容 C 上电压不跳变，

在 v_{O2} 由 $0 \rightarrow 1$ 的一瞬间， v_R 也由低电平跳变至高电平，且与 v_{O2} 跳变幅度一致。然后，

v_{O2} 对 C 进行充电， v_R 按指数规律下降，由 KVL 定律有 $v_C = -v_{O1} + v_R = v_R$ ，所以

$$v_R = v_R(\infty) + [v_R(0_+) - v_R(\infty)]e^{-\frac{t}{RC}}$$

。

其中， $v_R(\infty) = 0$ ， $v_R(0_+) = v_{O2} = V_{DD}$ ，所以 $v_R = v_R(0_+) \cdot e^{-\frac{t}{RC}}$ 。

当 $v_R(t) \leq V_{th}$ 时， v_{O1} 翻转为高电平，即 $v_{O1} = 1$ ，则 $v_{O2} = 0$ ， v_R 和 v_{O2} 等幅下降，然后电容

放电，使 v_R 重新为 0，返回稳态。

（2）各点工作波形如图 8-15 所示。




图 8-15

（3）输出脉冲宽度

$$t_W = RC \ln \frac{v_R(0_+)}{v_R(t_W)} = RC \ln \frac{V_{DD}}{\frac{1}{2} V_{DD}}$$

其中， $v_R(t_W) = V_{th} = \frac{1}{2} V_{DD}$ ，所以 $t_W = RC \ln 2 \approx 0.7 RC$ 。

8.1.3 由集成单稳态触发器 74121 组成的延时电路及输入波形如图 8-16 所示。

（1）计算输出脉宽的变化范围。

(2)解释为什么使用电位器时要串接一个电阻。




图 8-16

解: (1) 由于 $t_w \approx 0.7RC$, 将 $C = 1 \mu F$, $R = (5.1 \sim 25.1) k\Omega$ 代入得, $t_w \approx (3.57 \sim 17.57) ms$ 。

(2) 若不串接 $5.1k\Omega$ 电阻, 单稳态触发器 74LS121 外界电阻仅为电位器, 当电位器电阻调为 0 时, 单稳态会因无定时电阻而无法开始正常工作。

8. 1.4 某控制系统要求产生的信号 v_a 、 v_b 与系统时钟 CP 的时序关系如图 8-17 所示。试用 4 位二进制计数器 74LVC161、集成单稳 74121 设计该信号产生电路, 画出电路图。




图 8-17

解: 由图 8-6 可知, v_a 为时钟 CP 的 4 分频, v_b 在 v_a 下降沿触发, 产生脉宽为 t_w 的正脉冲。

由此电路的设计思路为: 先设计出 v_a 产生电路, 然后用 v_a 作为触发信号, 用单稳态触发器得到所要求的输出波形。电路图如图 8-18 所示。




图 8-18

8. 2 施密特触发器

8. 2.1 回差电压可调的施密特电路如图 8-19 所示，它是利用射极跟随器的射极电阻来调节回差的。

(1) 分析电路的工作原理。

(2) 当 R_{e1} 在 $50 \sim 100 \Omega$ 的范围内变动时，试计算回差的变化范围。




图 8-19

解：（1）当 v_i 上升时， v_A 首先到达与非门的阈值电压 1.4 V，在 v_i 上升前， v_A 、 v_B 均为低电平，则 $S=0$ ， $R=1$ ，于是 $v_{O1}=1$ ， $v_{O2}=0$ ； v_A 达到 1.4 V 后， $S=1$ ，当 v_B 未达到 1.4 V 时，

$R=1$ ， $v_{O2}=0$ 。于是， v_{O1} 仍保持为 1，不发生翻转；直至 v_B 达到 G_3 的阈值电压 1.4V 时， $S=1$ ， $R=0$ ，于是施密特电路发生翻转，设此时 v_i 的阈值为 V_{T+} 。

当 v_i 下降时， v_B 先下降到 1.4 V 以下，但 v_A 仍高于 1.4 V，故 $S=1$ ， $R=1$ ，电路仍维持原来状态。只有当 v_A 下降到 1.4 V 时，基本 SR 触发器才发生翻转，这时的 v_i 为负向阈值电压 V_{T-} 。

（2）由 KVL 定律有： $V_{T+} = v_{BE} + v_A$ ，而 $v_A = \frac{v_B}{v_{e2}}(R_{e1} + R_{e2}) = \frac{V_{th}}{R_{e2}}(R_{e1} + R_{e2})$ ，因此

$$V_{T+} = \frac{V_{th}}{R_{e2}}(R_{e1} + R_{e2}) + v_{BE} = 1.4 \cdot \frac{R_{e1} + R_{e2}}{R_{e2}} + v_{BE} = 1.4 \cdot (1 + \frac{R_{e1}}{R_{e2}}) + 0.7$$

$$V_{T-} = V_{th} + v_{BE} = 1.4V + 0.7V (\text{KVL 定律}) = 2.1V$$

则 $\Delta V_T = V_{T+} - V_{T-} = 1.4 \times \frac{R_{e1}}{R_{e2}}$

故当 $R_{e1} = 50 \Omega$ 时， $\Delta V_T = \frac{50}{100} \times 1.4 = 0.7V$ ；当 $R_{e1} = 100 \Omega$ 时， $\Delta V_T = \frac{100}{100} \times 1.4 = 1.4V$ 。

由此可见， ΔV_T 的变化范围为 $0.7 \sim 1.4V$ 。

8. 2.2 集成施密特电路和集成单稳态触发器 74121 构成的电路如图 8-20 所示。已知集成施密特电路的 $V_{DD}=10\text{ V}$, $R=100\text{ k}\Omega$, $C=0.01\text{ }\mu\text{F}$, $V_{T+}=6.3\text{ V}$, $V_{T-}=2.7\text{ V}$, $C_{\text{ext}}=0.01\text{ }\mu\text{F}$, $R_{\text{ext}}=30\text{ k}\Omega$ 。

- (1) 分别计算 v_{O1} 的周期及 v_{O2} 的脉宽。
- (2) 根据计算结果画出 v_{O1} 、 v_{O2} 的波形。




图 8-20

解：(1) v_{O1} 的周期为

$$T = RC \ln \left(\frac{V_{DD} - V_{T-}}{V_{DD} - V_{T+}} \cdot \frac{V_{T+}}{V_{T-}} \right) = \left[10^5 \times 10^{-8} \times \ln \frac{7.3}{3.7} \cdot \frac{6.3}{2.7} \right] \text{ s}$$

$$= 1.53 \text{ ms}$$

$$v_{O2} \text{ 的脉宽为: } t_w \approx 0.7 R_{\text{ext}} C_{\text{ext}} = (0.7 \times 3 \times 10^4 \times 10^{-8}) \text{ s} = 0.21 \text{ ms}$$

- (2) v_{O1} 、 v_{O2} 的波形如图 8-21 所示。




图 8-21

8. 3 多谐振荡器

8. 3.1 图 8-22 所示电路为 CMOS 或非门构成的多谐振荡器，图中 $R_s=10R$ 。

- (1) 画出 a、b、c 各点的波形。
- (2) 计算电路的振荡周期。

(3) 试问当阈值电压 V_{TH} 由 $\frac{V_{DD}}{2}$ 改变至 $\frac{2V_{DD}}{3}$ 时，电路的振荡频率如何变化？




图 8-22

解：(1) a、b、c 各点波形如图 8-23 所示。




图 8-23

(2) 由题意可知, $R_2 = 10R$, 所以充电只需考虑 R 和 C :

$$T_1 = RC \ln \frac{V_{DD} + V_{TH}}{V_{TH}}$$

$$T_2 = RC \ln \frac{2V_{DD} - V_{TH}}{V_{DD} - V_{TH}}$$

$$\text{故振荡周期为: } T = T_1 + T_2 = RC \ln \frac{(V_{DD} + V_{TH})(2V_{DD} - V_{TH})}{V_{TH}(V_{DD} - V_{TH})}$$

(3) 当 V_{TH} 由 $\frac{V_{DD}}{2}$ 变为 $\frac{2}{3}V_{DD}$ 时, 由电路振荡周期公式有: $T = RC \ln 9 \rightarrow RC \ln 10$

由此可知, 振荡频率变小了, 由 $\frac{1}{RC \ln 9}$ 下降到 $\frac{1}{RC \ln 10}$ 。

8. 3.2 RC 环形多谐振荡电路如图 8-24 所示, 试分析电路的振荡过程, 画出 v_{O1} 、 v_{O2} 、 v_R 、 v_{O3} 及 v_O 的波形。




图 8-24

解: (1) 电路分析

当电路通电后, 若开始 v_{O3} 输出为 1, 则 v_{O1} 为 0, v_{O2} 为 1。因为电容电压不能突变, 所以

v_R 也为 0, 从而保持 v_{O3} 为高电平。这是第一暂稳态。






图 8-25

这种状态不能维持太久，由图 8-25 可知，电容 C 开始充电，使 v_R 上升，一旦 v_R 达到阈值电压，就会产生正反馈雪崩过程，这是第二暂稳态。



在第二暂稳态期间， v_{O1} 通过电阻 R 及 G_2 对电容 C 反向充电， v_R 将按指数规律下降。当

v_R 下降至阈值电压，又发生下述雪崩过程：



结果使电路返回至第一暂稳态，如此周期反复，产生振荡。

(2) 各点的工作波形如图 8-26 所示。




图 8-26

8. 3.3 由集成施密特 CMOS 与非门电路组成的脉冲占空比可调多谐振荡器如图 8-27 所示。设电路中 R_1 、 R_2 、 C 及 V_{dM} 、 V_{T+} 、 V_{T-} 的值已知，试：

(1) 定性画出 v_C 及 v_O 波形。

(2) 写出输出信号 v_O 频率的表达式。




图 8-27

解：(1) v_C 及 v_O 波形如图 8-28 所示。




图 8-28

(2) 电容 C 的工作过程可分充电和放电两个阶段。

充电过程为零状态响应： $v_C(t_1) = v_C(\infty) + [v_C(0_+) - v_C(\infty)]e^{-\frac{t_1}{R_1 C}}$

将 $v_C(\infty) = V_{DD}$, $v_C(0_+) = V_{T+}$, 以及 $v_C(t_1) = V_{T-}$ 代入上式, 得 $t_1 = R_1 C \ln \frac{V_{DD} - V_{T-}}{V_{DD} - V_{T+}}$ 。

放电过程为零输入响应： $v_C(t_2) = v_C(0_+) \cdot e^{-\frac{t_2}{R_2 C}}$

将 $v_C(0_+) = V_{T+}$, $v_C(t_2) = V_{T-}$ 代入上式, 得 $t_2 = R_2 C \ln \frac{V_{T+}}{V_{T-}}$ 。

综上：

$$T = t_1 + t_2 = R_1 C \ln \frac{V_{DD} - V_{T-}}{V_{DD} - V_{T+}} + R_2 C \ln \frac{V_{T+}}{V_{T-}} \quad f = \frac{1}{T} = \frac{1}{C} \ln \left(\frac{V_{DD} - V_{T-}}{V_{DD} - V_{T+}} \right)^{-R_1} \left(\frac{V_{T+}}{V_{T-}} \right)^{-R_2}。$$

8. 4 555 定时器及其应用

8. 4.1 由 555 定时器及场效应管 T 组成的电路如图 8-29 所示, 电路中 T 工作于可变电阻区, 其导通电阻为 R_{ds} 。

(1)说明电路功能。

(2)写出输出 v_O 频率的表达式。




图 8-29

解：（1）555 定时器与 R_1 、 R_{DS} 及 C 组成多谐振荡器。由图 8-29 可知，场效应管 T 工作于可变电阻区，当 v_I 变化时， R_{DS} 的阻值不同，改变 v_I 的数值，可改变振荡器的振荡频率。电路为压控振荡器。

$$(2) \quad t_{pH} \approx 0.7(R_1 + R_{DS})C \quad t_{pL} \approx 0.7R_{DS}C \quad f = \frac{1}{t_{pH} + t_{pL}} \approx \frac{1.43}{(R_1 + 2R_{DS})C}$$

8. 4.2 由 555 定时器构成的锯齿波发生器如图 8-30 所示，三极管 T 和电阻 R_1 、 R_2 、 R_e 构成恒流源，给定时电容 C 充电。画出当触发输入端输入负脉冲后，电容电压 v_C 及 555 输出端 v_O 的波形，并计算电路的输出脉宽。




图 8-30

解：（1）当 v_I 输入负脉冲时，555 内 SR 触发器置 1，三极管 T 截止，定时电容由恒流源电路充电，故有

$$v_C = \frac{1}{C} \int_0^t i_C dt = \frac{1}{C} \int_0^t I_0 dt = \frac{I_0}{C} t, \quad \text{由此可知电容两端电压 } v_C \text{ 随时间线性增长。当}$$

$$v_C \geq \frac{2V_{CC}}{3} \text{ 时，三极管 T 导通，电容放电。各点波形如图 8-31 所示。}$$




图 8-31

$$(2) \text{ 由 (1) 可知 } t_w = \left(\frac{2}{3} \cdot V_{CC} \cdot C \right) / I_0$$

又将
$$I_0 = \frac{V_{CC} - \frac{R_2}{R_1 + R_2} V_{CC} + V_{BE}}{R_s}$$

若 $\frac{V_{CC} R_2}{R_1 + R_2} \gg V_{BE}$ ，则
$$t_w = \frac{2R_s(R_1 + R_2)C}{3R_2}$$
。

8. 4.3 图 8-32(a)所示为心律失常报警电路，经放大后的心电信号 v_1 如图 8-32(b)所示， v_1 的幅值 $V_{1m} = 4\text{ V}$ 。

(1) 对应 V_1 分别画出图中 A、B、E 三点波形。

(2) 说明电路的组成及工作原理。




图 8-32

解：（1）由图 8-32（a）可知，555（0）为施密特触发器，555（1）为单稳态触发器。在电路中，RC 参数取值使单稳态触发器输出脉宽 t_w 大于正常心电信号周期。由分析可画出 v_A 、 v_B 、 v_C 各点电压波形如图 8-33 所示。




图 8-33

（2）由（1）可知，正常的心电信号使电容 C 一直不断地充电，其放电时间很短，所以 $v_E = 1$ ；当心电信号异常产生漏波时，电容 C 被完全放电， $v_E = 0$ 。此低电平使二极管 D_2 导通发光，而心率正常时，因为 $v_E = 1$ ，所以 D_1 导通发光。

8. 4.4 分析如图 8-34 所示电路，简述电路组成及工作原理。若要求扬声器在开 S 按下后以 1.2 kHz 的频率持续响 10 s，试确定图中 R_1 、 R_2 的阻值。




图 8-34

解：由图 8-34 可知，555 (0) 组成单稳态触发器，555 (1) 组成多谐振荡器，555 (0) 的输出作为 555 (1) 的清零信号。当开关 S 接通后，555 (0) 的引脚 2 由高电平跳变为低电平，单稳态触发器被触发，输出脉宽为 t_w 的正脉冲。在 t_w 时间内 555 (1) 的清零信号为高电平，多谐振荡器工作，其振荡频率为 1.2 kHz。当单稳态触发器返回稳态后，555 (1) 定时器被清零，多谐振荡器停振。

由题意可知，脉宽 $t_w = 1.1R_1C_1 = 10s$ ，又 $C_1 = 10\mu F$ ，则 $R_1 = 910k\Omega$

多谐振荡器频率 $f = \frac{1}{0.7(R_2 + 2R_3)C_2}$

代入 $R_3 = 2.4 k\Omega$ ， $C_2 = 0.22 \mu F$ ，得 $R_2 = 0.61 k\Omega$ 。

8. 4.5 图 8-35 所示电路为两个 555 定时器构成的频率可调而脉宽不变的方波发生器，试说明工作原理；确定频率变化的范围和输出脉宽；解释二极管 D 在电路中的作用。




图 8-35

解：由图 8-35 可知，555 (0) 构成多谐振荡器，其输出周期 $T = t_{PH} + t_{PL}$

$$t_{PH} = 0.7(R_1 + R_2 + R_3)C_2, t_{PL} = 0.7R_3C_2$$

故输出频率

$$f = \frac{1}{T} = \frac{1}{0.7(R_1 + R_2 + R_3)C_2 + 0.7R_3C_2} = \frac{1}{0.7(R_1 + R_2 + 2R_3)C_2}$$

R_1 为可调电阻器，故频率 f 也可调，调整的范围是

$$\frac{1}{0.7(R_1 + R_2 + 2R_3)C_2} \sim \frac{1}{0.7(R_2 + 2R_3)C_2}$$

555 (1) 构成单稳态触发器, 其触发信号是 555 (0) 的输出, v_O 输出脉宽 $t_w = 1.1R_5C_5$ 。

因此该电路构成的是频率可调而脉宽不变的矩形波发生器。

二极管 D 的作用: 限幅 555 (1) 的触发输入, 避免过高的触发信号损坏 555 (1)。

8.3 名校考研真题详解

一、填空题

1. 用 555 构成的施密特电路, 有()个稳定状态。[华中科技大学 2007 研]

【答案】2 查看答案

【解析】555 定时器的阈值输入端与触发输入端相接构成施密特触发器, 输出具有两个稳

定状态, 其正、负向阈值电压分别为 $\frac{2V_{cc}}{3}$ 和 $\frac{V_{cc}}{3}$ 。

2. 欲构成能记最大十进制数为 999 的计数器, 至少需要()个双稳态触发器。[华中科技大学 2007 研]

【答案】10 查看答案

【解析】n 个双稳态触发器可以实现 2^n 个十进制数的计数, 因为

$2^{10} = 1024 > 999 > 511 = 2^9$, 所以 n 最少为 10。

二、分析计算题

1. 图 8-36 所示为 CMOS 与非门构成的积分型单稳态电路, v_I 的稳态下为低电平, 若输入 v_I 为宽度 $20\mu s$ 的脉冲如图 8-37 所示。




图 8-36



图 8-37

(1)请在图 8-37 中画出 a、b、d、 v_O 各点的波形。(可忽略各 CMOS 门延迟)

(2)请推导 v_O 的脉冲宽度计算公式; 图中 $R=2.0k\Omega$, $C=1000pf$, 且 CMOS 门电路的阈值电压为电源电压的一半, 求此时 v_O 的脉冲宽度。

(3)描述对输入脉冲的要求。[中国科技大学 2008 研]

解: (1) a、b、d、 v_O 各点的波形如图 8-38 所示。




图 8-38

(2) V_I 的上升沿后, a 随即翻转, 但 b 点由于积分电路的存在, 随电容放电缓慢下降, 因此 G_2 两输入端同时为高电平, 其输出 d 输出由“1”翻转为“0”, V_O 由“0”翻转为“1”; 当 b 点电压降到 V_{th} 后, d 翻转回“1”, V_O 翻转回“0”, 由 RC 电路过渡过程的瞬态公式

$$v_C(t) = v_C(\infty) + [v_C(0^+) - v_C(\infty)] \cdot e^{-t/\tau}$$

其中 $v_C(\infty)=0$, $v_C(0^+)=V_{DD}$, $v_C(t_w)=V_{th}$, 可得

$$V_{th} = V_{DD} e^{-t_w/\tau}, \quad t_w = \tau \ln \frac{V_{DD}}{V_{th}} = RC \ln \frac{V_{DD}}{V_{th}}$$

代入 $R = 2.0k\Omega$, $C = 1000pF$, 且 $V_{th} = V_{DD}/2$ 时得脉冲宽度: $t_w = 0.7RC = 1.4 \mu s$ 。

(3) 要求输入脉冲宽度大于输出脉冲的宽度 ($0.7RC$), 才能获得所要求的输出脉冲。

2. 图 8-39 是用 555 定时器组成的开机延时电路。若给定 $C = 25\mu F$, $R = 91k\Omega$, $V_{CC} = 12V$, 试计算常闭开关 S 断开以后经过多长的延迟时间 v_O 才跳变为高电平。[成都理工大学 2006 研]




图 8-39

解: 根据电路图, 可知为单稳态触发器, 则延迟时间为

$$t_w = RC \ln 3 = 1.1 \times 91k\Omega \times 25\mu F = 2.05025s$$

3. 图 8-40 所示电路中, 555 定时器的功能表如表 8-2 所列, 理想运放 A 的供电电压为 $\pm 15V$, 555 (I) 定时器的供电电压 $V_{DD} = 15V$, 555 (II) 的供电电压 $V_{DD} = 5V$,

$R_1 = R_2 = 50k\Omega, C = 0.01\mu F$,其他参数如图 8-40 所示。[北京理工大学 2006 研]

(1)指出电路中两个555(I) 和(II)定时器分别构成什么电路；

(2)计算输出 u_{O1} 的周期，写出 u_A 与 u_C 之间的表达式；

(3)试对应画出 u_C 、 u_A 、 u_{O2} 的波形。




图 8-40

表 8-2 555 功能表

输入					输出				
R_D	TH	$\overline{TR}$	OUT	T_D 状态	R_D	TH	$\overline{TR}$	OUT	T_D 状态
0	X	X	低	导通	1	$< \frac{2}{3}V_{DD}$	$> \frac{1}{3}V_{DD}$	不变	不变
1	$> \frac{2}{3}V_{DD}$	$> \frac{1}{3}V_{DD}$	低	导通	1	X	$< \frac{1}{3}V_{DD}$	高	截止

解：(1) 555(I)构成多谐振荡器，555(II)构成施密特触发器。

(2) u_{O1} 的周期为： $T = (R_1 + 2R_2)C \ln 2 = 1ms$ 。

由题意可得： $-\left(\frac{u_C}{5k} + \frac{-10}{5k}\right) \times 5k = u_A$, 所以 $10 - u_C = u_A$ 。

(3) u_C 、 u_A 的波形如图 8-41 (a) 所示， u_{O2} 的波形如图 8-41 (b) 所示。




图 8-41

第 9 章 数模与模数转换器

9.1 复习笔记

能把模拟信号转换成数字信号的电路称为模数转换器(简称 ADC 或 A/D 转换器); 能把数字信号转换为模拟信号的电路称为数模转换器(简称 DAC 或 D/A 转换器)。

A/D 转换器与 D/A 转换器的重要技术指标是转换精度与转换速度。

一、D/A 转换器

1. D/A 转换器的基本原理

D/A 转换器的框图如图 9-1 所示。输入数字量 N_B 为 n 位二进制代码 $D_{n-1}D_{n-2}\cdots D_1D_0$, v_o (或 i_o) 为输出模拟量。输出量与输入量之间的一般关系式为:

$$v_o \text{ (或 } i_o) = K \sum_{i=0}^{n-1} D_i 2^i$$

实现数模转换的过程:

将输入二进制数中为 1 的每 1 位代码按其权大小, 转换成模拟量, 然后将这些模拟量相加, 相加的结果就是与数字量成正比的模拟量。4 位 D/A 转换器的原理电路如图 9-2 所示。电路由电子开关、权电阻网络、求和电路、基准电压、锁存器等组成。




图 9-1 D/A 转换器的框图 图 9-2 4 位 D/A 转换器的原理电路

n 位 D/A 转换器的一般框图如图 9-3 所示。数字量以串行或并行方式输入并存储于数码寄存器中, 寄存器的输出驱动对应数位上的电子开关将相应数位的权值送入求和电路。求和电路将各位的权值相加得到与数字量对应的模拟量。




图 9-3 n 位 D/A 转换器的一般框图

2. 倒 T 形电阻网络 D/A 转换器

4 位倒 T 形电阻网络 D/A 转换器的原理图如图 9-4 所示。图中呈倒 T 形的电阻解码网络与运算放大器 A 组成求和电路。从每个节点向左看, 每个二端网络的等效电阻均为 R , 与开关相连的 $2R$ 电阻上的电流从高位到低位按 2 的负整数幂递减。如果基准电压源提供的总

电流为 I , 则流过各开关支路(从右到左)的电流分别 $\frac{I}{2}$ 、 $\frac{I}{4}$ 、 $\frac{I}{8}$ 和 $\frac{I}{16}$ 。




图 9-4 4 位倒 T 形电阻网络 D/A 转换器

输出电压:
$$v_o = -i_{\Sigma} R_f = -\frac{R_f}{R} \cdot \frac{V_{REF}}{2^4} \sum_{i=0}^3 (D_i \cdot 2^i)$$

如果将输入数字量扩展到 n 位, 可得 n 位倒 T 形电阻网络 D/A 转换器输出模拟量与输入数字量之间的一般关系式:

$$v_o = -\frac{V_{REF}}{2^n} \cdot \frac{R_f}{R} \left[\sum_{i=0}^{n-1} (D_i \cdot 2^i) \right]$$

要提高 D/A 转换器的转换精度, 电路参数的选择要注意以下几点:

- ①基准电压 V_{REF} 的精度和稳定性对 D/A 转换器的精度影响很大, 在对精度要求较高的情况下, 基准电压可采用带隙基准电压源;
- ②倒 T 形电阻网络中 R 和 2R 电阻比值的精度要高;
- ③每个模拟开关的开关电压降要相等;
- ④运放的零点漂移要小。

3. 权电流型 D/A 转换器

4 位权电流 D/A 转换器的原理电路如图 9-5 所示。用一组恒流源代替了图 9-4 中倒 T 形电

阻网络, 恒流源从高位到低位电流的大小依次为 $\frac{I}{2}$ 、 $\frac{I}{4}$ 、 $\frac{I}{8}$ 和 $\frac{I}{16}$ 。




图 9-5 权电流 D/A 转换器的原理电路

输出电压:
$$v_o = i_{\Sigma} R_f = \frac{R_f V_{REF}}{2^4 R_1} (D_3 \cdot 2^3 + D_2 \cdot 2^2 + D_1 \cdot 2^1 + D_0 \cdot 2^0)$$

n 位权电流 D/A 转换器的输出电压:
$$v_o = \frac{V_{REF}}{R_1} \cdot \frac{R_f}{2^n} \sum_{i=0}^{n-1} D_i \cdot 2^i$$

由于权电流 D/A 转换器中, 各支路上的权电流的大小不受开关导通电阻和电压的影响, 所以该电路的转换精度较高。又由于一般都采用了高速电子开关, 电路具有较高的转换速度。

4. D/A 转换器的输出方式

在前面介绍的 D/A 转换器的讨论中, 输入的数字均为正数, 即二进制数的每 1 位都是数值位。根据电路形式或参考电压的极性不同, 输出电压或为 0 V 到正满度值, 或为 0 V 到负满度值, D/A 转换器处于单极性输出方式。

实际上, D/A 转换器输入的数字量有正也有负, 这就要求 D/A 转换器能够把它们对应转换为正、负极性的模拟电压输出, 工作于双极性方式。

5. D/A 转换器的主要技术指标

(1) 分辨率

分辨率是 D/A 转换器对输入微小量变化敏感程度的表征。 n 位 D/A 转换器最多有 2^n 个不同的模拟量输出值，其分辨率即为 2^n 。输入数字量位数愈多，分辨率愈高。

(2) 转换精度

D/A 转换器实际输出的模拟量与理想值之间存在误差，将这些误差的最值定义为转换精度。转换误差有比例系数误差、失调误差和非线性误差等。

① 比例系数误差

指实际转换特性曲线的斜率与理想特性曲线斜率的偏差。

② 失调误差

为模拟量的实际起始数值与理想起始数值之差，由运算放大器的零点漂移所引起，它使输出电压的转移特性曲线发生平移。

③ 非线性误差

没有变化规律，一般用在满刻度范围内，偏离理想转移特性的最大值来表示。

因此要获得高精度的 D/A 转换器，不仅应选择位数较多的高分辨率的 D/A 转换器，且电路

中还需选用高稳定度的 V_{REF} 和低零漂的运算放大器等器件与之配合才能达到要求。

(3) 转换速度

当 D/A 转换器输入的数字量发生变化时，输出的模拟量并不能立即达到所对应的量值，它要延迟一段时间。

① 建立时间

指输入数字量变化时，输出电压达到规定误差范围所需的时间。

② 转换速率

指大信号工作状态下，模拟输出电压的最大变化率。

(4) 温度系数

指在输入不变的情况下，输出模拟电压随温度变化产生的变化量。一般用满刻度输出条件下温度每升高 1°C ，输出电压变化的百分数作为温度系数。

二、A/D 转换器

1. A/D 转换的一般工作过程


(1) 取样与保持

取样电路可将输入模拟量转换为在时间离散的模拟量。

取样定理：设取样信号 $S(t)$ 的频率为 f_s ，输入模拟信号 $v_1(t)$ 的最高频率分量的频率为

f_{imax} ，则 f_s 和 f_{imax} 必须满足 $f_s \geq 2f_{imax}$ ，一般取 $f_s > 2f_{imax}$ 。

取样-保持电路由输入放大器 A_1 、输出放大器 A_2 、保持电容 C_H 和开关驱动电路组成。电路要求 $A_{v1} \cdot A_{v2} = 1$ ，电路原理图和输出波形如图 9-6 (a)、(b) 所示。



(a)原理图 (b)波形图

图 9-6 取样-保持电路

$t_0 \sim t_1$ 时段开关 S 闭合，电路处于取样阶段，电容器 C_H 充电，由于 $A_{v1} \cdot A_{v2} = 1$ ，因此 $v_O = v_I$ ；

$t_1 \sim t_2$ 时段为保持阶段，此期间 S 断开，若 A_2 的输入阻抗足够大，但 S 为较理想的开关，可认为 C_H 几乎没有放电回路，输出电压保持不变。

(2) 量化与编码

将数值连续的模拟量转换为数字量的过程称为量化。最小数量单位 Δ 称为量化单位。量化的方法，一般有舍尾取整法和四舍五入法两种。

① 舍尾取整方法

如果输入电压 v_I 在两个相邻的量化值之间时，即 $(n-1)\Delta < v_I < n\Delta$ ，取 v_I 的量化值 $(n-1)\Delta$ 。

② 四舍五入方法

当 v_I 的尾数不足 $\frac{\Delta}{2}$ 时，舍去尾数取整数；当 v_I 的尾数大于或等于 $\frac{\Delta}{2}$ 时，则其量化单位在原数上加一个 Δ 。

将量化后的结果用二进制码或其他代码表示出来的过程称为编码。经编码输出的代码就是 A/D 转换器的转换结果。

A/D 转换器按其工作原理的不同分为直接 A/D 转换器和间接 A/D 转换器两种。直接 A/D 转换器典型电路有并行比较型 A/D 转换器、逐次比较型 A/D 转换器。而间接 A/D 转换器典型电路有双积分型 A/D 转换器、电压频率转换型 A/D 转换器。

2. 并行比较器 A/D 转换器

并行比较型 A/D 转换器通常由电阻分压器、电压比较器、寄存器及优先编码器组成，输入电压 v_I 同时加到所有比较器的输入端。并行 A/D 转换器具有最短的转换时间，但随着分辨率的提高，元件数目几乎按几何级数增加，电路复杂程度急剧增加。

3. 逐次比较器 A/D 转换器

转换原理：逐次比较型 A/D 转换器，就是将输入模拟信号与不同的参考电压做多次比较，使转换所得的数字量在数值上逐次逼近输入模拟量。

8 位逐次比较型 A/D 转换器框图如图 9-7 所示。它由控制逻辑电路、数据寄存器、移位寄存器、D/A 转换器及电压比较器组成。





图 9-7 逐次比较型 A/D 转换器框图

4. 双积分型 A/D 转换器

基本原理：在某一固定时间内对输入模拟电压求积分，首先将输入电压平均值变换成与之成正比的时间间隔，然后，再利用时钟脉冲和计数器测出此时间间隔，得到与输入模拟量对应的数字量输出。



A/D 转换器的主要技术指标有转换精度、转换速度等, 还应注意满足其输入电压的范围、输出数字的编码、工作温度范围和电压稳定度等方面的要求。

A/D 转换器的分辨率用输出二进制(或十进制)数的位数表示。 n 位输出的 A/D 转换器能区分 2^n 个输入模拟电压信号的不同等级, 能区分输入电压的最小值为满量程输入的 $1/2^n$ 。在最大输入电压一定时, 输出位数愈多, 量化单位愈小, 分辨率愈高。

转换时间是指 A/D 转换器从转换控制信号到来开始，到输出端得到稳定的数字信号所经过的时间。其中并行比较 A/D 转换器的转换速度最高，逐次比较型 A/D 转换器次之，间接 A/D 转换器的速度最慢。

9. 1 D/A 转换

(1)试求输出电压的取值范围。


$$v_O = -\frac{V_{REF}}{2^{10}} \cdot \frac{R_f}{R} \sum_{i=0}^9 D_i \cdot 2^i$$

当 $D_9D_8D_7D_6D_5D_4D_3D_2D_1D_0=00\dots0$ 时, $v_0=0V$;

当 $D_9D_8D_7D_6D_5D_4D_3D_2D_1D_0=11\dots1$ 时,

$$v_0 = \frac{V_{REF}}{2^{10}} \cdot \frac{R_f}{R} \cdot (2^{10} - 1) \approx -\frac{R_f}{R} \cdot V_{REF} = -V_{REF};$$
 故电压的范围 $-V_{REF} \sim 0V$ 。

(2) 当 $D_9D_8D_7D_6D_5D_4D_3D_2D_1D_0=200H=1000000000$ 时, 有

$$v_0 = -\frac{V_{REF}}{2^{10}} \cdot \frac{R_f}{R} \cdot 2^9 = 5V \rightarrow V_{REF} = -10V$$

9. 1.2 在图 9-10 所示的 4 位权电流 D / A 转换器中, 已知 $V_{REF}=6V$, $R_1=48k\Omega$, 当输入 $D_3D_2D_1D_0=1100$ 时, $v_0=1.5V$, 试确定 R_f 的值。




图 9-10

$$v_0 = \frac{V_{REF}}{2^4} \cdot \frac{R_f}{R_1} \sum_{i=1}^3 D_i \cdot 2^i$$

解: 4 位权电流 D/A 转换器的输出电压为:

$$R_f = \frac{2^4 \cdot v_0 \cdot R_1}{V_{REF} \cdot \sum_{i=1}^3 D_i \cdot 2^i} = \frac{2^4 \times 1.5 \times 48k}{6 \times (2^3 + 2^2)} = 16k\Omega$$

故

9. 1.3 在图 9-4 所示的倒 T 形电阻网络 D / A 转换器中, 设 $R_f=R$, 外接参考电压 $V_{REF}=-10V$, 为保证 V_{REF} 偏离标准值所引起的误差小于 $LSB/2$, 试计算 V_{REF} 的相对稳定度应取多少?

解: 4 位倒 T 型电阻网络 D/A 转换器的输出电压为:

$$v_0 = -\frac{V_{REF}}{2^4} \cdot \frac{R_f}{R} \sum_{i=0}^3 2^i \cdot D_i$$

又 $\Delta v_0 = -\frac{\Delta V_{REF}}{2^4} \sum_{i=0}^3 2^i \cdot D_i$, 则由于 V_{REF} 偏离标准所引起的最大误差为:

$$|\Delta v_0| = \frac{2^4 - 1}{2^4} |\Delta V_{REF}| \quad (\text{此时 } D_3D_2D_1D_0=1111)$$

根据题意 $|\Delta v_0| \leq \frac{1}{2} LSB = \frac{|V_{REF}|}{2^5}$, 即 $\frac{2^4 - 1}{2^4} |\Delta V_{REF}| \leq \frac{|V_{REF}|}{2^5}$

因此参考电压 V_{REF} 的相对稳定度满足：

$$\frac{|\Delta V_{REF}|}{|V_{REF}|} \leq \frac{1}{2^5} \cdot \frac{2^4}{2^4 - 1} \approx 3.13\%$$

9.1.4 由 AD7533 组成双极性输出 D/A 转换器如图 9-11 所示。

(1) 根据电路写出输出电压 v_o 的表达式。

(2) 试问实现输入为 2 的补码时的双极性输出电路中 V_B 、 R_B 、 V_{REF} 和片内的 R 应满足什么关系？




图 9-11

解：（1）根据理想放大器的虚短虚断特性，满足

$$I_{OUT1} + \frac{V_B}{R_B} = \frac{0 - v_o}{R_f} \quad (1)$$

$$I_{OUT1} = \frac{V_{REF}}{2^{10} \cdot R} \sum_{i=0}^9 D_i 2^i \quad (2)$$

若 $R_f = R$ ，由式①②联立得

$$v_o = -\frac{V_{REF}}{2^{10}} \sum_{i=0}^9 D_i \cdot 2^i - \frac{V_B R_f}{R_B}$$

（2）若输入为双极性 2 的补码，实现 D/A 转换时，只需要将最高位取反后接到 D_9 上。

另外当 $D_9 \sim D_0 = 1000000000$ （代表二进制数 000H）时，输出 $v_o = 0$ ，即 $\frac{|V_{REF}|}{2R} = \frac{V_B}{R_B}$ 。

9.1.5 可编程放大器(数控可变增益放大器)电路如图 9-12 所示。

(1) 推导电路电压放大倍数 $A_V = v_o / v_i$ 的表达式。

(2) 当输入编码为(001H)和(3FFH)时，电压放大倍数 A_V 分别为多少？

(3) 试问当输入编码为(000H)时，运放 A_1 处于什么状态？




图 9-12

解: (1)
$$v_{O2} = -\frac{V_{REF} \cdot R_f}{2^{10} \cdot R} \sum_{i=0}^9 D_i 2^i = -\frac{V_{REF}}{2^{10}} \sum_{i=0}^9 D_i 2^i \quad (1)$$

$$v_{O1} = -V_{REF} \quad (2) \quad v_{O2} = v_{I1} \quad (3)$$

$$A_V = -\frac{v_O}{v_I} = \frac{2^{10}}{\sum_{i=0}^9 D_i \cdot 2^i}$$

由式①②③联立得:

(2) 当 D=001H 时, $A_V = 2^{10}$, 当 D=3FFH 时, $A_V \approx 1$ 。

(3) 当 $D=000H$ 时, $v_{O2}=0$, 即 $V_{P1}=0$, A_1 处于开环状态, 工作于非线性区。

9. 1.6 试用 D / A 转换器 AD7533 和计数器 74161 组成如图 9-13 所示的阶梯波形发生器, 要求画出完整的逻辑图。




图 9-13

解: 阶梯波形共有 9 个数字量 0000~1000, 因此用九进制计数器和 AD7533 可构成电路。逻辑图如图 9-14 所示。




图 9-14

9. 2 A/D 转换器

9. 2.1 在图 9-15 所示并行比较型 A / D 转换器中 $V_{\text{REF}}=7 \text{ V}$ ，试问电路的最小量化单位 Δ 等于多少？当 $v_1=2.4 \text{ V}$ 时，输出数字量 $D_2D_1D_0=?$




图 9-15

解：量化单位 $\Delta = \frac{2}{15} V_{REF} = \frac{14}{15} V$

当 $v_1 = 2.4 V$ 时，由于 $\frac{5V_{REF}}{15} < 2.4 < \frac{7V_{REF}}{15}$ ，故对 C_{04} 进行优先编码，输出 $D_2D_1D_0 = 011$ 。

9. 2.2 在图 9-7 所示的逐次比较型 A / D 转换器中，若 $n=10$ ，已知时钟频率为 1 MHz，则完成一次转换所需时间是多少？如果要求完成一次转换的时间小于 $100 \mu s$ ，试问时钟频率应选多大？

解：逐次比较 A/D 转换器的转换时间：
$$t = n \cdot T_{CP} = 10 \cdot \frac{1}{1MHz} = 10 \mu s$$

$$t = n \cdot T_{CP} = 10 \cdot \frac{1}{f} < 100 \mu s \rightarrow f > 0.1 MHz$$

9. 2.3 在图 9-16 所示逐次比较型 A / D 转换器中，设 $V_{REF} = 10 V$ ， $V_1 = 8.26 V$ ，试画出在时钟脉冲作用下 V_o 的波形并写出转换结果。




图 9-16

解：倒 T 型电阻网络 D/A 转换器的输出电压为：

$$v'_0 = -\frac{R_f}{R} \cdot \frac{V_{REF}}{2^4} \sum_{i=0}^3 (D_i \cdot 2^i)$$

第一个 CP 信号作用下， $D_3D_2D_1D_0=1000$ ， $v'_0=5V$ 。 $v_1 > v'_0$ ，故 $D_3=1$ 。

第二个 CP 信号作用下， $D_3D_2D_1D_0=1100$ ， $v'_0=7.5V$ 。 $v_1 > v'_0$ ，故 $D_2=1$ 。

第三个 CP 信号作用下， $D_3D_2D_1D_0=1110$ ， $v'_0=8.75V$ 。 $v_1 < v'_0$ ，故 $D_1=0$ 。

第四个 CP 信号作用下， $D_3D_2D_1D_0=1101$ ， $v'_0=8.125V$ 。 $v_1 < v'_0$ ，故 $D_0=1$ 。

即转换结果为 $D_3D_2D_1D_0=1101$ ，波形图如图 9-17 所示。




图 9-17

9. 2.4 计数型 A / D 转换器如图 9-18 所示。试分析其工作原理。




图 9-18

解：该电路为逐次逼近型 A/D 转化电路，开始进行转换时，控制信号 C 为低电平，从而

$Q_2Q_1Q_0=000$ ，此时 3 位 D/A 转换器的输出为 0 V，0 V 与 $\frac{1}{2}LSB$ 相加得到 v_0' ，若 $v_1 > v_0'$ ，

则比较器的输出 $v_C=1$ ，那么 CP 作为 FF₀ 的时钟信号，使得 $Q_2Q_1Q_0=001$ ，送到 D/A 转

换器后，输出的模拟量加上 $\frac{1}{2}LSB$ 后得到 v_0' ，再与 v_1 比较，如果仍满足 $v_1 > v_0'$ ，则比较

器的输出 $v_C=1$ ，那么 CP 作为 FF₀ 的时钟信号，使得 $Q_2Q_1Q_0=010$ ，此过程不断循环，直

到 $v_1 < v_0'$ 。

$v_1 < v_0'$ ，则 $v_C=0$ ，FF₀ 没有触发时钟， $Q_2Q_1Q_0$ 保持。

7 个时钟周期后，A/D 转换已经完成，将 C 变为高电平， $D_2D_1D_0=Q_2Q_1Q_0$ ，可将 v_1 对应的

数字信号输出。增加 $\frac{1}{2}LSB$ 的偏压可以减小量化误差。

9. 2.5 某双积分型 A / D 转换器中，计数器为十进制计数器，其最大计数容量为 $(3000)_{10}$ 。已知计数时钟脉冲频率 $f_{cp}=30\text{ kHz}$ ，积分器中 $R=100\text{ k}\Omega$ ， $C=1\text{ }\mu\text{F}$ ，输入电压 v_1 的变化范围为 $0\sim 5\text{ V}$ ，试求：

(1)第一次积分时间 T_1 。

(2)求积分器的最大输出电压 $|V_{omax}|$ 。

(3)当 $V_{REF}=10\text{ V}$ ，第二次积分计数器计数值 $\lambda=(2500)_{10}$ 时，输入电压的平均值为多少？

解：用 N 表示第一次积分时计数器最大计数容量，则

$$(1) \quad T_1 = N \times T_{CP} = \frac{N}{f_{CP}} = \frac{3000}{30\text{ kHz}} = 100\text{ ms}$$

$$(2) \quad |V_{omax}| = \frac{1}{RC} \int_0^{T_1} V_{imax} dt = \frac{V_{imax} T_1}{RC} = \left[\frac{5 \times 0.1}{100 \times 10^3 \times 10^{-6}} \right] V = 5V$$

$$(3) \quad \lambda = -\frac{N_1}{V_{REF}} V_1 \rightarrow V_1 = -\frac{\lambda V_{REF}}{N_1} = \frac{2500 \times 10}{3000} \approx -8.3V$$

9.2.6 在图 9-8 所示的双积分型 A/D 转换器中, 设时钟脉冲频率为 f_{cp} , 其分辨率为 n 位, 写出最低的取样频率表达式。

解: 最长转换时间 $T_{max} = 2T_1 = \frac{2^n}{f_{CP}} \times 2 \rightarrow f_{min} = \frac{1}{T_{max}} = \frac{f_{CP}}{2^{n+1}}$ (T_1 为积分器为第一次积分时间)。

9.2.7 在双积分型 A/D 转换器中, 输入电压 V_I 和参考电压 V_{REF} 在极性和数值上应满足什么关系? 如果 $|V_I| > |V_{REF}|$, 那么电路能完成模数转换吗? 为什么?

解: 根据双积分型 A/D 转换器的工作原理可知, 电路正常工作时, 两次积分方向相反且第二次积分结束时输出电压必须过零。所以 v_I 与 V_{REF} 的极性相反且 $|v_I| < |V_{REF}|$ 。

如果 $|v_I| > |V_{REF}|$, 则第二次积分结束时, 积分器输出电压不能过零, 且无法确定, 这样就无转换结果。

9.2.8 在应用 A/D 转换过程中应注意哪些主要问题, 用满度值为 10 V 的 8 位 A/D 转换器对输入信号幅值为 0.5 V 的电压进行模数转换, 这样使用正确吗? 为什么?

解: 应该注意以下几个问题:

- ① A/D 系统对其精度的要求;
- ② A/D 转换器的输入信号电压范围及极性要求;
- ③ 对 A/D 转换器输出编码及逻辑电平的要求;
- ④ A/D 转换器的转换速度。

满度值为 10 V 的 8 位 A/D 转换器的最小量化单位为 $\Delta = \frac{10}{2^8} \approx 0.04 V$, 与幅值 0.5 之间的差值不大, 进行模数转换时, 会引起较大的转换误差。因此该方式不正确。

9.3 名校考研真题详解

一、填空题

1. ADC 输出为八位二进制数, 输入信号的最大值为 5 V, 其分辨率为()。[华中科技大学 2007 研]

【答案】20 mV 查看答案

【解析】ADC 的分辨率为转换器能区分的输入电压最小值, 若输出二进制数位为 n , 则分

辨率为满量程的 $\frac{1}{2^n}$, 则该题所求分辨率为 $\frac{5}{2^8} = \frac{5}{256} \approx 0.020 V = 20 mV$ 。

2. 1 个 8 位 D/A 转换器的最小输出电压 $V_{LSB} = 0.02 V$, 当输入代码为 00100110 时, 输出电压 $U_O = () V$; 如果要将一个最大幅值为 5.1 V 的模拟信号转换为数字信号, 要求模

拟信号每变化 20mv 就能使数字信号最低位(LSB)发生变化, 那么应选用至少()位的转换。

[北京理工大学 2006 研]

【答案】0.76; 8 查看答案

【解析】 $U_O = V_{LSB} \cdot (001001110)_2 = 0.02 \times 38 = 0.76 \text{ V}$; 又由 $\frac{U}{2^n - 1} \leq 20 \text{ mV}$, 可得 $n \geq 8$ 。

二、分析计算题

1. 已知 8 位模数转换电路的基准电压 $E_B = -12 \text{ V}$ 。

(1) 输入二进制数为 00000001 时, 输出模拟电压 u_O 是多少?

(2) 输入二进制数为 11111111 时, 输出模拟电压 u_O 是多少?

(3) 该电路的分辨率 D 是多少?[成都理工大学 2006 研]

解: (1) $u_O = -\frac{U_{REF}}{2^n} (d^{n-1}2^{n-1} + d^{n-2}2^{n-2} + \dots + d^02^0) = -\frac{-12}{256} = 0.046875 \text{ V}$;

(2) $u_O = -\frac{U_{REF}}{2^n} (d^{n-1}2^{n-1} + d^{n-2}2^{n-2} + \dots + d^02^0) = -\frac{-12}{256} \times 255 = 11.953125 \text{ V}$

;

(3) $D = \frac{12}{256} = 0.046875 \text{ V}$

。

2. 已知某 DAC 转换电路, 输入三位数字量, 参考电压 $E_B = -8 \text{ V}$ 当输入数字量 $D_2D_1D_0$ 如

图 9-19 所示时, 求相应的输出模拟量 u_O , 并对应时钟 CP 波形画出 u_O 的波形。[成都理工

大学 2006 研]



图 9-19

解: 根据题意, 可得:

000 时, $u_O = -\frac{V_{REF}}{2^3} \times 0 = 0 \text{ V}$;

同理, 010 时, $u_O = 2 \text{ V}$;

101 时, $u_O = 5 \text{ V}$;

011 时, $u_O = 3 \text{ V}$;

100 时, $u_O = 4 \text{ V}$;

001 时, $u_O = 1 \text{ V}$ 。

则可以得到波形图如图 9-20 所示。




图 9-20

3. 在双积分式 A / D 转换器中, 计数器的最大计数容量为 $N_1 = (3000)_{10}$, 时钟脉冲频率为 $f_{CP} = 400 \text{ kHz}$, 试问:




图 9-21

(1) 完成一次转换最长需要多少时间?

(2) 若参考电压 $U_{REF} = +15 \text{ V}$ 第二次计数值 $N_2 = (2000)_{10}$, 此时输入模拟电压 u_1 为多少? 输出数字量又是多少? [浙江大学 2005 研]

解: (1) 根据双积分式 A / D 转换器的工作原理, 完成一次最长的 A / D 转换所需的时间对应于计数器的最大容量计数时间为

$$T_{\max} = N_1 \times T_{CP}$$

由 $f_{CP} = 400 \text{ kHz}$, 可得 $T_{CP} = 2.5 \mu\text{s}$. 因此完成一次转换的最长时间为

$$T_{\max} = N_1 \times T_{CP} = 3000 \times 2.5 \mu\text{s} = 7.5 \mu\text{s}$$

(2) 由双积分式 A / D 转换器的原理可知, 计数器的最大计数容量对应于参考电压, 计数器的计数值对应于需要转换的输入模拟电压。所以在计数器的计数值为 N_2 时, 输入模拟电压为

$$\frac{U_1}{N_2} = \frac{U_{REF}}{N_1}$$

$$U_1 = \frac{N_2}{N_1} U_{REF} = \frac{2000}{3000} \times 15 \text{ V} = 10 \text{ V}$$

输出的数字量为: $N_2 = (2000)_{10} = (011111010000)_2$ 。

10.1 复习笔记

本章主要介绍了数字系统的基本概念，数字系统的设计方法以及数字系统的实现方法，以及两种常用的设计工具：算法状态机 ASM 图和寄存器传输语言 RTL。基本上没有学校的考研试题涉及到本章内容。因此，读者可以简单了解，本部分也就不再整理相关的复习笔记。

10.2 课后习题详解

10. 2 算法状态机

10. 2.1 初始状态为 T_0 的数字系统，有两个控制信号 X 和 Y ，当 $XY=10$ 时，寄存器 R 加 1，系统转到第二个状态 T_1 。如果 $XY=01$ 时，寄存器 R 清零，同时系统从 T_0 转到第三个状态 T_2 。其他情况下系统处于初始状态 T_0 。试画出该数字系统的 ASM 图。

解：假设 T_0 、 T_1 、 T_2 的状态代码分别为 00、01、10，则数字系统的 ASM 图如图 10-1 所示。




图 10-1

10. 2.2 一个数字系统的数据处理单元由触发器 E 和 F 、4 位二进制计数器 A 以及必要的门电路组成。计数器的各位为 A_4 、 A_3 、 A_2 、 A_1 。系统开始处于初始状态，当信号 $S=0$ 时，系统保持在初始状态；当信号 $S=1$ 时，计数器 A 和触发器 F 清零。从下一个时钟脉冲开始，计数器进行加 1 计数，直到系统操作停止。 A_4 和 A_3 的值决定了系统的操作顺序。

当 $A_3=0$ 时，触发器 E 清零，计数器继续计数。

当 $A_3=1$ 时，触发器 E 置 1，并检测到 A_4 ， $A_4=0$ 时，继续计数；当 $A_4=1$ 时，触发器 F 置 1，并停止计数，回到系统初始状态。

(1)试画出该系统的 ASM 图。

(2)画出该系统控制单元的状态图，并用 D 触发器及必要的门电路设计控制单元。

解：（1）该系统的 ASM 图如图 10-2 所示。




图 10-2

(2) 该系统控制单元的状态图如图 10-3 所示。




图 10-3

由于系统只有两个状态 T_0 和 T_1 ，故可仅有一个 D 触发器来表示，用 $Q=0$ 表示 T_0 状态，用 $Q=1$ 表示 T_1 状态。该系统控制单元状态转换表如表 10-1 所示。

表 10-1

现态符号	输 入					输 出			
	现态		状态转换条件			次态		输出信号	
	Q_1^*	Q_0^*	S	A_3	A_4	Q_1^{*+1}	Q_0^{*+1}	T_0	T_1 T_2
T_0	0	0	0	x	x	0	0	1	0 0
T_0	0	0	1	x	x	0	1	1	0 0
T_1	0	1	x	0	x	0	1	0	1 0
T_1	0	1	x	1	0	0	1	0	1 0
T_1	0	1	x	1	1	1	1	0	1 0
T_2	1	1	x	x	x	0	0	0	0 1

作出输入和输出的卡诺图，如图 10-4 所示。




图 10-4

由卡诺图可得：

$$\begin{aligned}
 Q^{n+1} &= \overline{Q^n} S + Q^n \overline{A_3} + Q^n \overline{A_4} = \overline{Q^n} S + A \\
 A &= Q^n \overline{A_3} + Q^n \overline{A_4} = Q^n (\overline{A_3} + \overline{A_4}) = Q^n \overline{A_3 A_4} \\
 E &= Q^n A_3 \overline{A_4} \\
 F &= Q^n A_3 A_4
 \end{aligned}$$

所以设计的控制单元如图 10-5 所示。




图 10-5

10. 2.3 用一个触发器一个状态方法实现图 10-6 所示的 ASM 图。




图 10-6

解：由图 10-6 可知，系统共有 A、B、C 和 D 这 4 种状态，用一个触发器一个状态方法，需要 4 个 D 触发器。根据 ASM 图列出状态转换表如表 10-2 所示。

表 10-2

现态	转换条件	次态	输 出		
			CMD_1	CMD_2	CMD_3
C	1	A	0	0	0
D	1	A	0	0	1
A	X	B	1	1	0
A	$\bar{X}$	C	1	0	0
B	1	D	0	0	0

由状态转换表可以写出 D 触发器的驱动方程和输出方程：

$$\begin{aligned}
 FF_0: D_0(A) &= C + D & FF_2: D_2(C) &= \bar{X}A \\
 FF_1: D_1(B) &= XA & FF_3: D_3(D) &= B \\
 CMD_1 &= A & CMD_2 &= AX & CMD_3 &= D
 \end{aligned}$$

根据上述逻辑表达式，可得控制器的电路如图 10-7 所示。




图 10-7

10. 2.4 一个数字系统控制单元的状态图如图 10-8 所示，试画出等效的 ASM 图(状态框是空的)，并用 D 触发器和数据选择器实现控制单元电路。




图 10-8

解：设图 10-8 所示的状态图的 4 个状态 00、01、10、11 分别为 T_0 、 T_1 、 T_2 、 T_3 ，则可画出 ASM 图如图 10-9 所示。




图 10-9

由 ASM 图列出状态转换表如表 10-3 所示。

表 10-3

现 态		输 入		次 态	
Q_1^n	Q_0^n	X	Y	Q_1^{n+1}	Q_0^{n+1}
0	0	0	x	0	0
0	0	1	x	0	1
0	1	x	0	1	0
0	1	x	1	1	1
1	0	0	x	0	0
1	0	1	0	1	0
1	0	1	1	1	1
1	1	0	x	0	0
1	1	1	1	1	1

由状态转换表，将 Q_1^{n+1} 或 Q_0^{n+1} 为 1 的项所对应的现态及输入相与，“1”用原变量表示，“0”用反变量表示，然后将各个与项相或并化简，写出状态方程。

$$Q_1^{n+1} = \bar{Q}_1^n \bar{Q}_0^n + X Q_1^n \bar{Q}_0^n + X Q_1^n Q_0^n$$

$$Q_0^{n+1} = X \bar{Q}_1^n \bar{Q}_0^n + Y \bar{Q}_1^n Q_0^n + XY Q_1^n \bar{Q}_0^n + XY Q_1^n Q_0^n$$

选择两个 D 触发器，每个触发器的驱动方程用数据选择器实现，所以需要两个数据选择器。用 D 触发器和数据选择器实现的控制单元电路如图 10-10 所示。




图 10-10

10. 2.5 数字系统的 ASM 图如图 10-11 所示，试设计系统的控制单元电路。




图 10-11

解：由图 10-11 可知，系统有 4 个状态，因此选用 2 个 D 触发器和数据选择器实现控制单元电路。先画出 ASM 图对应的状态转换表如表 10-4 所示。

表 10-4

现 态		输 入				次 态	
Q_1	Q_0	W	X	Y	Z	Q_1^{n+1}	Q_0^{n+1}
0	0	0	x	x	x	0	0
0	0	1	x	x	x	0	1
0	1	x	1	x	x	1	0
0	1	x	0	x	x	1	1
1	0	x	x	0	x	0	0
1	0	x	x	1	0	1	0
1	0	x	x	1	1	1	1
1	1	x	x	0	1	0	1
1	1	x	x	1	x	1	0
1	1	x	x	0	0	1	1

由状态转换表知，将 Q_1^{n+1} 或 Q_0^{n+1} 为 1 的项所对应的现态及输入相与，“1”用原变量表示，“0”用反变量表示，然后将各个与项相或并化简，写出状态方程。

$$Q_1^{n+1} = \bar{Q}_1^n Q_0^n + Y Q_1^n \bar{Q}_0^n + (Y + \bar{Z}) Q_1^n Q_0^n$$

$$Q_0^{n+1} = W \bar{Q}_1^n \bar{Q}_0^n + \bar{X} \bar{Q}_1^n Q_0^n + Y Z Q_1^n \bar{Q}_0^n + \bar{Y} Q_1^n Q_0^n$$

用 2 个数据选择器分别实现 D 触发器的驱动方程，数据选择器的地址输入为 Q_1^n 、 Q_0^n ，每个数据选择器的数据输入由上述状态方程中 Q_1^n 、 Q_0^n 组成最小项的系数决定。




图 10-12

10. 3 寄存器传输语言

10. 3.1 试说明下列寄存器传输语言所描述的功能

(1) $T_1: A \leftarrow A - B$

(2) $T_2: A \leftarrow A + B + 1$

(3) $T_1 + T_2: A \leftarrow A + B, C \leftarrow D \vee B$

(4) if $T_1 = 1$ then ($C \leftarrow A$) else if $T_2 = 1$ then ($C \leftarrow B$)

解：（1）寄存器 A 的内容与 B 的内容相减，结果送到寄存器 A。

（2）寄存器 A 的内容与寄存器 B 的补码相加。

（3）两个控制函数 T_1 和 T_2 相或，当 $T_1 + T_2 = 1$ 时，寄存器 A 的内容与寄存器 B 的内容相加，结果送寄存器 A；而寄存器 D 和 B 的对应位相或，结果送寄存器 C。

（4）如果控制函数 $T_1 = 1$ ，则寄存器 A 的内容送寄存器 C，否则如果 $T_1 = 0, T_2 = 1$ ，则寄存器 B 的内容送寄存器 C。

10. 3.2 试用寄存器传输语言描述题 10.2.2 所描述的数字系统的传输操作。

解：

```

T0: if (S = 1) then A ← 0, F ← 0
T1: A ← A + 1
    if (A3 = 1) then E ← 1 else E ← 0
T2: F ← 1

```





图 10-13 (b)

(2) 描述计数器的 Verilog 程序为:

```

module BiCounter 1 ( CP,nCLR,X,Q );
    parameter S0 = 3'b000; // 分配状态值
    parameter S1 = 3'b001;
    parameter S2 = 3'b010;
    parameter S3 = 3'b011;
    parameter S4 = 3'b100;
    parameter S5 = 3'b101;
    parameter S6 = 3'b110;
    parameter S7 = 3'b111;
    input X; // 定义输入、输出变量
    input CP;
    input nCLR;
    output[2:0] Q;
  
```

```

wire [2:0] Q; //定义变量类型
reg [2:0] state; //状态触发器的输出信号
reg [2:0] next_state; //状态触发器的输入信号
always@ (posedge CP or negedge nCLR) //状态转换
begin
    if( ~ nCLR) state <= S0;
    else state <= next_state;
end
always @ (state or X) //组合逻辑
begin
    next_state = S0;
    case( state)
        S0: next_state = (X)? S1;S1;
        S1: next_state = (X)? S3;S2;
        S2: next_state = (X)? S6;S3;
        S3: next_state = (X)? S2;S4;
        S4: next_state = (X)? S0;S5;
        S5: next_state = (X)? S4;S6;
        S6: next_state = (X)? S7;S7;
        S7: next_state = (X)? S5;S0;
        default:next_state = S0;
    endcase
end
assign Q = state;
endmodule

```

10. 4.2 设计一个简单的 3 位二进制数字密码锁，控制房门的打开，当接收到的串行输入数码与原设定的密码相同时，发出开锁信号，锁被打开。要求：

(1)画出系统的 ASM 图。

(2)画出系统的状态转换图。

(3)用 Verilog HDL 描述其工作过程。

(提示：数字锁系统的示意图如图 10-14 所示，由于开锁过程比较简单，所以没有划分控制单元和处理单元。L₀、L₁、L₂用于低位到高位设置密码，另外三个输入端 Re、En、Ki 中，Re 是复位端，当 Re=1 时，系统复位进入初始状态。En 是控制开关，Ki 是数据输入端，当按一下 En 键 En=1 时，从 Ki 端输入一个数码，再按一下 En 键，再送一个数码，直到将三个数码送完为止。每输入一个数据都要同原设定的密码比较，依次从低位到高位。若相等则准备接收下一位数码，若不相等系统应进入错误状态。输入数码的位数也是开锁的条件。当输入数码的位数和位值与相应密码都相等时，系统发出开锁信号，Un=1，锁被打开，否则，Er=1 表示开锁过程错误。为保密起见，中间错误状态不显示，并且不能返回初态，直到三个数码全部送完为止。)




图 10-14

解：（1）设 4 个状态 S_0 、 S_1 、 S_2 和 S_3 ， S_0 、 S_1 、 S_2 用于输入一位待测密码 K ；然后于设置的相应内部密码 L_2 、 L_1 、 L_0 比较。 S_3 状态为控制开锁状态，若已输入的 3 位密码均等于内部密码，则允许开锁。系统的 ASM 图如图 10-15 所示。




图 10-15

（2）系统的状态转换图如图 10-16 所示。




图 10-16

(3) 描述开锁控制单元的 Verilog 程序为:

```

module unlock( CP, Re, En, Ki, L, Un );
    input CP, Re, En, Ki;
    input[2:0] L;
    output Un;
    reg Un;

    wire[2:0] Er;
    reg[1:0] current_state, next_state;
    parameter S0 = 2'b00, S1 = 2'b01, S2 = 2'b10, S3 = 2'b11;
    always @ ( posedge CP )
        current_state = next_state;
    always @ ( current_state )
        begin
            case( current_state )
            S0: begin
                Un = 0; Er = 3'b000;
                if( Re & ~ En ) next_state = S0;
                else if( En & ( Ki == ~ L[0] ) )
                    begin Er[0] = 0; next_state = S1; end
                else next_state = S1;
            end
            S1: if( ~ En ) next_state = S1;
                else if( Ki == ~ L[1] )
                    begin Er[1] = 1; next_state = S2; end
                else next_state = S2;
            S2: if( ~ En ) next_state = S2;
                else if( Ki == ~ L[2] )

```

```

begin Er[2] = 1; next_state = S3; end
else next_state = S3;
S3: begin
Un = (~ (En[2] | En[1] | En[0]));
if (~ Re) next_state = S3;
else next_state = S0;
end
endcase
end
endmodule

```

10. 4.3 设计一个体育比赛中常用的数字跑表。它是通过两个按键来控制计时开始和停止，一个是清零控制按键 Reset(简称 R 键)，另一个是 Start / Stop 控制按键(简称 S 键)，其工作过程如下：

开始时 R 键使跑表为零初始状态。在 R 键无效的时候，按一下 S 键则计时器开始计时，在此计时状态下，按一下 S 键暂停计时，再按一下 S 键则继续计时，并且这一过程可由 S 键控制重复进行。如果在暂停状态按一下 R 键，跑表被清零。

如果在计时状态下，按一下 R 键则暂停计时，再按一下 R 键则继续计时，并且这一过程也可由 R 键控制重复进行。当按 R 键使计时暂停时，再按 S 键不起作用。

要求跑表的计时范围为 0.01s~59 min 59.99s，计时精度为 10 ms；跑表的输出能够直接驱动共阳极 7 段数码管显示。输入信号的频率为 100 Hz。

(1)画出跑表的结构框图。

(2)画出控制单元的 ASM 图及状态图。

(3)用 Verilog HDL 描述跑表的功能。

解：（1）结构框图如图 10-17 所示。




图 10-17

(2) 控制单元的 ASM 图如图 10-18 (a) 所示，状态图如图 10-18 (b) 所示。




图 10-18 (a)




图 10-18 (b)

(3) 跑表用 Verilog HDL 语言描述的程序如下：

```

module stopwatch( sys_clk, R, S, seg_MinH, seg_MinL, seg_SecH, seg_SecL, seg_mSecH, seg_mSecL );
    parameter T0 = 2' b00; // 状态分配
    parameter T1 = 2' b01;
    parameter T2 = 2' b10;
    parameter T3 = 2' b11;
    input sys_clk; // 系统输入时钟信号
    input R;      // 系统的控制输入信号
    input S;      // 暂停/连续控制信号
    output [6:0] seg_MinH, seg_MinL, seg_SecH, seg_SecL, seg_mSecH, seg_mSecL;
    reg [3:0] MinH, MinL, SecH, SecL, mSecH, mSecL;
    reg MinH_clk, MinL_clk, SecH_clk, SecL_clk, mSecH_clk, mSecL_clk;

    reg En;      // 计数器使能控制信号
    reg sys_nCR; // 计数器的清零信号
    reg [1:0] state; // 状态触发器的输出信号
    reg [1:0] next_state; // 状态触发器的输入信号
    always@( posedge sys_clk ) // 状态触发器(计数器)的时序控制部分

    begin state <= next_state; end

    always@( state or R or S ) // 状态触发器(计数器)的组合逻辑部分
    begin

```

```

next _ state = T0 ;
case ( state )
  T0 : begin
    En = 0 ; sys _ nCR = 0 ;
    if ( R && S ) begin next _ state = T1 ; En = 1 ; sys _ nCR = 1 ; end
    else begin next _ state = T0 ; En = 0 ; sys _ nCR = 0 ; end
  end
  T1 : begin
    En = 1 ; sys _ nCR = 1 ;
    if ( R && (!S) ) begin next _ state = T2 ; En = 0 ; end
    else if (!R) begin next _ state = T3 ; En = 0 ; end
    else begin next _ state = T1 ; En = 1 ; end // R and S
  end
  T2 : begin
    En = 0 ; sys _ nCR = 1 ;
    case ( | S , R | )
      2' b00 : begin next _ state = T0 ; En = 0 ; sys _ nCR = 0 ; end
      2' b01 : begin next _ state = T2 ; En = 0 ; sys _ nCR = 1 ; end
      2' b1x : begin next _ state = T1 ; En = 1 ; sys _ nCR = 1 ; end
    endcase
  T3 : begin
    En = 0 ; sys _ nCR = 1 ;
    if ( R ) begin next _ state = T1 ; En = 1 ; end
    else begin next _ state = T3 ; En = 0 ; end
  end
  default : begin next _ state = T0 ; En = 0 ; sys _ nCR = 0 ; end
endcase
end

```

//跑表的计时器部分（异步级联计数），计时脉冲为 10 ms

```

always@ (posedge sys_clk or negedge sys_nCR) // 10 ms 计数器
begin
    if (~ sys_nCR) mSecL <= 0;
    else if (En)
        begin
            if (mSecL < 9)
                begin
                    mSecL <= mSecL + 1;
                    mSecL_clk <= 0;
                end
            else
                begin
                    mSecL <= 0;
                    mSecL_clk <= 1;
                end
            end
        end
    end

always@ (posedge mSecL_clk or negedge sys_nCR) // 100 ms 计数器
begin
    if (~ sys_nCR) mSecH <= 0;
    end

end

always@ (posedge mSecH_clk or negedge sys_nCR) // 秒个位计数器
begin
    if (~ sys_nCR) SecL <= 0;
    else if (En)
        begin
            if (SecL < 9)
                begin SecL <= SecL + 1; SecL_clk <= 0; end
            else begin SecL <= 0; SecL_clk <= 1; end
        end
    end
end

```

```

end
always@(posedge SecL_clk or negedge sys_nCR) //秒十位计数器
begin
    if(~sys_nCR) SecH <= 0;
    else if(En)
    begin
        if(SecH < 5)
            begin SecH <= SecH + 1; SecH_clk <= 0;end
        else begin SecH <= 0; SecH_clk <= 1;end
    end
end
end
always@(posedge SecH_clk or negedge sys_nCR) //分个位计数器
begin
    if(~sys_nCR) MinL <= 0;
    else if(En)
    begin
        if(MinL < 9)
            begin MinL <= MinL + 1; MinL_clk <= 0;end
        else begin MinL <= 0; MinL_clk <= 1;end
    end
end
end
always@(posedge MinL_clk or negedge sys_nCR) //分十位计数器
begin
    if(~sys_nCR) MinH <= 0;
    else if(En)
    begin
        if(MinH < 5)
            begin MinH <= MinH + 1; MinH_clk <= 0;end
        else begin MinH <= 0; MinH_clk <= 1;end
    end
end
end

DecodeBCD seg1(MinH, seg_MinH);
DecodeBCD seg2(MinL, seg_MinL);
DecodeBCD seg3(SecH, seg_SecH);
DecodeBCD seg4(SecL, seg_SecL);
DecodeBCD seg5(mSecH, seg_mSecH);
DecodeBCD seg6(mSecL, seg_mSecL);

endmodule

```

10.3 名校考研真题详解

本章内容不是考试重点，所以基本上没有学校的考研试题涉及到本章内容。因此，读者可以简单了解，不必作为复习重点，本部分也就没有选用考研真题。