

逻辑门电路

引言

在第1章我们介绍了与、或、非三种基本逻辑运算,并介绍了逻辑变量与逻辑函数的关系。对于逻辑门只给出了逻辑符号,没有涉及内部的结构和原理。

本章讨论的门电路是数字电路的基本逻辑单元。它们包括 CMOS 门电路、双极结型三极管 (Bipolar Junction Transistor, BJT) 构成的 TTL 门电路,以及其他门电路。门电路中的 MOS 管或 BJT 管工作在开关状态。对于 CMOS 或 TTL 门电路,首先介绍晶体管的开关特性,然后介绍由它们构成的基本逻辑门的电路结构和工作原理,着重阐述了其逻辑功能和外部输入特性、输出特性,以及其他电气特性,以便正确使用这些门电路。

3.1 逻辑门电路简介

3.1.1 各种逻辑门电路系列简介

实现基本逻辑运算和常用逻辑运算的单元电路称为门电路。逻辑门电路是组成各种数字电路的基本单元电路。将构成门电路的元器件制作在一块半导体芯片上,再封装起来,便构成了集成门电路。按照制造门电路晶体管的不同,分为 MOS 型、双极型和混合型。MOS 型集成逻辑门有 CMOS、NMOS、PMOS,双极型集成逻辑门主要有 TTL 和 ECL,混合型集成逻辑门有 BiCMOS。

CMOS 逻辑门电路是目前使用最广泛、占主导地位的集成电路。早期的 CMOS 与 TTL 逻辑门相比,CMOS 速度慢、功耗低,而 TTL 主要是速度快,但功耗大。后来随着制造工艺的不断改进,CMOS 电路的集成度、工作速度、功耗和抗干扰能力远优于 TTL。因此,几乎所有的 CPU、存储器、PLD 器件和专用集成电路 (ASIC) 都采用 CMOS 工艺制造,且费用较低。因此,出现种类繁多的 CMOS 逻辑系列。图 3.1.1 所示为 CMOS 发展过程中部分典型逻辑门系列,以及相对前一个系列在速度和功耗等方面的改进。

早期生产的 CMOS 门电路为 4000 系列,其工作速度较慢,与 TTL 不兼容,但功耗低、工作电

压范围宽、抗干扰能力强。随后出现了高速 CMOS 器件 HC/HCT 系列。与 4000 系列相比,其工作速度快、带负载能力强。HCT 系列与 TTL 兼容,可与 TTL 器件互换使用。另一种 CMOS 系列是 AHC/AHCT 系列,其工作速度达到 HC/HCT 系列两倍之多。




图 3.1.1 部分典型 CMOS 逻辑系列简介图

近年来,随着便携式设备(如笔记本电脑、数码相机、手机等)的发展,要求使用体积小、重量轻、功耗低的半导体器件,因此先后推出了低电压 CMOS 器件 LVC(Low-Voltage CMOS Logic)系列,速度和性能比 LVC 更好的 ALVC(Advanced Low-Voltage CMOS Logic)系列,超低电压 CMOS 器件 AUC(Advanced Ultra-Low-Voltage CMOS Logic)系列,以及低功耗 CMOS 器件 AUP(Advanced Ultra-Low-Power CMOS Logic)系列,并且半导体制造工艺的进步使它们的成本更低、速度更快。不同的 CMOS 系列器件对电源电压要求不一样,表 3.1.1 列出几种 CMOS 集成电路的电源电压范围和所允许的最大电源电压。

表 3.1.1 几种 CMOS 电路的电源电压值^①

参数 \ 类型	4000	74HC	74HCT	74LVC	74ALVC	74AUC
电源电压范围/V	3~18	2~6	4.5~5.5	1.65~3.6	1.65~3.6	0.8~2.7
电源最大电压额定值/V	20	7	7	6.5	4.5	3.6

中小规模集成电路芯片的名称以 54 或 74 开始,后加不同系列缩写字母及数字表示,如 54/74HC00。中间字母表示不同系列,如 HC 系列。最后的数字表示不同逻辑功能芯片的编号,如 00 表示 4 个 2 输入与非门,即一个芯片中封装了 4 个与非门,如图 3.1.2 所示。图 3.1.2(a)所示为双列直插(Dual-Inline Package, DIP)封装的芯片,图 3.1.2(b)所示为 74HC00 引脚排列图。54 和 74 系列的区别是 54 系列适用的温度范围更宽,测试和筛选标准更严格。

CMOS 是数字逻辑电路的主流工艺技术,但 CMOS 技术却不适合用在射频和模拟电路中。因此 BiMOS 成为射频系统中用得最多的工艺技术。BiCMOS 集成电路是将 BJT 的高速性和高驱动能力,以及 CMOS 的高密度、低功耗和低成本等优点结合起来,并且既可用于数字集成电路,也可用于模拟集成电路。BiMOS 技术主要用于高性能集成电路的生产。BiCMOS 门电路有 BCT

^① 本书引用的典型集成电路资料均根据 Texas Instruments 公司网站 www.ti.com 和 Philips Semiconductors 公司网站 (www.semiconductors.philips.com) 上所提供的 Data Sheet,谨此致谢。




图 3.1.2 2 输入与非门 74HC00

(a) 双列直插封装 (b) 引脚排列图

(BiCMOS Bus-Interface Technology) 和 ABT (Advanced BiCMOS Technology) 系列, 低电压供电的 LVT (Low-Voltage BiCMOS Technology) 系列和速度性能更好的 ALVT (Advanced Low-Voltage BiCMOS Technology) 系列等。

TTL 是应用最早, 技术比较成熟的集成电路, 曾被广泛使用。大规模集成电路的发展, 要求每个逻辑单元电路的结构简单, 并且功耗低。TTL 电路不满足这个条件, 因此逐渐被 CMOS 电路所取代, 退出其主导地位。由于 TTL 技术在整个数字集成电路设计领域中的历史地位和影响, 目前主要应用于教育或是简单的中小规模数字电路。

最早的 TTL 门电路是 74 系列。后来为改善工作速度和功耗, 使用肖特基三极管, 生产出 74S 系列。之后推出 74LS 系列, 其速度与 74 系列相当, 但功耗却降低到 74 系列的 1/5。74LS 系列曾广泛应用于中小规模集成电路。随着集成电路的发展, 生产出进一步改进的 74AS 和 74ALS 系列。74AS 系列与 74S 系列相比, 功耗相当, 但速度却提高了两倍。74ALS 系列将 74LS 系列的速度和功耗又进一步改善。而 74F 系列的速度和功耗介于 74AS 和 74ALS 之间, 应用于速度要求较高的 TTL 逻辑门电路。

射极耦合逻辑门 (Emitter-Coupled Logic, ECL) 也是一种双极型数字集成电路, 其基本器件是差分对管。在饱和型的 TTL 电路中, 三极管作为开关在饱和区和截止区切换, 其退出饱和区需要的时间较长。而 ECL 电路中三极管导通时未进入饱和状态, 因此工作速度极高。但 ECL 器件功耗比较高, 不适合制成大规模集成电路, 因此不像 CMOS 或 TTL 系列被广泛使用。ECL 电路主要用于高速或超高速数字系统或设备中。

3.1.2 开关电路

在二值数字逻辑中, 逻辑变量的取值不是 0 就是 1。在数字电路中, 与其对应的是电子器件的“闭合”和“断开”两种状态。图 3.1.3 所示为开关电路示意图。当开关 S 断开时, 输出电压 $v_o = V_{cc}$, 输出逻辑 1, 如图 3.1.3(a) 所示。反之, 当开关 S 接通时, 输出电压 $v_o = 0$, 输出逻辑 0, 如图 3.1.3(b) 所示。




图 3.1.3 开关电路示意图

(a) 输出逻辑 1 (b) 输出逻辑 0

早期的开关由继电器构成,后来使用 BJT 或 MOS 管作为开关。BJT 或 MOS 管相当于一个受控开关,当其工作在截止状态时,相当于开关断开,输出高电平;当其工作在饱和状态时,相当于开关闭合,输出低电平。

复习思考题

- 3.1.1 CMOS 逻辑门电路有哪些优点?
- 3.1.2 74HC 与 74HCT 系列的区别是什么?
- 3.1.3 现在的 CPU、PLD 和 ASIC 芯片主要采用什么工艺制造?
- 3.1.4 BiCMOS 电路的特点是什么?

3.2 基本 CMOS 逻辑门电路

3.2.1 MOS 管及其开关特性

CMOS 逻辑门电路是以 MOS 管作为开关器件的。按照导电载流子的不同,MOS 管分为 N 沟道 MOS(NMOS)管和 P 沟道 MOS(PMOS)管。按照导电沟道形成机理的不同分为增强型和耗尽型。

1. N 沟道增强型 MOS 管的结构和工作原理

N 沟道增强型 MOS 管的结构示意图及符号如图 3.2.1 所示。它是在 P 型衬底上,用扩散法制作两个高掺杂浓度的 N 区。然后在 P 型硅表面生长一层很薄的二氧化硅绝缘层,并在二氧化硅表面及两个 N 型区各安置一个电极,形成栅极 g 、源极 s 和漏极 d 。由于栅极被绝缘,其电阻高达 $10^{12} \sim 10^{15} \Omega$ 。通常将衬底与源极相连,或接地电位,以防止有电流从衬底流入源极和导电

沟道。




图 3.2.1 N 沟道增强型 MOS 管
(a) 结构示意图 (b) 标准符号 (c) 简化符号

如果栅极和源极之间所加电压 $v_{GS}=0$, 则源区、衬底和漏区形成的两个 PN 结背靠背串联, d、s 间不导电, $i_D=0$ 。

当栅源之间加正向电压 v_{GS} , 且 $v_{GS} \geq V_T$ (V_T 为开启电压) 时, 栅极和衬底之间形成足够强的电场, 吸引衬底中的少数载流子(电子), 使其聚集在栅极下的衬底表面, 形成 N 型反型层, 该反型层就构成了 d、s 间的导电沟道。若此时漏极和源极之间加电压 v_{DS} , 将有漏极电流 i_D 产生, 如图 3.2.2 所示。这种在 $v_{GS}=0$ 时不存在导电沟道, v_{GS} 必须增强到足够大时才形成导电沟道的场效应管, 称为 N 沟道增强型 MOS 管。




图 3.2.2 外加电压使 MOS 管形成导电沟道




图 3.2.3 共源极连接

2. N 沟道增强型 MOS 管的输出特性和转移特性

MOS 管可视为二端口网络, 如图 3.2.3 所示, 栅-源为输入端口, 漏-源为输出端口, 源极为公共端, 故称共源极连接。当端口电压不同时, 回路电流也将发生变化。因此用 $I-V$ 特性曲线反映电压与电流的关系。MOS 管的 $I-V$ 特性包括输出特性和转移特性, 分别如图 3.2.4 (a)、(b) 所示。

输出特性曲线是指栅源电压 v_{GS} 一定的情况下, 漏极电流 i_D 与漏源电压 v_{DS} 之间的关系。输




图 3.2.4 N 沟道增强型 MOS 管的特性曲线

(a) 输出特性曲线 (b) 转移特性曲线

出特性曲线分为三个工作区:截止区、饱和区和可变电阻区。

当 $v_{GS} < V_T$ 时,导电沟道尚未形成, $i_D = 0$,漏-源间电阻很大,可达 $10^5 \Omega$ 以上,相当于断开, MOS 管处于截止工作状态,特性曲线的该区域称为截止区。

当 $v_{GS} \geq V_T$ 时,产生导电沟道,外加 v_{DS} 较小时, i_D 随 v_{DS} 呈线性增长。此时 MOS 管可以看成是一个受 v_{GS} 控制的可变电阻 r_{ds} , v_{GS} 越大,输出特性曲线越倾斜,等效电阻越小。因此,该区域称为可变电阻区。 r_{ds} 由下式确定:

$$r_{ds} = \left. \frac{dv_{DS}}{di_D} \right|_{v_{GS} = \text{const}} = \frac{1}{2K_n(v_{GS} - V_T)} \quad (3.2.1)$$

式中 $K_n = \frac{k'_n}{2} \cdot \frac{W}{L}$ 称为电导常数, k'_n 对于特定制造工艺是常数, W/L 为 MOS 管沟道的宽长比。

由式(3.2.1)可知,为使 r_{ds} 尽可能小,应当使 v_{GS} 尽可能大。

当 v_{DS} 继续增加到一定数值使 $v_{DS} = v_{GS} - V_T$ 时,沟道在靠近漏极处开始消失,称为预夹断。随着 v_{DS} 继续增加, i_D 几乎不再增加,此时的区域称为饱和区。因此,当 $v_{DS} < v_{GS} - V_T$ 时, N 沟道 MOS 管工作于可变电阻区。当 $v_{DS} \geq v_{GS} - V_T$ 时, MOS 管工作于饱和区。

转移特性是指在漏源电压 v_{DS} 一定的条件下,栅源电压 v_{GS} 对漏极电流 i_D 的控制作用。当 MOS 管工作在饱和区时,由于 v_{DS} 对 i_D 的影响很小,所以不同的 v_{DS} 所对应的转移特性曲线基本重合,可以用一条曲线来表示。这条曲线与横坐标的交点即为开启电压 V_T 。

3. 其他类型的 MOS 管

(1) P 沟道增强型 MOS 管

与 N 沟道 MOS 管相反, P 沟道 MOS 管是在 N 型衬底上制作两个高浓度的 P 区,导电沟道为 P 型,载流子为空穴。其符号如图 3.2.5 所示。通常将衬底与源极相连,接电源。




图 3.2.5 P 沟道增强型 MOS 管符号

(a) 标准符号 (b) 简化符号

为吸引空穴形成导电沟道,栅极接电源负极,与衬底相连的源极接电源的正极,即 v_{GS} 为负值,因此开启电压 V_T 也为负值。而 i_D 的实际方向为流出漏极,与通常的假定方向正好相反。图 3.2.6 所示为 P 沟道增强型 MOS 管的输出特性和转移特性曲线。




图 3.2.6 P 沟道增强型 MOS 管的特性曲线

(a) 输出特性曲线 (b) 转移特性曲线

(2) N 沟道耗尽型 MOS 管

N 沟道耗尽型 MOS 管的结构与增强型基本相同,最大的区别是在生产过程中,在 SiO_2 绝缘层中掺入大量正离子,其结构示意图与符号如图 3.2.7 所示。 $v_{GS}=0$ 时,由于正离子的作用,将电子吸引到栅极下面的衬底表面形成 N 型沟道。当 $v_{GS}>0$ 时,沟道变宽。在 v_{DS} 作用下, i_D 的数值更大。 v_{GS} 为负,沟道变窄, i_D 减小,当 v_{GS} 达到某一负值 V_P 时,沟道完全被夹断,即使加 v_{DS} ,也不会有漏极电流 i_D ,MOS 管截止, V_P 称为夹断电压。




图 3.2.7 N 沟道耗尽型 MOS 管

(a) 结构示意图 (b) 标准符号 (c) 简化符号

(3) P 沟道耗尽型 MOS 管

P 沟道耗尽型 MOS 管的结构与增强型基本相同,但在 SiO_2 绝缘层中掺入大量负离子,形成 P 型导电沟道,其夹断电压 V_P 为正值。 v_{GS} 可以是负值、零或正值。 v_{GS} 为负值时 i_D 增加, v_{GS} 为正值时 i_D 减小。当 v_{GS} 达到 V_P 时,沟道完全被夹断,MOS 管截止。P 沟道耗尽型 MOS 管的符号如

图 3.2.8 所示。

4. MOS 管开关电路

用 N 沟道增强型 MOS 管替代图 3.1.3 所示的开关 S 构成的电路如图 3.2.9 所示。MOS 管的作用对应于有触点开关 S 的“断开”和“闭合”，但在速度和可靠性方面比机械开关优越得多。




图 3.2.8 P 沟道耗尽型 MOS 管符号
(a) 标准符号 (b) 简化符号




图 3.2.9 MOS 管开关电路

当 $v_i < V_T$ 时, MOS 管处于截止状态, 输出电压 $v_o = V_{DD}$, 此时器件不消耗功率。

当 $v_i > V_T$, 并且足够大时, 使得 MOS 管工作在可变电阻区。d、s 之间的导电电阻 R_{on} 可由式 (3.2.1) 确定。 v_{GS} 的取值足够大时, R_{on} 很小, 使得 R_d 远远大于 R_{on} , 电路输出为低电平。

由此可见, MOS 管相当于一个由 v_{gs} 控制的无触点开关。当输入为低电平时, MOS 管截止, 相当于开关“断开”, 输出为高电平, 其等效电路如图 3.2.10 (a) 所示; 当输入为高电平时, MOS 管工作在可变电阻区, 相当于开关“闭合”, 输出为低电平, 其等效电路如图 3.2.10 (b) 所示。MOS 管导通时的等效电阻 R_{on} 约在 1 k Ω 以内。当 v_i 足够大时, 可以使 R_{on} 为 25 ~ 200 Ω 。




图 3.2.10 MOS 管的开关等效电路
(a) 截止时的等效电路 (b) 导通时的等效电路

5. MOS 管开关电路的动态特性

在图 3.2.9 所示 MOS 管开关电路的输入端, 加一个理想的脉冲波形, 如图 3.2.11 (a) 所示。由于 MOS 管中栅极与衬底间电容 C_{sh} (即数据手册中的输入电容 C_i)、漏极与衬底间电容 C_{sb} 、栅极与漏极电容 C_{gd} 以及导电电阻等的存在, 使其在导通和闭合两种状态之间转换时, 不可避免地受到电容充、放电过程的影响。输出电压 v_o 的波形已不是与输入一样的理想脉冲, 如图 3.2.11 (b) 所示。上升沿和下降沿的变化都变得缓慢了, 而且输出 v_o 的变化滞后于输入 v_i 的变化, t_{pHL} 为输出 v_o 由高电平跳变为低电平的传输延迟时间, t_{pLH} 为输出 v_o 由低电平跳变为高电平的传输

延迟时间。




图 3.2.11 MOS 管开关电路电压波形

(a) 输入电压波形 (b) 输出电压波形




图 3.2.12 CMOS 反相器

图 3.2.9 所示电路中 R_d 的作用是:当输入为高电平时,流过导通 NMOS 管的电流很大, R_d 起限流作用,但此时消耗在其上的功率也很大。为了克服这个缺点,用另一个 PMOS 管替代电阻 R_d ,就构成了 CMOS 反相器。

3.2.2 CMOS 反相器

由 N 沟道和 P 沟道增强型 MOS 管组成的电路称为互补 MOS 或 CMOS 电路。CMOS 反相器是构成 CMOS 逻辑电路的基本单元电路之一,另一个基本单元电路——传输门将在 3.2.4 节介绍。下面讨论 CMOS 反相器的工作原理。

CMOS 反相器电路如图 3.2.12 所示,由两只增强型 MOS 管组成,其中 T_N 为 N 沟道 MOS 管, T_P 为 P 沟道 MOS 管。两只 MOS 管的栅极连在一起作为输入端;它们的漏极连在一起作为输出端。按照图中标明的电压与电流方向, $v_i = v_{GSN}$, $v_o = v_{DSN}$, 并设 $i_{DN} = i_{DP} = i_D$ 。为了电路能正常工作,要求电源电压 V_{DD} 大于两只 MOS 管的开启电压的绝对值之和,即 $V_{DD} > (V_{TN} + |V_{TP}|)$ 。为方便叙述,将 N 沟道和 P 沟道增强型 MOS 管的开启电压分别用 V_{TN} 和 V_{TP} 表示。

1. 工作原理

首先,我们考虑两种极限情况:当 v_i 处于逻辑 0 时,相应的电压近似为 0 V;而当 v_i 处于逻辑 1 时,相应的电压近似为 V_{DD} 。

当输入为高电平 $v_i = V_{DD}$ 时,根据图 3.2.12 所示电路图可知, $v_{GSN} = V_{DD} > V_{TN}$, T_N 管导通,并且导通电阻很低,通常为几百欧;而 $v_{SGP} = 0 < |V_{TP}|$, T_P 管截止,等效电阻很高,可达兆欧级以上。因此,反相器输出为低电平,输出电压 $v_o = V_{OL} \approx 0$,而通过两管的电流接近于零。这就是说,电路的功耗极低。

当输入为低电平 $v_i = 0$, 即 $v_{GSN} = 0 < V_{TN}$, T_N 管截止; 而 $v_{SGP} = V_{DD} > |V_{TP}|$, T_P 管导通。反相器输出为高电平, 输出电压 $v_o = V_{OH} \approx V_{DD}$ 。

由此可知, 当输入 $v_i = V_{DD}$ 时, 输出 $v_o \approx 0$; 而输入 $v_i = 0$, 输出 $v_o \approx V_{DD}$ 。输出与输入之间为逻辑非的关系, 也称非门为反相器 (Inverter)。CMOS 反相器近似于一个理想的逻辑单元, 其输出电压接近于零或 $+V_{DD}$ 。

通过上述分析可以看出 CMOS 反相器具有以下几个重要特点。

第一, 当反相器处于稳态时, 无论输入 v_i 是高电平还是低电平, T_N 和 T_P 中总是处于一个导通而另一个截止的状态。截止管的等效电阻很大, 流过 T_N 和 T_P 的静态电流非常小。因此 CMOS 反相器的静态功耗非常低, 几乎为零。这是 CMOS 电路最显著的优点。

第二, MOS 管导通电阻很低, 而截止电阻很高。当反相器输出端接电容性负载, 其输出端由低电平变为高电平时, T_P 导通, 电源通过其导通电阻给负载电容提供快速充电回路。反相器输出电平由高变低时, T_N 导通, 负载电容通过其较小的导通电阻快速放电。与图 3.2.9 所示的电路相比较, CMOS 反相器的开关速度更快, 具有更强的带负载能力。

第三, MOS 管栅极是绝缘的, $I_G \approx 0$, 反相器的输入电阻非常高。因此, 理论上, 反相器可以驱动任意数目的同类门而不会对输出电平造成影响。但是, 负载门输入端具有杂散电容, 负载门数目的增加将使反相器的负载电容增加, 从而影响反相器的开关速度。

2. 电压传输特性和电流传输特性

CMOS 反相器的电压传输特性是指其输出电压 v_o 随输入电压 v_i 变化的关系曲线, 如图 3.2.13(a) 所示。电流传输特性是指漏极电流 i_D 随输入电压 v_i 变化的曲线, 如图 3.2.13(b) 所示。根据 T_N 和 T_P 两管工作情况的不同, 可将传输特性曲线分为五段。




图 3.2.13 CMOS 反相器的传输特性

(a) 电压传输特性 (b) 电流传输特性

在传输特性曲线的 AB 或 EF 段, 根据前述 CMOS 反相器工作原理的两种极限情况分析可知, 不论输出为高电平或低电平, 总有一只 MOS 管工作在截止区, 因此, 流过两管的电流接近零值。

在 BC 或 DE 段, T_N 和 T_P 两管中, 总有一个工作在饱和区, 另一个工作在可变电阻区, 此时输出电流比较大, 传输特性变化比较快, 两管在 $v_i = V_{DD}/2$ 处转换状态。因此, 将状态转换处的电压定义为 CMOS 反相器的阈值电压 V_{TH} ①, $V_{TH} = V_{DD}/2$ 。

在 CD 段, 由于 T_N 和 T_P 两管均工作在饱和区, 此时 $v_i = V_{DD}/2$, 电流 i_D 达到最大值。

从 B 到 E 之间, 即 $V_{TN} < v_i < V_{DD} - |V_{TP}|$ 时, T_N 和 T_P 处于同时导通的过渡区域, 传输特性变化急剧, 产生一个较大的电流尖峰。因而导致有较大的功耗。使用时应避免使两管长时间工作在此区域, 以防止功耗过大而损坏。

3. 输入逻辑电平

由图 3.2.13(a) 可见, 当输入电压从 0 V 开始逐渐增加时, 输出高电平维持一段时间没有改变。同样, 当输入电压由 V_{DD} 开始降低时, 输出低电平也维持一段时间没有改变。因此, 在反相器的输出逻辑状态没有发生明显改变时, 输入高、低电平允许有一个波动范围, 如图 3.2.14(a) 所示。对于不同系列的集成电路, 输入高、低电平所对应的电压范围也不同。因此, 各种集成门电路都规定了输入低电平的上限值 $V_{IL(max)}$ 和输入高电平的下限值 $V_{IH(min)}$ 。以 74LVC 系列 CMOS 逻辑电路为例, 在 3.3 V 工作电源条件下, $V_{IL(max)} = 0.8$ V, $V_{IH(min)} = 2.0$ V, 即输入电压在 0 ~ 0.8 V 电压范围内, 输出高电平; 输入电压在 2.0 ~ 3.3 V 范围内, 输出低电平。




图 3.2.14 门电路输入和输出逻辑电平范围

(a) 输入高、低电平 (b) 输出高、低电平

① V_{TH} 系 Threshold voltage 之意。

4. 输出逻辑电平

对于图 3.2.12 所示的 CMOS 反相器,输出高、低电平值也允许有一个波动范围,如图 3.2.14(b)所示。当输入为高电平时,则 $v_{GSN} = v_i = V_{IH}$, T_N 管导通, T_P 管截止,输出为低电平,即 $v_o = V_{OL}$,等效电路如图 3.2.15(a)所示。图中 R_L 为 CMOS 反相器所带负载的等效电阻。此时负载电流 I_{OL} 从负载流向 T_N 管,称为灌电流负载。

当 v_i 足够大时, T_N 管工作在输出特性曲线的可变电阻区 ($v_{DS} < v_{GS} - V_T$),如图 3.2.4(a)所示。此时 T_N 管的导通电阻 $R_{on(N)}$ 与 v_{GSN} 的关系可由式(3.2.1)确定。

需要特别注意,由于 $V_{OL} = R_{on(N)} I_{OL}$,所以 V_{OL} 的值与 T_N 管导通电阻 $R_{on(N)}$ 和负载电流 I_{OL} 两个因素有关。若 $R_{on(N)}$ 不变, V_{OL} 随着 I_{OL} 增加(由负载 R_L 引起)而升高。若 I_{OL} 不变,由式(3.2.1)可知,当 v_i 的高电平值越低, v_{GS} 越小,则 $R_{on(N)}$ 越大,导致 V_{OL} 也越高。因此,集成电路数据手册给出了在不同 I_{OL} 条件下,输出低电平的值 V_{OL} 。例如低电压 CMOS 系列与非门 74LVCM00 在 3.3 V 工作电源条件下,当 $I_{OL} = 100 \mu A$ 时, $V_{OL(max)} = 0.1 V$ 。这里 $V_{OL(max)}$ 的下标 max 的意义是,由于器件参数的分散性,即使在相同条件下,相同型号器件的输出低电平的值也略有区别,但它们的 V_{OL} 值不超过 $V_{OL(max)}$ 。

同理,当输入为低电平时, T_N 管截止, T_P 管导通,输出为高电平,即 $v_o = V_{OH}$,等效电路如图 3.2.15(b)所示。 R_L 为 CMOS 反相器所带负载的等效电阻, $R_{on(P)}$ 为 T_P 管的导通电阻。此时负载电流 I_{OH} 从 T_P 管流向负载,称为拉电流负载。

V_{OH} 的值与 T_P 管导通电阻 $R_{on(P)}$ 和负载电流 I_{OH} 两个因素有关。由于 $V_{OH} = V_{DD} - R_{on(P)} I_{OH}$,随着 I_{OH} 的增加(由 R_L 引起), V_{OH} 将降低。集成电路数据手册给出了不同 I_{OH} 条件下,输出高电平的 V_{OH} 。74LVCM00 器件在 3.3 V 工作电源条件下,当 $I_{OH} = -100 \mu A$ (规定电流从器件流出为负)时, $V_{OH(min)} = 3.1 V$; 当 $I_{OH} = -12 mA$ 时, $V_{OH(min)} = 2.7 V$ 。这里 $V_{OH(min)}$ 是指相同条件下,相同型号器件的输出高电平的 V_{OH} 值也略有区别,但它们的 V_{OH} 值不低于 $V_{OH(min)}$ 。




图 3.2.15 CMOS 反相器的输出特性

(a) 输出低电平等效电路 (b) 输出高电平等效电路

5. 工作速度

CMOS 反相器或 CMOS 电路用于驱动其他 MOS 器件时,其负载的阻抗是电容性的,如图 3.2.16(a)所示。当 $v_i = 0$ 时, T_N 截止, T_P 导通,由 V_{DD} 通过 T_P 向负载电容 C_L 充电,如图 3.2.16(b)所示。此时, $|V_{GS}| = V_{DD}$,根据式(3.2.1)可知, T_P 的导电电阻较小,充电回路的时间常数较小。类似地,当 $v_i = V_{DD}$ 时, T_N 导通, T_P 截止,电容 C_L 的放电回路如图 3.2.16(c)所示。由于电路具有互补对称的性质, T_N 与 T_P 的导电电阻相等,因此,传输延迟时间 t_{pLH} 和 t_{pHL} 是基本相等的。




图 3.2.16 CMOS 反相器在电容负载下的工作情况

(a) 电路图 (b) 负载电容充电 (c) 负载电容放电

3.2.3 其他基本 CMOS 逻辑门电路

CMOS 系列基本逻辑门电路中,除上述介绍的非门(反相器)外,还有与门、或门、与非门、或非门、异或门等电路。下面重点介绍与非门和或非门。

1. 与非门电路

图 3.2.17 是 2 输入端 CMOS 与非门电路,其中包括两个串联的 N 沟道增强型 MOS 管和两个并联的 P 沟道增强型 MOS 管。每个输入端连到一个 N 沟道和一个 P 沟道 MOS 管的栅极。电路输出与输入信号逻辑关系及各个 MOS 管的工作状态如表 3.2.1 所示。当输入端 A、B 有一个为低电平时,就会使与它相连的 NMOS 管截止,PMOS 管导通,输出为高电平;仅当 A、B 全为高电平时,才会使两个串联的 NMOS 管都导通,使两个并联的 PMOS 管都截止,输出为低电平。

因此,这种电路具有与非的逻辑功能,即

$$L = \overline{A \cdot B}$$

n 个输入端的与非门必须有 n 个 NMOS 管串联和 n 个 PMOS 管并联。




图 3.2.17 CMOS 与非门

表 3.2.1 与非门输入输出关系及各 MOS 管工作状态

A	B	T_{N1}	T_{P1}	T_{N2}	T_{P2}	L
0	0	截止	导通	截止	导通	1
0	1	截止	导通	导通	截止	1
1	0	导通	截止	截止	导通	1
1	1	导通	截止	导通	截止	0

2. 或非门电路

图 3.2.18 是 2 输入端 CMOS 或非门电路,其中包括两个并联的 N 沟道增强型 MOS 管和两个串联的 P 沟道增强型 MOS 管。

电路输出与输入信号逻辑关系及各个 MOS 管的工作状态如表 3.2.2 所示。当输入端 A、B 只要有一个为高电平时,就会使与它相连的 NMOS 管导通,而 PMOS 管截止,输出为低电平;仅当 A、B 全为低电平时,两个并联 NMOS 管都截止,两个串联的 PMOS 管都导通,输出为高电平。

因此,这种电路具有或非的逻辑功能,其逻辑表达式为

$$L = A + B$$

显然, n 个输入端的或非门必须有 n 个 NMOS 管并联和 n 个 PMOS 管串联。

从以上 CMOS 与非门和或非门电路可知,输入端的数目越多,则串联的管子也越多。若串联的管子全部导通时,其总的导通电阻会增加,以致影响输出电平,使与非门的低电平升高,使或非门的高电平降低。因此 CMOS 逻辑门电路的输入端不宜过多。




图 3.2.18 CMOS 或非门

表 3.2.2 或非门输入输出关系及各 MOS 管工作状态

A	B	T_{N1}	T_{P1}	T_{N2}	T_{P2}	L
0	0	截止	导通	截止	导通	1
0	1	截止	导通	导通	截止	0
1	0	导通	截止	截止	导通	0
1	1	导通	截止	导通	截止	0

例 3.2.1 试分析图 3.2.19 所示的 CMOS 逻辑门电路,写出其逻辑表达式,说明其逻辑功能。

解: 从电路结构可以看出,虚线左边是或非门结构。虚线右边的两个 NMOS 管串联相与,然后与另一个 NMOS 管并联相或,并且三个 PMOS 管也有相应的连接,所以是与或非门结构。或非门的输出 $X = \overline{A+B}$ 。而与或非门的输出 L 为

$$L = \overline{A \cdot B + X} = \overline{A \cdot B + \overline{A+B}} = \overline{A \cdot B + \overline{A} \cdot \overline{B}} = \overline{A \odot B} = A \oplus B$$

电路实现异或逻辑功能。如果在异或门的后面增加一级反相器就构成异或非门,此时其表达式为 $\overline{L} = A \cdot B + \overline{A} \cdot \overline{B}$,可以实现同或逻辑功能。




图 3.2.19 例 3.2.1 的 CMOS 逻辑电路

3.2.4 CMOS 传输门

传输门(Transmission Gate, TG)的应用比较广泛,不仅可以作为基本单元电路构成各种逻辑电路,用于数字信号的传输,而且可以在取样-保持电路、斩波电路、模数和数模转换等电路中传输模拟信号,因而又称为模拟开关。

1. 传输门的结构及工作原理

CMOS 传输门由一个 P 沟道和一个 N 沟道增强型 MOS 管并联而成,如图 3.2.20(a)所示。图 3.2.20(b)是它的逻辑符号。 T_N 和 T_P 是结构完全对称的,衬底的引线与普通 MOS 管不同。所以栅极的引出端画在符号横线的中间。它们的漏极和源极可以互换,因而传输门的输入和输出端可以互换使用,即为双向器件。设它们的开启电压 $V_{TN} = |V_{TP}| = V_T$, C 和 $\overline{C}$ 是一对互补的控制信号。关于衬底连接的原则:NMOS 管的衬底连接到电路中最低电位点,而 PMOS 管的衬底连接到电路中最高电位点,这是为了防止电流从漏极直接流入衬底,使衬底与漏源极之间形成的

PN 结反向偏置。因此,将 N 沟道 MOS 管的衬底连接到地电位, P 沟道的衬底接 $+V_{DD}$ 电压。




图 3.2.20 CMOS 传输门

(a) 电路结构 (b) 逻辑符号

传输门的工作情况如下:当 C 端接 0 V , $\bar{C}$ 端接 $+V_{DD}$ 时,输入信号 v_i 的取值在 $0 \sim +V_{DD}$ 范围内, T_N 和 T_P 同时截止,输入和输出之间呈高阻态,传输门是断开的。

当 C 端接 $+V_{DD}$, $\bar{C}$ 端接 0 V 时, v_i 在 $0\text{ V} \sim +(V_{DD}-V_T)$ 的范围内, T_N 导通。 v_i 在 $+V_T \sim +V_{DD}$ 的范围内, T_P 将导通。由此可知,当 v_i 在 $0\text{ V} \sim +V_{DD}$ 之间变化时, T_N 和 T_P 至少有一个导通,使 v_i 与 v_o 之间的导电电阻很小,传输门导通。

进一步分析还可看到,当输入电压变化时,使两管的栅源电压 v_{GS} 均发生变化。而 MOS 管漏源间的等效电阻是 v_{GS} 的函数,如式 (3.2.1) 所示。因此,两管漏源间的等效电阻随输入电压的变化而变化。一管导通的程度越深,另一管的导通程度则相应地减小。也就是当一管的等效电阻减小,则另一管的等效电阻就增加。由于具有互补作用的两管并联在一起,使传输门导电电阻的变化相对各单管等效电阻的变化小得多,这是传输门的优点。

2. 模拟开关

当 CMOS 传输门用作模拟开关时,若输入信号的变化范围为 $-V_{SS}$ 到 $+V_{DD}$,则 T_N 和 T_P 的衬底分别接 $-V_{SS}$ 和 $+V_{DD}$ 。互补控制端 C 和 $\bar{C}$ 的控制电压分别为 $+V_{DD}$ 和 $-V_{SS}$,传输门导通。 C 和 $\bar{C}$ 的控制电压分别为 $-V_{SS}$ 和 $+V_{DD}$,传输门断开。

模拟开关的导电电阻与输出端的负载构成分压器,输出电压是两者对输入电压分压产生的。因此,导电电阻的稳定可以使输出电压随输入电压的变化呈线性关系。但模拟开关的导电电阻不是恒定的,因此,推出了多种改进的电路,其目的是为了是使导电电阻尽可能小,并且在输入信号的变化范围内使导电电阻尽可能保持不变。有些精密 CMOS 模拟开关的导电电阻已达到几欧。

一般的模拟开关导电电阻值在数百欧以下,当它与输入阻抗为兆欧级的运放或输入电阻达 $10^{10}\ \Omega$ 以上的 MOS 电路串接时,可以忽略不计。

3. 传输门在数字电路的应用

CMOS 传输门除了作为传输模拟信号的开关外,由于它的传输延迟时间短、结构简单,也作

为基本单元电路,用于构成各种逻辑电路,如数据选择/分配器、触发器等。

由 CMOS 传输门构成的异或门电路如图 3.2.21 所示,输入信号 B 作为传输门的控制信号。当 $B=0$ 时, TG_1 截止, TG_2 导通, $L=A$; 当 $B=1$ 时, TG_1 导通, TG_2 截止, $L=\bar{A}$ 。 L 与 A 、 B 是异或逻辑关系,即 $L=A\bar{B}+\bar{A}B=A\oplus B$ 。

由 CMOS 传输门构成的 2 选 1 数据选择器如图 3.2.22 所示。当控制端 $C=0$ 时,输入端 A 的信号被传到输出端, $L=A$ 。而当 $C=1$ 时, $L=B$ 。




图 3.2.21 传输门构成的异或门




图 3.2.22 传输门构成的数据选择器

复习思考题

- 3.2.1 在数字电路中 MOS 管工作在输出特性的什么区域,如何保证其工作在这些区域?
- 3.2.2 开启电压 V_T 的含义是什么?
- 3.2.3 N 沟道增强型 MOS 管的导通电阻 R_{on} 与 v_{GS} 有怎样的关系?
- 3.2.4 CMOS 反相器的静态功耗是指什么? 为什么其静态功耗几乎等于零?
- 3.2.5 CMOS 反相器在什么时候电流 i_D 达到最大值?
- 3.2.6 CMOS 电路的输出低电平 V_{OL} 与负载电流 I_{OL} 有怎样的关系? 输出高电平 V_{OH} 与负载电流 I_{OH} 又有怎样的关系?
- 3.2.7 增加 CMOS 与非门输入端会增加串联的 NMOS 管数目,对电路输出电平有什么影响? 增加或非门的输入端呢?
- 3.2.8 为什么 CMOS 传输门又称为模拟开关? 传输门在数字电路和模拟电路中的连接方式有什么不同?

3.3 CMOS 逻辑门电路的不同输出结构及参数

实际 CMOS 逻辑门电路的输入和输出端都有保护电路和缓冲电路。另外,使用时如果需要将两个 CMOS 逻辑门的输出端连在一起,则需要选择漏极开路的逻辑门。如果希望对 CMOS 逻辑门电路的输出加以控制,则选择三态输出逻辑门电路。

3.3.1 CMOS 逻辑门的保护和缓冲电路

CMOS 门电路的输入端是 MOS 管的栅极,在栅极与沟道之间是很薄的 SiO_2 层,小于

$0.1\ \mu\text{m}$, 极易被击穿。而输入电阻高达 $10^{12}\ \Omega$ 以上, 输入电容为几皮法。电路在使用前输入端是悬空的, 只要外界有很小的静电源, 都会在输入端积累电荷而将栅极击穿。因此, CMOS 电路都增加了保护电路。

当逻辑门电路的输入端数目不同, 或所带负载门的数目不同时, 其输入、输出特性也不同, 会给电路设计工作带来麻烦, 同时要求输出端具有一定的驱动能力。因此, CMOS 逻辑门通常用反相器作输入或输出缓冲电路。由于这些缓冲电路具有统一的参数, 使得集成逻辑门电路的输入和输出特性不再因内部逻辑不同而发生变化, 从而使电路的性能得到改善。

实际 CMOS 逻辑门通常有输入、输出保护电路和缓冲电路。以 74HC/HCT 系列为例, 其电路结构如图 3.3.1 所示。图中的基本逻辑功能电路可以是前面介绍的反相器、与非门、或非门或者它们的组合电路。




图 3.3.1 实际集成 CMOS 门电路结构图

1. 输入保护电路

图 3.3.2 所示为输入保护电路和输入缓冲电路。图中 C_N 和 C_P 分别表示 T_N 和 T_P 的栅极等效电容, D_1 和 D_2 是正向导通压降为 $V_{DF} = 0.5 \sim 0.7\ \text{V}$ 的二极管, D_2 是分布式二极管结构, 用虚线和两个二极管表示。这种分布式二极管结构可以通过较大的电流, 使得输入引脚上的静电荷得以释放, 从而保护了 MOS 管的栅极绝缘层。二极管的反向击穿电压约为 $30\ \text{V}$, 小于栅极 SiO_2 层的击穿电压。

输入电压在正常范围内 ($0 \leq v_i \leq V_{DD}$), 保护电路不起作用。当 $v_i > (V_{DD} + V_{DF})$ 或 $v_i < -V_{DF}$ 时, MOS 管的栅极电位被限制在 $-V_{DF}$ 到 $(V_{DD} + V_{DF})$ 之间, 使栅极的 SiO_2 层不会被击穿。如果输入电平发生突变时的过冲电压超出上述输入电压范围, 可能使二极管 D_1 或 D_2 首先被击穿。当过冲时间较短时, 二极管仍能恢复




图 3.3.2 输入保护电路及缓冲电路

工作;当过冲时间较长或过冲电压很大时,可能损坏二极管,进而使 MOS 管栅极被击穿。

另外,电阻 R_s 和 MOS 管的栅极电容组成积分网络,使输入信号的过冲电压延迟一段时间才作用到栅极上,而且幅度有所衰减。为减小这种延迟对电路动态性能的影响, R_s 值不宜过大,通常 R_s 为 $2\text{ k}\Omega$ 左右。

逻辑门电路输出端也接入静电保护二极管,确保输出不超出正常的工作范围。

2. 反相缓冲电路

图 3.3.3 所示为带缓冲级的 CMOS 与非门电路的逻辑符号。由于输入、输出端加了反相器作为缓冲电路,所以电路输出与输入的逻辑关系也发生了变化。图中的基本逻辑电路是或非门,增加了缓冲器后的逻辑关系为与非功能,即

$$L = A + B = A \cdot B$$




图 3.3.3 带缓冲级的 CMOS 与非门的逻辑图

3.3.2 CMOS 漏极开路门和三态输出门电路

前面讨论了具有输入、输出缓冲电路的 CMOS 集成电路。如果从输出端看,还有另外两种输出结构的 CMOS 门电路,漏极开路门(Open Drain, OD)和三态输出门(Tristate Logic, TSL)。下面分别加以讨论。

1. CMOS 漏极开路门

(1) 漏极开路门的结构及工作原理

通常 CMOS 门电路都有反相器作输出缓冲电路。而在工程实践中,有时需要将两个门的输出端并联以实现与逻辑的功能称为线与,或者用于驱动大电流负载,或者实现逻辑电平变换。现在来考察一种情况,如果将两个 CMOS 与非门 G_1 和 G_2 的输出端连接在一起,如图 3.3.4 所示,并设 G_1 的输出处于高电平, T_{N1} 截止, T_{P1} 导通;而 G_2 的输出为低电平, T_{N2} 导通, T_{P2} 截止。这样,从 G_1 的 T_{P1} 到 G_2 的 T_{N2} 将形成一低阻通路,从而产生很大的电流,有可能导致器件的损毁,并且无法确定输出是高电平还是低电平。这一问题可以采用 OD 门来解决。

所谓漏极开路是指 CMOS 门电路的输出电路只有 NMOS 管,并且它的漏极是开路的。漏极开路的与非门电路及逻辑符号如图 3.3.5(a) 和 3.3.5(b) 所示,其中图标“ $\square$ ”表示漏极开路之意。

使用 OD 门时必须在漏极和电源 V_{DD} 之间,外接一个上拉电阻 R_p ①。图 3.3.6 所示为两个 OD 与非门实现线与。将两个门电路输出端接在一起,通过上拉电阻接电源。由图 3.3.6(a) 可见,当两个与非门的输出全为 1 时,输出为 1;只要其中一个为 0 时,输出为 0。所以该电路的输出符合与逻辑功能,即 $L = \overline{AB} \cdot \overline{CD}$ 。图 3.3.6(b) 所示为两个 OD 与非门线与的逻辑图。

① 上拉电阻系 pull-up resistor 的译称。




图 3.3.4 普通 CMOS 与非门输出端相连




图 3.3.5 漏极开路 (OD) 与非门

(a) 电路结构 (b) 逻辑符号

(2) 上拉电阻对 OD 门动态性能的影响

当其他门电路作为 OD 门的负载时, OD 门称为驱动门, 其后所接的门电路称为负载门。由于驱动门的输出电容、负载门的输入电容以及接线电容的存在, 上拉电阻 R_p 的大小必将影响 OD 门的开关速度, R_p 的值越小, 负载电容的充电时间常数也越小, 因而开关速度越快。但上拉电阻不能任意地减小, 它必须保证 OD 门输出端的电流不能超过允许的最大值 $I_{OL(max)}$ 。对于 74HC/HCT 系列 CMOS 门电路, $I_{OL(max)} = 4 \text{ mA}$, 因此 R_p 必须大于 $V_{DD}/I_{OL(max)} = 5 \text{ V}/4 \text{ mA} = 1.25 \text{ k}\Omega$ 。与普通 CMOS 电路相比, R_p 的值比 PMOS 管导通电阻大, 因而, OD 门从低电平到高电平的转换速度比普通 CMOS 门慢。

图 3.3.7 所示为 OD 门驱动电容性负载的工作情况, 取上拉电阻 R_p 为 $1.5 \text{ k}\Omega$ 。由于输出状态发生变化时, 电容的充、放电作用会对输出波形产生影响, 所以主要考虑负载电容 C_L , 并假设




图 3.3.6 漏极开路(OD)与非门的线与

(a) 线与连接图 (b) 逻辑图




图 3.3.7 OD 门驱动电容性负载

(a) 逻辑图 (b) 输出为低电平时的等效电路 (c) 输出为高电平时的等效电路

C_L 为 100 pF , 下面分两种情况进行讨论。

当 OD 门输出由高电平变为低电平时, 其等效电路如图 3.3.7(b) 所示, 如果 NMOS 管导通时的等效电阻 $R_{\text{on}(N)}$ 为 100Ω , 因此充了电的电容主要通过 NMOS 管放电, 放电时间常数 $\tau_{\text{HL}} = 100 \Omega \times 100 \text{ pF} = 10 \text{ ns}$ 。

当输出由低电平跳变为高电平时, 其等效电路如图 3.3.7(c) 所示, 此时电源通过 R_p 向 C_L 充电, 充电时间常数 $\tau_{\text{LH}} = 1.5 \text{ k}\Omega \times 100 \text{ pF} = 150 \text{ ns}$, 导致输出波形的上升沿时间很长。因此, 当工作速度较快时, 应尽量避免用 OD 门驱动大的电容性负载。

(3) 上拉电阻的计算

选择上拉电阻 R_p 的值时要考虑多种因素。一方面,从上面分析可知,如果负载具有电容性, R_p 的值越小,电容的充电时间常数也越小,因而开关速度越快,但功耗也越大。另一方面,多个 OD 门的输出端线与在一起,当只有一个门导通,输出为低电平,其他门均截止时,负载电流将全部流向导通的 OD 门,这是一种最不利的情况,此时上拉电阻 R_p 具有限制电流的作用,其取值不能太小。应保证 I_{OL} 不超过额定值 $I_{OL(max)}$ 。下面分两种情况计算 R_p 的最小值 $R_{p(min)}$ 及最大值 $R_{p(max)}$ 。

① 当输出为低电平,并联的 OD 门中只有一个导通,参看图 3.3.8(a)。

为保证导通 OD 门的输出电流 $I_{OL} \leq I_{OL(max)}$,对于所有截止的 OD 门,忽略流过截止 NMOS 管的漏电流 I_{OZ} 。于是, $I_{OL} = I_{Rp} + I_{IL(total)} \leq I_{OL(max)}$,并且 $V_{OL} = V_{OL(max)}$ 。求得 R_p 上的压降为 $V_{DD} - V_{OL(max)}$,则流过 R_p 的电流为 $(V_{DD} - V_{OL(max)})/R_p = I_{OL(max)} - I_{IL(total)}$ 。此时 R_p 应满足方程

$$R_p \geq \frac{V_{DD} - V_{OL(max)}}{I_{OL(max)} - I_{IL(total)}}$$

因此 R_p 的最小值 $R_{p(min)}$ 可按下式来确定:

$$R_{p(min)} = \frac{V_{DD} - V_{OL(max)}}{I_{OL(max)} - I_{IL(total)}} \quad (3.3.1)$$

式中: V_{DD} ——直流电源电压;

$V_{OL(max)}$ ——驱动门 V_{OL} 最大值;

$I_{OL(max)}$ ——驱动门 I_{OL} 最大值;

$I_{IL(total)}$ ——负载门低电平输入电流 I_{IL} 总和, $I_{IL(total)} = nI_{IL}$ 。这里需要注意 n 的取值,对于负载为 CMOS 门电路或者 TTL 或非门, n 为并联的输入端数目;对于 TTL 与非门负载, n 为负载门的个数,而不是输入端的数目,这是由于 TTL 与非门输入端的结构所致,有关 TTL 与非门的内容参见 3.5.3 节。

② 当所有 OD 门输出均为高电平时,参看图 3.3.8(b)。

为使得输出高电平不低于规定的 V_{OH} 的最小值,即 $V_{OH} \geq V_{OH(min)}$,则 R_p 的选择不能过大。流过 R_p 的电流 $I_{Rp} = (V_{DD} - V_{OH})/R_p$,应满足 $I_{Rp} = I_{OZ(total)} + I_{IH(total)}$ 。则 $V_{OH} = V_{DD} - R_p(I_{OZ(total)} + I_{IH(total)}) \geq V_{OH(min)}$ 。

因此, R_p 的最大值 $R_{p(max)}$ 可按下式来确定:

$$R_{p(max)} = \frac{V_{DD} - V_{OH(min)}}{I_{OZ(total)} + I_{IH(total)}} \quad (3.3.2)$$

式中: $V_{OH(min)}$ ——驱动门 V_{OH} 最小值;

$I_{OZ(total)}$ ——全部驱动门输出高电平时的漏电流总和;

$I_{IH(total)}$ ——负载门高电平输入电流 I_{IH} 总和, $I_{IH(total)} = nI_{IH}$, n 为负载门并联的输入端数目。

实际上, R_p 的值选在 $R_{p(min)}$ 和 $R_{p(max)}$ 之间,若要求电路速度快,选用 R_p 的值接近 $R_{p(min)}$ 的标准值。若要求电路功耗小,选用 R_p 的值接近 $R_{p(max)}$ 的标准值。

式(3.3.1)和式(3.3.2)中已考虑电流的方向,因此,所有电流参数均取正值。




图 3.3.8 计算 OD 门上拉电阻 R_p 的工作情况

(a) $R_{p(\min)}$ 的工作情况 (b) $R_{p(\max)}$ 的工作情况

例 3.3.1 设 74HC03 中的 3 个漏极开路与非门作线与连接,驱动 74HC04 中的 1 个反相器和 74HC10 中的 1 个三输入与非门,电路如图 3.3.8 所示,试确定一合适大小的上拉电阻 R_p 。已知 $V_{DD}=5\text{ V}$, OD 门输出低电平 $V_{OL(\max)}=0.33\text{ V}$ 时的输出电流 $I_{OL(\max)}=4\text{ mA}$, 输出高电平 $V_{OH(\min)}=4.4\text{ V}$ 时的漏电流 $I_{OZ}=5\text{ }\mu\text{A}$ 。负载门高电平和低电平输入电流最大值 $I_{IH(\max)}=I_{IL(\max)}=1\text{ }\mu\text{A}$ 。

解: (1) 当线与非的 OD 门输出为低电平时,式(3.3.1)中

$$I_{IL(\text{total})} = nI_{IL(\max)} = 4 \times 1\text{ }\mu\text{A} = 0.004\text{ mA}$$

得

$$R_{p(\min)} = \frac{V_{DD} - V_{OL(\max)}}{I_{OL(\max)} - I_{IL(\text{total})}} = \frac{5\text{ V} - 0.33\text{ V}}{4\text{ mA} - 0.004\text{ mA}} \approx 1.17\text{ k}\Omega$$

(2) 当线与非的 OD 门输出为高电平时,式(3.3.2)中

$$I_{OZ(\text{total})} = 3 \times 5\text{ }\mu\text{A} = 0.015\text{ mA}$$

$$I_{IH(\text{total})} = 4 \times 1\text{ }\mu\text{A} = 0.004\text{ mA}$$

得

$$R_{p(\max)} = \frac{V_{DD} - V_{OH(\min)}}{I_{OZ(\text{total})} + I_{IH(\text{total})}} = \frac{5\text{ V} - 4.4\text{ V}}{0.015\text{ mA} + 0.004\text{ mA}} \approx 31.58\text{ k}\Omega$$

根据上述计算, R_p 的值可在 $1.17\text{ k}\Omega$ 至 $31.58\text{ k}\Omega$ 之间选取。为使电路有较快的开关速度,可选用一标准值为 $2\text{ k}\Omega$ 的电阻。

除了可以实现线与非的逻辑功能外, OD 门也用来驱动发光二极管。发光二极管发光时需要的电流较大。图 3.3.9(a) 所示为用 74HC05 中的 1 个漏极开路反相器驱动发光二极管。发光二极管发光时要求有几毫安的电流通过, 74HC/HCT 系列 CMOS 门电路的最大灌电流或拉电流为 4 mA 。当输入为高电平时, 输出为低电平, 此时发光二极管发光, 否则输出为高电平时二极管熄灭。若驱动指示灯 (12 V , 20 mA), 74HC/HCT 系列门电路不能满足要求, 可以选用 74AC05 或 74ACT05, 其灌电流为 24 mA 。

OD 门电路的另一个功能是实现逻辑电平变换,例如,可将 3.3 V 高电平转换为 5 V 高电平,如图 3.3.9(b)所示。




图 3.3.9 OD 门电路的应用
(a) 驱动发光二极管 (b) 逻辑电平变换

2. 三态输出门电路

利用 OD 门虽然可以实现线与的功能,但外接电阻 R_p 的选择要受到一定的限制,因此影响了工作速度。同时它省去了 PMOS 有源负载,使得带负载能力下降。为保持互补输出级的优点,又可以与总线连接,人们又开发了一种三态输出门电路,它的输出除了具有一般门电路的两种状态,即输出高、低电平外,还具有高输出阻抗的第三种状态,称为高阻态,又称为禁止态。

图 3.3.10(a)所示为高电平使能的三态输出缓冲电路,其中 A 是输入端, L 为输出端, EN (Enable) 是控制信号输入端,也称为使能端,图 3.3.10(b) 是它的逻辑符号。




图 3.3.10 高电平使能三态输出门电路
(a) 电路结构 (b) 逻辑符号

当使能端 $EN=1$ 时,如果 $A=0$,则 $B=1, C=1$,使得 T_n 导通,同时 T_p 截止,输出端 $L=0$;如果 $A=1$,则 $B=0, C=0$,使得 T_n 截止, T_p 导通,输出端 $L=1$ 。

当使能端 $EN=0$ 时,不论 A 的取值为何,都使得 $B=1, C=0$,则 T_n 和 T_p 均截止,电路的输出端既不是低电平,又不是高电平,而是开路,这就是第三种高阻工作状态。

由以上分析可知,当 EN 为有效的高电平时,电路处于正常逻辑工作状态, $L=A$ 。而当 EN 为低电平时,电路处于高阻状态。三态输出门电路的真值表如表 3.3.1 所示,其中 $\times$ 表示 A 可以是

0 或 1。

三态输出门电路主要用于总线传输,如计算机或微处理器系统,其连接形式如图 3.3.11 所示。任何时刻只有一个门电路的使能端 EN 为 1,该门电路的信号被传到总线上,而其他三态输出电路处于高阻状态。这样就可以按一定顺序将各个门电路的输出信号分时送到总线上。

表 3.3.1 三态输出门的真值表

使能 EN	输入 A	输出 L
1	0	0
1	1	1
0	$\times$	高阻




图 3.3.11 三态输出电路构成总线传输结构

在实际应用中,除上述介绍的三态输出电路外,还有其他不同形式的电路结构(见习题 3.3.7 所示)。使能端可以是高电平或低电平有效,输出与输入可以是同相或反相,其目的都是为用户提供一个合适的动态特性。例如,接到总线上的三态输出电路,在任何时刻只有一个使能端为有效信号,这就要求某个与总线进行数据传输的三态门必须关断以后,另一个三态门才允许与总线进行数据传输。即从高阻态到高电平(或低电平)输出的转换时间,略大于从高电平(或低电平)到高阻态的转换时间。这样,控制系统给出的使能信号,使前一个电路进入高阻状态以后,后一个电路的输出信号才送到总线上,以避免两个不同的信号在总线上引起冲突。

3.3.3 CMOS 逻辑门电路的重要技术参数

生产逻辑门电路的厂家,通常都会为用户提供逻辑器件的数据手册。对于不同系列的 CMOS 电路,只要型号最后的数字相同,它们的逻辑功能就一样,但是电气性能参数有所不同。手册中一般都要给出门电路的电压传输特性 v_i-v_o ,输入和输出的高、低电压,噪声容限,传输延迟时间,功耗等。除传输特性外,其他各项技术参数分别介绍如下:

1. 输入和输出的高、低电平

前已讨论,数字电路中的高、低电压常用高、低电平来描述,并规定在正逻辑体制中,用逻辑 1 和 0 分别表示高、低电平。当逻辑电路的输入信号在一定范围内变化时,输出电压并不会改变,因此逻辑 1 或 0 对应一定的电压范围。不同系列的集成电路,输入和输出为逻辑 1 或 0 所对应的电压范围也不同。生产厂家的数据手册中一般都给出四种逻辑电平参数:输入低电平的上限值 $V_{IL(max)}$ 、输入高电平的下限值 $V_{IH(min)}$ 、输出低电平的上限值 $V_{OL(max)}$ 和输出高电平的下限值

值 $V_{OH(min)}$ 。

表 3.3.2 列出了几种 CMOS 集成电路在典型工作电压时的输入高、低电压值以及在规定输出电流 I_O 条件下的输出电压值。这里以带 CMOS 负载的 74××04 非门参数为例。4000、74HC 和 74HCT 系列工作电压为 5 V, 低电压 74LVC 系列典型工作电压为 3.3 V, 超低电压 74AUC 系列典型工作电压为 1.8 V。

表 3.3.2 几种 CMOS 系列非门的输入和输出电压值及输入噪声容限

参数/单位	类型 $\left(\begin{matrix} V_{DD}=5\text{ V} \\ I_O=1\text{ mA} \end{matrix} \right)$	4000 $\left(\begin{matrix} V_{DD}=5\text{ V} \\ I_O=0.02\text{ mA} \end{matrix} \right)$	74HC $\left(\begin{matrix} V_{DD}=5\text{ V} \\ I_O=0.02\text{ mA} \end{matrix} \right)$	74HCT $\left(\begin{matrix} V_{DD}=5\text{ V} \\ I_O=0.02\text{ mA} \end{matrix} \right)$	74LVC $\left(\begin{matrix} V_{DD}=3.3\text{ V} \\ I_O=0.1\text{ mA} \end{matrix} \right)$	74AUC $\left(\begin{matrix} V_{DD}=1.8\text{ V} \\ I_O=0.1\text{ mA} \end{matrix} \right)$
$V_{IL(max)}/V$	1.0	1.5	0.8	0.8	0.6	
$V_{OL(max)}/V$	0.05	0.1	0.1	0.1	0.2	
$V_{IH(min)}/V$	4.0	3.5	2.0	2.0	1.2	
$V_{OH(min)}/V$	4.95	4.9	4.9	3.1	1.7	
高电平噪声容限(V_{NH}/V)	0.95	1.4	2.9	1.1	0.5	
低电平噪声容限(V_{NL}/V)	0.95	1.4	0.7	0.6	0.4	

2. 噪声容限

噪声容限表示门电路的抗干扰能力。二值数字逻辑电路的优点在于它的输入信号允许一定的容差。在数字系统中,各逻辑电路之间的连线可能会受到各种噪声的干扰,如信号传输引起的噪声,信号的高低电平转换引起的噪声,或者邻近开关信号所引起的随机脉冲的噪声。这些噪声会叠加在工作信号上,只要其幅度不超过逻辑电平允许的最小值或最大值,则输出逻辑状态不会受影响。通常将这个最大噪声幅度称为噪声容限。电路的噪声容限越大,其抗干扰能力越强。

图 3.3.12 所示为噪声容限定义的示意图。前一级驱动门电路的输出,就是后一级负载门电路的输入。则输入高电平的噪声容限

$$V_{NH} = V_{OH(min)} - V_{IH(min)} \quad (3.3.3)$$

V_{NH} 反映了驱动门输出高电平时,容许叠加在其上的负向噪声电压的最大值。类似地,输入低电平的噪声容限

$$V_{NL} = V_{IL(max)} - V_{OL(max)} \quad (3.3.4)$$




图 3.3.12 输入噪声容限示意图

V_{NL} 反映了驱动门输出低电平时,容许叠加在其上的正向噪声电压的最大值。根据74HC系列CMOS集成电路在5V典型工作电压时的参数($I_0=0.02\text{ mA}$),求得其输入高、低电平的噪声容限分别为:

$$\text{高电平的噪声容限 } V_{NH} = V_{OH(\min)} - V_{IH(\min)} = 4.9\text{ V} - 3.5\text{ V} = 1.4\text{ V}$$

$$\text{低电平的噪声容限 } V_{NL} = V_{IL(\max)} - V_{OL(\max)} = 1.5\text{ V} - 0.1\text{ V} = 1.4\text{ V}$$

其他CMOS系列的高、低电平的噪声容限列于表3.3.2。

3. 传输延迟时间

传输延迟时间是表征门电路开关速度的参数,它说明门电路在输入脉冲波形的作用下,其输出波形相对于输入波形延迟了多长时间,其数值与电源电压 V_{DD} 及负载电容的大小有关。

当非门电路的输入端加入一脉冲波形,其相应的输出波形如图3.3.13所示。通常输出波形下降沿、上升沿的中点与输入波形对应沿中点之间的时间间隔,分别用 t_{pHL} 和 t_{pLH} 表示,由于CMOS门电路输出级的互补对称性,其 t_{pLH} 和 t_{pHL} 相等。

有时也采用平均传输延迟时间这一参数,即 $t_{pd} = (t_{pLH} + t_{pHL})/2$ 。例如,CMOS与非门74HC00在5V典型工作电压时 $t_{pLH} = t_{pHL} = 7\text{ ns}$, $t_{pd} = (7+7)\text{ ns}/2 = 7\text{ ns}$ 。在图3.3.13中还标出了上升时间 t_r 和下降时间 t_f 。




图 3.3.13 门电路传输延迟波形图




图 3.3.14 几种 CMOS 系列传输延迟时间与电源电压关系

图3.3.14所示为几种CMOS集成电路的传输延迟时间 t_{pd} 与电源电压 V_{DD} 的关系曲线。由图可见,当电源电压增加时,传输延迟时间减少,可提高工作速度。74AHC系列的速度达到了74HC系列的两倍,而低电压74LVC、74ALVC和超低电压74AUC系列的电源电压更低,传输延迟时间更短,工作速度更快。

4. 功耗

功耗是门电路重要参数之一。功耗有静态和动态之分。所谓静态功耗是指电路输出没有状态转换时的功耗。静态时,CMOS电路的电流非常小,使得静态功耗非常低,所以CMOS电路广

泛应用于要求功耗较低或电池供电的设备,如便携计算机、手机和掌上电脑等。这些设备在没有输入信号时,功耗非常低。

CMOS 电路在输出发生状态转换时的功耗称为动态功耗。它主要由两部分组成。一部分是电路输出状态转换瞬间 MOS 管的导通功耗。由图 3.2.13 所示的 CMOS 反相器电压和电流传输特性可知,当输出电压由高到低或由低到高变化过程中,在短时间内,NMOS 管和 PMOS 管均导通,从而导致有较大的电流从电源 V_{DD} 经导通的 NMOS 管和 PMOS 管流入地。这部分功耗可由下式表示:

$$P_T = C_{PD} V_{DD}^2 f$$

式中 f 为输出信号的转换频率; V_{DD} 为供电电源; C_{PD} 称为功耗电容 (Power Dissipation Capacitance),与电源电压和工作频率有关,可以在数据手册中查到。74HC04 非门的 C_{PD} 为 21 pF ($V_{DD}=5$ V),74LVC04 为 8 pF ($V_{DD}=3.3$ V)。

动态功耗的另一部分是因为 CMOS 管的负载通常是电容性的,当输出由高电平到低电平,或者由低电平到高电平转换时,会对电容进行充、放电,这一过程将增加电路的损耗。这部分动态功耗为

$$P_L = C_L V_{DD}^2 f$$

式中 C_L 为负载电容。由此得到 CMOS 电路总的动态功耗为

$$P_D = (C_{PD} + C_L) V_{DD}^2 f \quad (3.3.5)$$

从式 (3.3.5) 可见,CMOS 动态功耗正比于转换频率和电源电压的平方。当工作频率增加时,CMOS 门的动态功耗会线性增加。一个典型的 CMOS 门电路的静态功耗为 0.01 mW。当工作频率达到 1 MHz 时,功耗增加到 0.5 mW。当频率为 10 MHz 时,功耗为 5 mW。可见,其功耗主要取决于动态功耗。在设计 CMOS 电路时,为降低功耗,可选用低电源电压器件,如 3.3 V 的 74LVC 系列、1.8 V 的 74AUC 系列或超低功耗 74AUP 系列。

5. 延时-功耗积

从上述对传输延迟时间和功耗的讨论可知,若增加电源电压,电路的工作速度变快,但功耗也随之增加。理想的数字电路或系统,既要速度高,又要功耗低。在工程实践中要实现这种理想情况是较难的。高速数字电路往往要以较大的功耗为代价。一种衡量这种性能的综合性指标叫做延时-功耗积,用符号 DP 表示,单位为 J(焦[耳]),即

$$DP = t_{pd} P_D$$

式中 $t_{pd} = (t_{pLH} + t_{pHL})/2$; P_D 为门电路的功耗,由式 (3.3.5) 进行计算。一个逻辑门器件的 DP 值越小,表明它的特性越接近理想情况。表 3.3.3 所示为不同系列 CMOS 非门在典型工作电压下,负载电容为 15 pF,工作频率为 10 MHz 时的 DP 值,其中功耗电容 C_{PD} 和传输延迟时间 t_{pd} 可在数据手册中查到。由此可见,74AHC 系列的性能优于 74HC 系列,而 74LVC 系列和 74AUC 系列比前两者性能更好。

表 3.3.3 几种 CMOS 系列非门的 DP 性能比较

系列 参数/单位	74HC04 ($V_{DD} = 5\text{ V}$)	74AHC04 ($V_{DD} = 5\text{ V}$)	74LV04 ($V_{DD} = 3.3\text{ V}$)	74AUC04 ($V_{DD} = 1.8\text{ V}$)
功耗电容 C_{PD}/pF	21	12	8	17
传输延迟时间 t_{PD}/ns ($C_L = 15\text{ pF}$)	6	3.8	2.5	0.8
功耗 P_D/mW (10 MHz)	9	6.8	2.5	1
延时功耗积 DP/pJ	54	25.84	6.25	0.8

6. 扇入与扇出数

门电路的扇入数取决于它的输入端的个数,例如一个 3 输入端的与非门,其扇入数 $N_I = 3$ 。

门电路的扇出数是指其在正常工作情况下,所能带同类门电路的最大数目。扇出数的计算则稍复杂些,要考虑两种情况,一种是拉电流负载,另一种是灌电流负载。

(1) 拉电流工作情况

图 3.3.15(a) 所示为拉电流负载的情况。当驱动门的输出端为高电平时,将有电流 I_{OH} 从驱动门拉出而流入负载门,负载门的输入电流为 I_{IH} 。当负载门的个数增加时,总的拉电流将增加,会引起输出高电平的降低。但不得低于输出高电平的下限值,这就限制了负载门的个数。这样,输出为高电平时的扇出数可表示为

$$N_{OH} = \frac{I_{OH}(\text{驱动门})}{I_{IH}(\text{负载门})} \quad (3.3.6)$$

(2) 灌电流工作情况

图 3.3.15(b) 所示为灌电流负载的情况。当驱动门的输出端为低电平时,电流 I_{OL} 流入驱动门,它是负载门输入端电流 I_{IL} 之和。当负载门的个数增加时,总的灌电流 I_{OL} 将增加,同时也将引起输出低电平 V_{OL} 的升高。在保证不超过输出低电平的上限值时,驱动门所能驱动同类门的个数由下式决定:

$$N_{OL} = \frac{I_{OL}(\text{驱动门})}{I_{IL}(\text{负载门})} \quad (3.3.7)$$

以上 N_{OH} 和 N_{OL} 的计算公式没有考虑电容性负载。

一般逻辑器件的数据手册中,并不给出扇出数,而需计算或用实验的方法求得,并注意在设计时留有余地,以保证数字电路或系统能正常地运行。在实际的工程设计中,如果 $N_{OL} \neq N_{OH}$,则取二者中的最小值。

为便于比较,表 3.3.4 给出了几种 CMOS 系列 2 输入与非门的输入和输出电压及电流参数的典型值。大多数 CMOS 器件有两类负载规格参数。一类对应于“CMOS 负载”,即输出端与其他 CMOS 门相连,此时输出端只有很小的电流,因此,高电平输出值接近 V_{DD} ,而低电平输出值接近 0 V。另一类对应“TTL 负载”,即输出端与电阻性负载(TTL 输入或其他器件)相连,此时输出




图 3.3.15 扇出数的计算
(a) 拉电流负载 (b) 灌电流负载

端有较大的电流。

表 3.3.4 几种 CMOS 系列 2 输入与非门的电压与电流参数

系列		74HC00	74HCT00	74AHC00	74AHCT00	74LVCM00	74ALVC00	74AUC00
参数/单位								
$I_{IH(max)}/\mu A$		1	1	1	1	5	5	5
$I_{IL(max)}/\mu A$		-1	-1	-1	-1	-5	-5	-5
$I_{OH(max)}/mA$	CMOS 负载	-0.02	-0.02	-0.05	-0.05	-0.1	-0.1	-0.1
	TTL 负载	-4	-4	-8	-8	-24	-24	-9
$I_{OL(max)}/mA$	CMOS 负载	0.02	0.02	0.05	0.05	0.1	0.1	0.1
	TTL 负载	4	4	8	8	24	24	9
$V_{IH(max)}/V$		3.5	2	3.5	2	2	2	1.7
$V_{IL(max)}/V$		1.5	0.8	1.5	0.8	0.8	0.8	0.7
$V_{OH(min)}/V$	CMOS 负载	4.9	4.9	4.9	4.9	2.8	2.8	2.2
	TTL 负载	4.4	4.4	4.4	4.4	2.2	2	1.8
$V_{OL(max)}/V$	CMOS 负载	0.1	0.1	0.1	0.1	0.2	0.2	0.2
	TTL 负载	0.33	0.33	0.44	0.44	0.55	0.55	0.6

注:表中的参数参考 Texas Instruments 公司在互联网站上提供的集成电路产品数据,以及文献[1]。74HC/HCT 和 74AHC/AHCT 是 $V_{DD}=5V$ 时的参数,74LVC/ALVC 是 $V_{DD}=3V$ 时的参数,74AUC 是 $V_{DD}=2.7V$ 时的参数。更详细的参数,可查阅有关器件的数据手册。

例如,根据表 3.3.4 可知 HC 系列 CMOS 门电路参数:当高电平输出为 4.9V 时,输出电流 $I_{OH}=-20\mu A$;低电平输出 0.1V 时, $I_{OL}=20\mu A$,输入电流 $I_{IH}=1\mu A$, $I_{IL}=-1\mu A$ 。数据前的负号表示电流从器件流出,否则电流流入器件,计算时只取绝对值。所以根据式(3.3.6)和式

(3.3.7) 计算出 $N_{OH} = N_{OL} = 20 \mu A / 1 \mu A = 20$, 即最多可接同类电路的输入端数为 20 个。

如果允许其高电平输出降至 4.4 V, 并且低电平为 0.33 V, 则 I_{OH} 和 I_{OL} 分别为 -4 mA 和 4 mA, 此时计算出的扇出数为 4 000, 实际不可能达到这么大的数。

需要注意的是, 以上讨论的是 CMOS 电路静态扇出数, 即直流扇出数。当门电路的工作频率比较低时, 可以采用直流扇出数计算带负载能力。

如果考虑电容性负载, 假设每个负载门输入端的电容均为 15 pF, 20 个负载门的等效电容为 300 pF, 而 4 000 个负载门的等效电容为 60 000 pF。当驱动门的负载电容比较大时, 电容的充放电电流不能忽略。

当 CMOS 门驱动同类门, 并且输出状态产生由高到低或由低到高变化时, 由图 3.2.13(b) 所示的 CMOS 反相器电流传输特性可知, 负载门的电流很大。驱动门的输出电流会对负载门输入端的杂散电容进行充放电。驱动门为高电平时, 会向负载门的输入电容充电; 而驱动门为低电平时, 充电的电容会通过驱动门输出电阻放电。此时驱动门对负载门输入端杂散电容的充放电能力可以定义为交流扇出数。

交流扇出数很难像直流扇出数那样简单地计算出来。它不仅与负载电容的大小有关, 还与门电路的工作频率有关。增加负载门数量将导致总电容值的增加, 致使充放电时间增加, 并使输出电压的上升时间和下降时间大于规定的数值, 从而影响门电路的开关速度。因此, 工作频率增加时, 为保证电路正常工作, 应减少扇出数。

如果驱动门的负载大于其扇出能力, 当输出低电平时, 低电平的数值高于 $V_{OL(max)}$; 当输出高电平时, 高电平的数值低于 $V_{OH(min)}$, 电路不能正常工作。

这里考虑每个负载门只有一个输入端与驱动门相接, 如果每个负载门有两个以上的输入端接入驱动门, 则扇出数实为输入端数目。

另外, 不同门电路的参数可能与表 3.3.4 给出的典型值不同, 因此当分析实际问题时, 必须查阅生产厂商提供的数据表。

CMOS 器件有许多不同系列产品, 各系列产品的参数也有很多。对于设计者, 比较重要的参数是速度和功耗。

复习思考题

- 3.3.1 为什么要在 CMOS 逻辑门电路输入、输出端加保护和缓冲电路?
- 3.3.2 CMOS 逻辑门的输入端分别通过 1 k Ω 和 100 k Ω 的电阻接地时, 其输入电压都是多少?
- 3.3.3 普通的两个 CMOS 逻辑门电路的输出端能否连接在一起, 为什么?
- 3.3.4 漏极开路门和三态门的特点是什么, 它们各用在什么场合?
- 3.3.5 如何确定漏极开路门的上拉电阻? 它对开关速度有何影响?
- 3.3.6 当增加电源电压时, CMOS 电路的传输延迟时间和功耗如何变化? 当增加工作频率时, 功耗如何变化?
- 3.3.7 CMOS 电路的功耗电容 C_{PD} 的物理意义是什么?

3.4 类 NMOS 和 BiCMOS 逻辑门电路

3.4.1 类 NMOS 门电路

MOS 数字集成电路的发展经历了由 PMOS、NMOS 到 CMOS 的过程,其中 PMOS 电路问世最早。PMOS 管是以空穴为导电载流子,而 NMOS 管以电子为导电载流子,由于空穴的迁移率比电子低,因此,NMOS 电路的工作速度比 PMOS 电路快,而且 PMOS 使用负电源,与 TTL 电路不匹配,所以 PMOS 电路被 NMOS 电路取代。

NMOS 电路的工作速度快,几何尺寸小,而且生产工艺水平也不断提高和完善,所以某些特殊应用中采用 NMOS 电路更好。后来发展的 CMOS 电路有静态功耗低、抗干扰能力强等诸多优点而成为主流器件。但是 CMOS 门电路每增加一个输入端就要增加一个 NMOS 管和一个 PMOS 管,而且空穴的迁移率比电子的迁移率低,为获得同样的导通电阻和电流,PMOS 管所需的芯片面积更大。为减少电路中 PMOS 管的数目,在对性能要求不太高,并且希望芯片面积尽可能小的情况下,仍然采用 NMOS 电路。

NMOS 逻辑门电路全部由 N 沟道 MOS 管构成。NMOS 反相器是 NMOS 逻辑门电路的基本电路形式,它的工作管为增强型 MOS 管,而负载管可以是增强型也可以是耗尽型 MOS 管。早期的 NMOS 电路采用增强型负载管,如图 3.4.1(a) 所示。由于增强型负载的 NMOS 电路开关速度比耗尽型的慢,在后来的 NMOS 电路中,采用耗尽型负载管,如图 3.4.1(b) 所示。生产耗尽型负载管需要增加一道离子注入工艺,并且衬底效应使其 $I-V$ 特性偏离了恒流特性($v_{GS}=0$,耗尽型 MOS 管




图 3.4.1 NMOS 反相器

(a) 增强型负载 (b) 耗尽型负载

为恒流源负载)使电路性能不够理想。但某些特殊应用中仍然使用耗尽型负载管的 NMOS 电路。类 NMOS(Pseudo NMOS) 电路采用 PMOS 增强型负载管,栅极接地使负载管处于常通状态。相对耗尽型负载的 NMOS 电路,类 NMOS 电路有许多性能上的改进,噪声容限变大。类 NMOS 电路的另一个优点是与 CMOS 电路相匹配。

1. 类 NMOS 反相器

类 NMOS 反相器电路结构如图 3.4.2 所示,其中工作管为 NMOS 管,负载管为 PMOS 管。PMOS 管的栅极接地,所以始终处于导通状态。

当输入 $v_i=0$ 时,NMOS 管截止,PMOS 管处于可变电阻区, $v_{DS2} \approx 0$,输出 $v_o \approx +V_{DD}$,此时电路的电流几乎为 0,静态功耗为 0。

当输入 $v_i = +V_{DD}$ 时, NMOS 管和 PMOS 管都导通, NMOS 管工作在可变电阻区, PMOS 管工作在饱和区, 输出 v_o 应为低电平, 其电压值由 NMOS 管和 PMOS 管的导电电阻值分压比决定。通常在制造工艺上使 NMOS 管的导电电阻远小于 PMOS 管的导电电阻, 使输出为低电平。此时的静态功耗不为 0。因此, 类 NMOS 反相器多用于输出通常为高电平的电路。

2. 类 NMOS 与非门和或非门

图 3.4.3 为类 NMOS 与非门电路, 其中 T_{N1} 和 T_{N2} 为工作管, 两者串联; T_P 为负载管。当输入 A 、 B 中任一个为低电平时, 与它对应的 NMOS 管截止, 输出为高电平; 仅当 A 、 B 全为高电平时, 所有工作管都导通, 输出才为低电平。可见电路具有与非功能, 即

$$L = \overline{A \cdot B}$$

图 3.4.4 为类 NMOS 或非门电路, 其中工作管 T_{N1} 和 T_{N2} 并联, T_P 为负载管。当输入 A 、 B 中任一个为高电平时, 与它对应的 NMOS 管导通, 输出为低电平; 仅当 A 、 B 全为低电平时, 所有工作管都截止, 输出才为高电平。电路具有或非功能, 即

$$L = \overline{A + B}$$

值得注意的是, 当增加与非门输入端数目时, 串联的管子也随之增加。当输入全为高电平时, 各管的导电电阻串联, 使低电平输出电压升高, 以致破坏正常逻辑功能。而或非门的工作管是并联的, 增加 NMOS 管的数目不会影响低电平输出电压的稳定, 因而类 NMOS 电路多以或非门为基础, 构成各种功能的逻辑电路。

与 CMOS 电路相比, 类 NMOS 电路减少了 PMOS 管数目, 输入端数目越多, 减少的 PMOS 管数目也越多。




图 3.4.2 类 NMOS 反相器




图 3.4.3 类 NMOS 与非门电路




图 3.4.4 类 NMOS 或非门电路

3.4.2 BiCMOS 门电路

BiCMOS 电路的特点在于采用了双极型 BJT 管作为 CMOS 电路的输出级。因此这种电路结合了 MOS 管高集成度、低功耗和双极型管速度快、驱动力强的优势,受到用户的重视。

基本的 BiCMOS 反相器电路结构如图 3.4.5 所示。其中, MOS 管用符号 M 表示, BJT 用 T 表示。 M_P 、 M_N 、 M_1 和 M_2 组成输入级, T_1 和 T_2 构成推拉式输出级。输入信号 v_i 同时作用于 M_P 和 M_N 的栅极。输入信号 v_i 为高电平时, M_N 、 M_1 和 T_2 导通, M_P 、 M_2 和 T_1 截止, 输出 v_o 为低电平; 而当 v_i 为低电平时, 情况则相反, M_P 、 M_2 和 T_1 导通, M_N 、 M_1 和 T_2 截止, 输出 v_o 为高电平。当输出端接有比较大的容性负载时, 双极型三极管输出级能为其提供足够大的充电电流。同理, 已充电的电容负载也能迅速地通过 T_2 放电。

电路中 M_1 和 M_2 的作用是加快 T_1 和 T_2 由饱和和导通翻转到截止的过程, 使 T_1 和 T_2 的基区存储电荷通过 M_1 和 M_2 释放。当 v_i 为高电平时, M_1 导通, T_1 基区的存储电荷迅速消散。同理, 当 v_i 为低电平时, 电源电压 V_{DD} 通过 M_2 以激励 M_2 , 使 M_2 导通, 显然, T_2 基区的存储电荷通过 M_2 而消散。从而, 门电路的开关速度可得到改善。

根据前述的 CMOS 门电路的结构和工作原理, 同样可以用 BiCMOS 技术实现与非门和或非门, 具体电路见题 3.4.3 和题 3.4.4。




图 3.4.5 基本的 BiCMOS 反相器电路

复习思考题

3.4.1 为什么 CMOS 门电路多以或非门作为基本门电路?

3.4.2 为什么 BiCMOS 电路的开关速度比较快?

3.5 TTL 逻辑门电路

3.5.1 BJT 的开关特性

1. BJT 的开关作用

由 BJT 构成的开关电路如图 3.5.1(a) 所示, 图中 BJT 为 NPN 型硅管。当输入为低电平时, 例如 $v_i = V_{IL} = 0 \text{ V}$ 时, BJT 的发射结为零偏 ($v_{BE} = 0$), 集电结为反向偏置 ($v_{BC} < 0$), 只有很小的漏电流流过 PN 结, 故 $i_B = 0$, $i_C \approx 0$, $v_o = V_{CE} \approx V_{CC}$, 对应于图 3.5.1(b) 中的 A 点。这时集电极回路中

的 c、e 极之间近似于开路,相当于开关断开一样,输出为高电平。BJT 的这种工作状态称为截止^①。

当输入为高电平时,例如 $v_i = V_{IH} = V_{CC}$ 时,调节 R_b ,使 $i_B = V_{CC}/(\beta R_c)$,则 BJT 工作在图 3.5.1 (b) 中的 B 点,集电极电流 i_C 已接近最大值 V_{CC}/R_c ,称为集电极饱和电流 $I_{CS} \approx V_{CC}/R_c$,对应的基极电流称为基极临界饱和电流 $I_{BS} \approx V_{CC}/(\beta R_c)$ 。如果再增加 i_B ,则饱和程度加深,但 i_C 基本上保持在 I_{CS} 不再增加,集电极、发射极之间的电压 v_{CE} 约为 0.2 ~ 0.3 V,该电压称为 BJT 的饱和压降 V_{CES} ,它也基本上不随 i_B 增加而改变。由于 V_{CES} 很小,集电极回路中的 c、e 极之间近似于短路,相当于开关闭合一样,输出为低电平。




图 3.5.1 BJT 管开关电路及输出特性

(a) BJT 管开关电路 (b) BJT 管输出特性

2. BJT 的开关特性

BJT 的开关过程是其在饱和与截止两种状态之间的相互转换,也是内部电荷“建立”和“消散”的过程。因此,需要一定的时间才能完成。

当图 3.5.1 (a) 所示开关电路的输入端加入一个数字脉冲信号,输入信号的上升沿使 BJT 从截止到饱和变化,需要时间建立基区电荷以形成饱和电流。输入信号的下降沿使 BJT 从饱和到截止变化,需要时间消散基区存储的电荷。因此,输出电压 v_o 的变化滞后于输入电压 v_i 的变化。

3.5.2 TTL 反相器的基本电路

由于基本 BJT 反相器的动态性能不理想,为改善其动态性能,增加若干元器件构成 TTL 反相器的基本电路,如图 3.5.2 所示。该电路由三部分组成, T_1 组成电路的输入级, T_3 、 T_4 和二极管 D 组成输出级,以及由 T_2 组成的中间级作为输出级的驱动电路,将 T_2 的单端输入信号 v_{i2} 转换为互补的双端输出信号 v_{i3} 和 v_{i4} ,以驱动 T_3 和 T_4 。

① 当 v_{BE} 小于开启电压时,管子即已进入截止区。

当输入 $v_i = V_{IL} = 0.2 \text{ V}$ 时, T_1 的发射结导通, 其基极电压为 $v_{B1} = V_{IL} + V_{BE1} = 0.9 \text{ V}$, 该电压作用于 T_1 的集电结和 T_2 、 T_3 的发射结上, 所以 T_2 、 T_3 都截止, 而 T_4 和 D 导通, 输出为高电平。由于 T_2 管截止, R_{c2} 上的压降忽略不计, 则 $v_o = V_{OH} \approx V_{CC} - V_{BE4} - V_D = 3.6 \text{ V}$ 。

当输入 $v_i = V_{IH} = 3.6 \text{ V}$ 时, V_{CC} 通过 R_{b1} 和 T_1 的集电结向 T_2 、 T_3 提供基极电流, 使 T_2 、 T_3 饱和导通, 此时 $v_{B1} = V_{BE1} + V_{BE2} + V_{BE3} = 2.1 \text{ V}$, 使 T_1 的发射结反向偏置, 而集电结正向偏置。所以 T_1 处于发射结和集电结倒置的放大状态。由于 T_2 和 T_3 饱和, 使 $v_{C2} = V_{CES2} + V_{BE3} = 0.9 \text{ V}$ 。该电压作用于 T_4 的发射结和二极管 D 两个 PN 结上, 显然 T_4 和 D 均截止。 T_4 和 D 截止, 且 T_3 饱和导通, 使输出为低电平, $v_o = v_{C3} = V_{CES3} = 0.2 \text{ V}$ 。

上述电路实现了反相器的逻辑关系。

输入级的作用是用来提高工作速度。当电路的输入电压由高到低变化时, T_1 由倒置的放大状态转换为放大状态, 使 T_2 的基极电流增加, 加快抽走多余的存储电荷而达到截止。 T_2 的迅速截止, 一方面使 T_4 的导通加快, 另一方面使 T_3 的截止加快, 从而加快了状态转换。

采用推挽式输出级^①以提高开关速度和带负载能力。输出级的两个管子总是一个导通而另一个截止, 因此降低了静态功耗。当输出为低电平时, T_4 截止, T_3 饱和导通, 其饱和电流全部用来驱动负载。当输出为高电平时, T_4 截止, 由 T_4 组成电压跟随器的输出电阻很小, 因此带负载能力也较强。当输出端接有电容性负载时, T_3 或 T_4 饱和导通电阻很低, 对电容充、放电时间常数很小, 使输出电压波形的上升沿和下降沿都很好。

3.5.3 改进型 TTL 门电路——抗饱和 TTL 门电路

上述 TTL 反相器中 BJT 导通时工作在深度饱和状态是产生传输延迟时间的主要原因, 为此推出了许多改进电路。改进电路的目的是提高工作速度和降低功耗, 但两者对电路的要求是矛盾的, 常用延时功耗积 DP 进行综合评价。改进效果比较明显的是抗饱和 TTL 电路。这种电路采用肖特基势垒二极管 (Schottky-Barrier-Diode, SBD) 的钳位作用来限制 BJT 导通时的饱和深度。

最早的肖特基 (74S) 系列使用肖特基三极管和二极, 将电路的 DP 值降到原来的 1/2。低功耗肖特基 (74LS) 系列的 DP 值为 74S 系列的 1/3。后来对集成电路工艺进一步改进, 生产出改进的 74AS 和 74ALS 系列。74AS 系列的速度是 74S 系列的 2 倍。74ALS 系列又进一步改善了速度和功耗。快速 TTL 系列 (74F) 使用新工艺减小了器件尺寸和结电容, 进一步降低了传输延迟时间。




图 3.5.2 TTL 反相器的基本电路

① 又称为带有源上拉 (active pull-up) 电路或图腾 (totem pole) 输出级。

1. 肖特基势垒二极管工作原理

肖特基势垒二极管是一种利用金属和半导体相接触,在交界面形成势垒的二极管。利用金属铝和 N 型硅半导体相接触形成的势垒二极管的工作特点如下:

(1) 它和 PN 结一样,同样具有单向导电性,这种铝-硅势垒二极管 (Al-SiSBD) 导通电流的方向是从铝到硅。

(2) Al-SiSBD 的导通阈值电压较低,约为 $0.4 \sim 0.5 \text{ V}$,比普通硅 PN 结约低 $0.2 \sim 0.3 \text{ V}$ 。

(3) 势垒二极管是多数载流子参与导电,没有少数载流子的积累,因而从正向导通到反向截止,没有内部电荷的建立和消散过程,使转换速度加快。

BJT 工作在饱和时,发射结和集电结都处在正向偏置,集电结正向偏置电压越大,则表明饱和程度越深。为了限制 BJT 的饱和深度,在 BJT 的基极和集电极并联上一个导通阈值电压较低的肖特基二极管,如图 3.5.3(a) 所示。通常把它们看成一个器件,并用图 3.5.3(b) 所示符号表示。当 BJT 集电结的正向偏压达到 SBD 的导通阈值电压时,这个二极管首先导通,使集电结正向偏压钳制在 0.4 V 左右,如果流向基极的电流增大,企图使集电结正向偏压加大时,则一部分电流就会通过肖特基二极管直接流向集电极,而不会使 BJT 基极电流过大,因此,肖特基二极管起到了抵抗 BJT 过饱和的作用,因而这种电路就称为抗饱和电路,它能使电路的开关时间大为缩短。




图 3.5.3 带有肖特基二极管钳位的 BJT

(a) 电路结构形式 (b) 符号

2. 低功耗肖特基 TTL 反相器

以低功耗肖特基 TTL 反相器 74LS04 为例,该芯片中有 6 个反相器,图 3.5.4 为其中的一个反相器,与基本的 TTL 反相器电路相比,作了若干改进。首先是除 T_3 外,其余的 BJT 均采用 SBD 钳位,以达到明显的抗饱和效果。其次输入级用 SBD 代替 BJT 管,由于 SBD 没有电荷存储效应,有利于提高工作速度。

肖特基 TTL 门电路还从以下三点对基本 TTL 电路(图 3.2.7)的性能作了改进:

(1) 基本 TTL 电路中的二极管 D 和 T_4 由 T_4 和 T_5 所组成的复合管所代替,当输出由低电平向高电平过渡时,由于复合管电路的电流增益很大,输出电阻很小,从而减小了电路对负载电容的充电时间。

(2) 电路输入端所加的 SBD D_2 ,用来减小门电路之间的连线而引起的杂散信号,并防止输入信号反向过冲使 T_1 电流过大而损坏。

(3) 由 T_2 与 R_4 、 R_5 组成的有源电路代替了基本 TTL 电路中的 R_{e2} ($1 \text{ k}\Omega$)。当反相器输入端由低电平转向高电平时, T_1 由截止变为导通,由于 T_2 的基极回路串接了电阻 R_4 , T_2 的导通滞后于 T_3 ,使 T_1 以较大的电流驱动 T_3 ,从而加快了 T_3 的导通过程。随后, T_2 开始导通,将对 T_3 的基极电流产生分流作用,减轻了 T_3 饱和程度,当电路再次翻转时, T_3 能很快地截止。因而,有源电阻缩短了门电路的转换时间,使其电压传输特性得到改善。




图 3.5.4 74LS04 中的一个反相器电路

3. 其他 TTL 门电路

TTL 系列逻辑门电路中,除上述介绍的反相器外,还有与非门、或非门等。74LS 系列 2 输入与非门 74LS00 和 2 输入或非门 74LS02 电路分别如图 3.5.5 和图 3.5.6 所示。




图 3.5.5 74LS00 中的一个与非门电路

与 CMOS 逻辑门电路类似,TTL 门电路也有另外两种不同输出结构形式的电路,集电极开路 (Open Collector, OC) 门和三态输出门。OC 门是将 TTL 门电路输出级的集电极开路,只有外接上拉电阻电路才能正常工作。外接电阻的计算与 OD 门类似。TTL 三态门也是在普通门电路的基础上,增加控制电路构成的,电路的输出状态有高电平、低电平和高阻三种状态。OC 门和三态门的 TTL 具体电路这里不再赘述。




图 3.5.6 74LS02 中的一个或非门电路

3.5.4 TTL 系列门电路特性参数比较

目前 TTL 系列的使用在逐渐减少。TTL 系列电路的供电电源都是 +5 V, 并且都是兼容的。但每个系列的速度、功耗等参数各有特点。表 3.5.1 列出了几种 TTL 系列 2 输入与非门电路输入和输出的高、低电平及电流, 传输延迟时间 t_{pd} 和功耗 P_D 等特性参数, 以资比较。

表 3.5.1 几种 TTL 系列门电路的特性参数比较

参数	系列	74S	74LS	74AS	74ALS	74F
$V_{IL(max)}$		0.8	0.8	0.8	0.8	0.8
$V_{OL(max)}$		0.5	0.5	0.5	0.5	0.5
$V_{IH(min)}$ / V		2.0	2.0	2.0	2.0	2.0
$V_{OH(min)}$ / V		2.7	2.7	2.7	2.7	2.7
$I_{IL(max)}$ / mA		-2.0	-0.4	-0.5	-0.1	-0.6
$I_{OL(max)}$ / mA		20	8	20	8	20
$I_{IH(max)}$ / μ A		50	20	20	20	20
$I_{OH(max)}$ / mA		-1.0	-0.4	-2.0	-0.4	-1.0
传输延迟时间 t_{pd} / ns		3	9.5	1.7	4	3
每门功耗 P_D / mW		19	2	8	1.2	4
延时-功耗积 DP / pJ		57	19	13.6	4.8	12

复习思考题

3.5.1 在数字电路中, BJT 管作为开关使用时, 工作在其输出特性曲线的什么区?

3.5.2 基本 BJT 反相器的动态性能存在什么问题? 与 BJT 反相器相比, 为什么 TTL 反相器可以提高电路的开关速度?

3.5.3 抗饱和 TTL 电路为什么可以提高开关速度?

* 3.6 ECL 逻辑门电路

由于 TTL 门电路中 BJT 工作在饱和状态, 开关速度受到了限制。上一节介绍的肖特基 TTL 电路是一种抗饱和电路。还有一种结构方式完全不同的电路, 将 BJT 从饱和型变为非饱和型, 从根本上提高速度。射极耦合逻辑门 ECL 就是这种非饱和型高速数字集成电路, 它的平均传输延迟时间可低于 1 ns, 是目前双极型电路中速度最高的, 主要用于高速或超高速数字系统中。与其他系列逻辑门相比, 其输出电压在高电平和低电平之间的摆幅非常小, 可低于 0.8 V。

ECL 逻辑电路有 10K 和 100K 两种系列。ECL10K 系列的传输延迟时间为 2 ns, 每门功耗为 25 mW, 延时功耗积 DP 为 50 pJ。ECL100K 系列的传输延迟时间为 0.75 ns, 每门功耗为 40 mW, 延时功耗积 DP 为 30 pJ。

1. ECL 门电路的结构及工作原理

图 3.6.1 所示为 2 输入 ECL 或非门电路及逻辑符号。电路由三部分组成: 差分输入、基准电压及射极输出电路。通常 $V_{CC1} = V_{CC2} = 0$, $V_{EE} = -5.2$ V, V_T 为牵引电源, 可以取 -5.2 V 或 -2 V 等数值。MC10102 为 10K 系列 2 输入或非门, 在测试温度 $+25^\circ\text{C}$ 时, 输入和输出高、低电平电压范围分别为: $V_{IH} = (-1.105 \sim -0.81)$ V, $V_{IL} = (-1.85 \sim -1.475)$ V, $V_{OH} = (-0.96 \sim -0.81)$ V, $V_{OL} = (-1.85 \sim -1.65)$ V。下面分析当输入信号的高、低电平分别为 $V_{IH} = -0.9$ V, $V_{IL} = -1.75$ V 时, 电路的工作情况。

T_1 、 T_2 组成多端输入, 并与 T_3 管组成射极耦合差分电路。 T_4 组成一个简单的电压跟随器, 它为 T_3 提供一个参考电压 V_{REF} 。由于 ECL 中 PN 结的正向导通压降为 0.8 V, 可以计算出 T_4 的基极电压 $V_{B4} = -0.55$ V, $V_{REF} = -1.35$ V。为了补偿温度漂移, 在 T_4 的基极回路接入了两个二极管。 T_5 和 T_6 各组成电压跟随器, R_{L1} 和 R_{L2} 为外接负载或下一级门电路的输入电阻。射极输出器的作用是移动电平值, 使得输出端的高、低电平与输入端的高、低电平电压匹配, 并提高了带负载能力。

(1) 输入端 A、B 都接低电平 (-1.75 V)

由于 T_3 的基极电位比 T_1 的高, 因此 T_3 优先导通, 使发射极的电位 $v_E = V_{REF} - V_{BE3} = -2.15$ V。




图 3.6.1 ECL 或/或非门电路结构及逻辑符号

这时 T_1 、 T_2 管发射结压降只有 0.4 V ，因此 T_1 、 T_2 同时截止。若忽略 T_3 基极电流在 R_{c1} 上的压降，则 $v_{C1} = 0\text{ V}$ ， $v_{O1} = -V_{BE3} = -0.8\text{ V}$ ，即 L_1 输出为 ECL 逻辑高电平。

T_3 导通，流过 R_e 的电流由 T_3 提供， $i_e = (v_E - V_{EE})/R_e \approx 3.9\text{ mA}$ 。忽略 T_6 基极电流，可以求得 T_3 集电极电位 $v_{C3} = -i_e R_{c3} = -0.96\text{ V}$ ， $v_{O2} = v_{C3} - V_{BE6} = -1.76\text{ V}$ ，即 L_2 为逻辑低电平。

另外，导通的 T_3 管集电结反偏，所以 T_3 处于放大状态，而不是饱和状态。

(2) 输入端 A 、 B 中有一个接高电平（设 A 接高电平 -0.9 V ）

由于 $v_A > V_{REF}$ ，所以 T_1 优先导通，使 $v_E = v_A - V_{BE1} = -1.7\text{ V}$ ，此时加到 T_3 管发射结压降只有 0.35 V ，故 T_3 截止。忽略 R_{c3} 上的压降， $v_{O2} = -0.8\text{ V}$ ， L_2 为高电平输出。 T_1 导通使 R_e 的电流为 $i_E = (v_E - V_{EE})/R_e = 4.5\text{ mA}$ ，该电流在 R_{c1} 上产生压降，使 T_1 集电极电位 $v_{C1} = -i_E R_{c1} \approx -1\text{ V}$ ， $v_{O1} = -1.78\text{ V}$ ， L_1 为低电平输出。同样， T_1 的集电结近似为零偏，也未工作在饱和状态。

上述分析可见， v_{C1} 和 v_{C3} 输出的高、低电平与输入信号的高、低电平不匹配，无法驱动下一级门电路。因此， T_5 和 T_6 组成的射极输出器将其转换成所需的电平值。

由于 T_1 和 T_2 管是并联在一起的，只要 A 、 B 中有一个接高电平，都会使 L_1 为低电平，而 L_2 为高电平。因此

$$L_1 = \overline{A+B} \quad \text{或非输出}$$

$$L_2 = A+B \quad \text{或输出}$$

即 ECL 门的基本逻辑功能是同时具备或/或非输出，称之为互补逻辑输出，逻辑符号如图 3.6.1 所示。

不论是哪个 BJT 导通，所形成的发射极电流 i_E 都是很接近的，输入信号就像开关一样，控制 T_1 、 T_2 或 T_3 给 R_e 提供 i_E 这个电流，所以 ECL 电路又称为电流开关型逻辑 (Current-Mode Logic,

CML)。

以上所述的是具有 A 、 B 两个输入端的或非电路,只要增加相同类型的 BJT 与 T_1 并联,就能增加门电路的输入端。

2. ECL 门的工作特点

(1) 电路的输入级采用差分输入的形式,因此具有抑制漂移的能力。

(2) BJT 工作在截止区或放大区,集电极电位总高于基极电位,这就避免了 BJT 因工作在饱和状态而产生的存储电荷问题。

(3) 不论是哪个 BJT 导通,所形成的发射极电流 i_e 都几乎相等,因此电路在进行状态转换时,电源的电流保持常数。而 CMOS 或 TTL 电路进行状态转换时,从电源到地之间电路的电流产生一个尖峰,这个电流是产生噪声的重要根源。因此,ECL 电路内部开关噪声低。

(4) 逻辑电平电压摆幅小。电压摆幅是指输出(或输入)电压最大值与最小值之差。电压摆幅小致使集电极输出电压的变化小,这不仅有利于电路的转换,而且可采用很小的集电极电阻 R_c 。同时, T_3 和 T_6 组成的电压跟随器进一步减小了输出电阻。因此 ECL 门的输出电阻很低,使输出回路的时间常数比一般饱和型电路小,因而开关速度快,常用于高速系统中。

(5) 互补输出为简化逻辑设计带来方便。

它的主要缺点是制造工艺要求高,功耗大。其逻辑摆幅小,噪声容限只有 0.2 V 左右,因而抗外界干扰能力较弱。而且由于输出电压为负值,需与其他门电路接口,需用专门的电平移动电路。

双极型逻辑门电路除了 TTL 和 ECL 之外,尚有集成注入逻辑门电路(Integrated-Injection Logic, IIL 或 I^2L)。由于 IIL 电路简单,易于在硅片上实现高集成度的器件,因而在大规模和超大规模集成电路中得到应用,但很少用来制作中、小规模电路。由于它的高、低电平电压差值很小,抗干扰能力较差,因而这种门电路的推广受到限制。

复习思考题

3.6.1 与 TTL 系列相比,ECL 系列门电路的主要优点是什么?

3.6.2 列举出 ECL 系列门电路的两个主要缺点。

3.7 逻辑描述中的几个问题

3.7.1 正负逻辑问题

1. 正负逻辑的规定

在数字电路中,可以采用两种不同的逻辑体制表示电路输入和输出的高、低电平。在前面讨

论时,将高电平用逻辑 1 表示,低电平用逻辑 0 表示,这种表示方法称为正逻辑体制。如果将高电平用逻辑 0 表示,低电平用逻辑 1 表示,则这种表示方法称为负逻辑体制。

对于同一电路的输入与输出关系的描述,可以采用正逻辑,也可以采用负逻辑。正逻辑和负逻辑两种体制不牵涉到逻辑电路本身的结构问题,但根据所选正负逻辑的不同,即使同一电路也具有不同的逻辑功能。例如某个逻辑门电路的输入和输出电平如表 3.7.1 所示,其中 H 和 L 分别表示高、低电平。如果采用正逻辑体制,令 H 为 1, L 为 0, 得到如表 3.7.2 所示的真值表,它表示与非逻辑关系 $L = \overline{A \cdot B}$ 。如果采用负逻辑体制,令 H 为 0, L 为 1, 得到如表 3.7.3 所示的真值表,它表示或非逻辑关系 $L = \overline{A+B}$ 。因此,正逻辑的与非门等效于负逻辑的或非门。正逻辑和负逻辑只是看问题的角度或分析问题的方法不同而已,问题的实质是不变的,即电路输入与输出的电平关系始终是不变的。本书如无特殊说明,一律采用正逻辑,即规定高电平为逻辑 1, 低电平为逻辑 0。

表 3.7.1 某电路输入与输出电平表

A	B	L
L	L	H
L	H	H
H	L	H
H	H	L

表 3.7.2 正与非门真值表

A	B	L
0	0	1
0	1	1
1	0	1
1	1	0

表 3.7.3 负或非门真值表

A	B	L
1	1	0
1	0	0
0	1	0
0	0	1

2. 正负逻辑的等效变换

工程实践中,电路描述一般采用正逻辑体制,负逻辑体制用的比较少。上述分析可知,正逻辑的与非对应负逻辑的或非;同理,正逻辑的或非与负逻辑的与非相对应。因此,如果需要,可以按下列方式进行两种逻辑体制的互换:

与非 $\Leftrightarrow$ 或非

与 $\Leftrightarrow$ 或

非 $\Leftrightarrow$ 非

3.7.2 基本逻辑门的等效符号及其应用

1. 基本逻辑门的等效符号

利用摩根定理对基本逻辑运算进行变换,可以得到不同形式的表达式。例如与非逻辑运算的表达式可以写成

$$L = \overline{AB} = \overline{A+B}$$

由此,可以得到与非门的等效符号如图 3.7.1 所示。输入端的小圆圈表示先对信号作非运算,然后进行或运算。



图 3.7.1 与非门及其等效符号

对于或非运算的逻辑表达式,可以写成

$$L = \overline{A + B} = \overline{A} \cdot \overline{B}$$

所以得到其等效符号如图 3.7.2 所示。



图 3.7.2 或非门及其等效符号

同理,利用摩根定理对与门和或门的逻辑表达式进行变换,可以得到它们的等效符号分别如图 3.7.3 和图 3.7.4 所示。



图 3.7.3 与门及其等效符号



图 3.7.4 或门及其等效符号

上述各图所示的逻辑符号及其等效符号,是在同一逻辑体制下,用两种不同的方式描述同一逻辑运算。因此,不能将等效符号看成是负逻辑体制或者负逻辑表示方法。本书采用正逻辑体制,所以对于输入和输出均是高电平为 1,低电平为 0。可以用真值表验证各逻辑符号及其等效符号是等价的。

2. 逻辑门等效符号的应用

与门是由与非门和非门级联构成的,或门是由或非门和非门构成的。与非门和或非门比与门和或门电路结构简单,速度快。通常采用与非门或者或非门实现电路。利用逻辑门等效符号对逻辑电路进行变换,在不改变电路逻辑功能的前提下,可以简化电路,减少实现电路的门的种类,提高工作速度。

图 3.7.5(a)所示电路由两级组成,第一级是两个与门,第二级是一个或门。

利用摩根定理 $\overline{\overline{X}} = X$,在图 3.7.5(a)中间连线的两端各加一个圆圈,相当于进行两次非运算,但并没有改变电路的功能,得到图 3.7.5(b)所示电路。然后将图 3.7.5(b)所示电路第二级与非门的等效符号用与非门符号代替,就可以得到图 3.7.5(c)所示电路。该电路的工作速度比图

3.7.5(a)所示电路快。




图 3.7.5 或门及其等效符号

(a) 逻辑电路 (b) 逻辑电路的等效变换 (c) 用与非门替代等效符号

3. 逻辑门等效符号强调低电平有效

在 3.3.2 节介绍三态门时,就涉及有效电平的概念。三态门的使能控制信号可以是高电平有效,也可以是低电平有效。对于高电平使能的三态门,当使能端信号为 1 时,电路处于正常逻辑工作状态;对于低电平使能的三态门,当使能端信号为 0 时,电路正常工作。有效电平的概念不止限于使能端信号。在实际电路,特别是大规模集成芯片中,任何输入或者输出信号都有可能高电平有效,或者是低电平有效。所谓低电平有效,是指当信号为低电平时,电路完成规定的操作;而高电平有效,是指信号为高电平时,电路完成规定的操作。

图 3.7.6 所示是一个可以控制数据传输的电路。其中集成芯片 IC 的使能端 $\overline{EN}$ 要求低电平有效,电路的两个控制信号分别是请求信号 RE 和允许信号 $\overline{AL}$ 。图中, G_2 门是输入、输出均为低有效的与门。根据图 3.7.4 可知, G_2 门实际是或门的等效符号。这里之所以采用等效符号是为了强调低电平有效,以便于理解实际电路中,请求信号 RE 、允许信号 $\overline{AL}$ 以及 IC 芯片的使能信号 $\overline{EN}$ 之间的逻辑关系。当请求信号 RE 为高电平信号,允许信号 $\overline{AL}$ 为低电平信号时, G_2 门的两个输入端均为有效信号,即低电平,则产生一个有效的输出信号,即 $\overline{L}$ 为低电平,使 $\overline{EN}$ 为低电平,允许 IC 传输数据。

信号名称 $\overline{EN}$ 、 $\overline{AL}$ 和 $\overline{L}$ 上面的横线表示该信号是低电平有效,在进行逻辑运算时,应该作为一个整体符号。如果在运算过程中,变量上面的“-”号参与运算,则在画逻辑电路图、或者验证真值表时,应将其还原为低有效符号。

需要注意的是,如果一根连线的两端都有圆圈,并且都包含有非运算的含义,可以用“圆圈相消”进行电路化简,如图 3.7.5 所示。但在图 3.7.6 中, G_2 门的输出与使能端之间的连线两端也有圆圈,这两个圆圈不能抵消,因为集成芯片 IC 使能端的圆圈的功能在芯片内部,不能被化简掉。

如果要求请求信号 RE 和允许信号 $\overline{AL}$ 均为高电平有效,而芯片 IC 的使能端 $\overline{EN}$ 仍为低有效,可以采用如图 3.7.7(a)所示的控制电路。 G_2 门可以看成是输入为高电平有效,输出为低电平有效的与门。




图 3.7.6 数据传输控制电路




图 3.7.7 几种不同的控制电路

(a) 与非门实现 (b) 或非门实现 (c) 与门实现

如果要求请求信号 $\overline{RE}$ 和允许信号 $\overline{AL}$ 均为低电平有效，而芯片IC的使能端 $\overline{EN}$ 为高有效，则采用如图3.7.7(b)所示的控制电路。 G_2 门可以看成是输入为低电平有效，输出为高电平有效的与门。根据图3.7.2可知， G_2 门是或非门的等效符号。

同理，如果要求请求信号 RE 和允许信号 AL 均为高电平有效，芯片IC的使能信号也为高电平有效，则采用如图3.7.7(c)所示的控制电路。 G_2 门为输入、输出均是高电平有效的与门。

复习思考题

- 3.7.1 列出正逻辑体系或非门和负逻辑体系与非门的真值表，并说明两者的等效关系。
- 3.7.2 为什么说逻辑符号及其等效符号不是正负逻辑关系？
- 3.7.3 对于小圆圈画在输入端或者画在输出端的非门，其逻辑运算结果是否相同，所表达的含义是否相同？

3.8 逻辑门电路使用中的几个实际问题

以上重点讨论了CMOS系列门电路，同时还介绍其他几种逻辑门电路。在实际应用中，可以根据电源电压、传输延迟时间、功耗、噪声容限、带负载能力等要求来选择相应的门电路。有时需要混合使用不同系列的逻辑门电路，此时将遇到不同逻辑门电路之间的接口问题。另外，门电路与负载之间的匹配也是需要考虑的问题之一。下面对几个实际问题进行讨论。

3.8.1 各系列逻辑门电路之间的接口问题

CMOS 电路的动态功耗为 $P_D = (C_{PD} + C_L) V_{DD}^2 f$ 。为了减小功耗,采用低电源电压器件。同时电路的集成度不断提高使晶体管尺寸越来越小,CMOS 的栅极与源极、栅极与漏极间的绝缘层也越来越薄,不足以承受 5 V 电源电压。JEDEC (Joint Electron Device Engineering Council) 固态技术协会选择 3.3 V、2.5 V、1.8 V、1.5 V 和 1.2 V 等一系列低电压作为各种低电压逻辑器件的供电电源。并规定了这些供电电源下输入和输出高、低逻辑电平的电压值。

图 3.8.1 给出了各个系列在给定电源电压下四个逻辑电平参数:输入低电平的上限值 $V_{IL(max)}$ 、输入高电平的下限值 $V_{IH(min)}$ 、输出低电平 ($I_{OL} = 4 \text{ mA}$) 的上限值 $V_{OL(max)}$ 、输出高电平 ($I_{OH} = 4 \text{ mA}$) 的下限值 $V_{OH(min)}$, 便于进行逻辑电平的快速比较。为简单起见,图中省略了下标 min 和 max。




图 3.8.1 几种逻辑电平比较

在图 3.8.1 中,3.3 V LVTTTL 是指 3.3 V CMOS 低电压器件所带 TTL 负载时的电压值。逻辑门的负载不同时,其输出高、低电平的下限值和上限值也不同,当其输出电流 I_O 低于 $100 \mu\text{A}$ 称为带 CMOS 负载,此时 $V_{OH} = 3.1 \text{ V}$, $V_{OL} = 0.2 \text{ V}$ 。当 I_O 比较大时称为带 TTL 负载。图中所示为 $I_O = 4 \text{ mA}$ 时的 $V_{OH} = 2.4 \text{ V}$, $V_{OL} = 0.4 \text{ V}$ 。

图 3.8.1 给出的是典型的逻辑电平值,不同系列电路的具体参数可能与典型值不同,分析具体的实际问题时,必须查阅生产厂商提供的数据表。

现在的很多数字电路或数字系统中,同时采用不同供电电压的逻辑器件,主要是为了降低成本,兼顾新老器件或设备的应用。不同系列逻辑器件的混合使用,需要考虑它们的匹配问题。

当一个系统中使用两种不同系列逻辑门电路时,由于它们的电压和电流参数各不相同,首先要考虑门电路的输入或输出电平是否超过数据手册规定的极值,即

$$V_{I(\min)} \leq V_I \leq V_{I(\max)} \quad (3.8.1)$$

$$V_{O(\min)} \leq V_O \leq V_{O(\max)} \quad (3.8.2)$$

如果不满足上述两个条件,有可能损坏芯片。

第二是逻辑电平兼容性问题,驱动器件的输出电压必须满足负载器件所要求的高电平或者低电平输入电压的范围。即

$$V_{OH(\min)} \geq V_{IH(\min)} \quad (3.8.3)$$

$$V_{OL(\max)} \leq V_{IL(\max)} \quad (3.8.4)$$

第三是逻辑门电路的扇出问题,即驱动器件必须能对负载器件提供足够的灌电流或者拉电流。

灌电流情况下应满足 $I_{OL(\max)} \geq |I_{IL(\text{total})}|$ (3.8.5)

拉电流情况下应满足 $|I_{OH(\max)}| \geq I_{IH(\text{total})}$ (3.8.6)

其余如噪声容限、输入和输出电容以及开关速度等参数在某些设计中也必须予以考虑。下面分别就不同供电电压的逻辑电路之间的接口问题和 5 V 供电电压的 CMOS 电路与 TTL 电路之间的接口问题进行讨论。

1. 5 V CMOS 电路与 3.3 V CMOS 电路的接口

两种供电电源的 CMOS 电路相连时,首先要考虑它们输入输出电平是否满足式(3.8.1)和式(3.8.2)的要求。

(1) 输入电压的极值 $V_{I(\max)}$ 和 $V_{I(\min)}$

有些逻辑门电路允许输入 V_I 超过电源电压 V_{DD} ,而有些不允许。

例如:74HC 系列门电路的最大输入 $V_{I(\max)} = V_{DD} + 0.5 \text{ V}$,即输入 V_I 不能超过电源电压 V_{DD} 。图 3.8.2 所示为 74HC 系列的输入保护电路。正常工作时,不论输入为高电平还是低电平,二极管 D_1 和 D_2 均截止,电路输入端电阻很高。当输入电压超过 V_{DD} 时, D_1 导通,有很大的电流流过 D_1 ,并且使得该支路的等效电阻很小,电路不能正常工作。




图 3.8.2 74HC 系列的输入电路




图 3.8.3 74AHC 系列的输入电路

74AHC 系列 $V_{I(\max)} = 7 \text{ V}$ 。当该系列采用 3.3 V 电源电压时,允许输入电压 $V_I > 3.3 \text{ V}$,只要小于 7 V 即可。74AHC 系列输入保护电路如图 3.8.3 所示。该电路去掉了输入到电源之间的

二极管,因此允许 V_i 高于 V_{DD} ,同时要求电路的 MOS 管能够承受足够高的电压。

输入电压的极小值 $V_{i(\min)}$ 通常为 0 V。如果考虑输入保护二极管的作用时, $V_{i(\min)} = -0.5 \text{ V}$ 。

(2) 输出电压的极值 $V_{O(\max)}$ 和 $V_{O(\min)}$

有些逻辑门电路允许输出 V_o 超过电源电压 V_{DD} ,而有些则不允许。特别是三态输出的 5 V 和 3.3 V 两种逻辑电路接到同一个数据总线时,如果 5 V 逻辑电路输出高电平,而 3.3 V 逻辑电路处于高阻态。5 V 高电平输出信号通过总线也连接到 3.3 V 逻辑电路的输出端,此时需要考虑输出端允许的极限值。

例如:74HC 和 74AHC 系列电路的最大输出 $V_{O(\max)} = V_{DD} + 0.5 \text{ V}$,即输出 V_o 不能超过电源电压 V_{DD} 。图 3.8.4 所示为 74HC/74AHC 系列的三态输出电路,电路供电电源为 3.3 V。正常输出高阻态时, T_N 和 T_P 管均截止。当 5 V 电压加到输出端时,使二极管 D_1 正偏导通, T_P 的漏极与源极之间形成一个低阻通路,并且产生很大的电流,因此不允许输出端电压超过 $V_{O(\max)} = V_{DD} + 0.5 \text{ V}$ 。




图 3.8.4 74HC 和 74AHC 系列的三态输出电路




图 3.8.5 74LVC 系列的三态输出电路

对于 74LVC/AUC/AUP 等系列的输出端为高阻或电路电源关闭的情况下, $V_{O(\max)} = 6.5 \text{ V}$ 。即 $V_{DD} = 3.3 \text{ V}$ 时,其输出电压 V_o 可以高于 3.3 V,只要小于 6.5 V 即可。图 3.8.5 所示为带保护电路的 74LVC 系列的三态输出电路。当输出端电压高于 $V_{DD} + 0.5 \text{ V}$ 时,比较器使 S_1 开路, S_2 闭合,电流通路消失,其输出仍然保持高阻态,就能与 5 V 器件相接。

输出电压的极小值 $V_{O(\min)}$ 通常为 0 V,如果考虑输入保护二极管的作用时, $V_{O(\min)} = -0.5 \text{ V}$ 。

(3) 逻辑电平兼容性及输入输出电流匹配问题

根据图 3.8.1 所示的电压数据可见,5 V CMOS 系列驱动 3.3 V CMOS 系列时, $V_{OH(\min)} = 4.4 \text{ V}$, $V_{IH(\min)} = 2.0 \text{ V}$, $V_{OL(\max)} = 0.5 \text{ V}$, $V_{IL(\max)} = 0.8 \text{ V}$,满足式 (3.8.3) 和式 (3.8.4) 对逻辑电平的要求。

根据表 3.3.4 给出的电流参数可知,5 V CMOS 系列的高电平最大输出电流 $I_{OH(\max)}$ 和低电平最大输出电流 $I_{OL(\max)}$ 都在 20 μA 以上,3.3 V 74LVC/ALVC 系列的高、低电平最大输入电流 $I_{IH(\max)}$ 和 $I_{IL(\max)}$ 均为 5 μA ,只要负载数目适当,即可满足式 (3.8.5) 和式 (3.8.6) 对输入输出电流的要求。因此,5 V CMOS 系列可以直接驱动 3.3 V CMOS 系列。




图 3.8.6 用上拉电阻提高 3.3 V CMOS 电路的输出高电平




图 3.8.7 电平转换器用做接口

当用 3.3 V CMOS 系列驱动 5 V CMOS 系列时,根据图 3.8.1 所示的电压数据, $V_{OL(max)} = 0.4 \text{ V}$, $V_{IL(max)} = 1.5 \text{ V}$, 满足式 (3.8.4) 的要求。但是 $V_{OH(min)} = 2.4 \text{ V}$, 低于 5 V CMOS 系列的 $V_{IH(min)} = 3.5 \text{ V}$, 不满足式 (3.8.3) 的要求。为了解决这一矛盾,最简单的方法是在 3.3 V CMOS 电路的输出端与 +5 V 电源之间接一个上拉电阻 R_P , 如图 3.8.6 所示。上拉电阻的值取决于负载器件的数目以及驱动门和负载门的电流参数, 可以用 OD 门外接上拉电阻的计算方法进行计算。但必须注意, 此时 $V_{OH(min)} < V_{IH(min)}$ 。为保证负载门输入高电平的要求, 应将式 (3.3.2) 中的 $V_{OH(min)}$ 换成 $V_{IH(min)}$ 进行计算。当驱动门电路输出为高电平时, 如图 3.8.5 所示的输出结构, T_N 和 T_{P1} 、 T_{P2} 管均截止, 因此有

$$V_{OH} = V_{DD} - R_P (I_{OZ} + I_{IH(total)}) \quad (3.8.7)$$

I_{OZ} 为 3.3 V CMOS 门电路输出级 T_N 管均截止时的漏电流, $I_{IH(total)}$ 为流入全部 5 V CMOS 负载电路的电流, 这两个电流的数值都很小, 如果 R_P 取值不太大, 驱动门输出将被提高至接近 V_{DD} 。

除了用上拉电阻的方法外, 还可以采用 OD 门或专门的逻辑电平转换器。

2. 低电压 CMOS 电路之间的接口

3.3 V CMOS 系列驱动 2.5 V CMOS 系列时, 从图 3.8.1 可见, $V_{OH(min)} = 2.4 \text{ V}$, $V_{IH(min)} = 1.7 \text{ V}$, $V_{OL(max)} = 0.4 \text{ V}$, $V_{IL(max)} = 0.7 \text{ V}$, 满足式 (3.8.3) 和式 (3.8.4) 对逻辑电平的要求。如果 2.5 V CMOS 系列允许输入最大值 $V_{I(max)}$ 为 3.3 V, 可以由 3.3 V CMOS 系列直接驱动 2.5 V CMOS 系列。当用 2.5 V CMOS 系列驱动 3.3 V CMOS 系列时, $V_{OH(min)} = 2 \text{ V}$, $V_{IH(min)} = 2 \text{ V}$, 此时高电平噪声容限为 0, 这在实际应用中是不允许的。

为满足不同系列逻辑电路之间的接口需求, 特别是 2.5 V 以下逻辑电路之间的接口, 通常使用专门的逻辑电平转换器, 如图 3.8.7 所示。电平转换器有两个独立的电源 V_{DDA} 和 V_{ddb} , 分别与两种系列逻辑电路的电源相接。例如 74LVCI1T45 是小逻辑封装 (参看 3.8.4 节) 的 1 位双向逻辑电平转换器, 并具有驱动总线的三态输出结构, 可以实现 5 V、3.3 V、2.5 V、1.8 V 或 1.5 V 逻辑电平之间的相互转换, 电路如图 3.8.8 所示。当控制端 DIR 接 V_{DDA} 时, 则 A 端信号传到 B 端, DIR 接地时, 则 B 端信号传到 A 端。

表 3.8.1 74ALVC164245 的功能表

输入		操作
$\overline{OE}$	DIR	
L	L	数据 B 传送到 A
L	H	数据 A 传送到 B
H	$\times$	隔离





图 3.8.8 74LVC1T45 电平转换器内部电路图

图 3.8.9 $\frac{1}{2}$ 74ALVC164245 电平转换器内部电路图

如果同时需要多位逻辑电平转换器,可使用宽总线封装的芯片。74ALVC164245 是 16 位双向逻辑电平转换器,具有驱动总线的三态输出结构。集成芯片内部是将 16 位电平转换器分成 2 组,每组有 8 位,组与组之间相互独立。每组结构如图 3.8.9 所示。74ALVC164245 的功能表如表 3.8.1 所示,控制端 DIR 和 $\overline{OE}$ 接 V_{DDA} 一边的电源或地,以控制信号的传输方向。使用时可根据需要连接成 16 位或两组 8 位,两个独立的电源 V_{DDA} 和 V_{DDB} 可接 1.4 ~ 3.6 V 的电压,实现 3.3 V、2.5 V、1.8 V 或 1.5 V 逻辑电平之间的相互转换。电源电压为 3.3 V 时,输出电流可达到 12 mA,电源电压为 2.5 V 时输出电流可以达到 8 mA。

* 3.5 V CMOS 电路与 TTL 电路的接口

(1) 5 V CMOS 电路驱动 TTL 电路

由图 3.8.1 可知 5 V CMOS 电路参数 $V_{OH(min)} = 4.4 \text{ V}$, $V_{OL(max)} = 0.5 \text{ V}$ 。TTL 电路参数 $V_{IH(min)} = 2.0 \text{ V}$, $V_{IL(max)} = 0.8 \text{ V}$ 。两者的逻辑电平参数满足式 (3.8.3) 和式 (3.8.4) 的要求。从表 3.3.4 和表 3.5.1 给出的电流参数可知,74HC/HCT 系列的 $I_{OH(max)}$ 和 $I_{OL(max)}$ 均为 4 mA,74AHC/AHCT 系列的 $I_{OH(max)}$ 和 $I_{OL(max)}$ 均为 8 mA,TTL 系列的输入电流 $I_{IH(max)}$ 低于 $50 \mu\text{A}$, $I_{IL(max)}$ 低于 2 mA。只要负载数目适当,即可满足式 (3.8.5) 和式 (3.8.6) 对灌电流和拉电流的要求。因此,5 V CMOS

系列可以直接驱动 TTL 电路。

(2) TTL 电路驱动 5 V CMOS 电路

根据表 3.3.4 和表 3.5.1 给出的电压参数可知, TTL 系列的 $V_{OH(min)} = 2.7 \text{ V}$, $V_{OL(max)} = 0.5 \text{ V}$, 74HC 和 74AHC 系列的 $V_{IH(min)} = 3.5 \text{ V}$, $V_{IL(max)} = 1.5 \text{ V}$, 低电平的输出与输入电平兼容, 但高电平不满足式 (3.8.3) 的要求。可以在 TTL 输出端与 +5 V 电源之间接一个上拉电阻 (参考图 3.8.6 所示电路), 或采用 OC 门输出结构的电路。

74HCT 和 74AHCT 系列是为了便于与 TTL 直接接口而设计的 CMOS 系列, 其 $V_{IH(min)}$ 值为 2 V。根据表 3.3.4 和表 3.5.1 给出的电压和电流参数可以验证, 将 TTL 系列电路与 74HCT 和 AHCT 系列连接时, 满足式 (3.8.3) ~ 式 (3.8.6) 对逻辑电平兼容性和输入输出电流匹配的要求。因此, TTL 系列可以直接驱动 74HCT 和 74AHCT 系列 CMOS 电路。

* 4. 3.3 V CMOS 电路与 TTL 电路的接口

从图 3.8.1 可见, TTL 电路与 3.3 V CMOS 电路电平是兼容的, 满足式 (3.8.3) 和式 (3.8.4) 的要求。根据表 3.3.4 和表 3.5.1 给出的电流参数可知, 74LVC 电路驱动 TTL 电路时, $I_{OH(max)} = I_{OL(max)} = 24 \text{ mA}$, TTL 系列的 $I_{IH(max)}$ 和 $I_{IL(max)}$ 低于 0.6 mA, 电流相匹配, 满足式 (3.8.5) 和式 (3.8.6) 的要求。74LVC 电路可以直接驱动 TTL 电路。

当 TTL 电路驱动 74LVC 电路时, 同样验证电流相匹配, 并且 74LVC 电路最大输入 $V_{I(max)} = 6.5 \text{ V}$, TTL 电路可以直接驱动 74LVC 电路。

其他 3.3 V CMOS 电路与 TTL 电路接口时, 同样需要验证输入输出电压的最大值, 考虑电平兼容性及电流的匹配问题。

3.8.2 逻辑门电路驱动其他负载时的接口

1. 驱动显示器件

在数字电路中, 往往需要用发光二极管来显示信息, 如电源接通或者断开的指示、七段数码显示或图形符号显示等。

图 3.8.10 所示为反相器驱动一发光二极管 LED 电路。电路中串接了一限流电阻 R 以保护 LED。限流电阻的大小可分别按下面两种情况来计算。

对于图 3.8.10(a) 所示电路, 当门电路的输出为高电平时, LED 发光, 则

$$R = \frac{V_{OH} - V_F}{I_D} \quad (3.8.8)$$

反之, 图 3.8.10(b) 所示电路, 当门电路的输出为低电平时 LED 发光, 故有

$$R = \frac{V_{CC} - V_F - V_{OL}}{I_D} \quad (3.8.9)$$

以上两式中, I_D 为 LED 的电流, V_F 为 LED 的正向压降, V_{OH} 和 V_{OL} 为门电路的输出高、低电平




图 3.8.10 反相器驱动 LED 电路

电价值。

例 3.8.1 试用 74HC04 六个 CMOS 反相器中的一个作为接口电路,当门电路的输入为高电平时,使 LED 导通发光。已知 LED 正常发光需要几毫安的电流,并且导通时的压降 V_F 为 1.6 V。

解: 根据表 3.3.4 中 74HC 系列的数据,当 $V_{CC}=5\text{ V}$ 时, $V_{OL}=0.33\text{ V}$, $I_{OL(max)}=4\text{ mA}$, 因此 I_D 取值不能超过 4 mA。根据式 (3.8.9) 计算限流电阻的最小值为

$$R = \frac{(5 - 1.6 - 0.33)\text{ V}}{4\text{ mA}} = 768\ \Omega$$

相应的电路如图 3.8.10(b) 所示。

2. 驱动机电性负载

在工程实践中,往往会遇到用各种数字电路来控制机电性系统的功能,如控制电动机的转角和转速,继电器的接通与断开,流体系统中阀门的开通和关闭,自动生产线中的机械手多参数控制等。这些机电系统所需的工作电压和工作电流比较大,即使微型继电器的驱动电流也会在 10 mA 以上。要使这些机电系统正常工作,必须扩大驱动电路的输出电流以提高带负载能力,而且必要时要实现电平转移。

如果负载所需的电流不特别大,例如微型继电器,可以将两个反相器并联后的拉电流作为驱动电流,如图 3.8.11 所示。二极管 D 用来钳位电感产生的反电动势。即使封装在同一芯片内的两个反相器的参数也有差别,因此,并联后总的最大负载电流略小于单个门最大负载电流的两倍。

如果负载所需的电流比较大,达到几十毫安,则需要在数字电路的输出端与负载之间接入一个功率驱动器,称之为外围驱动器。功率驱动器有多种类型,但电路结构一般都具有以下两个特点:一是采用集电极开路输出结构,其输出高电平几乎等于外加电压,通过调节外加电压来满足不同负载对高电平电压的要求;二是驱动电路的输出晶体管具有较强的带负载能力,能提供较大的电流。具体外围驱动器的电路结构可查阅有关数据手册。

图 3.8.12 所示为达林顿晶体管阵列 ULN2003A 作为驱动机电性负载的功率驱动器。ULN2003A 集成芯片中有 7 组 OC 反相器和二极管 D 组成的电路,这里只用了 1 组。若需更大的电流也可以将 2 组并联使用。ULN2003A 的输入与 TTL 或 5 V CMOS 集成电路兼容,输出端可直接用于驱动机电系统,其最大驱动电流为 500 mA,最高驱动电压为 50 V。




图 3.8.11 用并联逻辑门提高驱动能力




图 3.8.12 用功率驱动器提高驱动能力

3.8.3 抗干扰措施

利用逻辑门电路(CMOS 或 TTL)作具体的电路设计时,还应当注意下列几个实际问题。

1. 多余输入端的处理措施

集成逻辑门电路在使用时,一般不让多余的输入端悬空,以防引入干扰信号。对多余输入端的处理以不改变电路工作状态及稳定可靠为原则,如图 3.8.13 所示。一是将它与其他输入端并接在一起。二是根据逻辑要求,与门或者与非门的多余输入端通过 $1 \sim 3 \text{ k}\Omega$ 电阻接正电源,对 CMOS 电路可以直接接电源。或门或者或非门的多余输入端接地。对于高速电路的设计,输入端并接会增加等效的电容性负载,而使信号的传输速度下降,最好采用图 3.8.13 所示的后两种方法。

特别是 CMOS 电路的多余输入端绝对不能悬空。由于它的输入电阻很大,容易受到静电或工作区域工频电磁场引入电荷的影响,从而破坏电路的正常工作状态。




图 3.8.13 多余输入端的处理电路

2. 去耦合滤波电容

数字电路或数字系统往往由多片逻辑电路构成。它们由一公共的直流电源供电。这种电源是非理想的,一般由整流稳压电路供电,具有一定的内阻抗。当数字电路在高、低状态之间交替变换时,会产生较大的脉冲电流或尖峰电流。当它们流经公共的内阻抗时,必将产生相互影响,甚至使逻辑功能发生错乱。一种常用的处理方法是采用去耦合滤波电容,用 $10 \sim 100 \mu\text{F}$ 的大电容器接在直流电源与地之间,滤除干扰信号。除此以外,对于每一集成芯片的电源与地之间接一个 $0.1 \mu\text{F}$ 的电容器以滤除开关噪声。

3. 接地和安装工艺

正确的接地技术对于降低电路噪声是很重要的。方法是将电源地与信号地分开,先将信号地汇集在一点,然后将二者用最短的导线连在一起,以避免含有多种脉冲波形(含尖峰电流)的大电流引到某数字器件的输入端而破坏系统正常的逻辑功能。此外,当系统中同时有模拟和数字两种器件时,同样需将二者的地分别连在一起,然后再选一个合适共同点接地,以避免二者之间的影响。必要时,也可设计模拟和数字两块电路板,各备直流电源,然后将二者的地恰当地连接在一起。在印制电路板的设计或安装中,要注意连线尽可能短,以减少接线电容产生寄生反馈而引起的寄生振荡。这方面更详细的介绍,可参阅有关文献。某些典型电路应用设计也可参考集成数字电路的数据手册。

3.8.4 CMOS 通用逻辑电路中的小尺寸逻辑和宽总线系列

CMOS 逻辑集成器件从 20 世纪 60 年代至今,特别是近 20 年来,由于制造工艺的不断改进,在提高集成度、缩短传输延迟时间和减小单元电路功耗等方面取得了很大的进步,生产出种类繁多的标准化、系列化的 CMOS 通用集成电路产品。每一种新的通用集成逻辑器件系列的生产,都是运用新技术对逻辑电路性能进行改进的结果。正如前面介绍的 4000 系列、HC/HCT 系列、AHC/AHCT 系列,以及低电压 LVC 系列、AUC 系列和 AUP 系列等。

根据逻辑功能的特点,可将数字集成芯片分为通用型和专用型两类。中、小规模数字集成芯片都属于通用型集成芯片,它们的通用性很强。由多个不同的通用集成芯片连接起来可以构成各种数字电路或数字系统。通用型集成芯片的逻辑功能是固定的,不能为设计某一特定逻辑电路而改变。芯片内包含的逻辑门数量较少,构成大型逻辑电路时所用芯片种类和数量多、体积大、可靠性差。如果将所设计的数字系统制作在一块半导体芯片上,就构成了具有专门用途的集成芯片,即专用集成电路(ASIC)。ASIC 芯片减小了电路的体积、重量和功耗,提高了可靠性。但设计和生产 ASIC 电路的成本高、周期较长,并且用户不能修改。为此,半导体厂家生产出可编程逻辑器件。

可编程逻辑器件是通用逻辑器件,其逻辑功能可以由用户自己设定。用户通过软件编程可以实现所有通用集成单元电路的功能,也可以满足一般的数字系统设计需要。可编程逻辑器件的应用使得传统通用逻辑芯片失去了市场。

作为大规模可编程逻辑器件的补充或接口电路,小尺寸逻辑(Little Logic)系列应运而生。相比传统通用逻辑芯片,小尺寸逻辑芯片的体积更小。小尺寸逻辑芯片不是用来构成电路或系统,而是用来修改或完善大规模集成芯片之间连线或外围电路的连线。另外,微处理器和计算机的进一步发展,要求性能更优越的总线驱动器件,出现了宽总线(Widebus)系列。实际应用中,各种高速服务器、通信和网络设备也需要不同规格的小尺寸逻辑或宽总线逻辑器件,以满足它们的灵活性要求。因此,小尺寸逻辑和宽总线电路成为通用型逻辑器件的主流器件,但比传统的通用集成电路系列的品种少得多。

1. 小尺寸逻辑电路

小尺寸逻辑器件是将 1 个、2 个或 3 个等少数几个门封装在一个芯片中构成小封装的超小规模集成电路。通常作为大规模集成电路的补充电路,用以完善电路的设计,或作为大规模集成芯片之间的接口电路。

以 2 输入与非门为例,传统的通用集成电路是将 4 个门封装在一个芯片中,如图 3.8.14 所示。小尺寸逻辑电路是将其分解成 1 个或 2 个门分别封装,面积分别减少了 97.3% 和 95.7%,如图 3.8.15 所示。集成芯片的封装技术有许多种类,TSSOP(Thin Shrink Small Outline Package)和 Micro QFN(Quad Flat Non-leaded Package)都是表面贴装型封装技术。TSSOP 采用表面安装技术,在芯片周围做引脚直接附在 PCB 板的表面。Micro QFN 封装配置有接触电极,无引脚,贴装面积很小。Nano Star 使用管芯作为封装,是当前最小的封装。

采用小尺寸逻辑电路可以减小体积,提高工作速度。例如,某电路需要插入一个2输入与非门,当使用传统的通用集成芯片时,就会有3个与非门闲置不用造成浪费。即使需要多个门,如果需要分布在较远的位置,会造成布线困难。小尺寸逻辑芯片不仅大大减少了面积,而且可以降低布线对电路工作性能的影响。




图 3.8.14 传统封装的2输入与非门





图 3.8.15 小尺寸逻辑封装的2输入与非门



小尺寸逻辑器件有5脚封装、6脚封装和8脚封装的系列芯片等等。图3.8.15所示为2输入与非门的单门和双门封装。单门、双门和三门系列分别以1G、2G和3G表示。逻辑电平转换电路的小尺寸逻辑器件以1T或2T分别表示以1位或2位传输。CMOS通用集成电路AHC/AHCT系列、LVC系列、AUC系列和AUP系列都有小尺寸逻辑产品。对于2输入与非门,传统AUC系列的型号为74AUC00,小尺寸逻辑单门封装的型号为74AUC1G00,双门封装的型号为74AUC2G00。74LVC1T45是小尺寸逻辑封装的1位逻辑电平转换器。

例 3.8.2 在小逻辑电路中,有一种广泛应用的可配置多功能门(Configurable Multiple-Function Gate)电路74AUP1G97,如图3.8.16所示(输入端的3个非门具有施密特特性,施密特电路在第9章介绍,这里可将其视为普通非门进行逻辑功能分析)。通过简单的外部连线就可以实现表3.8.2所示的多种功能,试写出不同输入组合时的输出 L 的表达式。

解: 根据电路结构得出其输出与输入的表达式为

$$L = I_1 I_3 + I_2 \bar{I}_3 \quad (3.8.10)$$

将每一组输入代入式(3.8.10),化简得:

(1) $L = AC + B\bar{C}$, 2选1数据选择器, C 为控制端, A, B 为数据输入。数据选择器将在第4章介绍。

(2) $L = AB$, 与运算。

(3) $L = A + \bar{C}$, A 与 $\bar{C}$ 进行或运算。

(4) $L = A + \bar{C} = \overline{AC}$, A 与 C 进行与非运算。

(5) $L = B\bar{C}$, B 与 $\bar{C}$ 进行与运算。

(6) $L = \overline{B+C}$, $\overline{B}$ 与 C 进行或非运算。

(7) $L = A+B$, 或逻辑。

(8) $L = \overline{C}$, 非运算。

(9) $L = A$, 缓冲器。




图 3.8.16 例 3.8.2 的小尺寸逻辑 74AUP1G97 内部电路

表 3.8.2 74AUP1G97 实现的逻辑功能

序号	输入连接方式			功 能
	I_1	I_2	I_3	
1	A	B	C	2 输入数据选择器
2	A	B	$\overline{B}$	2 输入与门
3	A	$+V_{DD}$	C	带一个反相输入的 2 输入或门
4	A	$+V_{DD}$	$\overline{C}$	带一个反相输入的 2 输入与非门
5	地	$\overline{B}$	C	带一个反相输入的 2 输入与门
6	地	B	C	带一个反相输入的 2 输入或非门
7	$\overline{A}$	B	A	2 输入或门
8	地	$+V_{DD}$	C	反相器
9	A	地	$+V_{DD}$	同相缓冲器

2. 宽总线电路

随着计算机、网络、信息传输设备和其他电子系统的发展,要求提高电路的集成度,增加数据传输速度,降低功耗,宽总线电路应运而生。它不仅包含 CMOS,而且包含 TTL 和 BiCMOS 系列的多种产品,其中包括单向和双向总线驱动、多路选择器/分配器、锁存器或触发器等。

宽总线是指将多个相同的单元电路封装在一起,以减少体积、改善电路性能,满足数据总线传输的需求。宽总线驱动器即是将多个三态输出缓冲器(或反相器)集成在一个芯片中。随着总线位数的加宽,出现了 8 位、16 位、32 位等集成电路芯片。例如 16 位总线驱动器 74AUC16240 集成芯片内部有 16 个三态输出缓冲器,分成 4 组。每组由 4 个高电平使能的三态缓冲器和一个输入低有效的使能控制门构成。组与组之间相互独立,如图 3.8.17 所示。74AUC16240 的功能

表如表 3.8.3 所示。使用时可根据需要连接成 16 位、两组 8 位或其他形式,作为总线的数据接收或传输、存储器地址驱动、时钟驱动等。有些总线驱动电路还带有逻辑电平转换功能,可以作为两种工作电源的接口电路。

表 3.8.3 74AUC16240 的功能表

使能 $\overline{OE}$	输入 A	输出 Y
L	H	L
L	L	H
H	x	高阻




图 3.8.17 宽总线 74AUC16240 逻辑图

复习思考题

- 3.8.1 不同系列逻辑电路相互连接时,需要满足什么条件?
- 3.8.2 当 3.3 V 和 5 V 两种 CMOS 门电路连到同一数据总线时,需要注意什么问题?
- 3.8.3 3.3 V CMOS 电路驱动 5 V CMOS 电路时,如何解决高电平参数不兼容问题?
- 3.8.4 当负载所需的电流比较大时,如何增加驱动电流?

- 3.8.5 为什么 CMOS 电路的多余输入端绝对不能悬空？
 3.8.6 什么是通用型集成电路？什么是专用型集成电路？
 3.8.7 小尺寸逻辑和宽总线电路的特点各是什么？

3.9 用 Verilog HDL 描述 CMOS 门电路

用 Verilog 语言对 MOS 管构成的数字开关逻辑电路建模,常称为开关级建模,这是 Verilog 语言提供的最低层次的描述。由于 Quartus II 软件不支持 Verilog 语言内置的开关级元件,所以本节介绍的开关级电路模型需用其他的通用仿真器(如 ModelSim、Active HDL、Verilog-XL 等)仿真。

3.9.1 CMOS 门电路的 Verilog 建模

为了对数字开关逻辑电路建模,Verilog 提供了 10 多个内置的基本开关元件。关键词 `nmos`、`pmos` 分别定义了最基本的 NMOS 管和 PMOS 管模型,调用时按照下列格式说明它的三个端口信号。

`nmos` N1(漏极,源极,控制栅极);

`pmos` P1(漏极,源极,控制栅极);

对 NMOS 元件,如果控制栅极信号为 1,则 NMOS 开关导通,信号能够从管子的源极传输到漏极,如果控制栅极信号为 0,则输出呈现高阻值 `z`。类似地,如果控制栅极信号为 0 时,PMOS 开关导通,否则,PMOS 开关的输出呈现高阻值 `z`。由于 `nmos`、`pmos` 是基本元件,故调用名 N1、P1 可以省略。

关键词 `rnmos`、`rpmos` 分别是 NMOS 管和 PMOS 管另一种模型,前面的字母 `r` 说明 MOS 管的输入端和输出端之间存在着电阻,当信号从 MOS 管的输入传输至输出时,信号的幅度会衰减,它们的用法与 `nmos`、`pmos` 元件相同。

Verilog 语言中用关键词 `supply1`、`supply0` 分别定义了电源线和地线。`supply1` 与电路图中的 V_{DD} 等效,在整个仿真期间将线网置逻辑 1;`supply0` 与电路图中的地线或 V_{SS} 等效,在整个仿真期间将线网置逻辑 0。它们的用法如下:

`supply1` Vdd;

`supply0` GND;

例 3.9.1 根据图 3.2.17 所示电路,用 Verilog 中开关级建模方法对 CMOS 与非门电路进行描述。

解:在 2 输入 CMOS 与非门中,两个 PMOS 管并联,且源极都与电源 Vdd 连接,漏极都与输出 L 相连,两个管子的栅极分别与输入 A、B 相连;两个 NMOS 管串联,有一个公共节点 W1,第一个 NMOS 管的漏极与输出 L 相连,第二个 NMOS 管的源极与地线 GND 相连,两个 NMOS 管的栅极分别与输入 A、B 相连。电路的描述代码如下:

```
module NAND2(L,A,B);
```

```
//IEEE 1364—1995 Syntax
```

```

input A,B;           //输入端口声明
output L;            //输出端口声明
supply1 Vdd;
supply0 GND;
wire W1;             //将两个 NMOS 管之间的连接点定义为 W1
pmos (L,Vdd,A);      //PMOS 管的源极与 Vdd 相连
pmos (L,Vdd,B);      //两个 PMOS 管并行连接
nmos (L,W1,A);        //两个 NMOS 管串行连接
nmos (W1,GND,B);     //NMOS 管的源极与地相连
endmodule

```

3.9.2 CMOS 传输门电路的 Verilog 建模

Verilog 语言中用关键词 **cmos** 定义了基本传输门元件模型,它有一个输出端、一个输入端和两个控制端,如图 3.2.20(a)所示,习惯上也称之为 **cmos** 开关。其用法如下:

cmos C1(输出信号,输入信号, T_N 管控制信号, T_P 管控制信号);

通常 T_N 管控制信号和 T_P 管控制信号彼此是互补的。当 T_N 管控制信号为 1, T_P 管控制信号为 0 时,CMOS 开关导通;如果 T_N 管控制信号为 0, T_P 管控制信号为 1 时,CMOS 开关的输出呈现出高阻抗 z 。CMOS 开关的电源和地通常与 MOS 管的衬底相连,故调用 **cmos** 元件时,不需要考虑电源与地的连接问题。调用名 C1 可以省略。

关键词 **rcmos** 定义了传输门元件另一种模型,字母 r 说明传输门元件的输入端和输出端之间存在着电阻,当信号通过时会造成幅度衰减。注意,Verilog 语言中定义两种传输门元件是单向传输信号的,与前两介绍的传输门元件存在一定差异。

例 3.9.2 根据图 3.2.21 所示电路,用 Verilog 中开关级建模方法对由 CMOS 传输门构成的异或门电路进行描述。

解: 程序两次调用在开关级自定义的下层模块 **inverter**,其调用名为 V1、V2(注意,调用下层模块时,调用名不能省略),完成反相的功能。还调用了两个 **cmos** 开关元件,它们是 Verilog 内置的基本元件,故调用名可以被省略。

//CMOS 传输门构成的异或门(参考图 3.2.21)

```

module mymux2to1(A,B,L); //IEEE 1364—1995 Syntax
input A,B; //输入端口声明
output L; //输出端口声明
wire Anot,Bnot; //声明模块内部的连接线
inverterV1(Anot,A); //实例化,调用底层模块 inverter
inverterV2(Bnot,B);

```



```

cmos (L,Anot,B,Bnot); //实例化,调用内部开关元件
cmos (L,A,Bnot,B); // (output,input,ncontrol,pcntrol)
endmodule

//CMOS 反相器(参考图 3.2.12)
module inverter( Vo,Vi); //IEEE 1364—1995 Syntax
    input Vi; //输入端口声明
    output Vo; //输出端口声明
    supply1 Vdd;
    supply0 GND;
    pmos (Vo,Vdd,Vi); //实例化,调用内部开关元件
    nmos (Vo,GND,Vi); //(漏极,源极,控制栅极)
endmodule

```

小 结

• 逻辑门电路是组成各种数字电路的基本单元电路。按照构成门电路元器件的不同,分为 MOS 型、双极型和混合型。MOS 型集成逻辑门有 CMOS、NMOS、PMOS,双极型集成逻辑门主要有 TTL、ECL,混合型有 BiCMOS 等。不论哪一种逻辑门电路,作为开关器件的 MOS 管或 BJT 管起关键作用。影响它们开关速度的主要因素是器件内部各电极之间的结电容。

• CMOS 逻辑门是目前使用最广泛的集成电路,工艺技术的改进使其向着低电压、超低电压和低功耗器件的方向发展。CMOS 电路的优点是集成度高,功耗低,扇出数大,噪声容限大,开关速度快。

• CMOS 电路的输入和输出具有保护电路和缓冲电路,因此,同一系列不同逻辑功能的电路,具有相同的特性和统一的参数。不同系列的逻辑电路,只要型号最后的数字相同,它们的逻辑功能就一样,但是电气性能参数有所不同。使用时要注意查阅具体的参数。从输出端的结构看,CMOS 电路有普通缓冲器输出、漏极开路输出或三态输出电路。

• 类 NMOS 逻辑门电路结构简单,几何尺寸小,易于集成化,在某些特殊应用中更具优势。BiCMOS 电路结合了 MOS 电路和 TTL 电路的优势,其开关速度较快,功耗亦较低。

• CMOS 系列已取代 TTL 系列成为数字电路和系统的首选。在某些特殊场合及 BiCMOS 电路中,可能会用到 TTL 门电路。TTL 门电路由若干 BJT 和电阻组成。输出级采用推挽式结构可以提高开关速度,增强带负载能力。利用肖特基二极管构成抗饱和 TTL 电路,可以提高开关速度。

• ECL 逻辑门电路是以差分放大电路为基础的,电路中的 BJT 不工作在饱和区,因而开关速度较快。其缺点是功耗较大,噪声容限低。

- 在逻辑体制中有正、负逻辑的规定,本书主要采用正逻辑体制。逻辑门的等效符号常用于简化电路的分析和设计。

- 在逻辑门电路的实际应用中,有可能遇到不同系列门电路之间、门电路与负载之间的接口技术问题,以及抗干扰工艺问题。数字电路设计工作者应能正确分析与解决这些问题。

- 用 Verilog 可以对 MOS 管构成逻辑门电路描述,即开关级建模。

习 题

3.1 逻辑门电路简介


3.1.1 按照制造门电路晶体管的不同,集成门电路分为哪几种类型? 各种类型的代表是什么?

3.1.2 为什么要发展低电压和超低电压 CMOS 器件?

3.1.3 数字逻辑变量可以取什么值? 晶体管在数字电路中工作在什么状态?


3.2 基本 CMOS 逻辑门电路

3.2.1 已知图题 3.2.1 所示各 MOS 管的 $|V_T| = 0.5 \text{ V}$, 忽略电阻上的压降, 试分别确定它们的工作状态(导通或截止)。



图题 3.2.1

3.2.2 一个反相器的输入和输出波形如图题 3.2.2 所示, 试确定:



图题 3.2.2

(1) 输入信号的周期和频率; (2) 输入信号的上升时间 t_r 和下降时间 t_f ; (3) 输出由高电平变为低电平的


传输延迟时间 t_{pHL} 和由低电平变为高电平的传输延迟时间 t_{pLH} 。

3.2.3 为什么说 74LVC 系列 CMOS 与非门在 +3.3 V 电源工作时, 输入端在以下四种接法下都属于逻辑 0 (74LVC 系列输入、输出电压值参考表 3.3.2):


(1) 输入端接地; (2) 输入端接低于 0.8 V 的电源; (3) 输入端接同类与非门的输出低电平 0.2 V; (4) 输入端到地之间接 10 k Ω 的电阻。

3.2.4 试分析图题 3.2.4 所示电路, 写出 L 的逻辑表达式。

3.2.5 试分析图题 3.2.5 所示的电路, 写出 L 的逻辑表达式, 说明它实现什么逻辑功能。



图题 3.2.4




图题 3.2.5

3.2.6 试画出实现下列逻辑功能的 CMOS 电路图。

(1) $L = \overline{AB + CD}$ (2) $L = (\overline{A+B})(C+D)$

3.2.7 CMOS 集成芯片 4007 中包含两个互补对和一个反相器, 如图题 3.2.7 所示, 试分别连接: (1) 三个反相器; (2) 3 输入端或非门; (3) 3 输入端与非门; (4) 或与非门 [$L = \overline{C(A+B)}$]; (5) 传输门 (一个非门控制两个传输门分时传递)。




图题 3.2.7

3.2.8 试分析图题 3.2.8 所示 CMOS 门电路, 写出 L 的逻辑表达式, 说明它实现什么逻辑功能。


3.2.9 试用两个传输门和两个反相器实现同或逻辑功能, 并画出逻辑电路。

3.2.10 由 CMOS 传输门构成的电路如图题 3.2.10 所示, CS 为控制端, A 、 B 为输入, L 为输出, 试列出其真

值表,说明该电路的逻辑功能。



图题 3.2.8



图题 3.2.10

3.3 CMOS 逻辑门电路的不同输出结构及参数

3.3.1 在漏极开路门电路中,输出上拉电阻值的大小对逻辑门有什么影响?

3.3.2 试判断下列哪些 CMOS 门可以将输出端并接使用: (1) 普通的互补输出; (2) 漏极开路输出; (3) 三态输出。


3.3.3 试用普通反相器和 OD 输出反相器实现下列表达式,并画出逻辑电路图

$$(1) L = A \overline{B} C; (2) L = AB \overline{C} \overline{D}$$

3.3.6 由 OD 异或门和 OD 与非门构成的电路及输入电压波形如图题 3.3.6 所示。


(1) 试写出输出与输入的逻辑关系式,画出输出电压波形。

(2) 已知输出低电平 $V_{OL(max)} = 0.33 \text{ V}$ 时的最大输出电流 $I_{OL(max)} = 4 \text{ mA}$, 输出高电平 $V_{OH(min)} = 4.4 \text{ V}$ 时的漏电流 $I_{OZ} = 5 \text{ } \mu\text{A}$, 计算 $R_{p(min)}$ 和 $R_{p(max)}$ 。



图题 3.3.6


3.3.7 试分析图题 3.3.7 所示的 CMOS 电路,说明它们的逻辑功能。




图题 3.3.7

3.3.8 图题 3.3.8 表示三态门用于总线传输的示意图,图中 n 个三态门的输出连接到数据传输总线, D_1 、 D_2 、 $\dots$ 、 D_n 为数据输入端, EN_1 、 EN_2 、 $\dots$ 、 EN_n 为使能信号输入端。试问:(1) 如何控制 EN 信号,以便数据 D_1 、 D_2 、 $\dots$ 、 D_n 能通过该总线进行正常传输?(2) EN 信号能否有两个或两个以上同时有效? 如果 EN 出现两个或两个以上有效,可能发生什么情况?(3) 如果所有 EN 信号均无效,总线处在什么状态?(4) 如果三态门的开通比断开要快,可能发生什么情况?

3.3.9 三态门与总线的连接方式如图题 3.3.9 所示,试分析电路的逻辑功能。



图题 3.3.8



图题 3.3.9

3.3.10 根据表题 3.3.10 所列的三种逻辑门电路的技术参数,试选择一种最适合工作在高噪声环境下的门电路。

表题 3.3.10 逻辑门电路的技术参数表

	$V_{OH(min)}/V$	$V_{OL(max)}/V$	$V_{IH(min)}/V$	$V_{IL(max)}/V$
逻辑门 A	2.4	0.4	2	0.8
逻辑门 B	3.5	0.2	2.5	0.6
逻辑门 C	4.2	0.2	3.2	0.8

3.3.11 CMOS 反相器的负载电容 $C_L = 100$ pF, 功耗电容 $C_{PD} = 15$ pF, 电源电压 $V_{DD} = 3.3$ V, 输入矩形波的频率为 1 MHz, 试计算反相器的动态功耗。

3.3.12 当 74 HC 系列 CMOS 电路的电源电压由 5 V 降至 3.3 V, 其功耗下降了百分之多少?

3.3.13 根据表题 3.3.13 所列的三种逻辑门电路的技术参数, 计算出它们的延时-功耗积, 并指出哪一种逻辑门的性能最好。

表题 3.3.13 逻辑门电路的技术参数表


	t_{pLH}/ns	t_{pHL}/ns	P_D/mW
逻辑门 A	1	1.2	16
逻辑门 B	5	6	8
逻辑门 C	10	10	1

3.3.14 根据表 3.3.4 和表 3.5.1 所示的电流值,求下列情况下逻辑门的扇出数:(1) 74LVC 门驱动同类门 (2) 74AHCT 门驱动 74ALS 门。


3.4 类 NMOS 和 BiCMOS 逻辑门电路

3.4.1 写出图题 3.4.1 所示电路的逻辑表达式。

3.4.2 写出图题 3.4.2 所示电路的逻辑表达式。




图题 3.4.1




图题 3.4.2

3.4.3 图题 3.4.3 所示为 2 输入端 BiCMOS 与非门电路,试分析该电路是怎样实现与非逻辑关系 ($L = \overline{A \cdot B}$) 的。

3.4.4 分析图题 3.4.4 所示电路的工作原理,写出 L 的逻辑表达式。



图题 3.4.3



图题 3.4.4

3.5 TTL 逻辑门电路


3.5.1 由 BJT 构成的反相器如图题 3.5.1 所示, $V_{CC} = +5\text{ V}$, $V_{BE} = 0.7\text{ V}$, $\beta = 100$ 。当输入 v_i 为 5 V 时, 输出为 0.2 V , 试计算 R_b/R_c 的最大比值。

3.5.2 为什么说 TTL 与非门的输入端在以下四种接法下, 都属于逻辑 1:


(1) 输入端悬空; (2) 输入端接高于 2 V 的电源; (3) 输入端接同类与非门的输出高电平 3.6 V ; (4) 输入端到地之间接 $10\text{ k}\Omega$ 的电阻。

3.5.3 设有一个 74LS04 反相器驱动两个 74ALS04 反相器和 4 个 74LS04 反相器。(1) 驱动门是否超载? (2) 若超载, 试提出改进方案; 若未超载, 则还可增加几个 74LS04 门? (器件参数参考表 3.5.1)。

3.5.4 图题 3.5.4 所示为集电极开路门驱动 4 个 TTL 逻辑门。已知 OC 门输出管截止时的漏电流 $I_{OZ} = 0.1\text{ mA}$, 输出低电平 $V_{OL(\max)} = 0.5\text{ V}$ 时的输出电流 $I_{OL(\max)} = 8\text{ mA}$, 负载门的电流参数为: $I_{IL} = 0.5\text{ mA}$, $I_{IH} = 0.02\text{ mA}$ 。要求输出高电平 $V_{OH} \geq 3\text{ V}$, 试计算上拉电阻 R_p 的值。



图题 3.5.1



图题 3.5.4

3.5.5 将题 3.5.4 中的负载门全部改成 2 输入或非门, 其他参数不变, 重新计算上拉电阻 R_p 的值。


3.6 ECL 逻辑门电路

3.6.1 某 ECL 门电路在 25°C 时的参数为: $V_{IL(\max)} = -1.475\text{ V}$, $V_{IH(\min)} = -1.105\text{ V}$, $V_{OL(\max)} = -1.630\text{ V}$, $V_{OH(\min)} = -0.980\text{ V}$ 。试计算其噪声容限。


3.7 逻辑描述中的几个问题

3.7.1 试对图题 3.7.1 所示电路的逻辑门进行变换, 使其可以用单一的或非门实现。

3.7.2 电路如图题 3.7.2 所示, 试用与非门实现。



图题 3.7.1



图题 3.7.2

3.8 逻辑门电路使用中的几个实际问题

3.8.1 当供电电源不同的两种门电路相互连接时, 要考虑哪些电压和电流参数? 这些参数应满足怎样的

关系?

3.8.2 若只考虑逻辑电平的兼容性,根据表 3.3.4 所示的参数值,当用 5 V 供电的 74AHC00 驱动 3 V 供电的 74LVC00 时,是否需要接口? 计算其扇出数。当用 74LVC00 驱动 74AHC00 时,是否需要接口?

3.8.3 根据图 3.8.1 所示的逻辑电平值,计算 3.3 V CMOS 系列驱动 5 V TTL 系列的高、低电平噪声容限(假设 3.3 V CMOS 系列能承受 5 V 电压)。

3.8.4 根据图 3.8.1 所示的逻辑电平值,分别计算 3.3 V CMOS 系列驱动 2.5 V CMOS 系列或 2.5 V CMOS 系列驱动 3.3 V CMOS 系列的高、低电平噪声容限(假设 2.5 V CMOS 系列输入输出均能承受 3.3 V 电压)。

3.8.5 根据图 3.8.1 所示的逻辑电平值,分别计算 3.3 V 或 2.5 V CMOS 系列驱动 1.8 V CMOS 系列的高、低电平噪声容限(假设 1.8 V CMOS 系列输入可承受 3.3 V 电压)。

3.8.6 复习一下 CMOS 门的输出电路。若 CMOS 的输出级超载时,电路会出现什么现象? 用什么仪器进行判断?

3.8.7 根据表 3.3.4 和表 3.5.1 所示参数,判断用 74LS 系列 TTL 电路去驱动 74HC 系列 CMOS 电路时,试简述其设计思路,判断是否需要接口电路,计算其扇出数,并对接口电路就开关速度和功耗两方面作出评价(假设用一个 74LS 逻辑门作为驱动器件,并且它输出高电平时的漏电流为 0.2 mA)。

3.8.8 当用 74ALS 系列 TTL 去驱动 74HC 系列 CMOS 时,重复题 3.8.7。

3.8.9 图题 3.8.9 所示为集电极开路门 74LS03 驱动 5 个 CMOS 逻辑门。已知 OC 门输出管截止时的漏电流 $I_{OL} = 0.2 \text{ mA}$; 驱动门的参数为: $V_{IH(\min)} = 4 \text{ V}$, $V_{IL(\max)} = 1 \text{ V}$, $I_{IH} = I_{IL} = 1 \text{ }\mu\text{A}$ 。试计算上拉电阻的值。


3.8.10 根据表 3.3.4 和表 3.5.1 所示参数,用 74HC 系列 CMOS 去驱动 74LS 系列 TTL 门电路时,试简述其设计思路,指出是否需要加接口电路,并就开关速度和功耗两方面对接口电路进行评价。

3.8.11 当用 74HC 系列 CMOS 驱动 ALS 系列 TTL 时,重复题 3.8.10。


3.8.12 设计一发光二极管(LED)驱动电路,设 LED 的参数为 $V_f = 2.5 \text{ V}$, $I_f = 4.5 \text{ mA}$, 若 $V_{CC} = 5 \text{ V}$, 当 LED 发光时,电路的输出为低电平,选用集成门电路的型号,并画出电路图。

3.8.13 由 CMOS 门构成的电路如图题 3.8.13 所示,试对多余输入端进行处理,并写出 L 的逻辑表达式。


3.8.14 由 TTL 门构成的电路如图题 3.8.13 时,重复题 3.8.13。



图题 3.8.9



(a)




(b)

图题 3.8.13

3.8.15 可配置多功能门电路 74LVC1G57 的内部结构如图题 3.8.15 所示(输入端的 3 个非门具有施密特特性,施密特电路在第 9 章介绍,这里可将其视为普通非门进行逻辑功能分析)。根据需要将 I_1 、 I_2 、 I_3 接输入变

量、地或 $+V_{CC}$ 就可以实现不同逻辑功能,试确定输入端的连接方式以便分别实现:(1) $L=AB$; (2) $L=\overline{A+B}$;
 (3) $L=AB+A\overline{B}$ 。



图题 3.8.15

3.9 用 VerilogHDL 描述 CMOS 门电路

3.9.1 试用 Verilog 提供的基本开关元件对图 3.2.18 所示的或非门电路进行描述。

3.9.2 试用 Verilog 提供的基本开关元件对图 3.2.19 所示的异或门电路进行描述。

关注微信公众号:电子与通信工程考研