

Architettura dei Calcolatori – 4 Aprile 2023 – 1h45



Su ogni foglio indicare Nome, Cognome e Matricola e scrivere chiaramente il ragionamento seguito per lo svolgimento degli esercizi.

1. [2/32] Un programma è composto da 1K istruzioni, di cui 60% Aritmetiche, 30% di operazioni LD/ST, ed il restante sono branch. La CPU su cui esegue ha un $IPC_A = 2$ per le istruzioni aritmetiche, un $IPC_{L/S} = 0.25$ (medio) per le LD/ST, e un $IPC_B = 0.5$ per le istruzioni branch. Sapendo che la CPU esegue ad una frequenza di 1.7 GHz. Calcolare il tempo di esecuzione.
2. [2/32] Data una CPU con un solo livello di cache (L1 \$), e che il CPI delle istruzioni di memoria in caso di hit in L1\$ hanno un $CPI_{L1} = 1$, altrimenti hanno un $CPI_{DRAM} = 50$. Calcolare l'CPI medio di un programma che è affetto dal 10% di miss rate.
3. [2/32] Convertire in un numero intero binario a 8-bit in complemento a 2 il numero $(-8)_{10}$
4. [2/32] Dato il numero 0xC0000000 dire se:
 - a. E' un numero float IEEE 754 valido
 - b. Eventualmente quale numero rappresenta in base decimale
5. [3/32] Convertire il numero $(13.125)_{10}$ in formato IEEE 754 e dire se rappresentazione esadecimale del numero risultante è valida anche in formato BCD.

6. [3/32] Calcolare le forme canoniche SP per le variabili S_1 e S_0 .

X_2	X_1	X_0	S_1	S_0
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	0	0
1	0	1	0	0
1	1	0	0	1
1	1	1	0	1

7. [3/32] Implementare le due espressioni booleani precedenti attraverso due Multiplexer 8:1 (uno per S_1 uno per S_0)
8. [3/32] Ricavare le due espressioni booleane dai due circuiti logici e semplificarle tramite i teoremi di algebra booleana.



9. [6/32] Progettare una rete sequenziale sincrona per il controllo di un motore elettrico. La rete riceve in input due segnali A e S, provenienti da due pulsanti (Acceso, A=1 e Spento, S=1). La rete produce un segnale di output O che indica se il motore deve essere alimentato o no (Acceso, O = 1, Spento O = 0). Se il motore è acceso (o spento) e arriva un altro segnale di accensione (o spegnimento), la rete deve ignorare il segnale. Non è specificato il comportamento di uso di segnali A=1 e S=1 contemporanei.
 - a. [2] Motivare quale macchina degli stati è usata e disegnare il diagramma degli stati.
 - b. [2] Trovare le forme minime della funzione di stato futuro (G) e funzione di uscita (F)
 - c. [2] Disegnare il circuito
10. [6/32] Progettare una rete sequenziale sincrona per ha un input X e un output Z. La rete sequenziale riceve ogni ciclo di clock un bit X (0 o 1) e produce un segnale Z che indica la rilevazione di una tra le sequenze 101 e 110 (anche sovrapposte). Z=1 se una delle due sequenze è stata rilevata, Z=0 altrimenti.
 - a. [2] Motivare quale macchina degli stati è usata e disegnare il diagramma degli stati.
 - b. [2] Trovare le forme minime della funzione di stato futuro (G) e funzione di uscita (F)
 - c. [2] Disegnare il circuito

Architettura dei Calcolatori – 4 Aprile 2023 – 1h45

Su ogni foglio indicare Nome, Cognome e Matricola e scrivere chiaramente il ragionamento seguito per lo svolgimento degli esercizi.



11. [2/32] Un programma è composto da 1K istruzioni, di cui 60% Aritmetiche, 30% di operazioni LD/ST, ed il restante sono branch. La CPU su cui esegue ha un $CPI_A = 0.5$ per le istruzioni aritmetiche, un $CPI_{L/S} = 4$ (medio) per le LD/ST, e un $CPI_B = 2$ per le istruzioni branch. Sapendo che la CPU esegue ad una frequenza di 1.7 GHz. Calcolare il tempo di esecuzione.
12. [2/32] Data una CPU con un solo livello di cache (L1 \$), e che l'IPC delle istruzioni di memoria in caso di hit in L1\$ è $IPC_{L1} = 1$, altrimenti hanno un $IPC_{DRAM} = 0.01$. Calcolare l'CPI medio di un programma che è affetto dal 5% di miss rate.
13. [2/32] Convertire in un numero intero binario a 8-bit in complemento a 2 il numero $(-9)_{10}$
14. [2/32] Dato il numero 0x40800000 dire se
- Se è un numero float IEEE 754 valido
 - Eventualmente quale numero rappresenta in base decimale

15. [3/32] Convertire il numero $(12.75)_{10}$ in formato IEEE 754 e dire se rappresentazione esadecimale del numero risultante è valida anche in formato BCD.

16. [3/32] Calcolare le forme canoniche SP per le variabili S_1 e S_0 .

X_2 X_1 X_0	S_1 S_0
0 0 0	0 1
0 0 1	1 0
0 1 0	1 0
0 1 1	0 1
1 0 0	1 1
1 0 1	0 0
1 1 0	1 1
1 1 1	0 1

17. [3/32] Implementare le due espressioni booleani precedenti attraverso un Demultiplexer 1:8 (uno per S_1 uno per S_0)
18. [3/32] Ricavare le due espressioni booleane dai due circuiti logici e semplificarle tramite i teoremi di algebra booleana.



19. [6/32] Progettare una rete sequenziale sincrona per il controllo di un motore elettrico. La rete riceve in input due segnali A e S, provenienti da due pulsanti (Acceso, A=1 e Spento, S=1). La rete produce un segnale di output O che indica se il motore deve essere alimentato o no (Acceso, O = 1, Spento O = 0). Se il motore è acceso (o spento) e arriva un altro segnale di accensione (o spegnimento), la rete deve ignorare il segnale. Non è specificato il comportamento di uso di segnali A=1 e S=1 contemporanei.
- [2] Motivare quale macchina degli stati è usata e disegnare il diagramma degli stati.
 - [2] Trovare le forme minime della funzione di stato futuro (G) e funzione di uscita (F)
 - [2] Disegnare il circuito
20. [6/32] Progettare una rete sequenziale sincrona per ha un input X e un output Z. La rete sequenziale riceve ogni ciclo di clock un bit X (0 o 1) e produce un segnale Z che indica la rilevazione di una tra le sequenze 1010 e 1100 (anche sovrapposte). Z=1 se una delle due sequenze è stata rilevata, Z=0 altrimenti.
- [2] Motivare quale macchina degli stati è usata e disegnare il diagramma degli stati.
 - [2] Trovare le forme minime della funzione di stato futuro (G) e funzione di uscita (F)
 - [2] Disegnare il circuito