

# Architettura dei Calcolatori – 4 Aprile 2023 – 1h45

Su ogni foglio indicare Nome, Cognome e Matricola e scrivere chiaramente il ragionamento seguito per lo svolgimento degli esercizi.

1. [2/32] Un programma è composto da 1K istruzioni, di cui 60% Aritmetiche, 30% di operazioni LD/ST, ed il restante sono branch. La CPU su cui esegue ha un  $IPC_A = 2$  per le istruzioni aritmetiche, un  $IPC_{L/S} = 0.25$  (medio) per le LD/ST, e un  $IPC_B = 0.5$  per le istruzioni branch. Sapendo che la CPU esegue ad una frequenza di 1.7 GHz. Calcolare il tempo di esecuzione.

$$Tempo = \frac{Cicli_{clock}}{Freq}$$

$$Cicli_{clock} = I_{arit} \cdot CPI_{arit} + I_{ld} \cdot CPI_{ld} + I_b \cdot CPI_b$$

$$Cicli_{clock} = 1000 \cdot 0.6 \cdot \frac{1}{IPC_{arit}} + 1000 \cdot 0.3 \cdot \frac{1}{IPC_{ld}} + 1000 \cdot 0.1 \cdot \frac{1}{IPC_b}$$

$$Cicli_{clock} = \frac{600}{2} + \frac{300}{0.25} + \frac{100}{0.5} = 300 + 1200 + 200 = 1700 \text{ cycles}$$

$$Tempo = \frac{1700 \text{ cycles}}{1.7 \cdot 10^9 \text{ Hz}} = \frac{1.7 \cdot 10^3 \text{ cycles}}{1.7 \cdot 10^9 \text{ Hz}} = 1 \cdot 10^{-6} \text{ s} = \boxed{1 \text{ us}}$$

2. [2/32] Data una CPU con un solo livello di cache (L1 \$), e che il CPI delle istruzioni di memoria in caso di hit in L1\$ hanno un  $CPI_{L1} = 1$ , altrimenti hanno un  $CPI_{DRAM} = 50$ . Calcolare l'CPI medio di un programma che è affetto dal 10% di miss rate.

$$CPI_{avg} = (1 - miss\%) \cdot CPI_{L1} + miss\% \cdot CPI_{DRAM}$$

$$CPI_{avg} = 0.90 \cdot 1 + 0.1 \cdot 50 = \boxed{5.9}$$

3. [2/32] Convertire in un numero intero binario a 8-bit in complemento a 2 il numero  $(-8)_{10}$

$$(8)_{10} = (00001000)_2$$

Quindi,  $(-8)_{10}$  in formato complemento a 2:

$$(-8)_{10} = (11110111+1)_2 = \boxed{(11111000)_2}$$

4. [2/32] Dato il numero 0xC0000000 dire se:

- E' un numero float IEEE 754 valido
- Eventualmente quale numero rappresenta in base decimale

Conversione di  $(C000\ 0000)_{16}$  in binario:

1 | 100 0000 0 | 000 0000 0000 0000 0000 0000

$$S = 1, E = 2^7 = 128, M = 0.$$

Il numero è un float IEEE 754 valido in forma normalizzata.

$$\text{Quindi rappresenta il numero decimale: } (-1.0)_2 \cdot 2^{128-127} = (-1.0)_2 \cdot 2^1 = (-10.0)_2 = \boxed{(-2.0)_{10}}$$

5. [3/32] Convertire il numero  $(13.125)_{10}$  in formato IEEE 754 e dire se rappresentazione esadecimale del numero risultante è valida anche in formato BCD.

|        |   |   |
|--------|---|---|
| 13 / 2 | 6 | 1 |
| 6/2    | 3 | 0 |
| 3/2    | 1 | 1 |
| 1/2    | 0 | 1 |

|                 |   |      |
|-----------------|---|------|
| $0.125 \cdot 2$ | 0 | .250 |
| $0.250 \cdot 2$ | 0 | .500 |
| $0.5 \cdot 2$   | 1 | .000 |

$$(13.125)_{10} = (1101.001)_2 = (1.101001)_2 \cdot 2^3$$

IEEE 754 Normalizzato

$$\text{Quindi: } S = 0, E = 3 + 127 = 130 = 2^7 + 2^1 = (1000\ 0010)_2, M = (101\ 0010\ 0000\ 0000\ 0000\ 0000)_2.$$

Ne deriva quindi il seguente numero binario:  $(0100\ 0001\ 0101\ 0010\ 0000\ 0000\ 0000\ 0000)_2$  che equivale a  $(41520000)_{16}$ . Ne deriva che lo stesso numero è anche un numero valido in formato BCD e rappresenta

(41520000)<sub>bcd</sub>.


6. [3/32] Calcolare le forme canoniche SP per le variabili  $S_1$  e  $S_0$ .

| $X_2 X_1 X_0$ | $S_1 S_0$ |
|---------------|-----------|
| 0 0 0         | 0 0       |
| 0 0 1         | 1 0       |
| 0 1 0         | 1 0       |
| 0 1 1         | 0 1       |
| 1 0 0         | 0 0       |
| 1 0 1         | 0 0       |
| 1 1 0         | 0 1       |
| 1 1 1         | 0 1       |



$$S_1 = \overline{X_2} \overline{X_1} X_0 + \overline{X_2} X_1 \overline{X_0}$$

$$S_0 = \overline{X_2} X_1 X_0 + X_2 X_1 \overline{X_0} + X_2 X_1 X_0$$

7. [3/32] Implementare le due espressioni booleani precedenti attraverso due Multiplexer 8:1 (uno per  $S_1$  uno per  $S_0$ )



8. [3/32] Ricavare le due espressioni booleane dai due circuiti logici e semplificarle tramite i teoremi di algebra booleana.




$$Y = \overline{((A+B)C)} = \overline{ABC} = \overline{A} + \overline{B} + \overline{C} = \boxed{A + B + \overline{C}}$$

$$Z = \overline{((ABC) + A)} + B = \overline{(A(1+BC))} + B = \boxed{\overline{A} + B}$$

9. [6/32] Progettare una rete sequenziale sincrona per il controllo di un motore elettrico. La rete riceve in input due segnali A e S, provenienti da due pulsanti (Acceso, A=1 e Spento, S=1). La rete produce un segnale di output O che indica se il motore deve essere alimentato o no (Acceso, O = 1, Spento O = 0). Se il motore è acceso (o spento) e arriva un altro segnale di accensione (o spegnimento), la rete deve ignorare il segnale. Non è specificato il comportamento di uso di segnali A=1 e S=1 contemporanei.

- [2] Motivare quale macchina degli stati è usata e disegnare il diagramma degli stati.
- [2] Trovare le forme minime della funzione di stato futuro (G) e funzione di uscita (F)
- [2] Disegnare il circuito

Riesco in maniera intuitiva ad associare l'uscita O (Acceso, Spento) ai due stati della macchina sequenziale. Uso quindi una macchina di Moore per implementare la FSM di controllo del motore elettrico. Specificherò il comportamento per A=1 e S=1 contemporanei solo in fase di minimizzazione della rete G per sfruttarne le indifferenze.



Codifica Stati (1 Bit)

| Motore | M |
|--------|---|
| Spento | 0 |
| Acceso | 1 |

Funzione F (Stati -> Uscite)

$$O = M$$

Funzione G (Input AS, stato corrente m -> stato futuro M)


Tabella delle Transazioni

| A | S | m | M |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | - |
| 1 | 1 | 1 | - |

| S, m | 00 | 01 | 11 | 10 |
|------|----|----|----|----|
| A=0  | 0  | 1  | 0  | 0  |
| A=1  | 1  | 1  | -  | -  |


$$M = A + S'm$$

A = S = 1 il motore passerà sempre allo stato acceso.



10. [6/32] Progettare una rete sequenziale sincrona per ha un input X e un output Z. La rete sequenziale riceve ogni ciclo di clock un bit X (0 o 1) e produce un segnale Z che indica la rilevazione di una tra le sequenze 101 e 110 (anche sovrapposte). Z=1 se una delle due sequenze è stata rilevata, Z=0 altrimenti.
- [2] Motivare quale macchina degli stati è usata e disegnare il diagramma degli stati.
  - [2] Trovare le forme minime della funzione di stato futuro (G) e funzione di uscita (F)
  - [2] Disegnare il circuito

Essendo un riconoscitore di sequenze, utilizzerò una macchina di Mealy che mi permette di legare l'output agli input, e permettendomi di utilizzare uno stato in meno rispetto alla macchina di Moore.



Codifica Stati (2 Bit)

| Stato | S | S1 | S0 |
|-------|---|----|----|
| Reset | A | 0  | 0  |
| "1"   | B | 0  | 1  |
| "10"  | C | 1  | 0  |
| "11"  | D | 1  | 1  |

Tabella delle Transazioni e Uscite Funzione G(s[1-0],X)

| s[1-0] | X | S[1-0] | Z |
|--------|---|--------|---|
| 00     | 0 | 00     | 0 |
| 00     | 1 | 01     | 0 |
| 01     | 0 | 10     | 0 |
| 01     | 1 | 11     | 0 |
| 10     | 0 | 00     | 0 |
| 10     | 1 | 01     | 1 |
| 11     | 0 | 10     | 1 |
| 11     | 1 | 11     | 0 |

| s <sub>0</sub> X  | 00 | 01 | 11 | 10 |
|-------------------|----|----|----|----|
| s <sub>1</sub> =0 | 0  | 0  | 1  | 1  |
| s <sub>1</sub> =1 | 0  | 0  | 1  | 1  |

$$S1 = s0$$


| s <sub>0</sub> X | 00 | 01 | 11 | 10 |
|------------------|----|----|----|----|
| s <sub>1</sub>   | 0  | 1  | 1  | 0  |
|                  | 0  | 1  | 1  | 0  |

$$S0 = X$$

Funzione F(s[1-0],X)

| s <sub>0</sub> X | 00 | 01 | 11 | 10 |
|------------------|----|----|----|----|
| s <sub>1</sub>   | 0  | 0  | 0  | 0  |
|                  | 0  | 1  | 0  | 1  |

$$Z = Xs1s0' + X's1s0$$



# Architettura dei Calcolatori – 4 Aprile 2023 – 1h45

Su ogni foglio indicare Nome, Cognome e Matricola e scrivere chiaramente il ragionamento seguito per lo svolgimento degli esercizi.

1. [2/32] Un programma è composto da 1K istruzioni, di cui 60% Aritmetiche, 30% di operazioni LD/ST, ed il restante sono branch. La CPU su cui esegue ha un  $CPI_A = 0.5$  per le istruzioni aritmetiche, un  $CPI_{L/S} = 4$  (medio) per le LD/ST, e un  $CPI_B = 2$  per le istruzioni branch. Sapendo che la CPU esegue ad una frequenza di 1.7 GHz. Calcolare il tempo di esecuzione.

$$\begin{aligned}Tempo &= \frac{Cicli_{clock}}{Freq} \\Cicli_{clock} &= I_{arit} \cdot CPI_{arit} + I_{ld} \cdot CPI_{ld} + I_b \cdot CPI_b \\Cicli_{clock} &= 1000 \cdot 0.6 \cdot 0.5 + 1000 \cdot 0.3 \cdot 4 + 1000 \cdot 0.1 \cdot 2 \\Cicli_{clock} &= 300 + 1200 + 200 = 1700 \text{ cycles} \\Tempo &= \frac{1700 \text{ cycles}}{1.7 \cdot 10^9 \text{ Hz}} = \frac{1.7 \cdot 10^3 \text{ cycles}}{1.7 \cdot 10^9 \text{ Hz}} = 1 \cdot 10^{-6} s = \boxed{1 \text{ us}}\end{aligned}$$

2. [2/32] Data una CPU con un solo livello di cache (L1\$), e che l'IPC delle istruzioni di memoria in caso di hit in L1\$ è  $IPC_{L1} = 1$ , altrimenti hanno un  $IPC_{DRAM} = 0.01$ . Calcolare l'CPI medio di un programma che è affetto dal 5% di miss rate.

$$\begin{aligned}CPI_{avg} &= (1 - miss\%) \cdot \frac{1}{IPC_{L1}} + miss\% \cdot \frac{1}{IPC_{DRAM}} \\CPI_{avg} &= 0.95 \cdot 1 + 0.05 \cdot 100 = \boxed{5.95}\end{aligned}$$

3. [2/32] Convertire in un numero intero binario a 8-bit in complemento a 2 il numero  $(-9)_{10}$

$$(9)_{10} = (00001001)_2$$

Quindi,  $(-9)_{10}$  in formato complemento a 2:

$$(-9)_{10} = (11110110+1)_2 = \boxed{(11110111)_2}$$

4. [2/32] Dato il numero 0x40800000 dire se  
g. Se è un numero float IEEE 754 valido  
h. Eventualmente quale numero rappresenta in base decimale

Conversione di  $(4080\ 0000)_{16}$  in binario:

0 | 100 0000 1 | 000 0000 0000 0000 0000 0000

$$S = 0, E = 2^7 + 2^0 = 128 + 1 = 129, M = 0.$$

Il numero è un float IEEE 754 valido in forma normalizzata.

$$\text{Quindi rappresenta il numero decimale: } (1.0)_2 \cdot 2^{129-127} = (1.0)_2 \cdot 2^2 = (100.0)_2 = \boxed{(4.0)_{10}}$$

5. [3/32] Convertire il numero  $(12.75)_{10}$  in formato IEEE 754 e dire se rappresentazione esadecimale del numero risultante è valida anche in formato BCD.

|        |   |   |
|--------|---|---|
| 12 / 2 | 6 | 0 |
| 6/2    | 3 | 0 |
| 3/2    | 1 | 1 |
| 1/2    | 0 | 1 |

|                |   |      |
|----------------|---|------|
| $0.75 \cdot 2$ | 1 | .500 |
| $0.50 \cdot 2$ | 1 | .000 |
|                |   |      |

$$\begin{aligned}(12.75)_{10} &= (1100.11)_2 = (1.10011)_2 \cdot 2^3 \\&\text{IEEE 754 Normalizzato}\end{aligned}$$

Quindi:  $S = 0$ ,  $E = 3 + 127 = 130 = 2^7 + 2^1 = (1000\ 0010)_2$ ,  $M = (100\ 1100\ 0000\ 0000\ 0000\ 0000)_2$ .

Ne deriva quindi il seguente numero binario: **(0100 0001 0100 1100 0000 0000 0000 0000)<sub>2</sub>** che equivale a  $(414C0000)_{16}$ . Ne deriva che lo stesso numero NON è un numero valido in formato BCD. La cifra 0xC non è rappresentabile in formato BCD.


6. [3/32] Calcolare le forme canoniche SP per le variabili  $S_1$  e  $S_0$ .

| $X_2\ X_1\ X_0$ | $S_1\ S_0$ |
|-----------------|------------|
| 0 0 0           | 0 1        |
| 0 0 1           | 1 0        |
| 0 1 0           | 1 0        |
| 0 1 1           | 0 1        |
| 1 0 0           | 1 1        |
| 1 0 1           | 0 0        |
| 1 1 0           | 1 1        |
| 1 1 1           | 0 1        |



$$S_1 = \overline{X_2}\overline{X_1}X_0 + \overline{X_2}X_1\overline{X_0} + X_2\overline{X_1}X_0 + X_2X_1\overline{X_0}$$

$$S_0 = \overline{X_2}X_1X_0 + \overline{X_2}X_1\overline{X_0} + X_2\overline{X_1}X_0 + X_2X_1\overline{X_0} + X_2X_1X_0$$

7. [3/32] Implementare le due espressioni booleani precedenti attraverso un Demultiplexer 1:8 (uno per  $S_1$  uno per  $S_0$ )




8. [3/32] Ricavare le due espressioni booleane dai due circuiti logici e semplificarle tramite i teoremi di algebra booleana.



9. [6/32] Progettare una rete sequenziale sincrona per il controllo di un motore elettrico. La rete riceve in input due segnali A e S, provenienti da due pulsanti (Acceso, A=1 e Spento, S=1). La rete produce un segnale di output O che indica se il motore deve essere alimentato o no (Acceso, O = 1, Spento O = 0). Se il motore è acceso (o spento) e arriva un altro segnale di accensione (o spegnimento), la rete deve ignorare il segnale. Non è specificato il comportamento di uso di segnali A=1 e S=1 contemporanei.

- [2] Motivare quale macchina degli stati è usata e disegnare il diagramma degli stati.
- [2] Trovare le forme minime della funzione di stato futuro (G) e funzione di uscita (F)
- [2] Disegnare il circuito

Riesco in maniera intuitiva ad associare l'uscita O (Acceso, Spento) ai due stati della macchina sequenziale. Uso quindi una macchina di Moore per implementare la FSM di controllo del motore elettrico. Specificherò il comportamento per A=1 e S=1 contemporanei solo in fase di minimizzazione della rete G per sfruttarne le indifferenze.



Codifica Stati (1 Bit)

| Motore | M |
|--------|---|
| Spento | 0 |
| Acceso | 1 |

Funzione F (Stati -> Uscite)

$$O = M$$

Funzione G (Input AS, stato corrente m -> stato futuro M)


Tabella delle Transazioni

| A | S | m | M |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | - |
| 1 | 1 | 1 | - |

| S, m | 00 | 01 | 11 | 10 |
|------|----|----|----|----|
| A    | 0  | 1  | 0  | 0  |
| 1    | 1  | 1  | -  | -  |


$$M = A + S'm$$

A = S = 1 il motore passerà sempre allo stato acceso.



10. [6/32] Progettare una rete sequenziale sincrona per ha un input X e un output Z. La rete sequenziale riceve ogni ciclo di clock un bit X (0 o 1) e produce un segnale Z che indica la rilevazione di una tra le sequenze 101 e 110 (anche sovrapposte). Z=1 se una delle due sequenze è stata rilevata, Z=0 altrimenti.
- [2] Motivare quale macchina degli stati è usata e disegnare il diagramma degli stati.
  - [2] Trovare le forme minime della funzione di stato futuro (G) e funzione di uscita (F)
  - [2] Disegnare il circuito

Essendo un riconoscitore di sequenze, utilizzerò una macchina di Mealy che mi permette di legare l'output agli input, e permettendomi di utilizzare uno stato in meno rispetto alla macchina di Moore.



Codifica Stati (2 Bit)

| Stato | S | S1 | S0 |
|-------|---|----|----|
| Reset | A | 0  | 0  |
| "1"   | B | 0  | 1  |
| "10"  | C | 1  | 0  |
| "11"  | D | 1  | 1  |

Tabella delle Transazioni e Uscite Funzione G(s[1-0],X)

| s[1-0] | X | s[1-0] | Z |
|--------|---|--------|---|
| 00     | 0 | 00     | 0 |
| 00     | 1 | 01     | 0 |
| 01     | 0 | 10     | 0 |
| 01     | 1 | 11     | 0 |
| 10     | 0 | 00     | 0 |
| 10     | 1 | 01     | 1 |
| 11     | 0 | 10     | 1 |
| 11     | 1 | 11     | 0 |

| s <sub>0</sub> X | 00 | 01 | 11 | 10 |
|------------------|----|----|----|----|
| s <sub>1</sub>   | 0  | 0  | 1  | 1  |
| 1                | 0  | 0  | 1  | 1  |

$$S1 = s0$$

| s <sub>0</sub> X | 00 | 01 | 11 | 10 |
|------------------|----|----|----|----|
| s <sub>1</sub>   | 0  | 1  | 1  | 0  |
| 1                | 0  | 1  | 1  | 0  |

$$S0 = X$$

Funzione F(s[1-0],X)

| s <sub>0</sub> X | 00 | 01 | 11 | 10 |
|------------------|----|----|----|----|
| s <sub>1</sub>   | 0  | 0  | 0  | 0  |
| 1                | 0  | 1  | 0  | 1  |

$$Z = Xs1s0' + X's1s0$$

