

Architettura dei Calcolatori – 8 Aprile 2024 – 1h45

Su ogni foglio indicare Nome, Cognome e Matricola e scrivere CHIARAMENTE il ragionamento seguito negli esercizi. Compiti non comprensibili NON SARANNO corretti.

1. [2/32] Un programma è composto da 10K istruzioni, di cui 70% Aritmetiche, 25% di operazioni LD/ST, ed il restante sono branch. La CPU su cui esegue ha un $IPC_A = 2$ per le istruzioni aritmetiche, un $IPC_{L/S} = 0.20$ (medio) per le LD/ST, e un $IPC_B = 0.50$ (medio) per le istruzioni branch. Sapendo che la CPU esegue ad una frequenza di 1.0 GHz. Calcolare il tempo di esecuzione del programma.
2. [2/32] Data una CPU con un solo livello di cache (L1\$), e che il CPI delle istruzioni di memoria in caso di hit in L1\$ hanno un tempo di esecuzione di 1 ciclo. La memoria centrale ha invece una latenza media di 100 cicli. Calcolare il CPI medio di un programma che è affetto dal 5% di miss rate.
3. [2/32] Convertire in un numero intero binario a 16-bit in complemento a 2 il numero $(-11)_{10}$
4. [2/32] Dato il numero 0xBE800000 dire se:
 - a. E' un numero float IEEE 754 valido?
 - b. Quale numero float IEEE 754 rappresenta in base decimale?
5. [2/32] Data la funzione booleana $F(a, b, c, d) = \overline{abcd} + \overline{abc}\overline{d} + \overline{ab}cd + ab\overline{c}\overline{d} + abcd$
 - a. E' una funzione in forma canonica?
 - b. Descrivere la tabella di verità corrispondente.
6. [2/32] Disegnare il circuito che sintetizza la tabella di verità dell'esercizio 6 attraverso un Multiplexer.
7. [2/32] Cerca la forma minima dell'esercizio 6 e disegna il circuito.
8. [6/32] Si consideri la seguente tabella di verità per un circuito sequenziale (S(t) indica lo stato, X=x1x2 il segnale di ingresso, S(t+1) indica lo stato futuro):

- a. [2] Disegnare il diagramma degli stati. Si tratta di un automa di Mealy o di Moore?
- b. [1] Assegnare una codifica binaria per gli stati e aggiornare la tabella di verità.
- c. [3] Minimizzare le reti di stato futuro e delle uscite tramite mappe di Karnaugh. Disegnare il circuito finale.

S(t)	x1x2	S(t+1)	Z
A	00	A	0
	01	A	0
	10	C	1
	11	C	1
B	00	A	0
	01	A	0
	10	D	1
	11	D	1
C	00	A	1
	01	A	1
	10	C	0
	11	C	0
D	00	A	1
	01	A	1
	10	D	0
	11	D	0

9. [6/32] Progettare una FSM sincrona che controlla un semaforo. Il sistema ha tre uscite R, G, V, che controllano le tre lampade (Rosso, Giallo, Verde) del semaforo (1 = accesa), un ingresso di controllo I e un clock (CLK). Se I=1 il semaforo commuta ciclicamente in questo modo: 2 clock Verde, 1 clock Verde+Giallo, 1 clock Rosso (ricomincia Verde, etc.). Se I=0 il semaforo è spento e commuta ciclicamente nel seguente modo: 1 clock Giallo, 1 clock tutte le luci spente. In caso di cambio di sequenza (I), la sequenza inizia sempre da capo.
 - a. [3] Motivare quale macchina degli stati è usata e disegnare il diagramma degli stati.
 - b. [2] Trovare le forme minime della funzione di stato futuro (G) e funzione di uscita (F)
 - c. [1] Disegnare il circuito
1. [6/32] Progettare una rete sequenziale sincrona per ha un input X e un output Z. La rete sequenziale riceve attraverso un ingresso X ad 1-bit un numero decimale codificato in formato BCD (un bit ogni ciclo di clock - LSB sono presentati per primo) e produce un segnale Z che indica la rilevazione della sequenza che rappresenta il numero 9. Z=1 se la sequenza è rilevata, Z=0 altrimenti. Rilevazioni interallacciate non devono essere considerate.
 - a. [3] Motivare quale macchina degli stati è usata e disegnare il diagramma degli stati.
 - b. [2] Trovare le forme minime della funzione di stato futuro (G) e funzione di uscita (F)
 - c. [1] Disegnare il circuito

Architettura dei Calcolatori – 8 Aprile 2024 – 1h45

Su ogni foglio indicare Nome, Cognome e Matricola e scrivere CHIARAMENTE il ragionamento seguito negli esercizi. Compiti consegnati non comprensibili NON SARANNO corretti.

2. [2/32] Un programma è composto da 2M istruzioni, di cui 60% Aritmetiche (di cui 50% float), 30% di operazioni LD/ST, ed il restante sono branch. La CPU su cui esegue ha un $CPI_A = 0.5$ per le istruzioni aritmetiche intere e $CPI_F = 1$ per le istruzioni float, un $CPI_{L/S} = 4$ (medio) per le LD/ST, e un $CPI_B = 2$ (medio) per le istruzioni branch. Sapendo che la CPU esegue ad una frequenza di 2 GHz. Calcolare il tempo di esecuzione.
3. [2/32] Data una CPU con un solo livello di cache (L1 \$), e che l'IPC delle istruzioni di memoria in caso di hit in L1\$ è $IPC_{L1} = 2$, altrimenti hanno un $IPC_{miss} = 0.02$. Calcolare l'CPI medio di un programma che è affetto dal 5% di miss rate.
4. [2/32] Convertire in un numero intero binario a 8-bit in complemento a 2 il numero $(-33)_{10}$
5. [2/32] Convertire il numero $(8.75)_{10}$ in formato IEEE 754 e convertire la rappresentazione binaria in base esadecimale.
6. [2/32] Data la funzione booleana $F(a, b, c, d) = \overline{a}bcd + \overline{a}b\overline{c}d + \overline{a}bcd + \overline{a}bcd + abcd$
 - a. E' una funzione in forma canonica?
 - b. Descrivere la tabella di verità corrispondente.
7. [2/32] Disegnare il circuito che sintetizza funzione attraverso un Demultiplexer.
8. [2/32] Cerca la forma minima dell'esercizio 6 e disegna il circuito.

9. [6/32] Si consideri la seguente tabella di verità per un circuito sequenziale (S(t) indica lo stato, X=x1x2 il segnale di ingresso, S(t+1) indica lo stato futuro):

- a. [2] Disegnare il diagramma degli stati. Si tratta di un automa di Mealy o di Moore?
- b. [1] Assegnare una codifica binaria per gli stati e aggiornare la tabella di verità.
- c. [3] Minimizzare le reti di stato futuro e delle uscite tramite mappe di Karnaugh. Disegnare il circuito finale.

S(t)	x1x2	S(t+1)	Z
A	00	A	0
	01	A	0
	10	C	1
	11	C	1
B	00	A	0
	01	A	0
	10	D	1
	11	D	1
C	00	A	1
	01	A	1
	10	C	0
	11	C	0
D	00	A	1
	01	A	1
	10	D	0
	11	D	0

10. [6/32] Progettare una FSM che controlla un semaforo. Il sistema ha tre uscite R, G, V, che controllano le tre lampade (Rosso, Giallo, Verde) del semaforo (1 = accesa), un ingresso di controllo I e un clock (CLK). Se I=1 il semaforo commuta ciclicamente in questo modo: 2 clock Rosso, 2 clock Verde, 1 clock Giallo. Se I=0 il semaforo è spento e commuta ciclicamente nel seguente modo: 1 clock Giallo, 1 clock tutte le luci spente. In caso di cambio di sequenza (I), la sequenza inizia sempre da capo.
 - a. [2] Motivare quale macchina degli stati è usata e disegnare il diagramma degli stati.
 - b. [2] Trovare le forme minime della funzione di stato futuro (G) e funzione di uscita (F)
 - c. [2] Disegnare il circuito
11. [6/32] Progettare una rete sequenziale sincrona per ha un input X e un output Z. La rete sequenziale riceve attraverso un ingresso X ad 1-bit un numero decimale codificato in formato BCD (un bit ogni ciclo di clock - LSB sono presentati per primo) e produce un segnale Z che indica la rilevazione della sequenza che rappresenta il numero 8. Z=1 se la sequenza è rilevata, Z=0 altrimenti. Rilevazioni interallacciate non devono essere considerate.
 - a. [3] Motivare quale macchina degli stati è usata e disegnare il diagramma degli stati.
 - b. [2] Trovare le forme minime della funzione di stato futuro (G) e funzione di uscita (F)
 - c. [1] Disegnare il circuito