### Работа№ 2. СИНХРОННЫЕ ДВУХСТУПЕНЧАТЫЕ ТРИГГЕРЫ

<u> Цель работы</u> – изучение принципов построения и схем, статических и динамических режимов работы синхронных двухступенчатых триггеров.

Продолжительность работы – 4 часа.

# 1.Структура и принцип действия синхронных двухступенчатых триггеров

Синхронные двухступенчатые триггеры (или MS-триггеры, первые буквы от английских слов: *master* — мастер, основной, главный; *slave* — помощник, вспомогательный), имеют две ступени запоминания информации: основную и вспомогательную, каждая из которых представляет собой синхронный одноступенчатый триггер со статическим управлением записью. Основной и вспомогательный триггеры могут быть либо однотипными, например, оба триггера RS- или D-типа, либо разнотипными.

В настоящее время двухступенчатые триггеры широко применяются для построения синхронных D-триггеров и на основе синхронных D-триггеров синхронных JK-триггеров. В двухступенчатом D-триггере основная ступень должна быть синхронным D-триггером.

Синхронные D- и JK-триггеры с двухступенчатым запоминанием информации используются для построения счетчиков, а синхронные D-триггеры также для построения регистров памяти и сдвига.


В двухступенчатых триггерах при действии синхросигнала, т.е. при C=1, входная информация принимается только в основной триггер, а ее запись во вспомогательный триггер запрещается инвертированным значением синхросигнала. После окончания синхросигнала, т.е. при C=0, во вспомогательный триггер принимается информация, записанная в основной триггер, и запрещается запись информации с D-входа в основную ступень.

Управляющая связь между основным и вспомогательным триггерами выполняется различными способами: с инвертором синхросигнала, с запрещающими связями, с разнополярным управлением.

Схема синхронного двухступенчатого D-триггера с инвертором синхросигнала показана на рис.1. В данной схеме первая ступень - D-триггер, вторая — RS-триггер. Синхронный D-триггер переключается в соответствии с таблицей переходов (табл.1), которую назовем обобщенной. Ее можно получить, задавая для каждого набора сигналов D<sub>n</sub>, Q'<sub>n</sub>, Q<sub>n</sub> значения C=0, затем C=1 и снова C=0. Так как переключение выходной ступени и образование сигнала Q триггера происходит при перепаде 1/0 сигнала C, то данный синхронный D-триггер с двухступенчатым запоминанием информации является синхронным D-триггером с динамическим С-входом. Поэтому для такого триггера справедливы условные графические обозначения (УГО), приведенные на рис. 2, а,б.

Синхронный D-триггер с двухступенчатым запоминанием информации является непрозрачным по входу D ни при C=0, ни при C=1. Каждая ступень, рассматриваемая

отдельно, прозрачна, но включены ступени последовательно. Поэтому одна из ступеней всегда оказывается закрытой для записи или сигналом C, или его инверсией  $\overline{C}$ .



В данном двухступенчатом триггере с инвертором синхросигнала никакое изменение информационного сигнала D не передается на выход без переключения сигнала C. Триггер может изменить состояние выхода только по перепаду сигнала C (в данном случае по перепаду1/0).

В сериях интегральных схем (ИС) КМОП-логики (СМОS-логика) получили широкое распространение синхронные D-триггеры с двухступенчатым запоминанием информации и синхронные JK-триггеры, построенные на основе таких D-триггеров.

 $Aсинхронный \ JK$ -триггер имеет два информационных входа: J-вход для установки триггера в «1» и  $\ K$ -вход для установки триггера в «0».

При J=K=1 JK-триггер работает как T-триггер, т.е. каждым импульсом, действующим на объединенных входах J и K переключается в противоположное состояние. При остальных наборах входных сигналов J и K функционирует как RS-триггер. Работу асинхронного JK-триггера поясняет табл. 2.

Синхронный JK-триггер имеет управляющий C-вход, вход синхронизации. При C=0 синхронный JK-триггер независимо от значений сигналов J и K находится в режиме хранения, т.е. не изменяет свое состояние. При C=1 синхронный JK-триггер переключается как асинхронный.

## Таблица переходов асинхронного JK-триггера Таблица 2

Bремя $t_n$			Время $t_{n+1}$	Время $t_n$	
$J_{n}$	$K_{n}$	$Q_n$	$Q_{n+1}$	S'	R'
0	0	0	0	0	X
0	0	1	1	X	0
0	1	0	0	0	X
0	1	1	0	0	1
1	0	0	1	1	0
1	0	1	1	X	0
1	1	0	1	1	0
1	1	1	0	0	1

Характеристические уравнения (функции выхода) асинхронного JK-триггера  $Q_{n+1} = (\overline{JQ} + \overline{KQ})_n$ , синхронного JK-триггера  $Q_{n+1} = (\overline{CQ} + CJ\overline{Q} + \overline{KQ})_n$ .

В табл. 2 приведены функции возбуждения S' и R' запоминающей ячейки – асинхронного RS-триггера, вызывающие переходы  $Q_n {\to} Q_{n+1}$  асинхронного JK-триггера. После минимизации получим функции возбуждения:

$$S' = J\overline{Q}$$
,  $R' = KQ$  или их инверсии  $\overline{S'} = \overline{J}\overline{\overline{Q}}$  и  $\overline{R'} = \overline{KQ}$ .

Схема синхронного ЈК-триггера на ЛЭ И-НЕ приведена на рис. 3. Пунктиром




Рис. 3

показаны цепи обратной связи с выходов триггера на входы схемы управления – ЛЭ1 и 2, в результате чего синхронный RS-триггер преобразуется в синхронный JK-триггер. Если в схеме на рис. 3 исключить вход C, то получим схему асинхронного JK-триггера.

Принципиальным недостатком данной схемы синхронного одноступенчатого ЈКтриггера со статическим управлением записью является возникновение генерации при J=1 и K=1, т.е. многократное (а не однократное, как должно быть в счетном режиме) переключение триггера из одного состояния в другое в течение длительности сигнала С, если длительность сигнала С больше задержки распространения сигнала от С-входа до выходов триггера. Такой же недостаток присущ и асинхронному ЈК-триггеру. Включение линий задержек в цепи обратной связи позволяет исключить генерацию, но не

при любых длительностях сигнала С (или сигналов J и K в асинхронном триггере), а только при длительностях, не больших времени задержки линий задержки. По этой причине JK-триггер со статическим управлением записью не применяется. Синхронные JK-триггеры строятся или по схеме с двухступенчатым запоминанием информации, в которой функцию задержки выполняет первая ступень триггера, или по схеме с динамическим управлением записью, в которой генерация исключается путем запрета приема информационных сигналов после активного перепада сигнала С.

Схема синхронного двухступенчатого ЈК-триггера с инвертором синхросигнала приведена на рис. 4. Пунктиром показаны линии связи выходов Q и  $\overline{Q}$  и схемы управления основного триггера (ЛЭ 1 и 2).  $\overline{S}_a$  и  $\overline{R}_a$  - асинхронные входы начальной установки триггера в состояния 1 и 0 соответственно.




Рис. 4

Обязательным условием правильной работы синхронного двухступенчатого ЈКтриггера с инвертором синхросигнала является неизменность сигналов Ј и К в течение всего времени действия сигнала С=1 (в данном триггере С=1 – активный для первой ступени). Несоблюдение этого условия приводит к переключению триггера в состояния 0 или 1, не предусмотренному разработчиком аппаратуры. Это явление в литературе называется захватом 0 и захватом 1. Для недопущения этого явления необходимо обеспечить окончание переходных процессов в логических схемах, формирующих сигналы Ј и К, еще до начала действия сигнала С=1. Если вход С первой ступени инверсный, то указанное условие должно выполняться при С=0.

По указанной причине в настоящее время подобные схемы триггеров не выпускаются промышленностью. В сериях ИС КМОП-логики синхронные ЈК-триггеры часто строятся на основе синхронного D-триггера с двухступенчатым запоминанием информации, на входе D которого реализуется логическая функция выхода (характеристическое уравнение) ЈК-триггера  $D_n = Q_{n+1} = (J\overline{Q} + \overline{K}Q)_n$  или другие ее формы.

В табл. 3 приведены варианты логических функций выхода синхронного ЈКтриггера.

No	Функция выхода	Тип триггера	№	Функция выхода	Тип триггера
вар.	ЈК-триггера	2-й ступени	вар.	ЈК-триггера	2-й ступени
1	$J\overline{Q} \vee \overline{K}Q$	RS-триггер	13	$\overline{\overline{J} \cdot \overline{Q} \vee \overline{\overline{K} \vee \overline{Q}}}$	RS-триггер
2	$\overline{\overline{JQ}} \cdot \overline{\overline{K}Q}$	<b>D</b> -триггер	14	$\overline{\left(\overline{J}\vee Q\right)}(K\vee\overline{Q})$	<b>D</b> -триггер
3	$J\overline{Q} \vee \overline{K \vee \overline{Q}}$	RS-триггер	15	$\overline{(\overline{J} \vee Q) \cdot \overline{\overline{K} \cdot Q}}$	RS-триггер
4	$\overline{\overline{J} \vee Q} \vee \overline{K}Q$	<b>D</b> -триггер	16	$\overline{\overline{\overline{Q}}} \cdot (K \vee \overline{Q})$	<b>D</b> -триггер
5	$\overline{\overline{J} \vee Q} \vee \overline{K \vee \overline{Q}}$	RS-триггер	17	$\overline{\overline{JQ}} \cdot \overline{\overline{KQ}}$	RS-триггер
6	$(J \vee Q) \cdot (\overline{K} \vee \overline{Q})$	<b>D</b> -триггер	18	$J\overline{Q} \vee \overline{K \vee \overline{Q}}$	<b>D</b> -триггер
7	$\overline{\overline{J \vee Q} \vee \overline{\overline{K} \vee \overline{Q}}}$	RS-триггер	19	$\overline{\overline{J} \vee Q} \vee \overline{K}Q$	RS-триггер
8	$(J \vee Q) \cdot \overline{KQ}$	<b>D</b> -триггер	20	$\overline{\overline{J} \vee Q} \vee \overline{K \vee \overline{Q}}$	<b>D</b> -триггер
9	$\overline{\overline{J}\cdot\overline{Q}}\cdot(\overline{K}\vee\overline{Q})$	RS-триггер	21	$(J \vee Q) \cdot (\overline{K} \vee \overline{Q})$	RS-триггер
10	$\overline{\overline{J}\cdot\overline{Q}}\cdot\overline{K\cdot Q}$	<b>D</b> -триггер	22	$\overline{\overline{J \vee Q} \vee \overline{\overline{K} \vee \overline{Q}}}$	<b>D</b> -триггер
11	$\overline{\overline{J}\cdot \overline{Q}}\vee K\cdot Q$	RS-триггер	23	$(J \vee Q) \cdot \overline{KQ}$	RS-триггер
12	$\overline{(J \vee Q)} \vee K \cdot Q$	<b>D</b> -триггер	24	$\overline{\overline{J}\cdot\overline{Q}}\cdot(\overline{K}\vee\overline{Q})$	D-триггер

Одна из схем синхронного JK-триггера на основе синхронного D-триггера с двухступенчатым запоминанием информации показана на рис. 5.




Рис. 5

Такие триггеры являются непрозрачными, им не присуще явление захвата 0 и 1. Состояния J- и K-входов триггера можно изменять как при C=0, так и при C=1, за исключением интервалов времени предустановки  $t_{su}$  (Set-Up Time) до перепада 1/0 сигнала C и удержания  $t_h$  (Hold Time) после перепада 1/0 сигнала C. Параметры  $t_{su}$  и  $t_h$  приводятся в паспортных данных UC триггеров.

### 2. Задание и порядок выполнения работы

- 1. Исследование синхронного D-триггера с двухступенчатым запоминанием информации с инвертором синхросигнала в статическом режиме. Для этого необходимо:
- собрать схему D-триггера, у которого 1-я ступень D-триггер со статическим управлением записью, 2-я ступень RS- или D-триггер со статическим управлением записью согласно варианту задания. В качестве RS- или D-триггеров использовать макросхемы;
- к выходам  $Q^{'}$  и Q первой и второй ступеней триггера подключить световые индикаторы;
- задавая с помощью переключателей тестовые сигналы 0 и 1 на входах D и C (как в работе №1), снять таблицу переходов триггера. Начальное состояние триггера устанавливается с помощью переключателей сигналов 0 и 1 на асинхронных входах  $S_a$  и  $R_a$  триггера. По таблице переходов проанализировать правильность работы триггера.
- 2. Исследование синхронного ЈК-триггера с двухступенчатым запоминанием информации с инвертором синхросигнала в статическом режиме. Для этого необходимо:
- собрать схему JK-триггера, включив на D-входе D-триггера (см. п.1 задания) логическую схему, формирующую функцию выхода JK-триггера согласно варианту (табл.3);
- задавая с помощью переключателей тестовые сигналы 0 и 1 на входах J, K и C (как в работе №1), снять таблицу переходов триггера. Начальное состояние триггера устанавливается с помощью переключателей сигналов 0 и 1 на асинхронных входах  $S_a$  и  $R_a$  триггера. По таблице переходов проанализировать правильность работы JK-триггера.
- 3. . Исследование синхронного JK-триггера с двухступенчатым запоминанием информации с инвертором синхросигнала в динамическом режиме. Для этого необходимо:
- на входы J и K триггера подать сигналы с первого и второго разрядов двоичного счетчика (ИС 4520 КМОП-логики) соответственно;
- выход генератора (частота 1 МГц) соединить с входом счетчика и через инвертор с входом C триггера;
  - снять временную диаграмму сигналов генератора, входных и выходных сигналов синхронного JK-триггера;
- проанализировать работу триггера по временной диаграмме и дать пояснения режимов работы JK-триггера.
- 4. Исследовать в динамическом режиме работу синхронного ЈК-триггера, включенного по схеме асинхронного T-триггера, подавая на вход C сигналы генератора, на вход T сигналы второго разряда счетчика.
  - 5. Составить отчет.

#### Требования к отчету

Отчет должен содержать цели исследований по каждому пункту задания, схемы триггеров, схемы исследования триггеров, временные диаграммы, таблицы переходов и анализ полученных результатов.