Работа №8. Исследование мультиплексоров

<u>Цель работы</u>: изучение принципов построения, практического применения и экспериментального исследования мультиплексоров <u>Продолжительность работы</u> – 4 часа.

работа Самостоятельная студента включает изучение построения мультиплексоров принципов И подготовку индивидуального задания. Перед началом работы преподаватель проводит собеседование, дает пояснения по выполнению работы с целью теоретической и практической подготовленности студента к лабораторной работе. Студент должен подготовить отчет по каждому пункту раздела «Задание и порядок выполнения работы» и знать методику выполнения каждого пункта задания. После выполнения работы студент обязан представить преподавателю на проверку оформленный индивидуальный отчет. Студент должен уметь отвечать на вопросы к лабораторной работе и знать методику выполнения каждого пункта задания.

Теоретические сведения

Мультиплексор — это функциональный узел, имеющий п адресных входов и $N=2^n$ информационных входов и выполняющий коммутацию на выход того информационного сигнала, адрес (т.е. номер) которого установлен на адресных входах. Иначе мультиплексор — это адресный коммутатор. Мультиплексор обозначается MUX N — 1 или MS N — 1, т.е. коммутатор, имеющий N информационных входов и один выход. Мультиплексор переключает сигнал с одной из N входных линий на один выход.

Мультиплексор реализует логическую функцию

$$Y = EN \cdot \bigvee_{j=0}^{2^{n}-1} D_{j} \cdot m_{j} (A_{n-1}, A_{n-2}, \dots, A_{i}, \dots, A_{1}, A_{0}), \tag{1}$$

где A_i — адресные входы и сигналы, $i=0, 1,..., n-1; D_j$ — информационные входы и сигналы, $j=0, 1,..., 2^n-1; m_j$ — конституента единицы (конъюнкция всех переменных A_i), номер которой равен числу, образованному двоичным кодом сигналов на адресных входах; EN — вход и сигнал разрешения (стробирования).

Такой мультиплексор называется мультиплексором с прямым выходом. Выход мультиплексора может быть инверсным. Тогда на этом выходе реализуется функция \overline{Y} . Некоторые мультиплексоры ИС имеют прямой и инверсный выходы.


Вход разрешения ЕN используется:

- собственно для разрешения работы мультиплексора,
- -для стробирования,
- для наращивания числа информационных входов.

При EN=1 разрешается работа мультиплексора и выполнение им своей функции, при EN=0 работа мультиплексора запрещена и на его выходах устанавливаются неактивные уровни сигналов.

Для исключения на выходе ложных сигналов, вызванных гонками входных сигналов, вход EN используется как стробирующий: для выделения полезного сигнала на вход EN подается сигнал в интервале времени, свободном от действия ложных сигналов.

Мультиплексоры ИС средней степени интеграции строятся по линейной схеме в соответствии с функцией (1). Вариант реализации мультиплексора с четырех входных линий на одну выходную и УГО приведены на рис. 1, а, б соответственно.



Мультиплексор MUX 4-1 состоит из дешифратора DC 2-4, каждый конъюнктор которого имеет дополнительный вход для соответствующего информационного сигнала $\boldsymbol{D_j}$. Выходы конъюнкторов объединены по операции ИЛИ дизъюнктором. Выход дизъюнктора является выходом мультиплексора.

задержки распространения Время ПО каждому тракту определяется временем передачи сигналов задержки цепи последовательно включенных логических элементов соответствующего тракта.

Мультиплексоры широко применяются для построения:

- коммутаторов-селекторов,
- постоянных запоминающих устройств емкостью $2^n \times 1$ бит,
- комбинационных схем, реализующих функции алгебры логики,
- преобразователей кодов (например, параллельного кода в последовательный) и других узлов.

Наращивание мультиплексоров. ИС Мультиплексоры, выпускаемые в виде самостоятельных ИС, имеют число информационных входов не более шестнадцати. Наращивание числа коммутируемых каналов выполняется двумя способами:

- по пирамидальной схеме соединения мультиплексоров меньшей размерности,
- путем выбора мультиплексора группы информационных входов по адресу (т.е. номеру) мультиплексора с помощью дешифратора адреса мультиплексора группы , а затем выбором информационного сигнала мультиплексором группы по адресу информационного сигнала в группе.

Информационные входы разделяются на группы по N_1 входов в каждой. Информационные входы каждой группы являются входами простого мультиплексора. Информационным входам и группам присваиваются адреса.

В первой ступени пирамидальной схемы число простых мультиплексоров равно ($N:N_1$), N и N_1 – число входов сложного (наращиваемого) и простого мультиплексоров. Младшие n_1 разрядов кода адреса подаются на адресные входы всех мультиплексоров первой ступени, следующие n_1 разрядов кода адреса подаются на адресные входы всех мультиплексоров второй

ступени и т.д. Обычно количество ступеней две, реже – три и более. ступени мультиплексоре В каждом выбираются информационные каналы согласно младшим n₁ разрядам адреса и информационные коммутируются на входы мультиплексоров второй ступени и т.д. На рис. 2 показан мультиплексор MUX 16 – по пирамидальной схеме наращивания числа 1. построенный входов на основе мультиплексоров MUX 4 – 1.




Рис.2

Согласно второму варианту наращивания дешифратор по адресу группы выбирает мультиплексор группы, для чего используется вход разрешения EN простого мультиплексора, а последний выбирает информационный канал из группы. Выходы простых мультиплексоров объединяются по операции ИЛИ. Поэтому выбранный информационный канал выбранной группы подключается к выходу мультиплексора MUX 16 – 1 (Рис. 3).

Наращивание мультиплексора можно проиллюстрировать аналитически. Для построения мультиплексора MUX 16 – 1 требуется четыре мультиплексора MUX 4 – 1, реализующие функции:

$$\begin{split} \mathbf{Y}_0 &= \mathrm{EN_0} \; (\mathbf{D}_0 \cdot \overline{\boldsymbol{A}}_1 \overline{\boldsymbol{A}}_0 \vee \mathbf{D}_1 \cdot \overline{\boldsymbol{A}}_1 \mathbf{A}_0 \vee \mathbf{D}_2 \cdot \mathbf{A}_1 \overline{\boldsymbol{A}}_0 \vee \mathbf{D}_3 \cdot \mathbf{A}_1 \mathbf{A}_0), \\ \mathbf{Y}_1 &= \mathrm{EN_1} \; (\mathbf{D}_4 \cdot \overline{\boldsymbol{A}}_1 \overline{\boldsymbol{A}}_0 \vee \mathbf{D}_5 \cdot \overline{\boldsymbol{A}}_1 \mathbf{A}_0 \vee \mathbf{D}_6 \cdot \mathbf{A}_1 \overline{\boldsymbol{A}}_0 \vee \mathbf{D}_7 \cdot \mathbf{A}_1 \mathbf{A}_0), \\ \mathbf{Y}_2 &= \mathrm{EN_2} \; (\mathbf{D}_8 \cdot \overline{\boldsymbol{A}}_1 \overline{\boldsymbol{A}}_0 \vee \mathbf{D}_9 \cdot \overline{\boldsymbol{A}}_1 \mathbf{A}_0 \vee \mathbf{D}_{10} \cdot \mathbf{A}_1 \overline{\boldsymbol{A}}_0 \vee \mathbf{D}_{11} \cdot \mathbf{A}_1 \mathbf{A}_0), \\ \mathbf{Y}_3 &= \mathrm{EN_3} \; (\mathbf{D}_{12} \cdot \overline{\boldsymbol{A}}_1 \overline{\boldsymbol{A}}_0 \vee \mathbf{D}_{13} \cdot \overline{\boldsymbol{A}}_1 \mathbf{A}_0 \vee \mathbf{D}_{14} \cdot \mathbf{A}_1 \overline{\boldsymbol{A}}_0 \vee \mathbf{D}_{15} \cdot \mathbf{A}_1 \mathbf{A}_0). \end{split}$$

Сделав подстановки $EN_0=\overline{\pmb{A}}_3\overline{\pmb{A}}_2$, $EN_1=\overline{\pmb{A}}_3A_2$, $EN_2=A_3\overline{\pmb{A}}_2$, $EN_3=A_3A_2$ и объединяя по операции ИЛИ функции Y_0,Y_1,Y_2,Y_3 , получим

$$Y = Y_0 \lor Y_1 \lor Y_2 \lor Y_3 =$$

$$= D_0 \cdot \overline{A}_3 \overline{A}_2 \overline{A}_1 \overline{A}_0 \lor D_1 \cdot \overline{A}_3 \overline{A}_2 \overline{A}_1 A_0 \lor D_2 \cdot \overline{A}_3 \overline{A}_2 A_1 \overline{A}_0 \lor D_3 \cdot \overline{A}_3 \overline{A}_2 A_1 A_0 \lor$$

$$\lor D_4 \cdot \overline{A}_3 A_2 \overline{A}_1 \overline{A}_0 \lor D_5 \cdot \overline{A}_3 A_2 \overline{A}_1 A_0 \lor D_6 \cdot \overline{A}_3 A_2 \overline{A}_0 \lor D_7 \cdot \overline{A}_3 A_2 A_1 A_0 \lor$$

$$\lor D_8 \cdot A_3 \overline{A}_2 \overline{A}_1 \overline{A}_0 \lor D_9 \cdot A_3 \overline{A}_2 \overline{A}_1 A_0 \lor D_{10} \cdot A_3 \overline{A}_2 A_1 \overline{A}_0 \lor D_{11} \cdot A_3 \overline{A}_2 A_1 A_0 \lor$$

$$\lor D_{12} \cdot A_3 A_2 \overline{A}_1 \overline{A}_0 \lor D_{13} \cdot A_3 A_2 \overline{A}_1 A_0 \lor D_{14} \cdot A_3 A_2 A_1 \overline{A}_0 \lor D_{15} \cdot$$

$$A_3 A_2 A_1 A_0 =$$

$$15$$

$$= \bigvee_{j=0}^{15} D_j \cdot m_j (A_3, A_2, A_1, A_0).$$

Реализация функций алгебры логики (ФАЛ) на мультиплексорах. На основе мультиплексора, имеющего п адресных входов, можно реализовать Φ АЛ (n+1) переменных.

Примечание. Реализация ФАЛ п переменных на мультиплексоре с п адресными входами тривиальна: на адресные входы подаются переменные, на информационные входы — значения ФАЛ на соответствующих наборах переменных. На выходе мультиплексора образуются значения ФАЛ в соответствии с наборами переменных. В этом случае мультиплексор выполняет функцию ПЗУ.

Для реализации $\Phi A \Pi$ n+1 переменных на адресные входы мультиплексора подаются п переменных, на информационные входы — (n+1)-я переменная или ее инверсия, константы 0 или 1 в соответствии со значениями $\Phi A \Pi$.




Рис.3

Пример. Реализовать ФАЛ $f(x_4, x_3, x_2, x_1)$ четырех переменных $x_4, x_3, x_2, x_1,$ заданную таблицей истинности (табл.1), на мультиплексоре MUX 8-1.

Решение. На адресные входы задаем переменные x_4 , x_3 , x_2 : $A_2 = x_4$, $A_1 = x_3$, $A_0 = x_2$, на информационные входы - x_1 , $\overline{x_1}$, 0 или 1 в соответствии с табл.1.


Таблица 1

| No | X_4 | X_3 | X_2 | X_1 | f | Примечание |
|--------|-------|-------|-------|-------|---|---------------------------|
| набора | | | | | | |
| 0 | 0 | 0 | 0 | 0 | 1 | $D_0 = 1$ |
| 1 | 0 | 0 | 0 | 1 | 1 | |
| 2 | 0 | 0 | 1 | 0 | 1 | $D_1 = \overline{X}_1$ |
| 3 | 0 | 0 | 1 | 1 | 0 | |
| 4 | 0 | 1 | 0 | 0 | 0 | $D_2 = X_1$ |
| 5 | 0 | 1 | 0 | 1 | 1 | |
| 6 | 0 | 1 | 1 | 0 | 0 | $D_3 = 0$ |
| 7 | 0 | 1 | 1 | 1 | 0 | |
| 8 | 1 | 0 | 0 | 0 | 0 | $D_4 = 0$ |
| 9 | 1 | 0 | 0 | 1 | 0 | |
| 10 | 1 | 0 | 1 | 0 | 1 | $D_5 = \overline{X}_1$ |
| 11 | 1 | 0 | 1 | 1 | 0 | _ |
| 12 | 1 | 1 | 0 | 0 | 1 | D ₆ = 1 |
| 13 | 1 | 1 | 0 | 1 | 1 | |
| 14 | 1 | 1 | 1 | 0 | 1 | $D_7 = 1$ |
| 15 | 1 | 1 | 1 | 1 | 1 | |

Рассматривая попарно строки таблицы, в которых переменные x_4 , x_3 , x_2 неизменны, определяем значения переменной x_1 , констант 0 и 1, которые нужно задать для каждой пары строк сигналами на информационных входах мультиплексора, чтобы на его выходе получить сигналы, соответствующие значениям $\Phi A \Pi$: $D_0=1$, $D_1=\overline{x_1}$, $D_2=x_1$, $D_3=0$, $D_4=0$, $D_5=\overline{x_1}$, $D_6=1$, $D_7=1$ (рис. 4).

Аналоговые мультиплексоры


Мультиплексоры КМОП-логики, в которых для коммутации каналов используются двунаправленные ключи (рис. 5), могут переключать как цифровые, так и аналоговые напряжения. Цифровой сигнал — это частный случай аналогового сигнала. Такие мультиплексоры называют аналоговыми.



мультиплексоры Аналоговые ОНЖОМ использовать как демультиплексоры. В этом случае информационным объединенный двунаправленных является вывод ключей, раздельные выводы. выходами Аналоговыми ИХ ИС К561КП1, мультиплексорами являются мультиплексоры К561КП2, ADG408, ADG508 и др

Задание и порядок выполнения работы

Исследование ИС ADG408 или ADG508 (рис.6) в качестве коммутатора MUX 8 – 1 цифровых сигналов:



42

- а) на информационные входы $D_0 ... D_7$ мультиплексора подать комбинацию сигналов, заданную преподавателем из табл. 2. Логические уровни 0 и 1 задавать источниками напряжения U=5 В и 0 В (общая);
- б) на адресные входы A2, A1, A0 подать сигналы Q_3 , Q_2 . Q_1 соответственно с выходов 4-разрядного двоичного счетчика (младший разряд Q_0). На вход счетчика подать импульсы генератора с частотой 500 кГц.
- в) снять временную диаграмму сигналов при EN=1 и провести ее анализ. Наблюдение сигналов выполнить на логическом анализаторе.
- 2. Исследование ИС ADG408 или ADG508 (рис.6) в качестве коммутатора MUX 8 1 аналоговых сигналов:
- а) на информационные входы $D_0 \dots D_7$ мультиплексора подать дискретные уровни напряжений с источников напряжения UCC (приложение Multisim): 0 B; 0.7 B; 1.4 B; 2.1 B; 2.8 B; 3.5 B; 4.2 B; 5.0 B;
- б) на адресные входы A2, A1, A0 подать сигналы Q_3 , Q_2 . Q_1 соответственно с выходов 4-разрядного двоичного счетчика (младший разряд Q_0). На вход счетчика подать импульсы генератора с частотой 500 к Γ ц;
- в) снять временную диаграмму сигналов при EN=1 и провести ее анализ. Наблюдение сигналов выполнить на логическом анализаторе, выходного сигнала мультиплексора на логическом анализаторе и осциллографе. Совместить развертки сигналов, регистрируемых логическим анализатором и осциллографом.
- 3. Исследование ИС ADG408 или ADG508 (рис.6) как коммутатора MUX 8 1 цифровых сигналов в качестве формирователя ФАЛ четырех переменных. ФАЛ задается преподавателем из табл. 2.

Проверить работу формирователя в статическом и динамическом режимах. Снять временную диаграмму сигналов формирователя ФАЛ и провести ее анализ.

4. Наращивание мультиплексора.

Построить схему мультиплексора MUX 16-1 на основе простого мультиплексора MUX 4-1 и дешифратора DC 2-4 (рис.2, второй вариант наращивания, см. выше). Исследовать мультиплексора MUX 16-1 в динамическом режиме. На адресные входы подать сигналы с 4-разрядного двоичного счетчика, на информационные входы $D_0 \dots D_{15}$ — из табл. 2. Провести анализ временной диаграммы сигналов мультиплексора MUX 16-1. мультиплексора MUX 16-1.

5. Составить отчет.

Требования к отчету

Отчет должен содержать электрические функциональные схемы исследуемых мультиплексоров, временные диаграммы процессов в схемах, результаты исследований и их анализ.

Контрольные вопросы

- 1. Что такое мультиплексор?
- 2. Какую логическую функцию выполняет мультиплексор?
- 3. Каково назначение и использование входа разрешения?
- 4. Какие функции может выполнять мультиплексор?
- 5. Какие способы наращивания мультиплексоров?
- 6. Поясните методику синтеза формирователя ФАЛ на мультиплексоре?
- 7. Почему возникают ложные сигналы на выходе мультиплексора? Как их устранить?