Машинно-зависимые языки и основы компиляции

МГТУ им. Н.Э. Баумана Факультет Информатика и системы управления Кафедра Компьютерные системы и сети Лектор: д.т.н., проф. Иванова Галина Сергеевна

Структура дисциплины

Лекции (34 часа):

- структура процессора IA-32 и система машинных команд,
- язык ассемблера (среда RADAsm для Masm32),
- связь разноязыковых модулей,
- основы построения компиляторов,
- макросредства ассемблера

Семинары (7 занятий): подготовка к лабораторным работам.

Лабораторные работы: 4 занятия по 4 часа – 5 лабораторных работ.

Домашние задания: 1-е – 8 неделя, 2-е – 15 неделя.

Контроль знаний:

Рк1: Структура машинной команды (4 неделя) — 6..10 баллов.

КР2: Ветвления и циклы (10 неделя) — 18..30 баллов.

Рк3: Правила передачи параметров (13 неделя) — 3..5 баллов.

КР4: Основы конструирования компиляторов (16 нед.) — 15..25 баллов.



Литература не покрывает курса!

Основная литература

1. Г.С. Иванова, Т.Н. Ничушкина. Главы 1-4. Учебные пособия в эл. виде.

Дополнительно:

- 1. Юров В.И. Assembler. Учебник для вузов. СПб.: Питер, 2010. 637 с.
- 2. Пирогов В.Ю. Ассемблер. Учебный курс. СПб.: БХВ-Петербург, 2003.
- 3. Пирогов В.Ю. Ассемблер для Windows. СПб.: БХВ-Питербург, 2007.
- 4. Ирвин К. Язык ассемблера для процессоров Intel. М.: ИД «Вильямс», 2005.
- 5. Грис Д. Конструирование компиляторов для цифровых вычислительных машин. М.: Мир, 1975.
- 6. Ахо А., Ульман Дж. Теория синтаксического анализа, перевода и компиляции.
- 7. Аблязов Р. Программирование на ассемблере на платформе x86-64. М.: ДМК Пресс, 2011.
- 8. Зубков С.В. Assembler, Лля Dos. Windows и Unix. M.: ЛМК Пресс. 2015.

Глава 1 Организация ядра ЭВМ на базе IA-32

МГТУ им. Н.Э. Баумана Факультет Информатика и системы управления Кафедра Компьютерные системы и сети Лектор: д.т.н., проф. Иванова Галина Сергеевна


1.1 *Архитектура вычислительной системы* на базе процессоров *IA-32*

Архитектурой ВС называют совокупность основных характеристик системы, определяющих особенности ее функционирования.

Архитектура «с общей шиной» предполагает, что основные устройства ВС взаимодействуют через единственную шину, называемую *системной*, которая включает:

- шину адреса;
- шину данных;
- шину управления.

Центральный процессор: IA-32, IA-64 и другие.



64 разрядные процессоры

Различают 2 совершенно разные, несовместимые друг с другом, микропроцессорные архитектуры:

- Intel 64 или x86-64 ;
- IA-64 это семейства Itanium и Itanium 2, предназначены для серверов.

Процессоры архитектуры х86-64 поддерживают два режима работы:

- Long mode позволяет выполнять 64-битные программы; есть поддержка выполнения 32-битных приложений, но устранены сегментная модель памяти, аппаратная поддержка мультизадачности и т.п.;
- Legacy mode («наследственный», режим совместимости с x86) предоставляет полную совместимость с 32/16-битным кодом и операционными системами.

Таблица - Процессоры (февраль 2010)

Процессор	Тактовая частота, ГГц	Частота системной шины	Коэффициент умножения	Объем кэш-памяти второго уровня, Мбайт	Цена при поставке партиями по 1000 штук, долл.
Intel Pentium 4 Extreme Edition 3,73 ГГц	3,73	1066	14	2	999
Intel Pentium 4 660	3,60	800	18	2	605
Intel Pentium 4 650	3,40	800	17	2	401
Intel Pentium 4 640	3,20	800	16	2	273
Intel Pentium 4 630	3,00	800	15	2	224

Современные модели процессоров (2020 г.)

	Частота, ГГц	Количеств о ядер/ потоков	Мощность, Вт	Стоимость, руб.
Intel Core i9- 9900K	3,6	8/16	95	32 000
AMD Ryzen Threadripper 1950X	3,4	16/32	180	36 000

Оперативная память

Оперативная память ВС организована как последовательность байт, которым соответствуют номера – целые числа от 0: 0,1,2 и т.д.

Номер байта является его физическим адресом.

Для данного класса систем приняты следующие обозначения:

- слово (word) 2 байта = 16 бит;
- **двойное слово** (double word dword) 2 слова = 32 бита;
- учетверенное слово (qword) 2 двойных слова = 64 бита. Кроме этого используются:
- параграф 16 байт;
- страница 256 (512, 4096) байт.

Младшие части чисел в оперативной памяти располагаются в младших адресах.

		M	лад	дші	ий (бай	İT			C	тар	ши	йб	айт	-	
Номера бит в байте:	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0
Номера бит в слове:	7	6	5	4	3	2	1	0	15	14	13	12	11	10	9	8
Пример: число 258=	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	

9

Типы обрабатываемых данных

- **целые числа** представляются в двоичной системе счисления, со знаком или без знака, длиной 1, 2, 4 байта, если число со знаком, то старший бит содержит знак;
- вещественные числа представляются в двоичной системе счисления в виде мантиссы со знаком и порядка общей длиной от 4 до 10 байт;
- **двоично-кодированные десятичные числа** со знаком, длиной до 16 байт тип больше не используется;
- символы (ASCII, ANSI, Unicode), длиной 1 или 2 байта

1.2 Программная модель процессора і8086

Под *программной моделью* процессора понимается совокупность его характеристик, существенных для разработки программного обеспечения.


В общем случае, программная модель процессора включает описание:

- способов адресации памяти,
- регистров,
- форматов данных,
- системы команд

Структура процессора і8086



Сегментная модель 16-ти разрядной адресации памяти



Сегмент при 16-ти разрядной адресации – фрагмент памяти размером не более 64 кбайт, который начинается с адреса, кратного 16. 13

Адресация сегментов различных типов

Программа размещается в сегментах трех типов, каждый из которых адресуется одним из сегментных регистров и регистром или регистрами, содержащими смещение.

1. Сегмент кода:

Сегментны й адрес

CS: IP

Смещение в сегменте

2. Сегмент стека:

- SS:SP
- 3. Основной и дополнительный сегменты данных:

BX + DI + <Непосредственное смещение>

BX + SI + <Непосредственное смещение>

BP + DI + <Непосредственное смещение>

DS: BP + SI + <Непосредственное смещение>

ES: _BX + <Непосредственное смещение>

ВР + <Непосредственное смещение>


SI + <Непосредственное смещение>

DI + <Непосредственное смещение>

Индекс

База

Схема 16-ти разрядной адресации памяти



Система машинных команд i8086. Форматы команды MOV

Префиксы	Код операции	1 байт адресации	2 байта смещения	2 байта данных	
ег-р/память → регистр	100010 DW	Mod Reg R/N	И Смещение млад. бай	• •	I
итерал→ ег-р/память	1100011W	Mod 000 R/N	И Смещение млад. бай		

D - 1- в регистр, 0 - из регистра

W - 1- операнды-слова, 0 - байты

Mod - 00 – смещение Disp=0 байт

01 – смещение Disp=1 байт

10 – смещение Disp=2 байта

11 – операнды-регистры

Примеры машинных команд

Команды с регистрами AL, AX имеют особый формат (см. Метод. ук. к лаб.раб.!

Примеры:

1) mov BX, CX

89 CB

100010DW Mod Reg Reg

10001001 11 001 011

2) mov CX, 6[BX]

8B 4F 06

100010DW Mod Reg Mem См.мл.байт

10001011 01 001 111 00000110

3) mov byte ptr 6[BX],10

C 6 4 7 0 6 0 A

1100011W Mod 000 Mem См.мл.байт Данные


11000110 01 000 111 00000110 00001010

1.3 Программная модель процессоров IA-32

Процессоры ІА-32 могут функционировать в одном из трех режимов:

- реальной адресации (Real address mode) процессор работает как процессор i8086, адресует только 1 Мб памяти, с использованием 32-х разрядных расширений, например, 32-х разрядных регистров или команд перехода в защищенный режим;
- **защищенном (Protected mode)** процессор работает с 32-х разрядными адресами и при этом использует сегментную и, как правило, страничную модели памяти;
- управления системой (System Management mode) для выполнения действий с возможностью их полной изоляции от прикладного программного обеспечения и операционной системы. Переход в режим возможен только аппаратно. Используется для выполнения таких операции, как переход в энергосберегающее состояние.

Схема 32-х разрядной адресации



Плоская модель памяти Flat

Модель памяти Flat используется в приложениях Windows:

- база = 0;
- граница совпадает с объемом доступной оперативной памяти;
- сегмент кода, сегмент данных и сегмент стека располагаются в одном и том же пространстве адресов, которое разделено между указанными сегментами.


Начальные адреса памяти отводятся для размещения операционной системы. В связи с этим все модули компонуются не с начальных адресов, а с базового адреса в сегменте - 0х400000. в РЕ формате, несмотря на то, что сам формат позволяет выравнивать секции на 512 байт, используется выравнивание секций на границу 4 кб, меньшее выравнивание в Windows не считается корректным.

Адресное пространство приложения

0 Windows Сегмент стека Сегмент данных Сегмент кода

Поскольку аналогично адресуются все приложения, защита сегментов не работает (нельзя писать в сегмент кода, но можно в сегмент данных, расположенный в том же пространстве). Работает только защита страниц.

Основные блоки процессора IA-32



Регистры процессоров семейства IA-32

1. **Регистры данных** (32-х разр.):

AH	AL	EAX
ВН	BL	EBX
CH	C	ECX
DH	DL	EDX
SI		ESI

2. **Селекторы** (16-ти разр.):

IΡ

FLAGS

CS	
CS SS	
DS	
ES	
FS	
GS	

3. Регистр указатель команд (32):

BP

- 4. Слово системных флагов (32):
- 5. Управляющие регистры: CR0..CR3
- 6. Регистры системных адресов:

GDTR – регистр адреса таблицы глобальных дескрипторов;

LDTR – регистр адреса таблицы локальных дескрипторов;

FSP

IDTR – регистр адреса таблицы дескрипторов прерываний;


TR – регистр состояния задачи;

- 7. Отладочные регистры
- 8. Тестовые регистры

FIP

EFLAGS

Системные флаги




Флаги статуса CF, PF, AF, ZF, SF и OF отражают статус выполнения арифметических инструкций (таких как ADD, SUB, MUL, DIV).

- CF флаг переноса (Carry Flag).
- PF флаг четности (Parity Flag).
- AF флаг вспомогательного переноса (Adjust Flag).
- **ZF** флаг нуля (Zero Flag).
- *SF* флаг знака (Sign Flag).
- OF флаг переполнения (Overflow Flag).
- DF флаг направления (Direction Flag)

Системные флаги и поле IOPL влияют на процесс исполнения задачи, и поэтому не должны изменяться прикладной программой.

Система команд семейства процессоров IA-32



d — направление: 1 — в регистр, 0 — из регистра;

w - 1 — операнды - двойные слова, 0 — байты;

mod - 00 - Disp=0 – смещение в команде 0 байт;

01 - Disp=1 – смещение в команде 1 байт;

10 - Disp=2 – смещение в команде 4 байта;

11 - операнды-регистры.

Sib присутствует, если:

- операнд находится в памяти;
- поле m = 100.



W=	=1	W=	= 0
000	EAX	000	AL
001	ECX	001	CL
010	EDX	010	\mathtt{DL}
011	EBX	011	\mathtt{BL}
100	ESP	100	AH
101	EBP	101	CH
110	ESI	110	DH
111	EDI	111	BH

Примеры:

1) mov EBX, ECX

100010DW Mod Reg Reg

10001001 11 001 011

2) mov BX, CX

В режиме use32 префикс 66h определяет 16-ти разрядный операнд

префикс1 100010DW Mod Reg Reg **01100110 10001001 11 001 011**

Схемы адресации памяти без байта Sib

Поле	Эффективный адрес второго операнда					
r/m	mod = 00B	mod = 01B	mod = 10B			
000B	EAX	EAX+Disp8	EAX+Disp32			
001B	ECX	ECX+Disp8	ECX+Disp32			
010B	EDX	EDX+Disp8	EDX+Disp32			
011B	EBX	EBX+Disp8	EBX+Disp32			
100B	Определяется Sib	Определяется Sib	Определяется Sib			
101B	Disp32	SS:[EBP+Disp8]	SS:[EBP+Disp32]			
110B	ESI	ESI+Disp8	ESI+Disp32			
111B	EDI	EDI+Disp8	EDI+Disp32			

1) mov ECX,DS:6[EBX] 100010DW Mod Reg m См.мл.байт 10001011 01 001 011 00000110

8 B | 4 B | 0 6

2) mov CX,DS:6[EBX] префикс 100010DW Mod Reg m См.мл.байт 01100110 10001011 01 001 011 00000110

66 8B 4B 06

3) **mov CX,ES:6[EBX]**

66 26 8B 4B 06

префикс1 префикс2 100010DW Mod Reg m Смещение мл.байт 01100110 00100110 10001011 01 001 011 00000110

Схемы адресации памяти с байтом Sib

Поле	Эффективный адрес второго операнда					
base	mod = 00B	mod = 01B	mod = 10B			
000B	EAX+ss*index	EAX+ss*index +Disp8	EAX+ss*index +Disp32			
001B	ECX+ss*index	ECX+ss*index +Disp8	ECX+ss*index +Disp32			
010B	EDX+ss*index	EDX+ss*index +Disp8	EDX+ss*index +Disp32			
011B	EBX+ss*index	EBX+ss*index +Disp8	EBX+ss*index +Disp32			
100B	SS:[ESP+ ss*index]	SS:[ESP+ ss*index]+ Disp8	SS:[ESP+ ss*index] +Disp32			
101B	Disp32+ss*index ~	SS:[EBP+ss*index +Disp8]	SS:[EBP+ss*index +Disp32]			
110B	ESI+ss*index	ESI+ss*index +Disp8	ESI+ss*index +Disp32			
111B	EDI+ss*index	EDI+ss*index	EDI+ss*index +Disp32			

ss – масштаб;

index – индексный регистр;

base – базовый регистр

Особый случай: адрес операнда не зависит от содержимого EBP (прямая адресация)

06

BB

4C

8B

Пример:

mov ECX, 6 [EBX+EDI*4]

100010DW Mod Reg Mem SS Ind Base См.мл.байт

10001011 01 001 100 10 111 011 00000110

Машинные команды с регистрами AL|AX|EAX

Команды mov, один из операндов которых размещен в регистрах **AL|AX|EAX**, а второй задан смещением в памяти, имеют особый формат.

Это связано с тем, что указанные команды унаследованы от более старого прототипа — 16-ти разрядного процессора 8080. Эти команды не содержат байта адресации и имеют коды операции $A0_{16}$.. $A3_{16}$, два последних бита которых также расшифровываются, как D и W. При этом D=1 соответствует «из регистра», а D=0 — «в регистр», W имеет те же значения, что и в предыдущем случае. Сразу за кодом операции этих команд следуют 4-х байтовые (с учетом 32-х разрядной адресации) смещения.

Примеры:

1) mov AL,A; при адресе А соответствующем \$403000

101000DW Смещение 32 разряда

A 0 0 0 3 0 4 0 0 0

66 A3 04 30 40 00