Conection exam 1/N 2013-2014

1 - mithode 1: an fait la talle de vinité de A. (BO (DD)) et

de A.B O A.C O AD et on constate qu'elles sont identiques,

mithode Z: m démandre d'abord que A. (BOX) = AB O AX (1)

en effet: A (BOX) = A (BX+BX) = ABX + ABX

ABO AX = AB. AX + AB. AX = AB (AX+AX)+(AB+AB) AX

= ABX + ABX

eumite: A (BOCOD) = A (BO (COD)) = ABO A. (COD) d'opis (1)

= ABO (ACO AD) d'opis (1)

Le risultat est généralisable à un nombre quelonque de trems.


A. (BOCODO...) = A.BOA.COA.DO...

= ABO ROD D

al ao	la lo	D3 D2 D1 D0
000	0 0 1 1	
0000001001	1 1 0 0 1 1 0	0000
01 10 10	1 1 0 0 0 1 1 0	00110
10 11 11 11	1 1 0 0 0 1 1 0 1 1	0110

On runarque que: 33 = a1.a0.b1.b0 s0 = a0,b0

a	1 00 01 11 10				
lago oo	00	01	11	10	
00					
01)		(1	1	
11		A		1	
10		1	1		



51 = a1. a0. l1 + l1. lo. a0 + l1 lo. an + a1. a0 lo


52 = l1 lo a1 + a1 a0 l1

module mult (a[1.0], b[1.0]; \[a[3.0])

\[\Delta[3] = a[1] * a[0] * b[1] * b[0];
\[\Delta[2] = a[1] * b[1] * /b[0] + a[1] * /a[0] * b[1];
\[\Delta[1] = /a[1] * a[0] * b[1] + b[1] * /b[0] * a[0] + /b[1] * b[0] * a[1] + a[1] * /a[0] * b[0];
\[\Delta[0] = a[0] * b[0];

end module


4- C'est un circuit de Moure can la sortie ne dipud que de l'état (= les values des boscules)



LM

Etat	5
200	0
201	1
210	0
ln	0


210 = 211



große simplific

circuit détectan de la riqueme 1,0

· circuit d'compten avec enable:



land _____ circuit découpteur ave chargement sur riqual load et mable;

On Milandu Laad langue to (31.0) = 0

module time-out (rest, elle, en, din [31.0]; to [31.0], to-out) // décomptour avec enable et load

to (31.0) := tto (31.0) */to (31.0) +/tto (31.0) * to (31.0);

to (31.0). Mr = Ula;

to (31.0). nst= nst;

to (31.0). ena = en;

tto(0) = /load + load + /din(0) * to(0) + load & din(0) * /to(0);

tto(1) = / load x / to (0) + load a / din(1) x to (1) + load a din(1) a / to (1);

tto (2) = / lood * /to(0) * /to(1) + lood * /din (2) * to(2) + lood * din(2) * /to(2);


// ditution de la valen 0 - subargement

zero 32 (to (31.0]; bad); to-jout = load; end module

6 - l'instruction me s'invère ps nabarellement, ni dans les instructions de calcul, ni dans les instructions, de branchement — s as la met dans un format à part, par exemple:



+ il fant ajouter une commande signext 16 à l'UAL + il fant modifier le signercem comme suit :



7-a) alfrig: set 0x A0000000, % N7

retg 0l1111, % N8

st % N8, [% N7+1]

st % N1, [% N7]

ret

ly set 0x3000000, % n6

loop; ld [% n6], % n1

cmp % n1, o

leg fin

call affreg

ba leop

fin: la fin