

HỆ THỐNG MÁY TÍNH



Cải thiện tốc độ?

2

- Có 2 cách tiếp cận phổ biến:
 - **Latency:** Thời gian hoàn thành 1 công việc nhất định
 - Ví dụ: Thời gian để đọc 1 sector từ đĩa gọi là disk access time hoặc disk latency
 - **Throughput:** Số lượng công việc có thể hoàn thành trong 1 khoảng thời gian nhất định

Giải pháp giặt ủi

3



Pipeline

4

- Pipeline không phải là giải pháp giúp tăng tốc theo kiểu Latency, mà là **Throughput trên toàn bộ công việc được giao**
 - Trên cùng 1 lượng tài nguyên không đổi, các công việc sẽ được tiến hành song song thay vì tuần tự, mỗi công việc chạy trong 1 pipeline (đường ống)
- *Pipelining là một kỹ thuật thực hiện lệnh trong đó các lệnh thực hiện theo kiểu "gối đầu" nhau (overlap) nhằm tận dụng những khoảng thời gian rỗi giữa các công đoạn, qua đó làm tăng tốc độ xử lý lệnh*

Pipeline

5

- Khả năng tăng tốc phụ thuộc vào số lượng đường ống (pipeline) sử dụng
- Thời gian để cho chảy đầy (fill) đường ống và Thời gian để làm khô (drain) sẽ làm giảm khả năng tăng tốc
 - Ví dụ giặt ủi trên nếu không tính thời gian fill và drain thì tăng tốc 4 lần, còn nếu tính thì chỉ tăng tốc được 2.3 lần

Pipeline

6

- Giả sử một máy giặt giặt mất 20 phút, gấp đồ mất 20 phút. Vậy khi dùng giải pháp pipeline sẽ nhanh hơn bình thường bao nhiêu?
- Tổng thời gian cho giải pháp pipeline sẽ bị giới hạn bởi thời gian thực thi của đường ống chậm nhất
- Độ dài không cân bằng giữa các đường ống sẽ làm giảm khả năng tăng tốc


Các bước thực thi lệnh trong MIPS

7


- **IFtch**: Instruction Fetch, Increment PC (Nạp lệnh)
- **Dcd**: Instruction Decode, Read Registers (Giải mã lệnh)
- **Exec**: (Thực thi)
 - ▣ Mem-ref: Calculate Address (Tính toán địa chỉ toán hạng)
 - ▣ Arith-log: Perform Operation (Tính toán số học, luận lý)
- **Mem**: (Lưu chuyển với bộ nhớ)
 - ▣ Load: Read Data from Memory
 - ▣ Store: Write Data to Memory
- **WB**: Write Data Back to Register (Lưu dữ liệu vào thanh ghi)

Datapath

8



- Use datapath figure to represent pipeline



Ý tưởng Pipeline

9

Time →

	1	2	3	4	5	6	7	8	9	10	11	12	13	14
Instruction 1	FI	DI	CO	FO	EI	WO								
Instruction 2		FI	DI	CO	FO	EI	WO							
Instruction 3			FI	DI	CO	FO	EI	WO						
Instruction 4				FI	DI	CO	FO	EI	WO					
Instruction 5					FI	DI	CO	FO	EI	WO				
Instruction 6						FI	DI	CO	FO	EI	WO			
Instruction 7							FI	DI	CO	FO	EI	WO		
Instruction 8								FI	DI	CO	FO	EI	WO	
Instruction 9									FI	DI	CO	FO	EI	WO

10

The diagram illustrates the execution of three instructions over time. The horizontal axis represents Time in picoseconds (ps), ranging from 0 to 1400. The vertical axis represents Program execution order (in instructions).

The instructions are:

- `lw $1, 100($0)`
- `lw $2, 200($0)`
- `lw $3, 300($0)`

The execution stages and their durations are shown below:

Instruction	Stage	Start Time (ps)	End Time (ps)	Duration (ps)
<code>lw \$1, 100(\$0)</code>	Instruction fetch	0	200	200
	Reg	200	400	200
	ALU	400	600	200
	Data access	600	800	200
	Reg	800	1000	200
<code>lw \$2, 200(\$0)</code>	Instruction fetch	200	400	200
	Reg	400	600	200
	ALU	600	800	200
	Data access	800	1000	200
	Reg	1000	1200	200
<code>lw \$3, 300(\$0)</code>	Instruction fetch	400	600	200
	Reg	600	800	200
	ALU	800	1000	200
	Data access	1000	1200	200
	Reg	1200	1400	200

The total execution time for the first instruction is 1000 ps. The second instruction starts at 200 ps and ends at 1200 ps. The third instruction starts at 400 ps and ends at 1400 ps.


Các trở ngại (Hazards) của pipeline

11

- **Structural hazards**: do nhiều lệnh dùng chung một tài nguyên tại 1 thời điểm
 - **Data hazard**: lệnh sau sử dụng dữ liệu kết quả của lệnh trước
 - **Control hazard**: do rẽ nhánh gây ra, lệnh sau phải đợi kết quả rẽ nhánh của lệnh trước
- Gây ra hiện tượng “stalls” hoặc “bubbles” trong pipeline

Structural hazards #1: Single memory

12



Structural hazards #1:


Single memory

13

- Giải pháp:
 - Tạo 2 bộ nhớ đệm **Cache Level 1** trên CPU
 - **L1 Instruction Cache** và **L1 Data Cache**
 - Cần những phần cứng phức tạp hơn để điều khiển khi không có cả 2 bộ nhớ đệm này

Structural hazards #2: Registers

14



Can we read and write to registers simultaneously?

Structural hazards #2:


Registers

15

- Có 2 giải pháp khác nhau được dùng:
 - RegFile có tốc độ truy cập rất nhanh (thường ít hơn 1 nửa thời gian thực thi trên ALU tính trên 1 chu kỳ clock)
 - Write vào RegFile trong suốt nửa đầu chu kỳ clock
 - Read từ RegFile trong nửa chu kỳ clock còn lại
 - Tạo RegFile với 2 ngõ Read và Write độc lập

Control hazard: Rẽ nhánh

16



Where do we do the compare for the branch?

Control hazard: Rẽ nhánh

17

- Chúng ta phải đặt điều kiện rẽ nhánh vào trong ALU
 - Do vậy sẽ có ít nhất 2 lệnh sau phần rẽ nhánh sẽ được fetch, bất kể điều kiện rẽ nhánh có thực hiện hay không
- Nếu chúng ta không thực hiện rẽ nhánh → Cứ thực thi theo trình tự bình thường
- Ngược lại, đừng thực thi bất kỳ lệnh nào sau điều kiện rẽ nhánh, cứ nhảy đến label tương ứng

Control hazard: Rẽ nhánh

18

- **Giải pháp ban đầu:** Trì hoãn (stall) cho đến khi điều kiện rẽ nhánh được thực hiện
 - **Chèn những lệnh rác "no-op"** (chẳng thực hiện việc gì, chỉ để trì hoãn thời gian) hoặc **hoãn việc nạp (fetch) sang lệnh kế (trong 2 chu kỳ clock)**
 - **Nhược điểm:** Điều kiện rẽ nhánh phải làm đến 3 chu kỳ clock


Control hazard: Optimization 1

19

- Giải pháp tối ưu hoá 1:
 - ▣ Chèn thêm các phép so sánh rẽ nhánh đặc biệt tại Stage 2 (decode)
 - ▣ Ngay sau khi lệnh được decode, lập tức quyết định giá trị mới cho thanh ghi PC
 - ▣ Lợi ích: Bởi vì điều kiện rẽ nhánh đã làm xong trong stage 2, nên chỉ có 1 lệnh không cần thiết được nạp → chỉ cần 1 no-op là đủ

Minh hoạ


20



Minh hoạ


21

- Controller inserting a single bubble



Minh hoạ

22



Control hazard: Optimization 2

23

- **Giải pháp tối ưu hoá 2: Tái định nghĩa rẽ nhánh**
 - ▣ Định nghĩa cũ: Nếu chúng ta thực hiện rẽ nhánh thì sẽ không có bất kỳ lệnh nào sau lệnh rẽ nhánh được làm một cách “vô tình” (không mong muốn)
 - ▣ **Định nghĩa mới:** Bất cứ khi nào thực hiện rẽ nhánh, một lệnh ngay sau lệnh rẽ nhánh sẽ lập tức được thực thi (gọi là branch-delay slot)
 - ▣ **Ý nghĩa:** Chúng ta luôn thực thi 1 lệnh ngay phía sau lệnh rẽ nhánh

Control hazard: Optimization 2

24

- Lưu ý về Branch-Delay Slot:
 - Trường hợp xấu nhất: có thể luôn phải đặt 1 lệnh no-op vào trong branch-delay slot
 - Trường hợp tốt hơn: có thể tìm được 1 lệnh trước lệnh rẽ nhánh để đặt trong branch-delay slot mà vẫn không làm ảnh hưởng chương trình
 - Thủ công: Tái cấu trúc thứ tự lệnh là cách làm phổ biến
 - Tự động: Compiler phải rất thông minh để tìm lệnh làm điều này

Nondelayed vs. Delayed

25

Nondelayed Branch


```
or  $8, $9, $10  
add $1, $2, $3  
sub $4, $5, $6  
beq $1, $4, Exit  
xor $10, $1, $11
```

Exit:

Delayed Branch

```
add $1, $2, $3  
sub $4, $5, $6  
beq $1, $4, Exit  
or  $8, $9, $10  
xor $10, $1, $11
```

Exit:



Data hazards

26

- Xem xét dãy lệnh sau:

add **\$t0**, \$t1, \$t2

sub \$t4, **\$t0**, \$t3


and \$t5, **\$t0**, \$t6

or \$t7, **\$t0**, \$t8

xor \$t9, **\$t0**, \$t10

Data hazards


27



Giải pháp Data hazards: Forwarding


28

- Forward result from one stage to another



Forwarding không giải quyết được...

29



- Giải pháp: Phải trì hoãn lệnh sub lại (stall) sau đó mới dùng Forwarding được

Data hazards: Loads

30


- Hardware stalls pipeline
 - Called “interlock”

lw \$t0, 0(\$t1)

sub \$t3,\$t0,\$t2

and \$t5,\$t0,\$t4

or \$t7,\$t0,\$t6



Data hazards: Loads


31

- Vị trí lệnh (instruction slot) sau một load được gọi là “load delay slot”
- Nếu lệnh đó dùng kết quả của load, thì hardware interlock có thể sẽ hoãn (stall) nó đúng 1 chu kỳ clock
- Nếu sau load là 1 lệnh không liên quan, thì không cần trì hoãn (stall) lệnh đó

Data hazards: Loads

32

- Stall is equivalent to nop



Homework

33

- Sách Pettersen & Hennessey: Đọc 6.1