Układy Cyfrowe i Systemy Wbudowane 1 Laboratorium 5

Rozbudowane projekty łączące maszyny stanów oraz moduły WE/WY.

Paweł Cyganiuk 263983, Patryk Jurkiewicz 263896

11.12.2023

1. Treść Zadania

Zamek szyfrowy otwierany kombinacją 4 klawiszy

(inicjały tj. PCPJ)

- symulacja behawioralna: wszystkie 13 stanów oraz zaprezentowanie ich poprzez sekwencje:
 - **PCPJ**PCPPCPJ**
- Symulacja modułu Zamek: ciąg naciskanych klawiszy za pomocą wektora z 17 kodami klawiszy
- Śledzenie wewnętrznego sygnału "state"

2. Założenia

Rozpoczęliśmy realizację ćwiczenia od precyzyjnego zdefiniowania 13 stanów, oznaczonych jako q0 do q12, które będą reprezentowane na automacie Moora. Kluczowym stanem sygnalizującym wyjście y=1 jest q12. W ramach przygotowań, konieczne było także zdefiniowanie kodów liter inicjałów oraz dla znaku zwolnienia klawisza jako wektorów 8-bitowych, takich jak:

P: 01001101,


C: 00100001,


J: 00111011,

F0: 11110000.

Z posiadanych teoretycznych założeń przeszliśmy do etapu implementacji głównego bloku w schemacie logicznym, który następnie zostanie połączony z pozostałymi niezbędnymi blokami w celu pełnego funkcjonowania programu. Ten etap stanowił kluczowy krok w procesie realizacji zadania, umożliwiając nam przeniesienie teorii w praktyczne działanie całego systemu.

3. Graf i schemat logiczny





4. Kod w języku VHDL

```
20 library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
 22 library UNISIM;
 23 use UNISIM.VComponents.all;
 24
 25 use IEEE.NUMERIC STD.ALL:
 27 entity main is
       Port ( Clk : in STD_LOGIC;
 28
                 D0 : in STD_LOGIC_VECTOR(7 downto 0);
D0_ready : in STD_LOGIC;
 29
 30
                  y : out STD LOGIC;
y2 : out STD_LOGIC_VECTOR (3 downto 0);
 32
                  Reset : in STD LOGIC);
 33
 35
 36 architecture Behavioral of main is
 38 type state type is (q0, q1, q2, q3, q4, q5, q6, q7, q8, q9, q10, q11, q12);
 39
 40 constant P: std_logic_vector (7 downto 0) := "01001101";
 41 constant C: std_logic_vector (7 downto 0) := "00110011";
42 constant J: std_logic_vector (7 downto 0) := "00111011";
     constant F0: std_logic_vector (7 downto 0) := "11110000";
 43
 44
 45 signal state, next_state : state_type;
 46
47
    begin
 49 process1 : process( Clk )
 50 begin
       if rising_edge(Clk) then
if Reset = '1' then
 52
            state <= q0;
 53
 55
           state <= next state;
        end if;
         end process processl;
 58
 59 process2 : process( state, D0, D0_ready )
 61 begin
 62 next state <= state;
 64 if DO_ready = '1' then
```

W tej części kodu zdefiniowano entity o nazwie main z różnymi portami, które są kluczowe dla funkcjonowania automatu skończonego (FSM). Porty wejściowe obejmują sygnał zegara (Clk), wektor danych wejściowych o szerokości 8 bitów (D0), sygnał gotowości danych (D0_ready), oraz sygnał resetujący (Reset). Z kolei porty wyjściowe to pojedynczy sygnał logiczny (y) oraz wektor czterobitowy (y2), który posłuży do drugiego zadania, gdzie łączymy się z blokiem HexTo7Seg.

W architekturze Behavioral zdefiniowano typ wyliczeniowy state_type, reprezentujący stany automatu od q0 do q12. Zadeklarowano również stałe (P, C, J, F0) jako wektory ośmiobitowe, które stanowią ustalone wartości w trakcie działania automatu.

W pierwszym procesie (process1), który reaguje na narastające zbocze sygnału zegarowego (Clk), określono warunki aktualizacji stanu automatu (state). Jeśli sygnał resetujący (Reset) jest aktywowany, stan ustawiany jest na q0. W przeciwnym przypadku, stan przyjmuje wartość next_state.

Drugi proces (process2) reaguje na zmiany stanu, dane wejściowe (D0) oraz sygnał gotowości danych (D0_ready). Główną funkcją tego procesu jest przechowywanie aktualnego stanu (state) i aktualizowanie stanu następnego (next_state) w zależności od warunków określonych dla poszczególnych stanów automatu. Proces ten jest istotny dla realizacji logiki automatu skończonego, który reaguje na wejściowe dane i zmienia swoje stany w zależności od warunków określonych w kodzie.

```
61 begin
    next_state <= state;
63
    if D0_ready = '1' then
    case state is
   when q0 =>
      y2 <= X"0";
if D0 = P then
69
           next_state <= ql;
      else
         next_state <= q0;
           end if:
                                                      when qll =>
76
                                                       v2 <= X"B";
      if D0 = F0 then
                                                         if DO = J then
          next state <= q2;
                                                             next_state <= q12;
      elsif DO = P then
                                                         elsif \overline{D0} = P then
          next_state <= q1;</pre>
80
                                                             next_state <= ql;
          next_state <= q0;
82
           end if:
                                                             next_state <= q0;
84 when q2 =>
85 y2 <= X"2";
                                                      when g12 =>
      if D0 = P then
86
          next_state <= q3;</pre>
                                                         if D0 = P then
88
         next_state <= q0;
                                                             next_state <= q1;
89
                                                             next_state <= q0;
91
                                                             end if;
93 y2 <= X"3";
       if D0 = C then
           next_state <= q4;
95
      elsif D0 = P then
  next_state <= q1;</pre>
                                                      end if:
                                                      end process process2;
         next_state <= q0;
                                                      y <= '1' when state = q12 else '0';
100
           end if;
                                                       end Behavioral:
       if D0 = F0 then
```

W powyższej części kodu zastosowano konstrukcję case do definiowania logiki przejścia stanów w ramach automatu skończonego (FSM) zgodnie z przedstawionym grafem. Działanie automatu opiera się na analizie aktualnego stanu (state) i wektora danych wejściowych (D0). Poniżej przedstawiono zwięzłe opisy dla poszczególnych przypadków w konstrukcji case:

• Stan q0:

Sygnał wyjściowy y2 ustawiany jest na wartość X"0", co oznacza szesnastkową reprezentacje liczby '0'.

Jeśli dane wejściowe (D0) są równe stałej P, następuje przejście do stanu q1; w przeciwnym razie pozostaje w stanie q0.

Stan q1:

Sygnał wyjściowy y2 ustawiany jest na wartość X"1".

Jeśli dane wejściowe (D0) równają się stałej F0, następuje przejście do stanu q2; jeśli są równe stałej P, pozostaje w stanie q1; w przeciwnym razie wraca do stanu q0.

Stan q2:

Sygnał wyjściowy y2 ustawiany jest na wartość X"2".

Jeśli dane wejściowe (D0) są równe stałej P, następuje przejście do stanu q3; w przeciwnym razie pozostaje w stanie q0.

... i tak dalej, podobnie dla pozostałych stanów.

Stan q12:

Sygnał wyjściowy y2 ustawiany jest na wartość X"C".

Jeśli dane wejściowe (D0) są równe stałej P, następuje przejście do stanu q1; w przeciwnym razie pozostaje w stanie q0.

Po zakończeniu analizy stanu i danych wejściowych, aktualizowany jest sygnał next_state w zależności od warunków zdefiniowanych dla każdego stanu. Dodatkowo, sygnał wyjściowy y jest ustawiany na '1' w przypadku, gdy aktualny stan jest równy q12, w przeciwnym razie przyjmuje wartość '0'. Ta część kodu implementuje kluczową logikę automatu skończonego, opisującą jego zachowanie w odpowiedzi na wejściowe dane i przejścia między różnymi stanami.

5. Symulator ISim

W celu utworzenia testbencha wykorzystaliśmy wbudowaną funkcję programu ISE Project Navigator. Dzięki wcześniejszej deklaracji sygnału Clk, testbench automatycznie wygenerował wszystkie niezbędne elementy do sprawdzenia poprawności kodu. Naszym zadaniem było zdefiniowanie odpowiedniego opóźnienia zegara, który będzie odpowiadał tym zadanym w ćwiczeniu. Ten proces pozwolił nam skoncentrować się na istotnych aspektach testowania, przy jednoczesnym skorzystaniu z efektywności generowanego automatycznie testbencha.

```
28 LIBRARY ieee;
     -- Uncomment the following library declaration if using
     -- arithmetic functions with Signed or Unsigned values
     --USE ieee.numeric std.ALL;
 35 ENTITY test2 IS
 37
    ARCHITECTURE behavior OF test2 IS
 39
 40
           -- Component Declaration for the Unit Under Test (UUT)
 41
         COMPONENT main
 42
          PORT (

Clk : IN std_logic;
 44
            D0 : IN std_logic_vector(7 downto 0);
D0 ready : IN std_logic;
y : OUT std_logic;
Reset : IN std_logic;
y2 : OUT STD_LOGIC_VECTOR(3 downto 0)
 46
48
49
 50
          END COMPONENT;
 51
 53
        signal Clk : std_logic := '0';
signal D0 : std_logic_vector(7 downto 0) := (others => '0');
signal D0_ready : std_logic := '0';
 55
 57
         signal Reset : std_logic := '0';
 58
 59
            -Outputs
 60
        signal y : std_logic;
signal y2 : std_logic_vector(3 downto 0);
 62
         -- Clock period definitions
 64
         constant Clk_period : time := 10 ns;
 66
        type ByteArray is array(16 downto 0) of std_logic_vector (7 downto 0);
 67
          -- A = 00011100
 70
71
         -- B = 00110010
-- P = 01001101
          -- C = 00100001
-- J = 00111011
73
74
         constant testArray: ByteArray := ("00011100", "00110010",
         "01001101", "00100001", "01001101", "00111011", "00100001", "00011000",
        "01001101", "00100001", "01001101", "01001101", "00100001", "01001101", "00111011", "00011100", "00110010");
```

W tej części kodu definiowana jest testbench dla modułu main. W sekcji ARCHITECTURE o nazwie behavior, deklarowany jest komponent (main), który reprezentuje jednostkę testowaną. Jest to odniesienie do modułu, który ma zostać przetestowany. Komponent ten posiada porty zgodne z interfejsem modułu main, tj. sygnały Clk, D0, D0_ready, y, Reset, i y2. Następnie definiowane są sygnały wejściowe i wyjściowe testbenchu, takie jak Clk, D0, D0_ready, y, Reset, i y2. Sygnały te są używane do dostarczania danych wejściowych do modułu main oraz do odbierania danych wyjściowych z tego modułu podczas symulacji. Warto zauważyć, że została zdefiniowana stała Clk_period określająca okres sygnału zegara, a także utworzony został typ ByteArray, będący tablicą zawierającą 17 wektorów ośmiobitowych, reprezentujących konkretne wartości. Ostatnia część tego bloku kodu to definicja tablicy testArray, która jest zainicjowana zestawem 17 wartości (reprezentujących sekwencję testową dla sygnału D0). Podsumowując, ta część kodu stanowi strukturę testbenchu, zawierającą definicje sygnałów, stałych, komponentu main, oraz przykładowych danych wejściowych do testowania modułu main w środowisku symulacyjnym.

```
80 BEGIN
81
 82
         -- Instantiate the Unit Under Test (UUT) uut: main PORT MAP ( \,
                 Clk => Clk,
 84
                  DO => DO,
                 DO_ready => DO_ready,
 86
                 y => y,
y2 => y2,
                  Reset => Reset
 89
 91
92
93
            - Clock process definitions
          Clk_process :process
 94
             Clk <= '0':
            wait for Clk_period/2;
Clk <= '1';</pre>
 96
97
98
              wait for Clk_period/2;
 99
         end process:
101
102
          -- Stimulus process
103
          stim_proc: process
104
         begin
                 insert stimulus here
106
          for i in 16 downto 0 loop
108
               D0 <= testArrav(i);
109
               D0_ready <= '1';
wait for Clk_period;
111
112
113
              D0_ready <= '0';
wait for 4*Clk_period;
114
               D0 <= "11110000";
116
117
118
               D0_ready <= '1';
wait for Clk_period;
119
               D0_ready <= '0';
wait for 2*Clk_period;
121
              D0 <= testArray(i);
124
               D0_ready <= '1';
wait for Clk_period;
126
                 D0_ready <= '0';
                 wait for 6*Clk_period;
             end loop;
129
         end process;
131
```

W tej części kodu definiowana jest sekcja BEGIN testbenchu, która zawiera instancję testowanego modułu main oraz procesy związane z generowaniem sygnałów zegarowych i symulacją stymulacji. Pierwszą czynnością jest instancjonowanie testowanego modułu poprzez utworzenie egzemplarza o nazwie uut typu main za pomocą polecenia PORT MAP. W ramach tego polecenia przypisywane są odpowiednie sygnały i porty: Clk zostaje połączony z zegarem Clk, D0 z wejściowym sygnałem danych D0, D0_ready z sygnałem gotowości danych D0_ready, y z głównym wyjściem y, y2 z wyjściem

pomocniczym y2, a Reset z sygnałem resetowania Reset. Następnie definiowane są procesy generujące sygnał zegarowy oraz stymulację. Proces Clk_process odpowiada za generowanie sygnału zegarowego. Sygnał ten jest cyklicznie ustawiany na '0' i '1' w określonym interwale, zgodnie z wartością Clk_period, określającą czas trwania jednego cyklu zegarowego. Proces stim_proc to sekcja symulacji stymulacji. W pętli for generowane są kolejne stymulacje dla sygnału D0 i D0_ready. Wykorzystywana jest tablica testArray zdefiniowana wcześniej, aby dostarczyć różne wartości testowe dla sygnału D0. Określone są czasy oczekiwania, takie jak okresy gotowości danych (D0_ready), aby odpowiednio symulować interakcję z modułem main w warunkach rzeczywistych. Podsumowując, ta część kodu odpowiada za przygotowanie i uruchomienie symulacji testów dla modułu main w środowisku testbenchu. Procesy generują sygnał zegarowy oraz sekwencję testową dla sygnału D0 i D0_ready, co umożliwia analizę zachowania modułu podczas symulacji.

Na	me	Value	0 ns		i0 ns	I	100 ns 1	50 ns 2	00 ns	250 ns	300 ns	350 ns	400 ns	450 ns	500 m	rs 51	90 ns 60	00 ns 65	50 ns 70) ns 75	ns 80	0 ns 8!
	Ûe dk	1	Ji		JUJU	vv														uiiiiii	المناسات	
		01001101	0	0011100	11110000	\times	00011100	00110010	11110000	00110010	01001101	11110000	01001101	001000	01 (1111	10000 0	0100001	01001101 1	1110000 0:	00 101	00111011 1	1110000 (0011101:
Ι.	le d0_ready	0																				
	le reset	0																				
	tate state	q9					q.)			(q1)(q2)(q3)(9		q5	q6	Q7	Q8 (q9 X	q10	q11 q12
	Tel y	0																				
		1001				0000		/			0001	0010	0011	01	0100 0	0101 0	0110	0111	11 1000	1001	1010	1011 1100
	l dk_period	10000 ps											10000 ps									
			ll .																			
Nar		Value	. 8	350 ns	900 r	ns	950 ns	1,000 ns	1,050 ns	1,100 ns	1,150 ns	1,200 ns	1,250 ns	1,300	16	1,350 ns	1,400 ns	1,450 ns	1,500 ns	1,550 ns	1,600 ns	1,650 ns
▶!	cik	0	u,																			
		00100001		00111011	\rightarrow	00100001	11110000	00100001	00011100	11110000	00011100	0100110	11110000	0100	101	00100001	11110000	00100001	01001101	11110000	010011	01
	d0_ready	0	4									_							_			
	e reset	0	\rightarrow		_																	
	e state	q 0		q12	\rightarrow				q0			Q1)(q2	\times	3 3)(q4)(q5	q6)(q7)(q8)(q9	(q1
▶!	Un y	0																				
		0000	=	1100	\rightarrow				0000			0001		X 0	011	0100	0101	0110	0111	1000	1001	0001
	e clk_period	10000 ps											10000 ps									
Na		Value	11.6	50 ns	11.700 n		1,750 ns	11,800 ns	11,850 ns	11,900 ns	11.950 ns	2,000 ns	2,050 ns	2,100 ns	12	150 ns	2,200 ns	12,250 ns	2,300 ns	2,350 ns	2,400 ns	2,450 ns
	Un elk	Vinde	-											0 0 0				00000				00000
		01001101	Щ,	01001101	11110	100 V	01001101	00100001	11110000	00100001	01001101	11110000	01001101	001	1011 (1	1110000 X	00111011	00011100	X 11110000 X	00011100	00110010	(11110000 (001
	₩ d0_ready	0.0001101	<u> </u>	1		_	01001101	0010001		00100001	01001101	11110000	01001101			1110000	00111011	- 00011100		00011100	00110010	11110000 (001
	reset				_								_									
	state	-3	-0 V	q1	- V	12 X	g3) q4) q5)	96	V 07	X q8 X	9		q10	q11)(q12	V		g0		
	Le y	0	43/	41	+~~	<u> </u>	45	^ 4+	~ ~ ~	qu		+~ ~ ~	43	^_	410	411	Q12	^		do		
		0011	, -	0001	V 00	10 X	0011	X 0100	X 0101 X	0110	X 0111	X 1000 X	1001		1010	1011	1100			0000		
		10000 ps	1		1				1 2201	-110	7 0111	1 200	10000 ps									

6. Wnioski

Udało nam się pomyślnie zrealizować główne zadanie laboratorium, tj. implementację zamka szyfrowego otwieranego kombinacją 4 klawiszy (inicjały PCPJ) przy użyciu maszyny stanów. Symulacja behawioralna obejmująca wszystkie 13 stanów oraz prezentacja ich poprzez sekwencję **PCPJ**PCPDJ** została skutecznie zaimplementowana. Dodatkowo, przeprowadziliśmy symulację modułu Zamka, gdzie testowaliśmy ciąg naciskanych klawiszy za pomocą wektora z 17 kodami klawiszy. Śledzenie wewnętrznego sygnału "state" zostało również pomyślnie zrealizowane. W przypadku drugiego zadania, związanego z połączeniem maszyny stanów z blokiem HexTo7Seg, udało nam się pomyślnie zaprogramować kod, jednak ze względu na ograniczenia czasowe nie udało się go wgrać na płytkę. W trakcie tego laboratorium zdobyliśmy praktyczne doświadczenie w implementacji maszyn stanów oraz integracji modułów wejścia/wyjścia. Zastosowanie automatu skończonego w projektach cyfrowych stało się dla nas bardziej zrozumiałe i umożliwiło lepsze zrozumienie zasad ich działania. Podsumowując, laboratorium przyniosło nam praktyczną wiedzę, a także umożliwiło rozwijanie umiejętności programowania w języku VHDL i pracy z układami cyfrowymi.