




傳輸系統電路設計與模擬 - Mapper IC M23設計




教授: 郭昭宗

學生: 電子三乙 110510216 蔡承宏
電子三甲 110510134 王維碩

2019/6/11

功能概要



Data: $85\text{bits} \times 8 = 680 \text{ bits}$
85 clock one hadder

The full of M23 has $680\text{bits} \times 7 = 4760 \text{ bits}$

RX

接收端

程式介紹 - 初值設定

```
module DS3  
(clk,reset,count,data,sel,in,pulse,subframe,f0,f1,F0,F1,  
all,newframe,newpulse,one,two,three,four,five,six,seven,  
up);
```

```
input clk,reset;  
output [9:0] count;  
reg [9:0] count;
```

```
output [6:0] data;  
reg [6:0] data;  
output [3:0] sel;  
reg [3:0] sel;  
output in;  
reg in;  
output pulse;  
reg pulse;
```

```
output subframe,f0,f1,F0,F1;  
reg subframe,f0,f1,F0,F1;
```

```
output [12:0] all;  
reg [12:0] all;  
output [2:0] newframe;  
reg [2:0] newframe;  
output  
newpulse,one,two,three,four,five,six,seven,up;  
reg newpulse,one,two,three,four,five,six,seven,up;
```

程式介紹

```
// upcounter  
  
always@(posedge clk)  
begin  
    if(reset)  
        begin  
            count=0; sel=0;  
        end  
    else if (count==679)  
        count=0;  
    else  
        count = count + 1;  
end
```

- 這裡利用正緣 clk 作為觸發
- 將選擇線還有計數器初值設為 0
- 讓計數器數 0~679 共 680 bits

```
// multiplexer upcounter
always@(posedge clk)
begin
  if (reset)
    sel=0;
  else if (sel==6)
    sel=0;
  else
    sel=sel+1;
end
```

- sel 用來控制 in，輸入有7組，所以數 0 到 6
- 這邊讓它不斷的數 0 到 6 全部需要共有 4760 bits
- 達到輸入資料1101010，7組資料，用7條控制線控制

```
// multiplexer give frame seat
always@(count)
begin
  if (count==85 || count ==0)    sel=0;
  else if (count==170 || count==255 || count == 340 || count ==425 || count == 510 || count == 595 || count ==679)
    sel=0;
end
```

- 每經過84個bits會有一個資料對齊位元 第一個為位於count = 85 的 F1
- 於第一列中F1之後會遇到 C11、F0、C12、F0、C13、F1、還有最後位元 count = 679
- 這些時候皆須將sel歸零

```
// multiplexer
always@(sel)
begin
    if (sel==0) in=1;
    else if (sel==1) in=1;
    else if (sel==2) in=0;
    else if (sel==3) in=1;
    else if (sel==4) in=0;
    else if (sel==5) in=1;
    else if (sel==6) in=0;
end
```

```
// data SISO
always@(posedge clk)
begin
    data[6] = data [5] ;
    data[5] = data [4] ;
    data[4] = data [3] ;
    data[3] = data [2] ;
    data[2] = data [1] ;
    data[1] = data [0] ;
    data[0] = in ;
end
```

- 當控制線為0 到 6 時分別對應其輸入
- 0 到 6 不斷重複輸入 1101010 當成資料

- data[]用來一個一個的導入 in 的值

```
// frame's seat
always@(posedge clk)
begin
    if (reset)
        pulse = 1;
    else if (count==85 || count==170 || count==255 || count == 340 || count ==425 || count == 510 || count == 595 || count ==0)
        pulse = 1;
    else
        pulse = 0;
end
```

- 以pulse作為識別開頭到結尾所遇到的這些對齊符號
- 符號以第1列舉例為 X1、F1、C11、F0、C12、F0、C13、F1


```
// the first frame's number
```

```
always@(pulse)
begin
  if (pulse==1 && count ==0 && all!=2040 && all!=2720 && all!= 3400 )
    data=1;
end
```

```
// when the frame is 0 or 1
```

```
always@(clk)
begin
  if (count ==170 || count ==255 || count==340 || count ==425 || count==510)
    data = 7'b1010100;
  else if (count == 85 || count == 595 )
    data = 7'b1010101;
  else if (all==3400 || all==2040)
    data = 7'b1010100;
  else if (all==2720)
    data = 7'b1010101;
end
```

- All 為7列 0~679 bits 的 資料
- 共 4760 bits · 設定訊框開頭字元
- P2: count = 2040
- M0: count = 2720
- M1: count = 3400

- 使用count 控制 data
- 將其指定於題目所規定的值

```
always@(count)
begin
  if (reset)
    begin subframe = 0;
          f0=0; f1=0; F0=0; F1=0;
    end

  else if (count==85)
    F1 = 1;
  else if (count==255)
    F0 = 0;
  else if (count==425)
    f0 = 0;
  else if (count==595)
    f1 = 1;

  else
    begin F1 = F1; F0 = F0; f0 = f0; f1 = f1; end
end
```

- 將訊框預設值和偵測線於初始值時設為零
- 標示出Frame count = 85 的值
- 標示出Frame count = 255 的值
- 標示出Frame count = 425 的值
- 標示出Frame count = 595 的值
- 將值等於自己，避免在不等於自己時亂跑

```
always@(clk or f1)
begin
  if (F1==1 && F0 ==0 && f0==0 && f1==1)
    subframe=1;
  else if (all==4759)
    begin
      F1=0;
      f1=0;
      subframe=0;
    end
end
```

// when the frame is 0 or 1

- 偵測到規定的訊框值1001
- 使標示用 subframe設為1作為標示
- 經過0~4759bits 共4760bits結束第1次循環
- 並歸零

```
always@(posedge clk)
begin
  if (reset)
    begin
      all=0;
    end
  else if (all==4759)
    begin
      all=0; F1=0; f1=0; subframe=0;
    end
  else
    all=all+1;
end
```

- 到 4759 bits 時歸零
- 並以 all=all+1 繼續循環

```
always@(posedge data)
begin
  if (reset)
    newframe=0;
  else if (count==0)
    begin
      newframe[2] = newframe[1];
      newframe[1] = newframe[0];
      newframe[0] = data[0];
    end
end
```

```
always@(newframe)
begin
  if (reset)
    newpulse = 0;
  else if (newframe==3'b010)
    newpulse = 1;
  else
    newpulse = 0;
end
```

- 利用data[]收到的資料傳送至newframe[2:0]
3bits 之位元也就是7' bxxxxxxx to 3' bxxx
- 這邊利用newframe來偵測末三列的M0、M1、
M0

```
//pulse
always@(posedge clk)
begin
  if (reset)
    begin
      one=0; two=0; three=0; four=0; five=0; six=0; seven=0;
    end
  else if (all <= 679)
    one=1;
  else
    one=0;
end
```

```
always@(posedge clk)
begin
  if (all >= 680 && all <= 1359)
    two=1;
  else
    two=0;
end
```

```
always@(posedge clk)
begin
  if (all >= 1360 && all <= 2039)
    three=1;
  else
    three=0;
end
```

- 對於 7 條線做初值設 0 動作
- 識別 0 ~ 679 共680bits的範圍
- 表示第一列 X1 ~ 83I

- 識別 680 ~ 1359 bits為第二列
- 範圍 X2 ~ 82I

- 識別 1360 ~ 2039 bits為第三列
- 範圍 P1 ~ 81I

```
always@(posedge clk)
begin
  if (all >= 2040 && all <= 2719)
    four=1;
  else
    four=0;
end
```

```
always@(posedge clk)
begin
  if (all >= 2720 && all <= 3399)
    five=1;
  else
    five=0;
end
```

```
always@(posedge clk)
begin
  if (all >= 3400 && all <= 4079)
    six=1;
  else
    six=0;
end
```

- 識別 2040 ~ 2719 bits為第四列
- 範圍 P2 ~ 80I

- 識別 2720 ~ 3399 bits為第五列
- 範圍 M0 ~ 79I

- 識別 3400 ~ 4079 bits為第六列
- 範圍 M1 ~ 78I

```
always@(posedge clk)
begin
  if (all >= 4080 && all <= 4759)
    seven=1;
  else
    seven=0;
end
//pulse
```

- 識別 4080 ~ 4759 bits為第六列
- 範圍 M0 ~ 77I

```
always@(posedge clk)
begin
  if (reset)
    up=0;
  else if (count==679)
    up=1;
  else
    up=0;
end
```

```
endmodule
```

- 每 680 bits 設置一個up用來表示有偵測到一列
- 可將up波型與各列波型做對照確認

測試檔

```
module DS3_test;
reg clk,reset;
wire [9:0] count;
wire [6:0] data;
wire [3:0] sel;
wire in,pulse,subframe,f0,f1,F0,F1;
wire [12:0] all;
wire [2:0] newframe;
wire newpulse,one,two,three,four,five,six,seven,up;


DS3 d1 (clk,reset,count,data,sel,in,pulse,subframe,f0,f1,F0,F1,all,newframe,newpulse,one,two,three,four,five,six,seven,up);
initial
begin
    clk=1;
    reset=1;
    #10 reset=0;
end

always #10 clk=~clk;
initial
#1000000 $finish;


endmodule
```



本次執行的檔案已以往的測試檔方式太龐大跑不了且過於不便，所以利用選擇線方式進行傳輸，主要程式皆在主體檔



完整視圖






細部視圖























TX

傳送端1111111

程式介紹 - 初值設定

Module DS3

(clk,reset,count,in,sel,allcount,data,pulse,F,subframe,Positionframe,PositionPulse,trigger);

```
input reset,clk;
output [9:0] count;
output [15:0] allcount;
output [3:0] sel;
output in,pulse,subframe;
output [6:0] data;
output [3:0] F;
output [2:0] Positionframe;
output PositionPulse;
output trigger;
```

```
reg [9:0] count;
reg [15:0] allcount;
reg [3:0] sel,F;
reg in,pulse,subframe;
reg [6:0] data;
reg [2:0] Positionframe;
reg PositionPulse;
reg trigger;
```

程式介紹

```
//count
always@(posedge clk)
begin
  if (reset)
    count=0;
  else if (count==679)
    count=0;
  else
    count=count+1;
end
always@(posedge clk)
begin
  if (reset)
    allcount=0;
  else if (allcount==4759)
    allcount=0;
  else
    allcount=allcount+1;
end
```

- 這裡利用正緣 clk 作為觸發
- 將選擇線還有計數器初值設為 0
- 讓計數器數 0~679 共 680 bits
- 這邊讓它不斷的數 0 到 6 全部需要共有 4760 bits

```
// multiplexer upcounter
always@(posedge clk)
begin
  if (reset)
    sel=0;
  else if (sel==6)
    sel=0;
  else
    sel=sel+1;
end
```

- sel 用來控制 in ，輸入有7組，所以數 0 到 6
- 達到輸入資料1111111 ，7組資料，用7條控制線控制

```
always@(posedge clk)
begin
  if (reset)
    in=1;
  else if (sel==0) in=1;
  else if (sel==1) in=1;
  else if (sel==2) in=1;
  else if (sel==3) in=1;
  else if (sel==4) in=1;
  else if (sel==5) in=1;
  else if (sel==6) in=1;
end
```

- 因為傳送之資料皆為1，所以將所有資料的控制線設為1

```
always@(posedge clk)
begin
  if (reset)
    data=7'b0000000;
  else
    data[6]=data[5];
    data[5]=data[4];
    data[4]=data[3];
    data[3]=data[2];
    data[2]=data[1];
    data[1]=data[0];
    data[0]=in;
end
```

- data[]用來一個一個的導入 in 的值

```
//C=0 F0=0
always@(posedge clk)
begin
  if (count==170 || count==255 || count==340 || count== 425 || count==510 || allcount==2720 || allcount==4080)
    data=7'b1111110;
end
```

- 將 0~4759 中需要以零表示之位置進行歸零動作。

```

always@(posedge clk)
begin
    if (reset)
        pulse = 1;
    else if (count==85 || count==170 ||
count==255 || count == 340 || count
==425 || count == 510 || count == 595
|| count ==0)
        pulse = 1;
    else
        pulse = 0;
end

```

```

//F0 and F1 1001
always@(clk)
begin
    if(reset || allcount==0)
        F=0;
    else if (count==85)
        F[3]=data[0];
    else if (count==255)
        F[2]=data[0];
    else if (count==425)
        F[1]=data[0];
    else if (count==595)
        F[0]=data[0];
end

```

- 透過偵測一列中之識別表示字元令pulse跳起之動作表示已經傳送完成1列中訊框部分資料
- 識別字元(依序)
EX. F1、C11、F0、C12、F0、C13、F1

- 在各個Frame將data[]資料引入F[3:0]中


```
//if F0 and F1 =1001 subframe HIGH  
always@(posedge clk)  
begin  
    if (reset)  
        subframe=0;  
    if (F==4'b1001)  
        subframe=1;  
    if (allcount==0)  
        subframe=0;  
end
```

- 透過偵測data[0]送至F[3:0]之資料判定訊框1001時
令subframe跳起之動作表示已經傳送完成7列資料

```
// X1 X2 P1 P2 M0 M1 M0 SISO  
always@(posedge clk)  
begin  
    if(reset)  
        Positionframe=3'b001;  
    else if (count==0)  
        begin  
            Positionframe[2]=Positionframe[1];  
            Positionframe[1]=Positionframe[0];  
            Positionframe[0]=data[0];  
        end  
end
```

- 將data[0]以序進序出方式傳送至Positionframe來準備之後對齊符號之判定

```
// find 010
always@(posedge clk)
begin
    if (reset)
        PositionPulse=0;
    else if (Positionframe==3'b010)
        PositionPulse=1;
    else
        PositionPulse=0;
end
```

```
// trigger
always@(posedge clk)
begin
    if(reset)
        trigger=0;
    else if (count==679)
        trigger=1;
    else
        trigger=0;
end

endmodule
```

- 透過判定M0(2720)、M1(3400)、M0(4080)分別為0、1、0來進行資料對齊識別，並使用一個位置識別波形表示。

- 最後透過偵測一列中之識別表示字元令pulse跳起之動作表示已經傳送完成1列中整串資料。

測試檔

```
module DS3_test;
reg clk,reset;
wire [9:0] count;
wire [15:0] allcount;
wire [3:0] sel;
wire in,pulse,subframe;
wire [6:0] data;
wire [3:0] F;
wire [2:0] Positionframe;
wire PositionPulse;
wire trigger;


DS3 d1 (clk,reset,count,in,sel,allcount,data,pulse,F,subframe,Positionframe,PositionPulse,trigger);
initial
begin
  clk=1;
  reset=1;
  #10 reset=0;
end

always #10 clk=~clk;
initial
#1000000 $finish;


endmodule
```



： 本次執行的檔案已以往的測試檔方式太龐大跑不了且過於不便，所以利用選擇線方式進行傳輸，主要程式皆在主體檔 ：



完整視圖







細部視圖















Thanks