

SME101: 集成电路导论

Spring Semester, 2025

Xiaolong Liu

School of Microelectronics

Southern University of Science and Technology

*Acknowledgement: The notes are originally prepared by
Prof. Hao Yu*

Lecture 3:

EDA



3.1 EDA基础

3.2 模拟仿真

3.3 数字综合

3.4 国内EDA发展史

Electronic Design Automation



- ◆ EDA工具是集成电路产业发展的基础，直接影响芯片性能、质量、生产效率和成本
- ◆ EDA支撑着数千亿规模的集成电路，向上支撑着数万亿的电子信息市场
- ◆ 没有EDA工具，IC产业发展无从谈起

EDA是什么？

定义 EDA是设计芯片的软件，是进行芯片设计和生产不可或缺的工具

EDA是专门用来设计芯片的软件

- ◆ EDA (Electronic Design Automation, 电子设计自动化)：是指利用计算机软件完成大规模集成电路设计、仿真、验证等流程的设计方式。EDA软件是集成电路领域的上游基础工具，贯穿于集成电路设计、制造、封测等环节，是集成电路产业的战略基础支柱之一。
- ◆ 一个完整的集成电路设计和制造流程主要包括工艺平台开发、集成电路设计和集成电路制造三个阶段。各阶段主要内容及细分环节如下：

工艺平台开发

工艺平台开发阶段主要由晶圆厂（包括晶圆代工厂、IDM制造部门等）主导完成，在其完成集成电路器件和制造工艺的设计后，建立集成电路器件的模型并通过 PDK或建立IP和标准单元库等方式提供给集成电路设计企业（包括芯片设计公司、集成电路IP公司、IDM设计部门等）。

集成电路设计

集成电路设计阶段主要由集成电路设计企业主导完成，其基于晶圆厂提供的PDK或IP和标准单元库进行电路设计，并对设计结果进行电路仿真及验证。若仿真及验证结果未达设计指标要求，则需对设计方案进行修改和优化并再次仿真，直至达到指标要求方能进行后续的物理实现环节。物理实现完成后仍需对设计进行再次仿真和验证，最终满足指标要求并交付晶圆厂进行制造。在大规模集成电路设计过程中，由于工艺复杂、集成度高等因素，电路设计、仿真及验证和物理实现环节往往需要反复进行。

集成电路制造

集成电路制造阶段主要由晶圆厂根据物理实现后的设计文件完成制造。若制造结果不满足要求，则可能需要返回到工艺开发阶段进行工艺平台的调整和优化，并重新生成器件模型及PDK提供给集成电路设计企业进行设计改进。

缺少EDA难以进行芯片设计

- ◆ 随着集成电路制程的进步，设计规模越来越大，制造工艺越来越复杂，设计师难以依靠手工完成相关工作，必须依靠EDA工具完成电路设计、版图设计、版图验证、性能分析等工作。
- EDA在美国对华科技封锁过程中具有“一剑封喉”作用，中国发展EDA十分必要与迫切**

- ◆ 目前，EDA是制约中国集成电路产业发展的短板之一（另一个短板是光刻机），中国发展EDA行业具备必要性和迫切性，EDA国产化是中国集成电路行业发展的必经之路。

必要性

EDA是集成电路产业的第一环，间接撬动了国内万亿规模的数字经济，中国发展高精尖制造业与数字经济产业过程中，不能绕开EDA产业。

迫切性

目前中国的集成电路设计高度依赖欧美系EDA工具，一旦欧美断供EDA工具，中国依赖高端芯片的相关制造业将举步维艰，中国经济将蒙受难以估算的巨大损失。


国产EDA现在只能勉强满足130nm/90nm级别的芯片设计，伴随着制程进步国产EDA工具明显乏力，难以进行22nm之下的设计。另外工具不全也是中国EDA行业的一个问题。

EDA行业特征

- 1 EDA技术壁垒极高。核心知识产权、关键方法学、技术团队、生态建设是决定EDA公司成败的几个关键因素。对标国际EDA头部公司，**设计生态涵盖了成套EDA工具链、IP平台、设计服务等主要领域。**
- 2 EDA头部公司**持续高强度投入巨资**，通过加强自研和外部并购，不断扩张自身业务和产品线边界。据统计，EDA国际三巨头实施了**200+次并购**，有力促进了其整体实力提升，奠定了行业领导地位。
- 3 EDA头部公司必须严格遵守欧美出口管制协议。为保障国产供应链安全，可借鉴其成功经验，持续加大对国产EDA公司的高强度投入，逐步形成自主可控的**成套EDA工具链、IP平台、设计服务等一体化**解决方案。

中国EDA产业起步晚，模拟有一定发展，数字EDA发展很不足

海外企业通过**并购**不断提高行业门槛



EDA重要性

电子设计自动化（EDA）是芯片设计方向的重要工业软件，被誉为“芯片之母”，也是当前我国芯片“卡脖子”程度最严重的领域之一。**因此是微电子学的四大学科方向之一。**

国家“十四五”发展规划，将**集成电路设计工具（即EDA）列入集成电路领域首位**

坚持创新驱动
发展全面塑造
发展新优势

02

03 集成电路




集成电路设计工具 重点装备和高纯靶材等关键材料研发，集成电路先进工艺和绝缘栅双极型晶体管（IGBT）、微机电系统（MEMS）等特色工艺突破，先进存储技术升级，碳化硅、氮化镓等宽禁带半导体发展。

2022年6月6日，深圳市发布《深圳市培育发展半导体与集成电路产业集群行动计划（2022-2025年）》，**将EDA工具列为重点工程首位。**

四、重点工程

（一）EDA工具软件培育工程。集聚一批EDA工具开发企业 and 专业团队，加强EDA工具软件核心技术攻关，推动EDA工具软件实现全流程国产化。支持开展先进工艺制程、新一代智能、超低功耗等EDA技术的研发。加大国产EDA工具推广应用力度，鼓励企业和科研机构购买或租用国产EDA工具软件，推动国产EDA工具进入高校课程教学。（市发展改革委、科技创新委、教育局及相关区政府按职责分工负责）

EDA发展简史

时间	阶段	芯片描述 抽象层级	抽象层级 示意图	主要特征	问题挑战	代表公司
1970年代	CAD/CAM 计算机辅助设计/ 计算机辅助制造	晶体管级模型 电容级设计		尝试实现整个设计 工程的自动化	功能单一，不同软件兼容性差，不能提供系统级仿真和综合，只能在产品开发后期发现错误	Applicon Calma Computervision
1980年代	CAE 计算机辅助工程	门级模型 电容级设计		使用编程语言设计 、验证电路	不能适应复杂电子系统的 要求，具体化的原件图形 制约着优化设计	Daisy Systems Mentor Graphics Valid Logic
1990年代	ESDA 电子系统设计自 动化	标准延迟模型 连接线级设计		涌现高级语言描述 、系统级仿真和综 合技术	在仿真、时序分析、集成 电路自动测试、高速印刷 电路板设计以及操作平台 扩展等方面面临挑战	Synopsys Cadence Mentor (现Siemens EDA)
2000至今	EDA 电子设计自动化	IP组件性能模型 IP互连性能模型		软件功能更强大、 更高效、更简单， 支持更大规模可编 程逻辑器件	应用需求分化、验证工作 复杂、IP复用价值没有完 全发挥	Synopsys Cadence Mentor (现Siemens EDA)


资料来源：IEEE、Synopsys、开源证券研究所

EDA发展简史

技术升级 芯片制程进步，晶体管数量呈现指数型增长，设计难度提升，推动EDA产品发展

- ◆ 芯片制程进步推动EDA变革。随着芯片制程进步，单颗芯片中晶体管数量呈现指数型增长，制程突破14nm后，芯片设计中为防漏电等问题，硬性规则增加，EDA所能实现的变通空间受压缩，EDA行业面临变革。
- ◆ 后摩尔时代对EDA提出更高的要求。后摩尔时代产业发展路径中，延续摩尔、扩展摩尔、超越摩尔分别从缩小器件尺寸、集成、新材料方面推动芯片性能的提升，而与之相匹配的是对EDA更高的要求，包含效率提升，整体解决方案，方法学创新等。为了满足后摩尔时代对EDA提出的更高要求，EDA产品持续升级，包括更强的计算性能，系统级别的整合方案与分析能力等。
- ◆ EDA市场或进入2.0时代。EDA2.0(EDaaS)是解决芯片需求剧增和设计人才缺口的关键路径。EDA1.X难以满足应用系统厂商需求，而EDA2.0不仅可以大幅度提高芯片设计效率，还能降低芯片设计技术门槛，普惠芯片设计，扩大芯片设计人群，同时解决芯片需求增长缺口。

电子技术发展推动EDA进步




EDA按功能分类

EDA软件工具的三种类型

类型	作用	详细描述
设计工具	描述电路功能， 组装电路元件	组装过程既可以是逻辑过程（逻辑综合），也可以是物理过程（布局布线、自定义布局）
仿真工具	并电路实现前预测其行为	以不同详细程度对电路元件行为建模，执行各种操作，预测电路的最终行为，描述方式通常以标准硬件描述语言呈现，如Verilog或VHDL
验证工具	检查芯片逻辑或物理表示是否正确连接，并提供所需的性能	分为物理验证互连的几何形状、对比实现电路与原始描述、仿真对比实际行为与预期行为、算法验证电路等多种形式

EDA软件工具在芯片设计流程中位置




- EDA工具包括硬件和软件两部分。
- 软件是工具的核心，分为仿真工具、设计工具、验证工具三种类型。
- 硬件是用来加速仿真、验证速度的服务器和专用工具。

EDA按应用分类

分类 按照应用场景EDA工具分为数字设计、模拟设计、晶圆制造、封装、系统等五大类

◆ EDA产品线繁多，按照集成电路产业链划分，集成电路EDA工具可以分为制造类EDA工具、设计类EDA工具及封测类EDA工具。晶圆厂借助器件建模及仿真、良率分析等制造类EDA工具来协助其进行工艺平台开发，工艺平台开发完成后，晶圆厂建立集成电路器件的模型并通过PDK或建立IP和标准单元库等方式提供给集成电路设计企业。设计类EDA工具则是基于晶圆厂或代工厂提供的PDK或IP及标准单元库为芯片设计厂商提供设计服务。封测类EDA工具主要是提供封装方案设计及仿真的功能，从而帮助芯片设计企业完成设计。

◆ 根据EDA工具的应用场景不同，可以将EDA工具分为数字设计类、模拟设计类、晶圆制造类、封装类、系统类等五大类。




EDA三巨头

企业	Synopsys	Cadence	Mentor (Siemens EDA)
总部	美国加利福尼亚山景城	美国加利福尼亚圣何塞	美国俄勒冈威尔逊维尔
成立时间	1986年	1998年	1981年
股票代码	SNPS	CDNS	/
业务类型	提供EDA解决方案、芯片接口IP、信息安全服务等	基于智能系统设计策略,提供软件、硬件和IP等产品及服务	提供全面的EDA软件、硬件、服务组合产品
员工人数	15000+	~8800	~6000
研发投入 (亿美元)	12.1	9.4	未披露
总市场营收 (亿美元)	36.8	26.8	~13
EDA市场营收 (亿美元)	20.97	20.36	~10.4
EDA营收占 总营收比重	57%	76%	80%
EDA营收 占全球比重	29.7%	28.9%	16.4%
主攻领域	数字芯片设计、静态时序验证确认、SIP提供	模拟、数模混合平台、数字后端、DDR4 IP	后端验证、可测试性设计、光学临近修正
明星产品	逻辑综合工具DC时序分析工具PT、模拟前端XA、数字前端VCS、IP库、DesignWare IP	仿真验证NC-Verilog、模拟仿真版、Virtuoso	Signoff工具Calibre、DFTcompiler、RTL仿真VSC
设计制造合作企业	台积电、英特尔、三星、是德科技、Socionext等	台积电、FD Xcelerator、Global Foundries、Arm等	台积电、Arm、AMD、Xilinx (AMD)、profpga等


EDA全球市场格局

全球EDA 市场增速已经较为平稳。根据ESD Alliance数据，2020 年全球EDA 市场规模为115 亿美元，2010-2020 年10 年复合增速为8%。根据Verified Market Research 数据，2028 年全球EDA 市场规模有望达到215.6 亿美元，2020-2028 年8 年复合增速为8.21%。总体来看，全球EDA 市场增速已经较为平稳。相较于超过4000亿美元的集成电路市场来说，EDA只占其中的2.5%，但却是支撑集成电路市场的基础。


三大巨头垄断全球EDA 市场。根据ESD Alliance 和前瞻产业研究院数据，新思科技（Synopsys）、楷登电子（Cadence）与西门子EDA（2016 年收购Mentor Graphics）三大巨头2020 年全球EDA 市场份额约为70%，三大巨头是全球仅有的拥有设计全流程EDA 工具解决方案的企业，其他企业缺少布局设计全流程工具技术的实力。



■ EDA在半导体市场占比



■ EDA全球市场规模



■ EDA全球市场格局

EDA全球市场格局

SYNOPSYS®
cā dence™
Siemens EDA

ANSYS®

Emperyean 华大九天

KEYSIGHT
TECHNOLOGIES

Altium®

ZUKEN®

PDF/SOLUTIONS™

SILVACO

SMT 国微集团

PRIMARIUS
概伦电子

Semitronix

DEEDIC

NineCube

芯华章

ARCAS

cogenda

立微科技
Luxen Technology

ICmanage

FRACTAL
Technologies

DJEL

metrics

JEDAT™

SILICON FRONTLINE

FishTail


MunEDA

SILICON FRONTLINE


- 拥有完整的、有总体优势的全流程产品，在部分领域有绝对优势
- 约占全球市场78%
- Revenue > \$1B

- 拥有特定领域全流程，在局部领域技术领先
- 约占全球市场15%
- Revenue \$50M -- \$400M


- 点工具为主（约50家）
- 约占全球市场7%
- Revenue < \$30M




模拟EDA全流程




原理图编辑




电路仿真




版图编辑



物理验证



寄生参数提取



版图仿真及分析

模拟EDA全流程

模拟设计流程 模拟电路设计先进行系统定义，输出原理图后经过验证和仿真，最终生成设计版图

使用EDA工具进行模拟设计的流程

前端设计

系统定义

对电路系统及子系统做出相应的功能定义，并确定面积、功耗等相关性能的参数范围

电路设计

电路结构选择，根据设计要求选择合适的基础元器件，形成一定的组合，设计出符合需求的电路结构。需要工程师自行手工选择所需的电路结构和元器件，并且决定其参数


电路仿真（前仿真）

工程师可以对电路不断进行修改和调整，直到仿真结果满足设定指标要求

最终输出原理图



局部放大



后端设计

版图设计

电路结构已经确定了模拟电路元件的各项参数，工程师对设计的模拟电路继续进行物理性描述，将电路结构设计转换成版图，以便后续制造环节

物理验证

对设计的模拟电路进行设计规则检查（DRC）、版图与电路图的一致性检查（LVS）


后仿真

前仿真没有考虑到走线的电阻、电容等寄生参数是比较理想的仿真，将寄生参数加入到版图后的电路仿真更接近真实的芯片仿真，属于后仿真。后仿真的结果满足设计指标及系统功能要求后，模拟电路的设计工作才算完成。模拟电路对寄生参数比较敏感，前仿真满足设计要求，而后仿真很可能难以满足设计要求，要求不断调整电路结构和参数。


最终生成IC设计版图



局部放大



数字EDA全流程



数字EDA全流程

数字设计流程 使用EDA工具进行数字芯片设计一般从规格制定开始，生成设计版图后完成设计

使用EDA工具进行数字设计的流程

前端设计

规格制定

提出芯片功能和性能等方面设计要求

详细设计

依据客户规格要求，制定设计方案和具体实现架构，划分模块功能

HDL编码

使用硬件描述语言将硬件电路功能描述出来，形成寄存器传输级代码（有编程属性）

逻辑仿真验证

检验编码设计的正确性，检验的标准就是第一步制定的规格

逻辑综合

将HDL代码转换为门级网表（Net list）

时序与形式验证

对综合的网表分别从时序和功能上进行验证

输出门级网表（逻辑电路）

局部放大

触发

1k

5k

V_{T10}

后端设计

可测试性设计

在芯片设计中插入扫描链，将非扫描单元（如寄存器）变为扫描单元

布局规划

在总体上确定各种功能电路的摆放位置

时钟树综合

时钟信号的单独布线

布线

确定各种标准单元（基本逻辑门电路）之间的走线

版图生成

生成包含各标准元件具体位置和布线走向的IC设计图纸

物理仿真验证

对完成布线的物理版图进行功能和时序验证

最终生成IC设计版图

局部放大

EDA发展趋势

EDA+云 EDA上云可显著降低设计流程的耗时，有助于优化购买成本，提高资源利用率

EDA+云具有弹性算力支持、算力智能调度、便于研发协同优势

◆ EDA与云结合包括EDA上云与云原生EDA两种方式。EDA上云指将EDA软件部署于云服务器，有助于通过弹性算力解决动态资源调配的问题。云原生则是软硬件架构深度调整，具有弹性算力调配、后台一体化、数据一体化、支持异构计算等优势。

EDA+云的两种方式

EDA上云

合理的预算分配：
无需大量前期投入，有助于节省前期建设成本

将软件部署于云服务器

云端安全

缩短验证周期：
通过调度算力，通过并行计算，缩短验证周期

多机同步

云端通信

安全问题：
EDA芯片设计的关键数据，若泄露会造成巨大损失

资源调配

.....

云原生EDA

软硬件架构深度调整

云端安全

面向云平台

云端通信

一体化平台

.....

成本算力问题：
同样具备弹性算力，节省前期成本的优势

后台一体化：通过一体化后台，有助于研发协同


数据一体化：使用同一来源的数据，主力研发验证协同

EDA生态

海外厂商EDA+云的探索已逐步展开



OIP VDE虚拟设计环境



资料来源：亿渡数据整理

EDA发展趋势

EDA+AI EDA+AI使PPA更优化，流程更智能化

AI可缩短芯片布局时间、加速验证过程

- ◆ 确定芯片Block布局是芯片设计过程中最复杂的阶段，核心目标是使功率、性能和面积最即小化，即PPA（Power、Performance and Area）最小化。AI用机器学习的方式快速给出最优的布局方案，大幅缩短所需时间。
- ◆ AI对于加速验证过程，缩短芯片设计周期起到了显著促进作用。

环节	人工与AI对比	人工	AI
布局		人类专家使用现有的布局工具进行设计需要耗费数周时间，才能产生满足多方面设计标准的解决方案。	AI方法可以在6小时内生成优于或可与人类专业芯片设计师媲美的芯片布局，并大幅缩短所需时间。
验证		传统的集成电路芯片验证的测试方法是测试规则、架构和规范等等，验证周期比AI验证长，效率更低。	技术仿真出AI引擎，然后在CPU系统上把这些数据推送到AI引擎，可产生一个虚拟的PCI，也可以执行用户想要执行的应用，向用户提供性能、功耗以及数据等。

全球领先EDA厂商已布局AI，提升设计效率

- ◆ 全球领先EDA厂商均已布局AI，AI助力实现高精度设计，提升设计效率。
- ◆ Synopsys在2020年3月12日推出了业界首个用于芯片设计的自主人工智能应用程序——DSO.ai，DSO指设计空间优化（Design Space Optimization），这是EDA行业首次将AI应用于非常复杂的设计任务中的产品。
- ◆ Cadence在2020年3月18日发布了新版Cadence数字全流程。
- ◆ 半导体制造中，随着设计尺寸的不断缩小，光的衍射效应愈发明显，因此设计图形可能产生光学影像退化，使得光刻后的实际图形与设计不一致，Mentor创新性的运用MLOPC技术修正光学临近效应。

Synopsys DSO.ai

DSO.ai能够在芯片设计的巨大求解空间里搜索优化目标，能够自主执行次要决策，并观察设计演变情况，调整设计选择、技术参数和 workflows，大幅提升整体生产力。

Cadence新版数字全流程

已经过数百次成功流片验证，采用了支持机器学习功能的统一布局布线和物理优化引擎等多项业界首创技术，吞吐量最高提升3倍，PPA最高提升20%。

Mentor MLOPC

输出预测精度提升到纳米级，执行时间缩短3倍，在此之前，对于同样的工作量，需要4000个CPU不间断地运行24小时。MLOPC对于CPU内核的占用也大幅度减少。

资料来源：亿渡数据整理

EDA发展趋势

EDA+IP IP使设计流程简化，全球领先厂商均已布局，中国进入该领域的企业较少


IP是集成电路进步发展的产物，与EDA共同构成芯片设计的支柱

- ◆ 集成电路IP是指已验证的、可重复利用的、具有某种特定功能的集成电路模块，通常由第三方开发。
- ◆ 随着摩尔定律的发展，大规模集成电路（VLSI）逐渐占据行业主流，单个芯片上集成的晶体管数量已达上亿个，芯片设计流程愈发复杂。同时伴随着芯片种类的丰富和先进制程的涌现，集成电路IP为简化IC设计流程提供了极大便利。按照存在形式，可以将IP内核分为软核、硬核和固核。

IP内核分类	IP按存在形式分类		
	软核	硬核	固核
存在形式	HDL语言	版图	网表
形式特点	用VHDL等硬件语言描述的功能块，不涉及具体电路	提供经过完全布局布线的网表，提供设计阶段的最终产品掩膜	软核与硬核的折中，带有平面规划信息的网表
优点	设计周期短投入少，不涉及物理实现，增大了IP的灵活性和适应性	具有可预见性，可针对特定工艺或客户需求进行功耗尺寸优化，IP保护好	相比软核，可靠性更佳
缺点	后续工序设计适应性受限，难全面优化性能，易被侵权	缺乏灵活性，可移植性差	相比软核，设计灵活性较差

全球领先EDA厂商均已布局IP

- ◆ 从IP应用领域看，设计IP可分为处理器IP（CPU、DSP、GPU&ISP）、有线接口IP、物理IP和其他数字IP。根据IPnest发布的2020年各种IP市场份额数据，CPU的IP市占率高达35.4%，处于主导地位，但相比2017年下降了6.8个百分点；DSP和GPU的市占率分别为5.2%和10.5%，合计相比2017年提升6.4个百分点；接口IP市占率为23.2%，相比2017年提升2.7个百分点。



3.1 EDA基础

3.2 模拟仿真

3.3 数字综合

3.4 国内EDA发展史

3.2.1 SPICE


3.2.2 BSIM

3.2.3 Cadence


SPICE

Example: RC Circuit

```
* rc.sp
* David_Harris@hmc.edu 2/2/03
* Find the response of RC circuit to rising input
*-----
* Parameters and models
*-----
.option post
*-----
* Simulation netlist
*-----
Vin      in      gnd      pw1      0ps 0 100ps 0 150ps 1.0 1ns 1.0
R1       in      out      2k
C1       out      gnd      100f
*-----
* Stimulus
*-----
.tran 20ps 1ns
.plot v(in) v(out)
.end
```



Result (Graphical)




- **SPICE** (Simulation Program with Integrated Circuit Emphasis) developed at the Electronics Research Laboratory of the University of California, Berkeley by Laurence Nagel with direction from his research advisor, **Prof. Donald Pederson**.

- SPICE1 is largely a derivative of the **CANCER** program, which Nagel had worked on under **Prof. Ronald Rohrer**. **CANCER** is an acronym for "Computer Analysis of Nonlinear Circuits, Excluding Radiation"

SPICE: 基于状态矩阵的仿真

节点是什么？

和节点相关的电学状态是什么？



SPICE: 基于状态矩阵的仿真

由KCL:

$$\text{@ node 1} \quad \frac{v_1}{R_1} + G_2(v_1 - v_2) + \frac{(v_1 - v_2)}{R_3} = 0$$

$$\text{@ node 2} \quad -\frac{(v_1 - v_2)}{R_3} + \frac{v_2}{R_4} = I_{S5}$$

写成矩阵形式:

$$\begin{matrix} \textcircled{1} \\ \textcircled{2} \end{matrix} \begin{bmatrix} \frac{1}{R_1} + G_2 + \frac{1}{R_3} & -G_2 - \frac{1}{R_3} \\ -\frac{1}{R_3} & \frac{1}{R_4} + \frac{1}{R_3} \end{bmatrix} \begin{pmatrix} v_1 \\ v_2 \end{pmatrix} = \begin{pmatrix} 0 \\ I_{S5} \end{pmatrix}$$

$\underbrace{\hspace{10em}}_{\mathbf{G}} \quad \underbrace{\hspace{2em}}_{\mathbf{V}} \quad \underbrace{\hspace{2em}}_{\mathbf{B}}$

Donald Pederson



- **Donald Oscar Pederson** was an American professor of electrical engineering at the University of California, Berkeley, and one of the designers of SPICE, founder of Berkeley IC program.
- In 1987 the Institute of Electrical and Electronics Engineers (IEEE) named one of its major awards in his honor, the IEEE Donald O. Pederson Award in Solid-State Circuits.

Richard Newton





- **Arthur Richard Newton**, PhD supervisor is Pederson, and was the dean of the University of California, Berkeley College of Engineering. He has been worked on SPICE3.
- In February 2007, a professorship in his honor was established at Berkeley, called the Dean A. Richard Newton Memorial Professorship.
- The IEEE Council on Electronic Design Automation and the ACM Special Interest Group on Design Automation have jointly established the ACM/IEEE A. Richard Newton Technical Impact Award named in his honor.

EDAC Phil Kaufman Award "The Nobel Prize of EDA"

1994: Dr. Hermann Gummel
1995: Professor Donald O. Pederson
1996: Professor Carver A. Mead
1997: James E. Solomon
1998: Professor Ernest S. Kuh
1999: Professor Hugo De Man
2000: Dr. Paul (Yen-Son) Huang
2001: Professor Alberto Sangiovanni-Vincentelli
2002: Dr. Ronald A. Rohrer
2003: Professor A. Richard Newton
My acceptance Speech
2004: Joseph B. Costello
2005: Phil Moorby

Ernest S. Kuh




- **Ernest Shiu-Jen Kuh (葛守仁)** was a Chinese-born American electrical engineer. He served as Dean of the College of Engineering of the University of California, Berkeley.
- In 1956, he joined the faculty of the University of California, Berkeley on the recommendation of Donald Pederson, whom Kuh had met at Bell Labs.
- E. S. Kuh and R. A. Rohrer, "[The state-variable approach to network analysis](#)," *Proc. IEEE*, vol. 53, no. 7, pp. 672-686, July 1965.


Ronald Rohrer



- **Ronald Rohrer**, is one of the preeminent researchers in electronic design automation, Ron Rohrer's contributions to improving integrated circuit (IC) production span over 50 years. His PhD supervisor is Prof. Kuh.
- Rohrer realized early on that circuit simulation was crucial to all aspects of IC design and introduced a sequence of projects in courses at UC Berkeley that evolved into SPICE, now the industry standard for IC simulation.
- Decades later at Carnegie Mellon University, he introduced the Asymptotic Waveform Evaluation (AWE) algorithm, which enabled efficient timing simulation of ICs containing extremely large numbers of parasitic elements.



Larry Pileggi



- **Lawrence Pileggi**, his PhD supervisor is Ronald Rohrer, is the Coraluppi Head and Tanoto Professor of Electrical and Computer Engineering at Carnegie Mellon University.
- He is a specialist in the automation of integrated circuits. Pileggi's research on model order reduction such as AWE/RICE/PRIMA, has been cited thousands of times in engineering papers.

Tim Cheng




- **Tim Cheng**, PhD under Ernest S. Kuh, Tim Cheng received his Ph.D. in EECS from the University of California, Berkeley. He has been serving as Dean of Engineering and Provost at Hong Kong University of Science and Technology (HKUST).
- Prof. Cheng is a world authority in the field of electronics testing and design verification, as well as an impactful contributor across a wide range of research areas including design automation of electronic and photonic systems, computer vision, and medical image analysis.

Alberto L. Sangiovanni-Vincentelli




- **Alberto Luigi Sangiovanni-Vincentelli** is an academic researcher, teacher, entrepreneur, technical advisor and businessman. He was visiting professor invited by Prof. Kuh when at Berkely.
- He is a co-founder of two companies in the Electronic design automation (EDA) space: Cadence Design Systems and Synopsys, Inc. .




Jacob White



- **Jacob K. White**, PhD under Alberto Sangiovanni-Vincentelli, is the Cecil H. Green Professor of Electrical Engineering and Computer Science at the Massachusetts Institute of Technology.
- He researches fast numerical algorithms for simulation, particularly the simulation of circuits. His work on the FASTCAP program for three-dimensional capacitance calculation and FASTHENRY, a program for three-dimensional inductance calculations, is highly cited. He has also done extensive work on steady-state simulation of analog and microwave circuits.



Ken Kundert




- **Kenneth S. Kundert**, PhD under Alberto Sangiovanni-Vincentelli, is an engineer that is notable for his work in the area of Electronic Design Automation (EDA). He studied electrical engineering at the University of California, Berkeley under professor Robert Meyer and received his doctorate in 1989.
- He created the **Spectre circuit simulator**. He was elevated to the status of IEEE Fellow in 2007 for contributions to simulation and modeling of analog, RF, and mixed-signal circuits.

3.2.1 SPICE

3.2.2 BSIM

3.2.3 Cadence

BSIM



- **BSIM**: Berkeley short-channel IGFET model for MOS transistors
- The transistor models developed and currently maintained by UC Berkeley are:
 - ✓ BSIM-CMG (Common Multi-Gate)
 - ✓ BSIM-IMG (Independent Multi-Gate)
 - ✓ BSIM-SOI (Silicon-on-Insulator),
 - ✓ BSIM-BULK,
 - ✓ BSIM4, used for 0.13 μm to 20 nm nodes,
 - ✓ BSIM3, a predecessor of BSIM4.

Chenming Hu



- **Chenming Calvin Hu** (胡正明) is a Chinese-American electronic engineer who specializes in microelectronics.
- He is TSMC Distinguished Professor Emeritus in the electronic engineering and computer science department of the University of California, Berkeley.
- He was one of the developers of the FinFET, a multi-gated MOSFET device, and was among the creators of the Berkeley Short-Channel IGFET Model family of MOSFETs.



Ping Keung KO



- 香港科技大学教授、原工学院院长；
- 曾任美国加州大学伯克利分校电子工程与计算机系副主任、教授、微电子制造所主任
- 大疆创新、香港恒基等公司董事
- Ping's Club众多公司的早期投资人和创业导师


- Together with Chenming Hu, **Prof. Ping Keung KO** (高秉强) created a long-lasting research partnership and started a remarkable campaign to BSIM.
- In 2002, Ko and Hu were recognized with the 2002 IEEE Solid-State Circuits Award for their BSIM3 modelling and development work.
- He was dean of engineering school at HKUST and now is investors of series IC companies.

Bing Sheu



- **Dr. Bing Sheu (許炳堅)** was a professor at University of Southern California. He served as R&D Director at Synopsys Corporation and R&D Director at TSMC.
- He invented an accurate and computationally efficient MOS transistor model - Berkeley short-channel IGFET model (BSIM).

B. J. Sheu, D. L. Scharfetter, P. -K. Ko and M. -C. Jeng, "BSIM: Berkeley short-channel IGFET model for MOS transistors," in *IEEE Journal of Solid-State Circuits*, vol. 22, no. 4, pp. 558-566, Aug. 1987, doi: 10.1109/JSSC.1987.1052773.



3.2.1 SPICE

3.2.2 BSIM

3.2.3 Cadence

Cadence


cā dence®




Cadence headquarters in San Jose, CA

- 楷登电子 (Cadence Design Systems, Inc) a software company specializing in electronic design automation (EDA), formed by the merger of SDA Systems and ECAD in 1988.
- Solomon Design Automation (SDA), co-founded in 1983 by Richard Newton, Alberto Sangiovanni-Vincentelli and James Solomon
- Custom IC technologies

1. Virtuoso Platform. Tools for designing full-custom integrated circuits; includes schematic entry, behavioral modeling (Verilog-AMS), circuit simulation, custom layout, physical verification, extraction and back-annotation. Used mainly for analog, mixed-signal, RF, and standard-cell designs, but also memory and FPGA designs.
2. Spectre X. In June 2019, Cadence introduced Spectre X parallel circuit simulator, so that users could distribute time- and frequency-domain simulations across hundreds of CPUs for faster runtime and speed.
3. AWR is a radio frequency to millimeter wave design environment for designing 5G/wireless products. Used for communications, aerospace and defense, semiconductor, computer and consumer electronics.



Cadence IC Design Flow




Cadence 发展史

Cadence(1) 电子设计的关键领导者，通过收并购将业务延伸至模拟IC、数字IC、PCB和IP等

电子设计领域的关键领导者

◆ 1988年，SDA与ECAD合并，Cadence成立。2008年以前，Cadence是全球最大的EDA厂商，后来被Synopsys超越，现位居第二。目前，公司产品主要包括定制IC/模拟/RF设计、数字设计与Signoff、IC封装设计与分析、IP、PCB设计与分析、系统分析、系统设计与验证等，实现了IC设计全流程的覆盖。

Cadence发展历程



收并购逐步实现业务延伸

Cadence部分收购历史



Cadence 发展史

Cadence(2) 产品线实现了IC设计全流程的覆盖，在模拟芯片设计以及PCB领域具有优势

自动化设计平台Virtuoso优化集成电路、射频、微波解决方案

- ◆ Cadence为客户提供专门针对复杂集成电路、射频、微波解决方案进行优化的自动化设计平台Virtuoso。
- ◆ Virtuoso平台整合了Cadence定制化集成电路设计技术和封装、PCB设计、分析技术，工程师可以通过平台实现跨芯片、封装和电路板并行设计，适合集成多种结构电路类型（包括射频、模拟和数字系统）的设计，使得多芯片异构系统的设计和验证流程更简单、流畅以及自动化。

定制化集成电路设计

电路仿真

布局设计

版图验证

库表征

射频/微波设计

IC封装设计与分析工具世界一流，可实现自动化和精准度

- ◆ Cadence具有世界一流的跨平台设计规划、优化以及单裸片和多裸片的先进封装与模块布局平台。
- ◆ 公司的封装工具可实现自动化和精准度，在综合环境中加快设计过程，包括全面的电气和热分析以及IC/封装协同设计。

IC封装设计

跨平台协同设计分析

多芯片设计

SI/PI分析

分析点工具

数字平台融合工具核心功能和技术可帮助客户提前实现PPA

- ◆ Cadence数字设计与Signoff（签核）全流程平台的创新功能不局限于单个工具，而是将各个工具的核心功能和关键技术融合在一起，可帮助提前实现PPA目标。
- ◆ 此业务主要包括Innovus系统、集成3D-IC平台、Cerebrus（基于机器学习的设计工具）等方案。

Innovus系统

集成3D-IC平台

Cerebrus（基于机器学习的设计工具）

PCB设计与分析工具可简化从概念到投产的复杂设计流程

- ◆ Cadence的PCB设计工具可以简化从概念到投产的复杂设计流程，为整个电子产品设计团队提供集成的、仿真分析驱动的完整设计解决方案。
- ◆ Cadence产品及方案还提供了协同设计能力，能打破物理隔阂和设计领域的局限性，使工程师能通力合作完成单个设计项目或设计复杂的多电路板PCB系统。

前端原理图设计

后端电路板Layout和布线

库与设计数据流程管理

模拟/混合信号仿真

SI/PI分析


SI/PI分析--点工具

Cadence 发展史


Cadence(3) 营业收入及营业利润保持稳定增长，EDA+IP模式逐渐清晰

受益于物联网、AI、云计算与智能汽车营收增长较快

Cadence 2016-2021 财年营业收入与净利润




Cadence研发投入力度大，2016-2021财年费用率均超过37%



公司IC设计类业务合计占比达一半以上，IP业务占比稳定

Cadence 2021 财年收入构成

◆ 2021年，Cadence定制IC设计与仿真、数字IC设计与Signoff两大业务合计占比达52%左右，IC设计类业务为公司最大的收入来源；2021年Cadence IP业务占比达13%，近年基本维持稳定。



Cadence强项在模拟设计和PCB

首款完整模拟可靠性设计解决方案

◆ Legato可靠性解决方案，能够通过模拟缺陷仿真，分析制造测试的测试覆盖率；利用先进老化分析预测设备使用寿命；执行动态电热仿真，防止产品使用过程中热应力过度；利用Spectre AMS Designer仿真器进行混合信号设计的仿真。

通过模拟驱动等解决方案简化复杂设计

◆ Cadence的PCB产品能在设计的同时进行同步分析，提高团队的协作效率，通力完成单个设计项目或设计复杂的多电路板PCB系统。该系列多样化的产品类别能为整个电子产品设计团队提供集成的、仿真分析驱动的整体设计解决方案。

资料来源:公司公告, 亿渡数据整理

3.1 EDA基础

3.2 模拟仿真

3.3 数字综合

3.4 国内EDA发展史

3.3.1 逻辑综合


3.3.2 布局布线

3.3.3 Synopsys

BDD


- The basic idea from which the data structure was created is the Shannon expansion.
- Useful data structure to represent Boolean functions – Applications in logic synthesis, verification, program analysis, AI planning.

Binary Decision Diagrams



x1	x2	x3	f
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

$$f = \bar{x}_1\bar{x}_2\bar{x}_3 + x_1x_2 + x_2x_3.$$



Randal Bryant



- **Randal E. Bryant** is an American computer scientist and academic noted for his research on formally verifying digital hardware and software.
- Reduced Ordered BDDs Introduced by Randal E. Bryant in mid-80s – IEEE Transactions on Computers 1986 paper is one of the most highly cited papers in EECS
- Bryant was awarded the Phil Kaufman Award by the EDA Consortium "for his seminal technological breakthroughs in the area of formal verification."

Bob Brayton




- **Bob Brayton** is a professor at Department of Electrical Engineering and Computer Sciences at the University of California at Berkeley. He is internationally recognized as one of the world's preeminent authorities and a pioneer in logic synthesis and formal verification.

3.3.1 逻辑综合

3.3.2 布局布线

3.3.3 Synopsys

Place and Route




- **Place and route** is a stage in the design of printed circuit boards, integrated circuits, and field-programmable gate arrays.
- **Placement** involves deciding where to place all electronic components, circuitry, and logic elements in a generally limited amount of space.
- **Routing** decides the exact design of all the wires needed to connect the placed components

Chung Laung Liu




- **Chung Laung Liu** (劉炯朗), also known as **David Liu** or **C. L. Liu**, was a Taiwanese computer scientist, 也是姚期智的老师
- Professor Liu's book on combinatorial mathematics served as a pioneering effort in bringing this important branch of mathematics into the computer science curriculum.
- C.L. Liu was one of the earliest developers of Computer Aided Instruction (more popularly known now as Distance Learning). In fact, his paper, "Study in Machine Aided Learning," was his master's thesis at MIT in 1960.

Jason Cong



- **Jingsheng Jason Cong** (丛京生), PhD under CL Liu, is a Chinese-born American computer scientist, educator, and serial entrepreneur.
- Cong made fundamental contributions to the FPGA synthesis technology. His result in the early 1990s on depth-optimal mapping (FlowMap) for lookup-table based FPGAs is a cornerstone of all FPGA logic synthesis tools used today.
- Cong's research also made significant impact on high-level synthesis (HLS) for integrated circuits.



Martin Wong



- **Martin D F Wong** (黄定发), PhD under CL Liu, is a Dean of Engineering, The Chinese University of Hong Kong.
- He invents new algorithm for floorplan design using the method of simulated annealing.
- His research also made significant impact on FAST-SP which is a fast block placement algorithm based on the sequence-pair placement representation.

3.3.1 逻辑综合

3.3.2 布局布线

3.3.3 Synopsys

Synopsys

SYNOPSYS®



Synopsys headquarters in Mountain View,
California



- **Synopsys (新思科技)** was founded by Aart J de Geus and David Gregory in 1986 in Research Triangle Park, North Carolina.
- Design compiler Design Compiler was influenced very strongly by the Berkeley work of Bob Brayton, Alberto, and their students in the area of multi-level logic synthesis.
- Products include logic synthesis, behavioral synthesis, place and route, static timing analysis, formal verification, etc.


Synopsys 发展史

Synopsys(1) 全球EDA及IP的头部厂商，通过多起收购完善产品线

全球EDA行业领导者

- ◆ Synopsys（新思科技）成立于1986年，主要为全球电子市场提供技术先进的集成电路设计与验证平台，以及复杂的芯片上系统(SoCs)的开发。公司拥有超过15000名员工，132个分支机构，3300项专利，2020年营收超过36亿美元。
- ◆ Synopsys在芯片设计与验证领域全球排名第一，在IP供应商中排名第二，是全球EDA行业领导者，业务包括设计、验证、硅工程、IP核、软件安全五大业务。

Synopsys发展历程



经过收购成为第一家可以提供前后端完整IC设计方案的EDA商

Synopsys部分收购历史

1990s	2002-2004
1990年收购Zycad，1995年收购Silicon Architects，1997年收购Epic Design Technology，完善VHDL仿真技术业务，完善基于单元阵列的新一代门阵列技术，补全分析技术（深亚纳米分析）。	2002年收购Avanti，2004年收购Integrated Systems Engineering AG和LEDA Design，2008年收购LEDA Design，补全后端设计业务，衔接前后端工具，扩展CAD(TCAD)软件产品和服务，扩展混合信号知识产权(IP)。
2009年	2010年
收购Analog Business Group，扩展Design Ware的知识产权(IP)产品组合，推出新的模拟IP系列。	收购ORA成立Synopsys-OSG部门加强半导体制造方面光学技术的突破。
2012年	2017年
收购Magma和Spring Soft，完善复杂时序约束功能，纠错与全定制技术组合。	收购Black Duck Software，加强开源软件安全和管理，确保安全和质量测试。
2018年	2019年
收购Kilopass Technology，提高在物理IP方面的领先地位。	收购DINI Group，扩大在物理原型验证方面的领先地位，拓展FPGA解决方案领域。
2020年	2021年
收购Tin foll Security，完善IP业务，拓展公司Design Ware逻辑库	收购More than IP，Code DX，BISTel进一步扩充Design Ware以太网控制器IP组合，扩展应用安全产品组合，扩大行业领先的半导体晶圆厂过程控制解决方案

Synopsys 发展史

Synopsys(2) 综合实力最强，在芯片设计、验证、制造各环节都布局了业界领先的工具

设计业务包含大多数尖端设计工具

◆ Synopsys设计业务包含全球大多数为FinFET生产设计所使用的工具，拥有专为FinFET工艺开发的优化技术。业务包含Fusion Design Platform与Custom Design Platform两大操作平台，以及3DIC设计、机器学习/AI设计、物理实现、RTL设计与综合、物理验证、Signoff、流程自动化、测试自动化、定制实现、FPGA设计等产品。

Fusion Design平台




3DIC Compiler




Lynx设计系统



Custom Design平台



IC CompilerII




Test MAX测试解决系统



验证工具能够更快地发现SoC bug

◆ 公司拥有全周期统一验证平台，使用业内领先的VCS仿真、Verdi调试、Spy Glass静态、VC Formal和经过硅验证的IP验证整个SoC，能使用户更早更快地找到SoC bug，更早启动软件，并验证整个系统。验证业务相关产品具体包括仿真、静态和形式验证、AMS验证、验证IP、SoC验证自动化、硬件仿真、FPGA验证等。


VCSoc验证自动化流程




制造业务提供硅工程工具及解决方案

◆ 硅工程可更早实现工艺开发、先进光刻技术以及良率管理。硅工程是芯片生成和电子设备创新的基础，Synopsys的硅工程工具经过低至5nm及以下成熟和新兴工艺节点的生产验证，能在速度、面积、功耗、可测性和良率之间实现理想权衡，主要包括TCAD、光罩合成、光罩数据准备、良率管理和Quantum ATK等工具。

TCAD工艺仿真




TCAD器件关联仿真



Synopsys 发展史


Synopsys(3) 营业收入及营业利润保持稳定增长，EDA+IP模式逐渐清晰

近几年Synopsys营业收入及营业利润保持稳定增长



公司“EDA+IP”的模式逐渐清晰


Synopsys 2021 财年收入构成



◆ 随着芯片复杂度的不断提升，IP核已经成为现今SoC设计的重要组成部分，Synopsys也持续完善IP生态，与EDA技术形成优势互补，目前公司“EDA+IP”的收入占比已达90%左右。2021财年，Synopsys的EDA相关收入占比为58%；IP授权收入占比35%，2018年该比例为29%。

Synopsys持续高研发投入，近年研发费用率维持在30%以上

◆ 要实现EDA技术持续迭代和领先，大量的研发投入是必备条件之一。



Synopsys优势领域数字前端、数字后端、Signoff

- ◆ 与另外2家EDA巨头相比，Synopsys工具最全面，它的优势在于数字前端、数字后端和Signoff工具。
- ◆ 模拟前端的Prime Sim XA，数字前端的VCS，后端的sign-off工具，包括Prime Time、Prime Power等。Synopsys前端设计逻辑综合工具Design Compiler和后端布局布线工具IC Compiler功能都十分强大。
- ◆ Synopsys部分工具在业内已经取得较大的市场份额，例如垄断市场90%的TCAD器件仿真和垄断市场50%的DFM工艺仿真。

数据来源:公司财报, 亿渡数据整理

3.1 EDA基础

3.2 模拟仿真

3.3 数字综合

3.4 国内EDA发展史

国内EDA发展史

发展历程 因技术封锁，中国EDA起步较晚且发展较为曲折，发展进度远远落后于发达国家

全球及中国EDA发展进程

全球EDA发展历程	主导公司	Applicon、CALMA、Computer Vision	Graphics Mentor、Valid、Daisy	Graphics Mentor、Cadence、Synopsys	Cadence、Synopsys、Siemens EDA
	产品特征	EDA产品附属于CAD	独立EDA、商业化加速	出现功能强大的全线EDA工具	VHDL和Verilog成为事实上的通用硬件描述语言，芯片工艺进入纳米级
	关键技术	Spice	ASIC芯片、单元库、逻辑综合	FPGA	RTL集群+软件模型+IP组件模式
	进步情况	从依靠手工完成到借助CAD完成设计	用编程设计芯片，诞生了VHDL和Verilog	确立了硬件描述语言标准，可编程逻辑器件快速发展	底层技术成熟，效率提升
	发展阶段	发展初期	商业化时期	系统化设计时期	EDA1.0
中国EDA发展历程					
	发展阶段	70-80年代 巴统禁运期	80-90年代 打破封锁	90年代-21世纪 举步维艰	21世纪至今 再度起航与产业加码
	发展情况	◆ EDA创立起就被欧美半导体产业集中保护。 ◆ 巴黎统筹委员会对中国实行禁运，国外EDA无法进入中国。	◆ 1988年，中国启动国产EDA“熊猫系统”的研发，于1992年研发成功。 ◆ 中国第一个大型ICCAD系统。 ◆ 获中国科技进步一等奖。	◆ 1994年，巴统禁运取消。国际巨头迅速占领中国市场。 ◆ 1994-2008年，国家对国产EDA支持不足，产业发展陷入低谷。	◆ 十一五、十二五EDA重大专项彰显国家支持力度。 ◆ 中国EDA厂商数量增加，并快速发展。 ◆ “十四五”、国家半导体大基金等政策使得EDA产业支持力度再度加码。

熊猫系统

- 中国EDA事业的开端可以追溯到20世纪80年代，彼时巴黎统筹委员会实行战略物资和技术管制，EDA工具无法进入国内，芯片研发受阻。为摆脱海外技术依赖，中国动员了全国17个单位共同开展国产EDA的研发工作。
- 经过长达四年的努力，中国第一个自研EDA终于在1993年面世，并被命名为“熊猫系统”
- “巴统”禁令于1994年取消了，三大巨头凭借更成熟的技术、更便宜的价格迅速占领国内市场。缺少政策支持和产业保护，国产EDA陷入低谷，与海外差距逐渐拉大，也就慢慢导致国内集成电路产业对国外EDA企业形成重度依赖。



华大九天



- **刘伟平**，60后，复旦大学半导体物理与半导体器件物理专业硕士，清华大学计算机科学与技术专业博士毕业，在年仅23岁的时候就被任命为北京集成电路设计中心副总裁；后于2002年，担任华大电子总经理，直至2009年，他带领公司EDA部门独立出来创办华大九天。
- 华大九天致力于提供专业的EDA解决方案，包括模拟/全定制IC设计全流程解决方案、数字SoC设计优化解决方案、平板（FPD/TFT）设计优化解决方案和定制化顾问服务。华大九天拥有国内规模最大、技术领先的EDA研发团队，同时也是中国最大的EDA软件供应商。

华大九天发展史

华大九天(1) 国内规模最大、产品线最完整的EDA供应商，部分工具支持最先进制程

国内EDA领军企业，拥有模拟电路、平板显示电路全流程EDA工具系统

北京华大九天科技股份有限公司（简称“华大九天”）成立于2009年，主要从事EDA工具软件的开发、销售及相关服务，主要产品包括模拟电路设计全流程EDA工具系统、数字电路设计EDA工具、平板显示电路设计全流程EDA工具系统和晶圆制造EDA工具等。经过多年发展创新，华大九天已经成为国内规模最大、产品线最完整、综合技术实力最强的本土EDA企业。

模拟电路EDA工具覆盖全流程，电路仿真工具支持5nm制程

华大九天电路仿真工具支持最先进的5nm量产工艺制程，处于国际领先水平；其他模拟电路设计EDA工具支持28nm工艺制程。




平板显示电路设计全流程EDA工具系统全球领先

华大九天平板显示电路设计全流程EDA工具提供从原理图到版图、从设计到验证的一站式解决方案。




五大数字电路设计EDA工具支持5nm制程

华大九天目前在数字电路设计中有六大工具，除单元库特征化提取工具外（目前可支持40nm量产工艺制程），其余五大工具均可支持目前国际最先进的5nm量产工艺制程，处于国际领先水平。




为晶圆制造厂提供了相关的晶圆制造EDA工具




华大九天发展史

华大九天(2) 收入净利润增长较快，高研发投入助力公司维持本土龙头优势


华大九天营业收入及归母净利润稳定增长




华大九天收入主要来自于EDA软件销售



保持极高的研发投入力度，近年来研发费用率均超过40%





以研发技术人员为主，研发团队实力雄厚



国内EDA行业现状

EDA-我国IC产业链的最薄弱环节

- 2020年国内EDA市场约10亿美元，但国产化比例不到15%；在国际EDA约**115亿美元**的市场中，占比不到9%。
- **国内EDA 专业人才数量匮乏，且多数任职于外资EDA 企业。**根据赛迪智库数据，2020 年我国EDA 行业从业人员数量约为4400 人，其中本土EDA 企业总人数约2000 人。虽然相比2018 年的700 人有了大幅度的增长，但是相比于海外还是存在较大差距。




国内主要EDA企业

公司	所在地	成立	注册资本	方向
华大九天	北京	2009	17217	数模设计验证、后端时序分析、仿真验证、平板电视
芯愿景	北京	2002	6185	电路反向分析
博达微	北京	2012	293	器件建模、测试
概伦电子	济南	2010	4250	仿真、噪声、测试
思尔芯	上海	2004	1687	原型验证、云验证仿真
奥卡思	成都	2018	1200	形式验证设计
广立微	杭州	2003	1000	良率测试
行芯	杭州	2018	600	IP低功耗
珂晶达	苏州	2011	1000	器件工艺仿真
芯禾科技	苏州	2010	1992	仿真、IPD
鸿芯微纳	深圳	2018	110000	数字布局布线、时序分析、功耗分析
国微芯	深圳	2018	80000	物理验证、OPC、可靠性、形式验证、DFT...
贝思科尔	深圳	2011	8000	模拟混合验证
九同方微	武汉	2011	693	器件建模仿真
蓝海微	天津	2009	100	定制化服务
芯华章	南京	2020	5000	验证
合见工软	上海	2020	236500	原型验证
比昂芯	深圳	2021	100	模拟射频仿真

国内EDA工具对标

境内外	公司简称	模拟	数字前端	数字后端	封装/ 电路板	FPGA	系统	工艺开发	其他
国际	Synopsys	√	√	√	√	√	√	√	√
	Cadence	√	√	√	√	√	√	√	√
	Siemens EDA	√	√	√	√	√	√	√	√
	Ansys		√	√	√				√
	Keysight				√				
	Zuken				√				
	Altium				√				
	Silvaco	√						√	
	Downstream Technologies				√				
	Pulsic	√		√					
	Concept Engineering		√						
	Aldec Inc.	√	√	√		√			
	Vayavya						√		√
国内	华大九天	√	√	√				√	√
	概伦电子	√			√			√	
	芯愿景								√
	国微集团		√			√			√
	广立微								√
	芯和半导体	√			√		√	√	

国产化之路仍然很长



主要是人才壁垒

人才 人才是EDA的第一推动力，高精尖人才的科研与创新，才能推动EDA持续发展

EDA多学科交叉，需要大量综合性人才，人才培养周期漫长

◆ EDA行业是典型的技术驱动型产业，企业的人才储备决定其是否能够在行业中立足。集成电路本身就是一门综合性学科，因此作为辅助工具的EDA也处于多学科交叉领域，电路设计和仿真验证属于电子、物理范畴，程序设计和算法属于计算机、数学问题，制造过程综合了材料、工艺等问题，凝聚了数学、物理、计算机、材料、工艺等学科知识。因此，从事EDA开发需要大量综合性人才，但是EDA研发人才培养周期十分漫长，需要10几年。

人才是EDA第一推动力

EDA是多学科交叉领域

◆ EDA算法的起点和终点是集成电路设计、制造等问题

◆ 集成电路设计与仿真：电子与物理范畴

◆ 程序设计和算法：计算机与数学范畴

◆ 集成电路制造：材料与工艺范畴

EDA需要培养复合型人才

◆ 因此从事EDA工具开发对综合能力要求很高

◆ 掌握物理知识，理解芯片设计

◆ 掌握高深数学与计算机领域知识

◆ 掌握半导体器件和工艺

培养周期长人才紧缺

◆ 培养一名EDA研发人才，从高校课题研究到从业实践的全过程往往需要10年左右的时间。

◆ 随着行业需求迭代和技术快速发展，从业者还需要在实践中不断学习积累。

领先企业先发优势明显，形成显著人才壁垒

◆ EDA行业是典型的人才密集型行业，富有丰富经验的优秀技术人才和管理人才将有利于企业在行业内保持技术领先性，提升运营管理效率，是行业内公司不断突破技术壁垒的前提。

领先企业已形成坚固人才壁垒

更易聚集人才

先进入EDA行业的企业拥有经验丰富、实力雄厚的研发队伍，不仅能为员工带来更好薪资福利更能为员工的职业发展提供良好上升路径，对人才吸引力较大。新进入EDA行业的企业在研发人才储备方面追赶难度较大。

人才培养体系完善

人才培养方面，行业内领先企业具备更加完善的技术培训体系，新进入企业很难形成完善的人才培养机制。因此，行业内领先企业和新进入企业之间的人才差距将不断扩大。

人才积累雄厚

EDA行业技术和管理人才属于稀缺资源，培养一名具有行业经验的人才，通常需要投入大量的时间及资源。因此只有经过长期的积累，EDA企业才能形成一只具备一定梯队的专业化团队。对于后进入行业的EDA企业而言，重新组建一支在行业内具备竞争力的团队十分困难，这也成为了阻碍后进EDA企业发展的关键因素之一。

Homework

1. 总结对比下Cadence和Synopsys两家EDA工具链的各自优势及缺点。
2. 视频阅读：雄狮压阵、变革创新，仙童半导体开启黄金时代，根据视频阅读写一小段总结。