

计算机组成原理 · 问答汇总

共 64 题 | 覆盖四份周报 | 2026-05-11 → 2026-05-31

来源: [2026_05_11_to_2026_05_16](#) · [2026_05_17_to_2026_05_18](#) · [2026_05_18_to_2026_05_24](#) · [2026_05_25_to_2026_05_31](#)

一、章节分布

章节	题数	占比	对应 Q 号
指令系统 (寻址方式、指令周期、数据流)	13	20%	Q38-Q51
数据的表示 (码制、IEEE 754、大小端)	10	16%	Q1-Q4, Q6-Q10, Q12-Q13
存储器层次 (SRAM/DRAM、多模块、刷新)	10	16%	Q14-Q21, Q24, Q36
输入/输出 (中断、DMA、异常)	8	13%	Q57-Q64
CPU 设计 (ALU、单周期、多周期、微程序)	6	9%	Q5, Q11, Q52-Q55
虚拟存储器 (分页、虚实地址、页表)	6	9%	Q26, Q31-Q35
Cache (映射、行宽、命中率、局部性)	5	8%	Q22, Q27-Q30

章节	题数	占比	对应 Q 号
杂项 (对齐、单位换算、进制转换)	6	9%	Q9, Q23, Q25, Q37, Q40, Q56
总计	64	100%	

二、按章节逐题汇总

第 2 章 · 数据的表示与运算 (Q1–Q13)

Q#	类型	关键词	问题	核心结论
Q1	概念问题	补码/移码	补码和移码为何数值位相同、符号位相反？	移码 = 补码 + $2^{(n-1)}$ ，仅翻转符号位
Q2	概念问题	四码公式	原/补/反/移码公式中的 x 指什么？	x 始终指 真值 （带符号的实际十进制数）
Q3	概念问题	极值/取反	四码的最大最小值和取反规律	原码/反码对称 (± 0)，补码/移码不对称（负数多一个值）

Q#	类型	关键词	问题	核心结论
Q4	概念问题	C 类型范围	C 语言各整数类型的范围和补码表示	n 位有符号: $[-2^{(n-1)}, 2^{(n-1)}-1]$; 无符号: $[0, 2^n-1]$
Q5	概念问题	加法器 减法	按位取反和 +1 是两个独立硬件过程吗?	是。取反用异或门 (数据通路), +1 用进位输入 Cin
Q6	概念问题	IEEE 754	C6400000H 能写成 -1.5×2^{13} 吗?	能。s=1, e=140 $\rightarrow$ exp=13, m=1.1 $\rightarrow$ 1.5
Q7	概念问题	大小端	大端/小端存储的是同一数据对象吗?	是。同一 32 位数据, 大端低地址存 MSB, 小端存 LSB
Q8	概念问题	IEEE 754 极值	规格化数的最小/最大值怎么推?	最小正数: $1.0 \times 2^{(-126)}$; 最大: $(2-2^{(-23)}) \times 2^{127}$
Q9	概念问题	结构体对齐	小端方式下结构体 employee[i].id 的地址?	sizeof=20B, id 起始 = 0000A0B0H + i $\times$ 14H
Q10	概念问题	IEEE 754 特殊值	80200000H 是 NaN 吗?	否。是非规格化数 = $-2^{(-128)}$; NaN 需要阶码全 1 + 尾数 $\neq 0$

Q#	类型	关键词	问题	核心结论
Q11	概念问题	带标志加法器	加法器区分有符号/无符号运算吗？	不区分。硬件同时输出 OF（有符号溢出）和 CF（无符号进位）
Q12	概念问题	GRS 舍入	GRS 是 ULP 的硬件实现吗？	是。ULP 定义浮点数间距，GRS 将 ULP 区间三分
Q13	概念问题	隐藏位	浮点运算中隐藏位怎么处理？	阶码 $\neq$ 全 0 $\rightarrow$ 隐藏位 = 1，进入 ALU 前显式恢复

第 3 章 • 存储器层次结构 (Q14–Q30)

Q#	类型	关键词	问题	核心结论
Q14	概念问题	SRAM/DRAM 编址	SRAM (6线 $\rightarrow$ 64线) 和 DRAM (行列复用) 如何编址？	SRAM: 6 行+6 列 $\rightarrow$ 每面 64 $\times$ 64。DRAM: 行列分时复用, RAS/CAS 控制
Q15	概念问题	DRAM 行列	行列地址与总地址位数的关系？	$r+c = \log_2(S/W)$ 。方阵 ($R \approx C$) 减少引脚、平衡延迟

Q#	类型	关键词	问题	核心结论
Q16	概念问题	多模块	$r = T/m$ 是巧合吗, r 是否依赖 m ?	r 和 T 固定, $m = T/r$ 是推导值; m 超过 T/r 只增加容量不增吞吐
Q17	概念问题	访存冲突	"连续 m 次访问落在同一模块" 意味着什么?	步长为 m 的倍数 $\rightarrow$ 流水线停顿 $\rightarrow$ 吞吐降为 $1/T$
Q18	概念问题	DRAM 刷新	为什么 DRAM 刷新只需 $1T$ 而非读写双周期?	读出即重写: 灵敏放大器检测=复写, 刷新 = 只读不输出
Q19	总结	存储系统条件	芯片参数/编址/总线/粒度四类条件如何区分?	二分法: 存储侧 (芯片连线) vs CPU 侧 (逻辑), 由地址切分衔接
Q20	概念问题	多体交叉	为什么"8 片 DRAM + 突发传输"一定是多体交叉?	8 片各 8bit $\rightarrow$ 64bit 总线。DRAM 长 T +突发 $\rightarrow$ 唯有多体交叉使连续地址命中不同模块
Q21	概念问题	MAR 位数	MAR 位数随主存容量变化吗?	否。MAR 位数 = 地址空间宽度, 由 CPU 架构固定
Q22	概念问题	Cache 映射	Cache 行中不存 Index 和 Offset 对吗?	对。行 = Valid + Tag + Data。Index 用译码器选行, Offset 用 MUX 选字节

Q#	类型	关键词	问题	核心结论
Q23	总结	概念辨析	机器字长/存储字长/总线宽度/编址单位怎么区分？	四个独立概念，通常一致但决定因素不同
Q24	概念问题	K/M/G 单位	408 中 K/M/G 有无 B 的区别？	408 用 1024 进制。K 不带 B = 单位计数（芯片规格），KB = 容量
Q25	概念问题	十六进制切分	二进制地址字段如何正确切分为 Hex？	从右向左 4bit 一组，左侧补零。LSB 必须对应最低 Hex 位
Q26	概念问题	逻辑/物理地址	为什么分页中偏移量不变？	页/块整体搬迁，每字节在块内的相对位置不变（类比 Cache Offset)
Q27	概念问题	Cache 缺失率	for 循环 a[1000]，直接映射 1KB Cache，16B 块。缺失率？	12.5% 。每块 4 个 int，每块首次读缺失。250/2000 = 1/8
Q28	概念问题	Cache 行位宽	按字节编址 vs 按字编址，Cache 行位宽如何计算？	行位宽 = 数据 + Tag + valid(1) + dirty(1)。编址方式仅影响 Tag 位
Q29	概念问题	局部性原理	"Cache 基于局部性" 是否意味着增大 Cache 一定提高命中率？	否。局部性是"小 Cache 高命中率"的前提；无局部性时增大作用不大

Q#	类型	关键词	问题	核心结论
Q30	概念问题	分页 vs Cache	为什么 Cache 行号可"算"而页号不能?	Cache 行号硬连线 (块号 mod 行数)。分页映射由 OS 动态决定, 需查页表

第 3 章 • 虚拟存储器 (Q31–Q35)

Q#	类型	关键词	问题	核心结论
Q31	概念问题	基本/请求分页	基本分页 vs 请求分页的区别?	基本分页: 执行前全部装入。请求分页 (虚存): 部分驻留, 缺页时调盘
Q32	概念问题	地址/存储空间	地址空间和存储空间的区别?	地址空间是逻辑概念 ("能命名多少地址"), 存储空间是物理概念 ("实有多少容量")
Q33	概念问题	陈述辨析	"虚存=地址空间, Cache=存储空间"对吗?	基本正确但需补充——虚存不仅是一个空间, 还依赖映射+缺页机制
Q34	概念问题	虚存加速	虚存仅是地址空间, 为何能加速 CPU 访问?	虚存 = 地址空间 + 主存 + 磁盘 + 页表 + 缺页。主存作磁盘 Cache, 提升吞吐

Q#	类型	关键词	问题	核心结论
Q35	概念问题	进程页表	每个进程一张页表？用户进程能访问吗？	每进程一张页表。用户进程不能访问（内核态结构）。仅叶级 PTE 对应虚页

第 4 章 • 指令系统 (Q36–Q51)

Q#	类型	关键词	问题	核心结论
Q36	概念问题	编址 vs 访问	按字节/字编址 vs 按字节/字访问的区别？	编址 = 内存组织（每个地址指向什么）；访问 = CPU 每次操作的粒度。现代机 = 字节编址+多粒度访问
Q37	概念问题	指令字长	字节编址下指令字长必须是 8 的倍数吗？	是。每个地址指向 1B，指令必须占据整数个字节
Q38	总结	访存次数	一条指令各阶段分别访存几次？	取指=1。间指=0/若干。执行：LOAD/STORE=1，寄存器型=0。中断 ≥ 2
Q39	概念问题	相对寻址基准	为什么相对寻址以"下一条指令地址"为基准？	取指阶段 PC 已增量，执行阶段计算 EA 时 PC 自然指向下一条

Q#	类型	关键词	问题	核心结论
Q40	概念问题	大小端	大端=人类友好，小端=反人类？	是。大端 MSB 低地址匹配阅读习惯；小端 LSB 低地址牺牲可读性换多种宽度支持
Q41	总结	指令分类	指令功能与分类总结	7 类功能、3 种操作数数量、定长/变长、RR/RS/SS、CISC vs RISC
Q42	总结	特权指令	特权指令有哪些？ JMP/CALL/RET 的区别？	特权指令仅内核态可执行（I/O、改 PSW、存储管理、中断控制）。JMP 无返回，CALL/RET 用栈保存/恢复
Q43	概念问题	符号扩展	相对寻址中的偏移 A 需要符号扩展吗？	需要。偏移 A 是补码有符号数，进入 ALU 前必须符号扩展（非零扩展）
Q44	概念问题	寻址方式	为什么指令集要有多 种寻址方式？	在有限指令字长下扩大访存范围、增加编程灵活性、支持数组/循环/重定位
Q45	概念问题	变址寻址	变址寻址中的偏移地址是什么？与变址寄存器关系？	偏移 = 形式地址 A（指令中固定）， $EA = (IX) + A$ 。A=数组基址（固定），(IX)=元素偏移（循环中变）
Q46	概念问题	偏移 = 形式地址	偏移地址就是形式地址吗？	是。偏移地址 = 形式地址 = 指令中的地址码字段 A。不同场景不同名称

Q#	类型	关键词	问题	核心结论
Q47	概念问题	PC 取指	CPU 一定根据 PC 从主存取指令吗？	是。取指周期：PC→MAR→地址总线→主存→数据总线→MDR→IR。仅分支指令例外
Q48	概念问题	间指周期	间指周期是什么，有什么用？	间址寻址触发的可选指令周期阶段，多一次访存取有效地址：EA=M[A]。扩大寻址范围
Q49	概念问题	内存/寄存器数据	内存数据和寄存器数据分别指什么？	内存数据：在主存中，需访存。寄存器数据：在 CPU 寄存器中，内部总线直接访问
Q50	总结	数据通路	取指/间指/执行/中断四周数据流详述	四个周期的数据通路逐步骤分析，含时序与寄存器角色
Q51	概念问题	指令来源	指令一定从主存取出吗？	是。指令驻留在主存（或 Cache 副本）。即便 Cache 命中，逻辑上仍源于主存

第 5 章 • CPU 设计 (Q52–Q55)

Q#	类型	关键词	问题	核心结论
Q52	概念问题	单周期时序	为什么一条指令占 1 时钟周期，但 ALU 耗时不到 1 周期？	单周期 CPU 的时钟周期 = 最慢指令的所有子步骤之和。 ALU 只是其中一步

Q#	类型	关键词	问题	核心结论
Q53	概念问题	多周期最少	多周期 CPU 最少需要 2 个周期吗?	是。最简指令也需取指(1)+执行(1)。时钟周期缩短为单阶段时长
Q54	概念问题	ALU 取数	ALU 指令不需要取操作数的时间吗, 为何能 1 周期?	取数耗时但并非独立时钟周期。所有子步骤在同一时钟周期内串行完成
Q55	概念问题	微程序	一条微指令存放于一个控制存储器单元吗?	是。一个 CM 单元 = 一个微地址 = 一条微指令, 含操作控制字段+下址字段

第 5 章 • 异常与中断 (Q56)

Q#	类型	关键词	问题	核心结论
Q56	概念问题	终止异常断点	终止 (abort) 异常的断点可以是当前指令吗?	可以 (同步终止)。但断点仅用于诊断记录, 硬件故障存在导致永远无法恢复执行

第 7 章 • 输入/输出系统 (Q57–Q64)

Q#	类型	关键词	问题	核心结论
Q57	概念问题	程序中断 I/O	中断 I/O 方式中外设只需提供数据吗?	否。外设需提供: (1)数据 (2)INTR 信号 (3)中断类型号

Q#	类型	关键词	问题	核心结论
Q58	概念问题	多重中断	中断隐指令=中断响应？ISR 执行=中断处理？	都是。可抢占窗口 = STI→CLI（连续区间），不是单点
Q59	概念问题	中断嵌套	多个中断同时到达，嵌套执行顺序？	硬件排队优先级决定"谁先上"，处理优先级（IMR 可编程）决定"谁能抢断谁"
Q60	概念问题	嵌套/顺序	主程序痕迹的有无由 A 是否可被抢占决定？	是。B 优先级>A → 嵌套（无主程序）。B 不能抢占A → 顺序（A→主→B）
Q61	概念问题	IF 状态	进入中断响应周期"时"IF=1？进入"后"IF=0？	"时"：INTR 需要 IF=1，NMI 不需要。"后"：IF 恒为 0（硬件自动关中断）
Q62	总结	检测时机	异常、中断、DMA 请求分别在什么时刻被检测？	异常：指令执行中。中断：指令结束时。DMA：总线周期结束时。三个不同检测点
Q63	概念问题	DMA 方式	DMA 方式中哪句话是错的？	CPU 不需要等整个 DMA 传送结束——DMA 用周期挪用，只占用单个总线周期
Q64	概念问题	DMA/Cache 一致	DMA-Cache 不一致为何产生？怎么解决？	DMA 绕过 CPU 直访主存，Cache 保有旧副本。三方案：总线监听（HW）、不可 Cache 页（SW）、刷新（传统）

三、按类型分布

类型	题数	占比	Q 号	说明
概念问题	57	89%	Q1–Q18, Q20–Q22, Q24–Q37, Q39, Q40, Q43–Q49, Q51–Q61, Q63, Q64	概念定义、机制解释、计算/推导、判断辨析
总结	7	11%	Q19, Q23, Q38, Q41, Q42, Q50, Q62	知识分类框架、汇总表/清单、系统化梳理

四、高频考点索引

考点	题数	Q 号	掌握程度
IEEE 754 浮点数	5	Q6, Q8, Q10, Q12, Q13	●●●●●
补码/移码/原码/反码	4	Q1, Q2, Q3, Q4	●●●●●
寻址方式（变址/相对/间址）	5	Q39, Q43–Q46, Q48	●●●●●
指令周期与数据流	5	Q38, Q47, Q49–Q51	●●●●●
多模块/交叉存储器	3	Q16, Q17, Q20	●●●●●
中断嵌套与响应	4	Q58–Q61	●●●●●
SRAM/DRAM	3	Q14, Q15, Q18	●●●●●
大小端	2	Q7, Q40	●●●

考点	题数	Q 号	掌握程度
DMA	2	Q63, Q64	●●●
Cache 缺失率计算	2	Q27, Q28	●●●
虚存与分页	5	Q31–Q35	●●●●
单周期/多周期/微程序	4	Q52–Q55	●●●

五、408 真题关联

真题年份/来源	相关 Q 号	涉及考点
2016 年 Cache 缺失率	Q27	for 循环直接映射缺失率 = 12.5%
2012 年 DMA 综合	Q63	DMA 与 CPU 交替访存（周期挪用）
2012 年异常/中断检测	Q62	三类信号检测时机对比
浮点表示题型	Q6, Q8, Q10	IEEE 754 与真值的相互转换

汇总完成于 2026-05-30