

# 计算机组成原理408大题训练营——DAY14

## 前言概述

大家好，欢迎来到蓝蓝星球组织的第一期计算机组成原理408大题专项突破！

我们将通过计算机组成原理的精选出的一系列重点题以及09-22年所有的真题的练习。针对大家头疼的浮点数计算、cache访存与虚拟存储、一堆和一条指令的运行情况以及I/O数据传输的所有方面帮助大家攻克难关。本次活动深度剖析了历年真题，精选出了需要大家重点掌握的计组细节题目，在听完咸鱼强化的基础上，以真题为始，结合所选的重点题目来全面加强计组大题理解，最后通过二刷真题来全面理解考试出题类型，一共50多道大题帮助大家稳扎稳打，拿下计组大题。本着参加打卡活动希望大家都可以学有所成的初心，邀请了猫叔、酒、Tina等几位同学给大家答疑并且帮助督促大家做好知识的输出工作，希望大家可以认真做题，坚持在星球打卡，念念不忘，必有回响！

## 题外话

欢迎大家多多关注蓝蓝B站首页：[蓝蓝希望你上岸呀B站首页](#)

关于蓝蓝计算机考研3000+圈子：[计算机考研必备](#)

以及蓝蓝公众号：[应用题训练营专题](#)

也可以关注一下猫叔的B站账号，希望与大家共同进步[薛定谔的猫叔叔是你](#)

## 做题须知

- 1.建议先听咸鱼强化可后，针对咸鱼所讲真题，先跟着浏览真题，确保了解真题出题难度，浏览题目后，自己去先独立思考题目的知识点是否可以用自己的语言论述并写出
- 2.通过翻阅资料查阅真题的考点，并加以理解，接着利用重点题目的辅助练习来巩固每一章知识点
- 3.针对不会的内容需要反复思考，查阅王道书中相关章节知识，及时巩固题目细节考察重点，归纳总结常考题目类型
- 4.汇总每天的习题成册并留出足够的空白空间方便后期复盘与增补知识点，加强记忆
- 5.持之以恒，多总结多思考，多与管理员和群友及时交流处理所遇到的问题，学习中复盘，复盘中学习，通过培养费曼学习法让自己从输入者变成输出者，手中无剑而心中有剑，万变不离其宗，遇到陌生问题依旧可以迎刃而解的境界！
- 6.以终为始，通过前期的了解真题，到后面的重点模拟，剖析真题，把握出题规律，最后二刷真题，确保题目知识点胸有成竹，闲庭信步，信手捏来！

## 第五章专题相关题目：

01、汇编指令理解，理解bgt条件转移指令在执行过程中标志寄存器的变化，并根据类比真题学会条件转移指令的原理并会画图连线

6. 某计算机字长 32 位，标志寄存器中的 ZF、SF 和 OF 分别是零标志、符号标志和溢出标志，采用定长指令字。假定 bgt（大于零转移）指令的第一个字节指明操作码和寻址方式，后三个字节为偏移地址 Imm24，用补码表示。指令功能是：若  $(ZF + (SF \oplus OF) = 0)$ ，则  $PC = PC + 4 + Imm24 \times 4$ ，否则  $PC = PC + 4$ 。请回答下列问题或完成相应任务。

(1) 该计算机的编址单位是什么？

(2) bgt 指令执行的是无符号整数比较还是有符号整数比较？偏移地址 Imm24 的含义是什么？转移目标地址的范围是什么？

(3) 补全实现图 5.10 所示的 bgt 指令的数据通路。




图 5.10

6. 某计算机字长 32 位，标志寄存器中的 ZF、SF 和 OF 分别是零标志、符号标志和溢出标志，采用定长指令字。假定 bgt（大于零转移）指令的第一个字节指明操作码和寻址方式，后三个字节为偏移地址 Imm24，用补码表示。指令功能是：若  $(ZF + (SF \oplus OF) = 0)$ ，则  $PC = PC + 4 + Imm24 \times 4$ ，否则  $PC = PC + 4$ 。请回答下列问题或完成相应任务。

(1) 该计算机的编址单位是什么？

(2) bgt 指令执行的是无符号整数比较还是有符号整数比较？偏移地址 Imm24 的含义是什么？转移目标地址的范围是什么？

(3) 补全实现图 5.10 所示的 bgt 指令的数据通路。

(1) 由  $PC = PC + 4$  且计算机字长 32 位及 每条指令 5 个字节 编址单位是字节

(2) 采用溢出判断及 bgt 为带符号整数比较 偏移地址用补码

表示说明可以向上向下偏移 且偏移量为  $Imm24 \times 4$  表明 Imm24 是


跨越的指令条数 Imm24 表示范围为  $-2^{23} \sim 2^{23}-1$  故转移目标

地址范围为  $PC + 4 + (-2^{23} \times 4) \sim PC + 4 + (2^{23}-1) \times 4$  即相对于 bgt

指令的前  $2^{23}-1$  条指令到后  $2^{23}$  条指令之间


(3) 类似 13 年真题后做此题得心应手

参考真题




02、理解双总线情况下的取指和不同指令执行的微指令步骤，并写出对应的控制信号，此类题目一通百通，不要怕难，多背多理解即可（本题涉及范围广，需认真研读）

7. 某 CPU 内部使用双总线结构。UPDATE 是更新 PC 的信号，它使 PC 的内容更新为下一条指令的地址；READ、WRITE 分别是读、写存储器的信号；ADD、SUB 分别是控制 ALU 进行加法操作、减法操作的信号；K1~K15 为其它控制信号；K16 是控制总线 B 上的数据输出到总线 A 上的信号；K17 是控制 ALU 运算结果输出到总线 B 上的信号。



- (1) 请写出取指令的数据通路（步骤），并写出各个步骤需要的控制信号。
- (2) 请写出指令“ADD R3, [100]”执行时的步骤，以及各个步骤需要的控制信号。此指令的功能是把内存地址 [100] 处的数据与 R3 保存的数据相加，并将结果写回 R3。
- (3) 请写出指令“ADD R1, R2”执行时的步骤，以及各个步骤所需的控制信号。此指令的功能是把 R2 与 R1 保存的数据相加，并将结果写回 R1。
- (4) 请写出指令“JMP dst”执行时的步骤，以及各个步骤需要的控制信号。此指令的功能是指令跳转，采用相对寻址方式，dst 为目的地址相对当前 PC 的位移。
- (5) 假设当一个外部中断发生时，中断处理需要做的工作是：① 把 PC 的值保存在 R3；② 从内存 200 号地址取数，作为中断服务程序的入口地址送 PC。假定值 200 存储在 R2 中，请写出中断处理的步骤，以及各个步骤需要的控制信号。
- (6) 请写出指令“ADD R1, [R2]200”执行时的步骤，以及各个步骤需要的控制信号。此指令的功能是把内存地址  $R2 + 200$  处的数据与 R1 寄存器中的数据相加，并将结果写回 R1。

参考答案



13) 指令 ADD R1, R2 执行步骤如下

步骤	操作	信号
T1	(R1) → A	K8, K15, K16
T2	(R2) → B	K9, K14, K16
T3	ADD A, B	ADD
T4	(结果) → R1	K2, K16, K17

15) 中断处理 执行步骤如下

步骤	操作	信号
T1	(PC) → R3	K4, K7, K16
T2	(R2) → MAR	K6, K9, K16
T3	M(MAR) → MDR	READ
T4	(MDR) → PC	K1, K13, K16

14) 指令 JMP dst 执行步骤如下

步骤	操作	信号
T1	(IP) → A	K11, K15, K16
T2	(PC) → B	K7, K14, K16
T3	ADD A, B	ADD
T4	(结果) → PC	K1, K16, K17


16) 指令 ADD R1, (R2) 执行步骤如下

步骤	操作	信号
T1	(IP) → A	K11, K15, K16
T2	(R2) → B	K9, K14, K16
T3	ADD A, B	ADD
T4	(结果) → MAR	K6, K16, K17
T5	M(MAR) → MDR	READ
T6	(MDR) → A	K13, K15, K16
T7	(R1) → B	K8, K14, K16
T8	ADD A, B	ADD
T9	(结果) → R1	K2, K16, K17

03、双独立存储器双中线，看清楚图的逻辑，理解各个设备的位数，以及所给微操作的执行流程和时序信号


8. 某 CPU 内部的数据通路如下图所示，其中包含两个独立的存储器和两条独立的总线。已知指令存储器 IM 最大容量为 32768 字、且指令字长为 30 位；数据存储器 DM 最大容量为 65536 字，且存储字长为 32 位，与机器字长相等。各寄存器、存储器都有“写入” (Rin) 和“读出” (Rout) 控制命令，“+” 信号表示执行加法操作，但未在图中标出。





- 请计算下列各寄存器的位数：程序计数器 (PC)、指令寄存器 (IR)、指令存储器地址寄存器 (IAR)、指令存储器数据寄存器 (IDR)、数据存储器地址寄存器 (DAR)、数据存储器数据寄存器 (DDR)、累加器  $AC_0$  和  $AC_1$ 、通用寄存器  $R_0 \sim R_7$ 。
- 某加法指令格式为“ADD  $X(R_i)$ ”，其功能是“ $(AC_0) + ((R_i) + X) \rightarrow AC_1$ ”。请写出此加法指令从取指开始到执行结束的操作序列，并给出相应的微操作控制信号（假设“ $PC + 1 \rightarrow PC$ ”这个操作有专门的部件和信号控制）。

8. 某CPU内部的数据通路如下图所示，其中包含两个独立的存储器和两条独立的总线。已知指令存储器IM最大容量为32768字，且指令字长为30位；数据存储器DM最大容量为65536字，且存储字长为32位，与机器字长相等。各寄存器、存储器都有“写入”(Rin)和“读出”(Rout)控制命令，“+”信号表示执行加法操作，但未在图中标出。



- 请计算下列各寄存器的位数：程序计数器 (PC)、指令寄存器 (IR)、指令存储器地址寄存器 (IAR)、指令存储器数据寄存器 (IDR)、数据存储器地址寄存器 (DAR)、数据存储器数据寄存器 (DDR)、累加器  $AC_0$  和  $AC_1$ 、通用寄存器  $R_0 \sim R_7$ 。
- 某加法指令格式为“ADD  $X(R_i)$ ”，其功能是“ $(AC_0) + ((R_i) + X) \rightarrow AC_1$ ”。请写出此加法指令从取指开始到执行结束的操作序列，并给出相应的微操作控制信号（假设“ $PC + 1 \rightarrow PC$ ”这个操作有专门的部件和信号控制）。

11) 指令存储器IM有32768=2<sup>15</sup>字 故PC与IAR为15bit

指令字长30位 所以IR和IDR有30bit

数据存储器DM有65536=2<sup>16</sup>字 DAR为16bit

$AC_0, AC_1, R_0 \sim R_7$ 与DDR的字长与存储字长相同  
有32bit

12) 第一个操作数地址来自 $AC_0$ 是在DM中由 $R_i$ 的32bit偏移量X得到地址为一种变址寻址 操作如下

步骤	操作	控制信号
T <sub>1</sub>	$PC \rightarrow IAR$	$PC_{out}, IAR_{in}$
T <sub>2</sub>	$IM(IAR) \rightarrow IDR$	$IM_{out}, IDR_{in}$
T <sub>3</sub>	$IDR \rightarrow IR$	$IDR_{out}, IR_{in}$
T <sub>4</sub>	$PC + 1 \rightarrow PC$	$PC + 1$
T <sub>5</sub>	$(R_i) + (IR.X) \rightarrow AC_1$	$R_{iout}, IR_{out}, X, AC_{1in}$
T <sub>6</sub>	$AC_0 \rightarrow DAR$	$AC_{0out}, DAR_{in}$
T <sub>7</sub>	$DM(DAR) \rightarrow DDR$	$DM_{out}, DDR_{in}$
T <sub>8</sub>	$(AC_0) + (DDR) \rightarrow AC_1$	$AC_{0out}, +, DDR_{out}, AC_{1in}$

