

# 计算机组成原理408大题训练营——DAY06

## 前言概述

大家好，欢迎来到蓝蓝星球组织的第一期计算机组成原理408大题专项突破！

我们将通过计算机组成原理的精选出的一系列重点题以及09-22年所有的真题的练习。针对大家头疼的浮点数计算、cache访存与虚拟存储、一堆和一条指令的运行情况以及I/O数据传输的所有方面帮助大家攻克难关。本次活动深度剖析了历年真题，精选出了需要大家重点掌握的计组细节题目，在听完咸鱼强化的基础上，以真题为始，结合所选的重点题目来全面加强计组大题理解，最后通过二刷真题来全面理解考试出题类型，一共50多道大题帮助大家稳扎稳打，拿下计组大题。本着参加打卡活动希望大家都可以学有所成的初心，邀请了猫叔、酒、Tina等几位同学给大家答疑并且帮助督促大家做好知识的输出工作，希望大家可以认真做题，坚持在星球打卡，念念不忘，必有回响！

## 题外话

欢迎大家多多关注蓝蓝B站首页：[蓝蓝希望你上岸呀B站首页](#)

关于蓝蓝计算机考研3000+圈子：[计算机考研必备](#)

以及蓝蓝公众号：[应用题训练营专题](#)

也可以关注一下猫叔的B站账号，希望与大家共同进步[薛定谔的猫叔叔是你](#)

## 做题须知

- 1.建议先听咸鱼强化可后，针对咸鱼所讲真题，先跟着浏览真题，确保了解真题出题难度，浏览题目后，自己去先独立思考题目的知识点是否可以用自己的语言论述并写出
- 2.通过翻阅资料查阅真题的考点，并加以理解，接着利用重点题目的辅助练习来巩固每一章知识点
- 3.针对不会的内容需要反复思考，查阅王道书中相关章节知识，及时巩固题目细节考察重点，归纳总结常考题目类型
- 4.汇总每天的习题成册并留出足够的空白空间方便后期复盘与增补知识点，加强记忆
- 5.持之以恒，多总结多思考，多与管理员和群友及时交流处理所遇到的问题，学习中复盘，复盘中学习，通过培养费曼学习法让自己从输入者变成输出者，手中无剑而心中有剑，万变不离其宗，遇到陌生问题依旧可以迎刃而解的境界！
- 6.以终为始，通过前期的了解真题，到后面的重点模拟，剖析真题，把握出题规律，最后二刷真题，确保题目知识点胸有成竹，闲庭信步，信手捏来！

## IO专题真题相关题目：

### 01、读c程序读文字解决cache主存相关题目，cache行划分

30. 某高级语言语句 "for(i = 0; i < N; i++) sum = sum + a[i];", 其中  $N=100$ , 假定数组  $a$  中每个元素都是  $\text{int}$  类型, 依次连续存放在首地址为  $0x00000800$  的内存区域中,  $\text{sizeof}(\text{int})=4$ 。运行上述代码的处理器带有一个数据区容量为  $64\text{KB}$  的 data Cache, 其主存块大小为  $256\text{B}$ , 采用直接映射、随机替换和直写 (Write Through) 方式; 可寻址的最大主存地址空间为  $4\text{GB}$ , 配置的主存容量为  $2\text{GB}$ , 按字节编址。请回答下列问题:

- (1) 主存地址至少占几位?
- (2) data Cache 共有多少行? 主存地址如何划分?
- (3) 数组  $a$  占用几个主存块? 所存放的主存块号分别是什么?
- (4) 在访问数组  $a$  的过程中数据的缺失率为多少?

1) 可寻址最大主存地址为  $2^{32}\text{B}$  所以主存地址至少 32 位

2) Cache 数据区为  $2^{16}\text{B}$  一块  $2^8\text{B}$  行数为  $2^{16}/2^8 = 2^8$  行 块内为  $2^8\text{B}$

tag 16bit	行号 8bit	块内 8bit	tag 为 $32-8-8=16\text{bit}$
-----------	---------	---------	-----------------------------

3) 数组  $a$  大小为  $100 \times 4\text{B} = 400\text{B}$  需要  $\lceil 400/256 \rceil = 2$  块  $0x00000800\text{H}$

开始地址为即行号为 8 从第 8 块开始 存放列第 8 到第 9 块

4) 数组  $a$  的 100 个元素被访问仅 1 次且用 2 块, 第 1 块访问时未

调入故未命中全部调入新命中一块 2 块 7 次未命中 缺失率为  $\frac{7}{100} = 7\%$

## 02、看c程序计算cache命中率和储存块变化求命中率

31. 以下是计算两个向量点积的程序段:

```
float dotproduct(float x[8], float y[8]){  
    float sum = 0.0;  
    int i;  
    for(i = 0; i < 8; i++){  
        sum += x[i] * y[i];  
    }  
    return sum;  
}
```

请回答下列问题:

- (1) 访问数组  $x$  和  $y$  的时间局部性和空间局部性如何?
- (2) 假定数据 Cache 采用直接映射方式, 数据区容量为 32 字节, 每个主存块大小为 16 字节; 编译器将变量  $sum$  和  $i$  分配在寄存器中, 数组  $x$  存放在 0000 0040H 开始的 32 字节的连续存储区中, 数组  $y$  则紧跟在  $x$  后进行存放。该程序数据访问的命中率是多少? 要求说明每次访问时 Cache 的命中情况。
- (3) 将上述 (2) 中的数据 Cache 改用 2 路组相联映射方式, 块大小改为 8 字节, 其他条件不变, 则该程序数据访问的命中率是多少?
- (4) 在上述 (2) 中条件不变的情况下, 将数组  $x$  定义为 float[12], 则数据访问的命中率是多少?

小数组访问时没有访存冲突 空间局部性很好 但每次只读只访问 1 次

故时间局部性较差

2. 主存块 16B 每个块可存 16/4=4 个 float 元素 直接映射共 32/16=2 路

初始位置 起始位置为 0000 0040H 位于 7 块起始位置 由于数组  $x$  连续

访问用物理地址中连续 2 块 分别对应 cache 中 0, 1 路,  $y$  也是如此, 同

此循环顺序执行时依次访问  $x$  与  $y$  同一位置元素 导致 Cache 在两块内

不停在  $x$  与  $y$  之间切换 因此每次访问刚好都不命中 命中率为 0%。

3. 采用二路组相联 块为  $2^3$ B 共 2 组 12

$x[0] \sim x[11]$ ,  $x[12] \sim x[23]$  依次对应 0, 1 组,

$y[0] \sim y[11]$ ,  $y[12] \sim y[23]$  依次对应 0, 1 组,

每组可以容纳两个数组位置相同的元素

故  $x[0]$ ,  $x[12]$  访问 0 路可分别调入 0 路 1 路中

访问 0 元素时未命中, 访问 1 可以命中 命中率为 50%。

3. 无数组大小改为 5 路 3 个 cache 块 10 个  $y$  占 2 个,  $x$  对应

3 个块 cache 访问是 0, 1, 0  $y$  数组中的 3 块访问是

1, 0, 访问同一位置元素时, 两数组访问号不冲突

刚好避开 访问数组  $x$  和  $y$  的第 0, 4 号元素

不冲突 4 次, 其余命中 命中率为  $11/16 = 75\%$ 。

### 03、虚拟内存与cache结合与具体地址读取过程

16. 某计算机按字节编址，页大小为64KB，主存块大小4KB。以下为TLB表和Cache表部分内容，均截取了从头开始的数据。请根据图表内容回答以下问题：

- (1) 已知TLB有32行，该TLB采用什么映射方式？根据TLB映射方式划分虚页号。
- (2) 虚拟存储器容量为多少？物理地址长度是多少？
- (3) 已知该Cache不是组相联映射，则Cache采用什么映射方式？根据Cache映射方式划分物理地址。

有效位	Cache 标记	数据
0	34H	...
1	12H	...

- (4) 描述根据虚拟地址12301ABCH读出其所存在主存块的过程。

组号	有效位	TLB 标记	页框号	有效位	TLB 标记	页框号
0	1	123H	120H	0	535H	213H
1	1	AFFH	1B0H	1	BC4H	BC1H

1) TLB共25行 2路组相联 共24组 组号为4bit TLB标记为12bit

虚页号 = TLB tag + 组号 = 12 + 4 = 16位

2) 页大小为2<sup>16</sup>B 主块为2<sup>10</sup>B 虚物理地址 16 + 16 = 32bit

TLB tag 12bit	组号 4bit	页大小 16bit	虚存大小为 2 <sup>32</sup> = 4GB
---------------	---------	-----------	-----------------------------

页框号12位 物理地址为 12 + 16 = 28位

物理页框号 12bit	页大小 16bit
-------------	-----------

3) 物理地址28位 块12位 由Cache表知Cache标记8位

tag 8位	行号 8bit	块大小 12bit	故采用直接映射
--------	---------	-----------	---------

4) 虚物理地址12301ABCH 虚页号为1230H 组号为0 在TLB第0组

TLB标记123H中，页框号120H，物理地址1201ABCH

Cache标记12H Cache行号01H 命中即可由块内地址取出该块内容

## 04、虚拟内存页表与cache与进程切换相关的理解

17. 某计算机有 30 位虚拟地址 和 28 位物理地址，页面大小为 16KB，采用一级页表，访问页表时间为 5ns。Cache 采用直接映射，能存储 64KB 的数据，块大小为 4B，访问 Cache 时间为 5ns，主存访问时间为 50ns。访问次序为：访问页表→访问 Cache→访问内存。

- (1) 已知虚拟页表有脏位 1 位, 有效位 1 位, 则页表大小为多少?
- (2) Cache 标志位, 索引位, 块内地址各为多少位?
- (3) 计算一次 Cache 命中访问时间, Cache 失效访问时间; 当命中率为 90%, 平均访问时间为多少?
- (4) 系统进程切换时以下操作是否需要, 请说明原因: ① 清除 Cache 有效位; ② 将已经调入页表清空。

小: 虚页表 1 个, 1 个段 1 个段表 页号为  $2^{14}$  虚页号为  $30-10=16$  个 需页表 16 行

每行包括有效位 脏位 页框号 页号 页表大小为  $2B \times 2^{16} = 2^{17}B = 128KB$

(2) 块大小为  $2^2B$  (cache 共  $2^{16}/2^2 = 2^{14}$  行) 索引位 14bit tag = n 位

tag 12 bit	行号 14 bit	块大小 2 bit
------------	-----------	-----------

13) 一次 cache 访问为  $5+5=10\text{ns}$  一次 cache 未命中时间  $5+5+50=60\text{ns}$   
 ↓ ↓  
 页表 + cache 页表 + cache + 主存

误码率为 90%。平均访问时间为  $10 \times 0.9 + 60 \times 0.1 = 15 \text{ns}$

4) ① 不用 Cache 则物理地址不同进程访问同一套物理地址无歧义

② 用 不同进程用不同虚拟地址映射, 所以需要重新调入表.

公众号 蓝蓝蓝考研