

Universidad de Carabobo

Facultad Experimental de Ciencias y Tecnología

Arquitectura del Computador

FACYT

Comparación de Políticas de Reemplazo en Memoria Caché

LRU, FIFO y LFU: Complejidad $O(1)$ y Modelo 3C de Hill

Integrantes:

1. Jesús Escorcha
2. Tulio Cordero
3. Samuel Archila

Septiembre 2026

BLOQUE 1 | FUNDAMENTOS Y ARQUITECTURA DEL SISTEMA

El Dilema del Hardware, Patrón Strategy y Métricas Científicas

Jesús Escorcha

El cuello de botella SRAM vs DRAM, diseño modular desacoplado y modelado formal de latencia AMAT.

El Dilema del Hardware: SRAM vs DRAM

El cuello de botella del Memory Wall y la necesidad de reemplazo

La Brecha de Velocidad (Memory Wall)

- **CPU moderna:** Procesa ciclos a frecuencias de GHz ($< 0{,}5$ ns por ciclo).
- **DRAM (Memoria Principal):** Basada en condensadores con refresco periódico. Requiere $\sim$**100 ciclos** de latencia.
- **Caché SRAM (Static RAM):** Transistores biestables ultra-rápidos (**1 ciclo**), pero de capacidad física reducida.

Rol de la MMU y el Bloque Víctima

- **Cache Hit:** Datos listos en SRAM en 1 ciclo. Sin paradas del procesador.
- **Cache Miss: CPU Stall** obligado (penalización DRAM masiva).
- **Conjunto Lleno:** La MMU debe elegir un **bloque víctima** para expulsarlo.
- **Objetivo:** Evaluar qué política elige la mejor víctima para minimizar los fallos globales.

Arquitectura del Software: Patrón Strategy

Desacoplamiento modular, extensibilidad y cero variables globales

Patrón de Diseño Strategy (`PoliticaReemplazo`)

- **Interfaz Polimórfica Abstracta:**
  - `registrarAcierto(via, ctx)`
  - `registrarInsercion(via, ctx)`
  - `seleccionarVictima()` $\rightarrow$ Retorna vía en $O(1)$
- **Aislamiento del Motor:** El controlador de caché interactúa con la interfaz sin conocer la estructura interna de cada política.
- **Flujo Unificado de Trazas:** Secuencias idénticas inyectadas a todas las políticas para neutralidad comparativa.

Cero Variables Globales

- **Encapsulamiento Puro:** El estado viaja en instancias (`Cache`, `ConfiguracionCache`, `SimuladorCache`).
- **Reproducibilidad Científica:** Simulaciones independientes libres de efectos colaterales.
- **Thread-Safety:** Preparado para análisis concurrentes.

Métricas Científicas de Rendimiento

Más allá del Hit Ratio: modelado de latencia real y paradas de CPU

AMAT (Average Memory Access Time)

$$\mathbf{AMAT} = t_{\text{hit}} + (\text{Miss Rate} \times \text{Penalización}_{\text{DRAM}})$$

- $t_{\text{hit}} = 1{,}0$ ciclo (acceso estándar a caché SRAM).
- $\text{Penalización}_{\text{DRAM}} = 100$ ciclos (retardo de bus/DRAM).
- Un incremento mínimo en fallos deteriora exponencialmente la latencia efectiva del CPU.

CPU Stalls y Monotonicidad

$$\mathbf{Ciclos\ Stall} = \text{Total Fallos} \times 100 \text{ ciclos}$$

- **std::chrono::steady_clock:** Mediciones estrictamente monotónicas inmunes a ajustes del SO.
- **Barrera de Compilador:** `asm volatile` (`noOptimizar`) impide descarte de código crítico.
- **Fase de Calentamiento:** Estabiliza el estado antes de registrar métricas de régimen permanente.

BLOQUE 2 | IMPLEMENTACIÓN TÉCNICA Y DEMOSTRACIÓN EN VIVO

Estructuras de Datos $O(1)$, Integración de Librerías y Modo Didáctico

Tulio Cordero

Complejidad temporal estricta en reemplazo, reutilización de `Cola` y `Pila`, y análisis paso a paso en consola.

Implementación Técnica $O(1)$ de las Políticas

Acceso y desalojo en tiempo constante garantizado para alta escala

LRU en $O(1)$

- **Estructura:** Lista doblemente enlazada + mapa de iteradores indexados.
- **Acierto:** Mueve el nodo al frente en $O(1)$ (`moveToFront`).
- **Víctima:** Nodo al fondo de la lista (menos recientemente usado).

FIFO en $O(1)$

- **Estructura:** Cola secuencial cronológica.
- **Acierto:** No modifica la cola (mantiene antigüedad original).
- **Víctima:** Frente de la cola (primer bloque en ingresar).

LFU en $O(1)$

- **Algoritmo Ketan Shah:** Cubetas horizontales + listas en orden LRU.
- **Acierto:** Desacopla de cubeta F y acopla a $F + 1$ en $O(1)$.
- **Víctima:** Cabeza de la cubeta con `frecuenciaMinima`.

Reutilización de Librerías Propias

Integración de estructuras clásicas en componentes de hardware simulado

`Cola<int>` en la Política FIFO

- **Implementación:** `cola.hpp`.
- **Uso directo:** `colaLlegada.encolar(via)`.
- **Desalojo inmediato:** Extrae la víctima con `getFirst()` y `desencolar()` en tiempo constante $O(1)$.
- Respeta el principio FIFO puro: sin reordenamientos en lecturas repetidas.

`Pila<int>` como Free List de Vías

- **Implementación:** `pila.hpp`.
- **Uso en CacheSet:** Gestiona vías libres disponibles dentro de cada conjunto asociativo.
- **Asignación LIFO:** `viasLibres.desapilar()` asigna una vía libre en $O(1)$ sin requerir desalojo.
- **Zero-Heap Overhead:** Evita llamadas continuas a `malloc/new`.

El Modo Didáctico y Demostración Práctica

Visibilidad completa de la microarquitectura y descomposición de direcciones

Desglose de Bits en Hardware

```
[ TAG: 57 bits ] [ SET: 1 bit ] [
        OFFSET: 6 bits ]
```

- **Offset (6 bits):** Selecciona el byte dentro del bloque de 64B.
- **Índice Set (1 bit):** Selecciona entre Set 0 y Set 1 (para 256B, 2 vías).
- **Tag (57 bits):** Identificador único del bloque de memoria principal.

Dinámica Demostrada en Vivo

- **Cold Miss:** Primer acceso → Asigna vía libre de la Pila.
- **Cache Hit:** Acceso en 1 ciclo SRAM → Actualiza recencia/frecuencia.
- **Desalojo de Víctima:** Conjunto lleno → LRU/FIFO/LFU expulsa vía.
- **Write-Back:** Línea sucia (*Dirty*) → Escritura diferida a DRAM.

BLOQUE 3 | ANÁLISIS CIENTÍFICO Y CONCLUSIONES

Modelo 3C de Hill, Resultados Empíricos y Anomalía de Belady

Samuel Archila

Clasificación formal de fallos con caché sombra, contraste de 10 cargas y lecciones de arquitectura.

El Modelo Formal de las 3C de Mark D. Hill

Taxonomía de fallos mediante simulación con Caché Sombra Totalmente Asociativa

1. Cold (Compulsory)

- **Primer acceso** al bloque en toda la traza.
- **Inevitable** aun con una memoria caché infinita.
- Se reduce aumentando el tamaño de bloque.

2. Capacity (Capacidad)

- El *working set* excede el tamaño físico de la caché.
- Ocurre aun en una caché **totalmente asociativa**.
- Se soluciona aumentando la capacidad en KB/MB.

3. Conflict (Conflicto)

- El bloque cabría, pero colisiona en el conjunto.
- **Es exactamente 0** en asociatividad total.
- Se soluciona aumentando las **vías de asociatividad**.

Aporte Metodológico: Simulamos en paralelo una **Caché Sombra Totalmente Asociativa** del mismo tamaño. Si el bloque falló en el simulador pero acertaría en la sombra → **Fallo por Conflicto puro**.

Análisis Comparativo de Cargas de Trabajo

Evaluación experimental con 100.000 accesos por carga (Caché 32KB, 64B, 4 vías)

Carga Evaluada	LRU Hit %	FIFO Hit %	LFU Hit %	Ganadora	Justificación Arquitectónica
Zipf (Potencias)	58.89 %	55.35 %	**65.29 %**	**LFU**	LFU blinda los bloques altamente populares ($AMAT = 35{,}7c$).
Caliente-Frío (80/20)	77.50 %	69.38 %	**80.11 %**	**LFU**	FIFO sufre expulsión prematura de bloques calientes.
Fases de Ejecución	**97.95 %**	**97.95 %**	86.86 %	**LRU/FIFO**	LFU sufre de *inercia de frecuencia* al cambiar de fase.
Bucle Ajustado	99.74 %	99.74 %	99.74 %	**Empate**	El conjunto cabe en caché; solo ocurren fallos Cold iniciales.
Bucle Thrashing	0.00 %	0.00 %	0.00 %	**Empate**	Patología: el bloque a reusar fue expulsado instantes antes.

Anomalía de Belady y Conclusiones Finales

Validación de patologías teóricas y aprendizajes clave de diseño de hardware

Comprobación de la Anomalía de Belady

- **Secuencia canónica:** `1, 2, 3, 4, 1, 2, 5, 1, 2, 3, 4, 5`.
- **Con 3 vías en FIFO:** Genera exactamente **9 fallos**.
- **Con 4 vías en FIFO:** Genera paradójicamente **10 fallos**.
- **Conclusión:** FIFO no es un algoritmo de pila (*Stack Algorithm*); no garantiza monotonicidad.

Conclusiones de Arquitectura

- **Sin ganador absoluto:** LFU domina en cargas asimétricas (Zipf); LRU es el más balanceado y adaptable.
- **Complejidad O(1) Mandatoria:** Esencial para emular millones de referencias en milisegundos.
- **Reutilización de Librerías:** Las pilas y colas fundamentales resuelven eficientemente las listas de vías libres y el orden de llegada.

¡Muchas gracias por su atención! Quedamos atentos a sus preguntas.