

UNIVERSIDADE FEDERAL DE MINAS GERAIS
INSTITUTO DE CIÊNCIAS EXATAS
DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO
PROJETO DE SISTEMAS ROBÓTICOS — 2º SEMESTRE DE 2026

Relatório 2

Eletrônica e PCB

Conversor *boost* (DC-DC)

Equipe

Ari Gonçalves da Silva Filho
Caio Rodrigues Costa
Cleiton Neves Santos
Túlio Henrique Rodrigues Costa

Professor: Paulo Rezeck

Repositório: <https://github.com/TulioHRC/robotica-cain>

Belo Horizonte, 29 de setembro de 2026

1 Introdução

Em sistemas robóticos móveis, a alimentação elétrica é frequentemente fornecida por baterias. Entre as opções mais comuns estão as baterias de íons de lítio (Li-ion), já que têm a capacidade de armazenar energia num espaço reduzido. Neste projeto, utiliza-se uma bateria na configuração 1S, ou seja, há a presença de apenas uma célula em série, sem associação com outras células para aumentar a tensão. A tensão de uma célula 1S não permanece fixa ao longo do tempo, pelo contrário: quando a bateria se encontra totalmente carregada, a tensão situa-se perto dos 4,2 V e desce progressivamente com o consumo até atingir cerca de 3,0 V, ponto no qual a célula é considerada descarregada.

Vários circuitos eletrônicos presentes num sistema robótico, como o microcontrolador e os sensores, necessitam de uma linha de tensão estável de 5,0 V para operarem corretamente. Visto que a tensão entregue pela bateria (entre 3,0 V e 4,2 V) permanece sempre abaixo dos 5,0 V exigidos pela carga, torna-se necessário intercalar um conversor DC-DC elevador de tensão, chamado de conversor *boost*.

O objetivo deste trabalho é desenvolver o projeto de um conversor *boost* capaz de receber a tensão variável de entrada (V_{in}) de 3,0 V a 4,2 V e fornecer na saída uma tensão regulada (V_{out}) de 5,0 V. O circuito deve ser capaz de entregar uma corrente contínua (I_{out}) de pelo menos 0,5 A, margem definida para garantir o fornecimento de energia aos módulos ligados ao sistema.

Para concretizar esse objetivo, o desenvolvimento foi realizado através do software de automação de projeto eletrônico (EDA) EasyEDA. O circuito toma como ponto de partida o circuito integrado (CI) comercial MT3608. A escolha desse componente deve-se ao fato de sua faixa de tensão de entrada (2 V a 24 V) cobrir os valores da célula 1S (3,0 V a 4,2 V) e a corrente de saída suportada (até 2 A) ser superior à exigência mínima do projeto (0,5 A). Além disso, a peça encontra-se disponível de forma nativa na biblioteca LCSC da ferramenta.

O projeto abrange a criação do esquema elétrico e o desenho de uma placa de circuito impresso (PCB) de duas camadas de cobre com plano de terra (GND). O trabalho concentra-se nas fases de projeto assistido por computador, no esquemático, na aprovação pelas regras de verificação do editor (DRC) e na geração da vista tridimensional (3D) da placa, sem a produção física do circuito impresso.

2 Especificação e componentes

O conversor projetado deve atender a três especificações principais de energia. A primeira é a tensão de entrada (V_{in}), que é a energia fornecida pela bateria e varia de 3,0 V a

4,2 V. A segunda é a tensão de saída (V_{out}), que é o valor fixo de 5,0 V que o circuito deve entregar para alimentar o sistema. A terceira é a corrente contínua de saída (I_{out}), estipulada em no mínimo 0,5 A, que representa a quantidade de energia puxada pelos componentes do robô.

Para que a tensão suba de 3,0 V para 5,0 V, o CI liga e desliga uma chave interna repetidas vezes. Esse chaveamento é necessário para acumular e liberar energia no indutor, um componente formado por uma bobina de fio condutor que tem a capacidade de armazenar energia num campo magnético e de reagir contra interrupções bruscas de corrente.

Quando a chave é ligada, o indutor armazena energia em um campo magnético. Quando a chave é desligada, o indutor libera essa energia armazenada e soma a sua própria tensão à tensão da bateria para criar o pulso que eleva a saída. A proporção de tempo em que essa chave fica ligada durante o ciclo é chamada de ciclo de trabalho (D). O cálculo do ciclo de trabalho serve para entender o quanto o circuito precisará trabalhar para atingir a tensão desejada.

Em uma situação ideal, com condução contínua e sem perdas de energia, o ciclo de trabalho é calculado pela fórmula:

$$\frac{V_{out}}{V_{in}} = \frac{1}{1 - D} \quad (1)$$

$$D = 1 - \frac{V_{in}}{V_{out}} \quad (2)$$

Ao aplicar os valores da bateria na fórmula, encontram-se os limites operacionais do ciclo de trabalho:

- Para a bateria descarregada ($V_{in} = 3,0$ V): $D = 1 - (3,0/5,0) = 0,40$
- Para a bateria carregada ($V_{in} = 4,2$ V): $D = 1 - (4,2/5,0) = 0,16$

Para garantir que a tensão de saída permaneça fixa em 5,0 V, independentemente de a bateria estar carregada ou descarregada, o circuito utiliza uma malha de realimentação (*feedback*). Essa estrutura é composta por dois resistores (R1 e R3) que formam um divisor de tensão. Eles atuam como um sensor, isto é, capturam a tensão de 5,0 V da saída, reduzem-na para uma amostra menor e a enviam de volta ao CI. O CI compara essa amostra com uma tensão de referência interna própria, chamada de V_{fb} (tensão de *feedback*). No caso do MT3608, esse valor de referência é fixo em 0,6 V. Os resistores foram calculados especificamente para que, quando a saída atinge os 5,0 V, a amostra enviada ao CI seja exatamente igual a esses 0,6 V. Com base nessa leitura contínua, o

componente ajusta o ciclo de trabalho automaticamente.

A partir desses dados e das instruções do fabricante do CI MT3608, elaborou-se a lista de materiais (BOM) do circuito. Na escolha das peças, foram observados critérios específicos exigidos para o funcionamento seguro do sistema:

- Encapsulamento: É o formato físico da peça, que define o seu tamanho real e como ela será soldada na placa.
- Corrente de saturação do indutor: É o limite máximo de corrente que a bobina suporta antes de perder a sua capacidade magnética de armazenar energia.
- Tensão nominal dos capacitores: É o limite máximo de tensão que a peça suporta antes de ser danificada.
- Divisor de tensão: É um par de resistores que pega uma amostra dos 5,0 V da saída e envia de volta ao CI para que ele saiba se a tensão está correta.

A Tabela 1 detalha os componentes escolhidos, os seus formatos físicos e a justificativa para o uso de cada um.

Tabela 1: Lista de Materiais (BOM) e Justificativas Técnicas

Componente	Valor / Encapsulamento	Justificativa
U1 (CI)	MT3608 (SOT-23-6)	A faixa de operação da peça (2 V a 24 V) engloba os valores da bateria 1S (3,0 V a 4,2 V). A corrente suportada (até 2 A) é suficiente para a exigência de 0,5 A.
L1 (Indutor)	4,7 μ H, 3,1 A, 52 m Ω	A corrente de saturação de 3,1 A garante que a peça funcione acima da corrente de pico prevista para o circuito.
D1 (Diodo)	SS34 (Schottky)	Peça recomendada para lidar com a passagem da corrente nas velocidades de comutação do CI.
C1, C2, C3 (Capacitores)	22 μ F, 25 V, X5R, (0805)	A tensão nominal de 25 V respeita a regra de ser superior aos valores máximos de entrada (4,2 V) e saída (5,0 V).
R1, R3 (Resistores)	73,2 k Ω e 10 k Ω , (0603)	Formam o divisor de tensão. Foram calculados para manter a saída em 5,0 V, com base na referência de 0,6 V lida pelo pino do MT3608.

3 Esquemático

A construção do esquema foi realizada na plataforma EasyEDA e segue uma sequência lógica de etapas para garantir a correta organização e validação do circuito. O primeiro passo consistiu na busca dos componentes na biblioteca do software e no seu posicionamento na área de trabalho.

A Figura 1 mostra os símbolos do circuito integrado, indutor, diodo, capacitores e resistores inseridos na tela, ainda sem nenhuma ligação elétrica. Essa disposição inicial é interessante para organizar o projeto visualmente e aproximar as peças que trabalharão em conjunto. O indutor e o diodo, por exemplo, foram alinhados com os pinos principais do CI para evitar cruzamentos confusos de fios no futuro.




Figura 1: Posicionamento inicial dos componentes, sem conexões lógicas.

Com as peças organizadas, a etapa seguinte foi o roteamento lógico. Esse processo consiste em desenhar os fios que conduzirão a energia entre os terminais dos componentes. A Figura 2 ilustra o resultado dessa fase, onde as linhas verdes representam os caminhos elétricos criados. Neste momento, o pino de comutação (SW) foi ligado ao indutor e ao diodo, e a malha formada pelos dois resistores foi conectada ao pino de leitura (FB), estabelecendo a estrutura base de funcionamento do conversor *boost*.




Figura 2: Roteamento elétrico preliminar estruturado com fios.

Para que o software compreenda corretamente o circuito e consiga prepará-lo para a montagem da placa física, é necessário identificar as linhas de energia. A Figura 3 apresenta o esquemático com a inserção das etiquetas de rede (*netlabels*) e diretrizes visuais. As marcações em azul (VIN, VOUT e GND) servem para agrupar as ligações de entrada, saída e terra, garantindo que o programa saiba que todos os pontos com o mesmo nome estão conectados entre si, sem a necessidade de desenhar fios atravessando toda a tela. Além disso, nota-se a presença de um "X" verde no pino 6 (NC) do CI, uma diretriz que informa explicitamente ao sistema que aquele terminal deve permanecer desconectado.




Figura 3: Esquemático finalizado com etiquetas de rede e diretrizes de exclusão.

A última fase do desenvolvimento do esquemático é a validação lógica, realizada por meio da ferramenta de verificação de regras elétricas (ERC - *Electrical Rules Check*). A Figura 4 exibe o painel de diagnóstico gerado pelo software após a verificação do circuito finalizado. O relatório atesta a integridade do projeto ao registrar zero erros (*Fatal Error: 0, Error: 0*) e zero alertas (*Warning: 0*), comprovando que não existem terminais flutuantes, conflitos de rede ou falhas de ligação, e que o esquemático está pronto para a etapa de desenho da placa de circuito impresso.




Figura 4: Relatório de verificação de regras elétricas atestando a integridade do circuito.

4 PCB e 3D

Com o esquemático validado pelo ERC, o projeto foi transferido para o editor de placa do EasyEDA Pro, que importa os encapsulamentos (*footprints*) e as ligações pendentes (*rats-nest*). A placa foi desenvolvida em quatro etapas: contorno, posicionamento, roteamento com plano de terra e DRC.

4.1 Contorno e posicionamento

A placa tem cerca de 19,2 mm × 19,6 mm e duas camadas de cobre de 1 oz. Todos os componentes SMD e a serigrafia ficam na face superior. O posicionamento, feito antes do roteamento, segue o fluxo de energia do conversor (Figura 5):

- **Conectores Vout, GND e Vin:** na borda esquerda, com passo de 2,54 mm. O GND fica no meio, o que dificulta inverter entrada e saída.
- **U1 (MT3608) e U2 (indutor):** lado a lado, com o pino SW próximo ao indutor.
- **D1, C1 e C2:** em linha acima do indutor, com os capacitores de saída junto ao catodo do diodo.
- **C3 (entrada):** entre o conector Vin e os pinos IN/EN do CI.
- **R1 e R3 (realimentação):** no topo da placa, longe do indutor.

4.2 Roteamento e plano de terra

Na face superior foi criado um *copper pour* sólido na rede GND, cobrindo toda a placa. Os terminais de terra de U1, C1, C2, C3, R1 e do conector ligam-se a ele diretamente por

thermal spokes. As redes VIN, SW, VOUT e FB foram roteadas na face inferior e sobem aos *pads* por vias (Figura 6). Assim, o plano de terra fica praticamente contínuo e oferece um retorno de baixa impedância sob cada trilha.




Figura 5: Camada superior: componentes, serigrafia e plano de GND.




Figura 6: Camada inferior: trilhas das redes VIN, SW, VOUT e FB.

Caminho da corrente de comutação

O laço crítico do boost é $SW \rightarrow D1 \rightarrow C1/C2 \rightarrow GND \rightarrow U1$. Ele conduz corrente pulsada a 1,2 MHz, e sua área determina a indutância parasita e a emissão de ruído. No layout, D1, C1 e C2 ficam próximos entre si e o retorno passa pelo plano de GND contínuo. Porém, a ligação SW-indutor passa por uma via e soma cerca de 14 mm na face inferior, mais do que o ideal (ver Seção 5). A trilha FB, sensível a ruído, foi mantida afastada da trilha SW.

Largura das trilhas

A largura foi dimensionada pela IPC-2221 para camadas externas, $I = 0,048 \cdot \Delta T^{0,44} \cdot A^{0,725}$ (A em mil²). O pior caso é a bateria descarregada ($V_{in} = 3,0$ V, $D = 0,40$), com $\eta = 85\%$, $L = 4,7$ μ H e $f_{sw} = 1,2$ MHz:

$$I_{in} = \frac{V_{out} \cdot I_{out}}{\eta \cdot V_{in}} \approx 0,98 \text{ A} \quad \Delta I_L = \frac{V_{in} \cdot D}{L \cdot f_{sw}} \approx 0,21 \text{ A} \quad I_{pico} = I_{in} + \frac{\Delta I_L}{2} \approx 1,09 \text{ A} \quad (3)$$

O pico de 1,09 A fica bem abaixo da saturação do indutor (3,1 A).

Tabela 2: Corrente por rede e capacidade de trilha (IPC-2221, 1 oz, $\Delta T = 10$ °C).

Rede	Corrente de projeto	0,127 mm (inicial)	0,5 mm (final)
VIN	$\approx 0,98$ A (média)	0,54 A	1,46 A
SW	$\approx 1,09$ A (pico)	0,54 A	1,46 A
VOUT	0,5 A	0,54 A	1,46 A
FB	< 1 mA	0,54 A	1,46 A

A primeira versão usava trilhas de 0,127 mm, que é o mínimo do editor e é insuficiente para VIN e SW (Tabela 2). Como o DRC não acusa esse tipo de problema, ele só foi detectado pelo cálculo. Todas as trilhas foram então alargadas para 0,5 mm, com margem de cerca de 34% sobre o pico. As vias (furo de 0,3 mm) são simples, e usar vias duplas em VIN e SW é uma melhoria possível.

4.3 Verificação de regras (DRC)

O DRC foi executado com as regras padrão do EasyEDA Pro para 1 oz: trilha mínima de 0,127 mm e espaçamento mínimo de 0,152 mm. Na placa final, o resultado foi *All (0)*, sem erros nem avisos (Figura 7). O DRC valida apenas a geometria, e não a capacidade de corrente, por isso a verificação da Tabela 2 foi feita à parte.




Figura 7: Resultado do DRC da placa final: nenhuma ocorrência.

4.4 Vista 3D

A Figura 8 mostra a vista 3D gerada com os modelos da biblioteca LCSC. Ela confirma a compatibilidade dos encapsulamentos (indutor CY54, diodo SMA, MT3608 em SOT-23-6) e a legibilidade da serigrafia.




Figura 8: Vista 3D: face superior (esquerda) e inferior (direita).

Os Gerbers (Gerber_PCB), o PCB.pdf e o projeto nativo (ProPrj_easyeda_pro.pro2) estão no repositório.

5 Discussão do processo

Esta seção reúne as principais decisões tomadas ao longo do trabalho, o que as ferramentas de verificação apontaram, as limitações conhecidas do projeto e o que ficou fora do escopo.

5.1 Do módulo comercial ao projeto da equipe

Os módulos comerciais com MT3608 vendidos no varejo são placas de cerca de 37×17 mm, com saída ajustável de 2,5 a 28 V por meio de um *trimpot* e sem proteção contra inversão de polaridade na entrada [1]. O projeto da equipe parte do mesmo CI, mas difere desses módulos em alguns pontos:

- **Saída fixa.** O *trimpot* deu lugar ao divisor fixo R1/R3 (Tabela 1). Com a referência de 0,6 V do CI, a saída nominal é $V_{out} = 0,6 \cdot (1 + 73,2/10) \approx 4,99$ V. Isso reduz o risco de a tensão ser alterada por engano, mas exige trocar um resistor para mudar a saída. A exatidão final depende da tolerância dos resistores, que a BOM ainda não especifica.
- **Tamanho.** A placa da equipe tem $19,2 \times 19,6$ mm, cerca de 376 mm^2 , contra aproximadamente 629 mm^2 do módulo, ou seja, cerca de 40% menos área.
- **Componentes dimensionados para a aplicação.** O indutor, os capacitores e as trilhas foram escolhidos para o ponto de operação deste trabalho (entrada de 3,0 a 4,2 V, saída de 5,0 V e 0,5 A), com as margens discutidas nas Seções 2 e 4, e não para toda a faixa de 2 a 28 V do módulo.

Um ponto em comum com os módulos é a ausência de proteção contra inversão de polaridade, já mencionada na Seção 6.

5.2 Evolução do *layout*

O posicionamento dos componentes mudou entre a primeira versão da placa e a versão final. Na versão final, a equipe optou por um plano de GND sólido em toda a face superior e por rotear todas as redes de sinal (VIN, SW, VOUT e FB) na face inferior. Essa escolha simplificou o roteamento e deixou o plano de GND praticamente contínuo. Em contrapartida, a ligação entre o pino SW, o indutor e o diodo ficou com cerca de 14,5 mm e três vias, como já observado na Seção 4. A Seção 7 compara as duas versões com as mesmas medidas geométricas e discute esse ponto à luz da literatura.

A largura das trilhas também mudou ao longo do processo: a primeira versão usava 0,127 mm, e a versão final usa 0,5 mm, depois que o cálculo pela IPC-2221 mostrou que a largura inicial não atendia às correntes de VIN e SW (Tabela 2).

5.3 O que as verificações acusaram

O ERC do esquemático terminou sem erros nem avisos (Figura 4), e o DRC da placa final, com as regras padrão do EasyEDA Pro para cobre de 1 oz, também terminou sem ocorrências (Figura 7). Como não restaram avisos, não há ocorrências a comentar.

O mais instrutivo, porém, foi o que o DRC não acusou. As regras usadas verificam folgas e larguras mínimas, e três aspectos desta placa ficam fora do que elas avaliam:

- **Capacidade de corrente.** As trilhas de 0,127 mm da primeira versão passavam no DRC, embora fossem estreitas demais para a corrente de entrada. O problema só apareceu no cálculo da Seção 4.
- **Área dos laços de comutação.** O DRC não mede a extensão do nó SW nem a área do laço de alto di/dt , analisadas na Seção 7.
- **Vias dentro dos *pads*.** Todas as 14 vias da placa estão sobre *pads* de componentes SMD. Nos pinos de U1, por exemplo, as vias têm 0,5 mm de diâmetro, sobre *pads* de 0,53 mm de largura. Na montagem por refusão, vias abertas dentro do *pad* podem puxar parte da solda para o furo. As alternativas usuais são deslocar a via para fora do *pad*, ligando-a por uma trilha curta, ou pedir ao fabricante vias preenchidas e tampadas, o que em geral tem custo adicional.

5.4 Limitações

Corrente. As trilhas de 0,5 mm têm margem de cerca de 34% sobre o pico previsto de 1,09 A (Seção 4), e as vias são simples. O projeto foi verificado apenas para a corrente de 0,5 A especificada; a operação com correntes maiores não foi analisada.

Térmica. Com o rendimento de 85% adotado na Seção 4, a potência de entrada no pior caso é de cerca de 2,94 W para 2,5 W de saída, o que corresponde a aproximadamente 0,44 W de perdas distribuídas entre o CI, o diodo e o indutor. Só a resistência de 52 mΩ do indutor responde por cerca de 0,05 W ($0,98^2 \times 0,052$). O rendimento de 85% é uma hipótese, não um valor medido, e não foi feita análise térmica; o plano de GND da face superior tende a ajudar a espalhar o calor, mas o comportamento real só pode ser confirmado com a medição de temperatura sugerida na Seção 6.

Capacitores cerâmicos. A capacitância efetiva de capacitores cerâmicos X5R diminui com a tensão contínua aplicada. A escolha de C1, C2 e C3 considerou a tensão nominal, mas não essa redução, que pode ser verificada nas curvas do fabricante.

EMI. Nenhuma medição de emissões foi feita. A análise do *layout* sob esse aspecto, apenas geométrica, está na Seção 7.

Proteção e desligamento. Além da falta de proteção contra inversão de polaridade, há duas características próprias de um *boost* não síncrono como este. Existe um caminho contínuo da bateria até a saída através do indutor e do diodo, de modo que o CI não

consegue interromper a corrente em caso de curto-circuito na saída. Pelo mesmo motivo, a saída não vai a zero quando o CI é desligado: fica próxima da tensão da bateria menos a queda no diodo. Como o pino EN está ligado a VIN, o conversor permanece sempre habilitado; desligar a carga exigiria um interruptor ou um sinal de EN independente.

5.5 O que não foi feito

- A placa não foi fabricada; por isso, não foram medidos tensão de saída, *ripple*, rendimento, temperatura nem emissões.
- Não foi feita simulação elétrica do conversor nem simulação eletromagnética da placa.
- Os ajustes de *layout* identificados nas Seções 6 e 7 ainda não foram aplicados: ligar SW ao indutor pela face superior, usar vias duplas em VIN e SW, acrescentar plano de GND na face inferior e aproximar do CI o capacitor de saída e o divisor de realimentação.
- O indutor manteve o designador U2 na placa, diferente de L1 na BOM.
- A placa não tem pontos de teste nem furos de fixação, que seriam úteis para medições e para a instalação no robô.

De modo geral, o processo mostrou que as verificações automáticas do editor são necessárias, mas não suficientes. O ERC e o DRC confirmam a conectividade e a geometria, enquanto a capacidade de corrente, o comportamento em alta frequência e a montagem dependem de cálculos e de critérios que o projetista precisa aplicar à parte.

6 Conclusão

Este trabalho resultou no projeto completo de um conversor boost que eleva a tensão de uma célula Li-ion 1S (3,0 V a 4,2 V) para 5,0 V, com corrente de projeto de 0,5 A, tendo como base o CI MT3608. O ciclo de trabalho calculado ficou entre 0,16 e 0,40. Os componentes foram escolhidos com folga em relação aos limites de operação: o indutor satura em 3,1 A, contra um pico estimado de 1,09 A, e os capacitores são de 25 V. O divisor de 73,2 k Ω e 10 k Ω ajusta a saída a partir da referência de 0,6 V do CI.

No EasyEDA Pro, o esquemático passou pelo ERC sem erros. A PCB de duas camadas, com cerca de 19,2 $\times$ 19,6 mm, tem plano de GND sólido na face superior, trilhas de 0,5 mm dimensionadas pela IPC-2221 e passou pelo DRC sem erros ou avisos. A vista 3D confirmou a compatibilidade dos encapsulamentos. O principal aprendizado foi que a aprovação no DRC não garante que o projeto elétrico esteja correto: as trilhas iniciais de

0,127 mm eram válidas geometricamente, mas insuficientes para a corrente de entrada, e o problema só apareceu no cálculo.

Indicações para uma eventual fabricação

- **Arquivos:** os Gerbers e a furação já estão prontos para um fabricante padrão (2 camadas, FR-4 de 1,6 mm, cobre de 1 oz). A BOM traz os códigos LCSC, o que também permite a montagem SMT pelo próprio fabricante.
- **Ajustes de layout recomendados:** ligar SW ao indutor diretamente na face superior para encurtar o nó de comutação, usar vias duplas em VIN e SW, adicionar plano de GND na face inferior com vias de costura e renomear o indutor para L1.
- **Proteção:** a placa não tem proteção contra inversão de polaridade nem contra descarga profunda da célula. Por isso, a bateria deve ter um módulo de proteção (BMS), e vale considerar um fusível na entrada.
- **Testes:** alimentar primeiro com fonte com limite de corrente, conferir os 5,0 V em 3,0 V e 4,2 V de entrada e, em seguida, aplicar carga de 0,5 A. Nessa etapa, medir o *ripple* de saída com osciloscópio e a temperatura do CI, do diodo e do indutor.

7 Investigação complementar: roteamento de conversores chaveados

Esta seção reúne uma revisão breve de técnicas de *layout* de placas de circuito impresso para conversores chaveados e discute como essas técnicas se aplicam à placa descrita na Seção 4. Ao final, compara-se o posicionamento inicial da placa com a versão final, usando as mesmas medidas geométricas.

7.1 Revisão da literatura

Panorama recente. Yuan *et al.* [2023], em revisão sobre interferência eletromagnética em conversores chaveados modernos, observam que o aumento da frequência de comutação e a redução dos tempos de transição elevam as taxas di/dt e dv/dt e, com elas, as emissões conduzidas e radiadas. Os autores apontam o laço de corrente de alta frequência formado pelos dispositivos de comutação como fonte típica de campo magnético e destacam que a EMI radiada é difícil de modelar, por depender de parasitas distribuídos da placa. Isso sugere que, em conversores de pequeno porte como o deste trabalho, o cuidado com o *layout* é uma das medidas mais acessíveis ao projetista.

Indutância do laço de potência. Sun *et al.* [2021] tratam o laço de potência como um ponto crítico do *layout*, cuja baixa indutância é necessária para a confiabilidade da comutação e para a eficiência. O trabalho propõe uma equação para estimar essa indutância a partir da geometria do laço, como alternativa mais rápida à análise por elementos finitos, e compara três métodos de *layout* quanto à indutância e ao desempenho térmico.

Laço lateral e laço vertical. Pace *et al.* [2021] compararam experimentalmente duas formas de fechar o laço de comutação em PCB: lateral, com ida e volta na mesma face, e vertical, com a ida em uma face e o retorno na outra. No arranjo vertical, as correntes em sentidos opostos nas duas faces cancelam parte do fluxo magnético; os autores mediram indutância cerca de três vezes menor e sobretensão na abertura da chave reduzida de 50% para 27%. Ressalvam, porém, que esse ganho depende de um substrato fino entre as faces, o que aumenta a capacitância parasita entre elas e pode favorecer efeitos de modo comum.

Placas de duas camadas. A nota de aplicação de Luntrasu e Hauke [2021], da Texas Instruments, parte de um *layout* de duas camadas de um conversor *buck-boost* e mede emissões radiadas em câmara anecoica. O documento identifica duas fontes principais: os laços de alto di/dt entre capacitor e chave e os nós de comutação, cujo alto dv/dt injeta corrente pela capacitância entre o cobre do nó e o plano de terra mais próximo. Reduzindo a área de cobre desses nós e evitando que as trilhas troquem de face no meio do percurso, a emissão caiu até 10 dB nas frequências mais afetadas, ainda em duas camadas. A migração para quatro camadas, com planos de terra junto às faces externas, reduziu a área do laço formado pela corrente de retorno e rendeu de 4 a 10 dB.

Recomendações específicas para *boost*. A nota SLVA773 da Texas Instruments [5] organiza o *layout* de um *boost* em cinco passos. O capacitor de saída é apontado como o componente mais importante, a ser colocado perto do CI e ligado por trilhas curtas e largas, porque a corrente que o atravessa é pulsada e a indutância parasita desse trecho produz sobretensão e oscilação no pino SW. O indutor vem em seguida, também perto do CI, com o nó SW dimensionado para a corrente, mas com a menor área possível. Os componentes de pequeno sinal de alta impedância, como o divisor ligado ao pino FB, devem ficar próximos do CI, e a trilha de FB não deve correr em paralelo e próxima ao nó SW. A nota sugere ainda uma via por ampère de corrente, quando a via for necessária, e o maior plano de GND possível.

Síntese. Das referências consultadas extraem-se quatro recomendações aplicáveis a este projeto: fechar o laço de alto di/dt com a menor área possível, de preferência em uma só face; manter o nó de comutação com a menor área de cobre compatível com a corrente; aproximar do CI o divisor de realimentação, mantendo a trilha de FB curta e longe do nó

SW; e preservar um plano de terra contínuo sob o estágio de potência.

7.2 Aplicação à placa da equipe

No esquemático da Seção 3, o laço de alto di/dt é formado por: pino SW (pino 1) do MT3608 → diodo D1 → capacitores de saída C1 e C2 → GND → pino GND (pino 2). O capacitor de entrada C3 e o indutor (U2 na placa) ficam fora desse laço. Na placa final (Figuras 5 e 6), esse caminho percorre:

- a via no pino 1 de U1, cerca de 14,5 mm de trilha na face inferior, passando junto à via do *pad* SW do indutor, e a via no ânodo de D1;
- o diodo D1, a via no cátodo, cerca de 3,8 mm de trilha na face inferior e a via no *pad* VOUT de C1;
- o retorno pelo plano de GND da face superior, do *pad* GND de C1 até o pino 2 de U1, que estão a cerca de 10,8 mm um do outro.

Comparando esse arranjo com as recomendações da Seção 7.1, alguns pontos estão bem alinhados com a literatura:

- **Plano de GND.** O *copper pour* sólido na face superior oferece um caminho de retorno amplo, em linha com a recomendação de maximizar o cobre de GND [5].
- **Capacitor de saída junto ao diodo.** O *pad* VOUT de C1 está a cerca de 3,8 mm do cátodo de D1.
- **Trilha de FB.** Ao sair do CI, a trilha de FB segue para o topo da placa, enquanto a trilha SW segue para a direita; as duas não correm em paralelo, como pede a nota SLVA773.

Há também oportunidades de melhoria, várias delas já apontadas pela equipe na Seção 6:

- **Trocas de face no laço.** O laço de alto di/dt passa quatro vezes de uma face para a outra (duas vias na rede SW e duas na rede VOUT). A nota de Luntrasu e Hauke [2021] associa a redução dessas trocas a menor emissão.
- **Extensão do nó SW.** A rede SW soma cerca de 14,5 mm de trilha, mais os *pads* e três vias. Além disso, cerca de 3 mm dessa trilha passam sob o *pad* VIN do indutor, trecho em que a face superior não tem plano de GND. Encurtar essa ligação, como proposto na Seção 6, vai na direção indicada pelas duas notas da Texas Instruments. No posicionamento atual, o *pad* VIN do indutor fica entre U1 e o *pad* SW, de modo que a ligação direta na face superior precisaria contornar esse *pad* ou girar o indutor; as duas opções podem ser avaliadas no editor.

- **Retorno do capacitor de saída.** O *pad* GND de C1 está a cerca de 10,8 mm do pino GND de U1. Como a nota SLVA773 considera o capacitor de saída o componente mais importante do *boost*, aproximá-lo do CI é uma melhoria a considerar.
- **Divisor de realimentação.** R1 e R3 ficaram no topo da placa, junto à rede VOUT, a cerca de 12 mm do pino FB, com uma trilha de FB de cerca de 15 mm. A nota SLVA773 sugere aproximar esses resistores do CI, deixando longa a ligação com VOUT, que tem baixa impedância, e curta a ligação com FB.
- **Número de vias.** A nota SLVA773 sugere uma via por ampère. Como o pico previsto é de 1,09 A (Seção 4), as vias duplas em VIN e SW propostas na Seção 6 dão alguma margem.

7.3 Experimento: posicionamento inicial versus placa final

Como a indutância do laço depende da sua geometria [4], é possível comparar posicionamentos apenas pela geometria. Para isso, mediram-se as mesmas distâncias entre centros de *pads* em duas versões da placa salvas no EasyEDA: o posicionamento de 28/09, anterior ao roteamento, e a placa final de 29/09. Calculou-se também o perímetro e a área do polígono que liga, em linha reta, os centros dos *pads* do laço de alto di/dt (pino 1 de U1, *pad* SW do indutor, ânodo e cátodo de D1, *pads* de C1 e pino 2 de U1). Esse polígono é um indicador simplificado: não representa o percurso real das trilhas nem a distribuição da corrente de retorno no plano, mas permite comparar as duas versões com o mesmo critério. Os resultados estão na Tabela 3.

Tabela 3: Distâncias entre centros de *pads* e polígono do laço de alto di/dt , no posicionamento de 28/09 e na placa final.

Grandeza	28/09	Final
Pino 1 (SW) → <i>pad</i> SW do indutor	9,7 mm	8,4 mm
Pino 1 (SW) → ânodo de D1	10,5 mm	9,3 mm
Cátodo de D1 → <i>pad</i> VOUT de C1	4,3 mm	3,8 mm
<i>Pad</i> GND de C1 → pino 2 (GND)	3,5 mm	10,8 mm
<i>Pad</i> VIN de C3 → pino 5 (IN)	2,2 mm	5,5 mm
<i>Pad</i> GND de C3 → pino 2 (GND)	4,1 mm	4,1 mm
<i>Pad</i> FB de R1 → pino 3 (FB)	3,8 mm	12,2 mm
<i>Pad</i> FB de R3 → pino 3 (FB)	5,6 mm	12,1 mm
Perímetro do polígono do laço	29,5 mm	36,2 mm
Área do polígono do laço	27,8 mm ²	37,3 mm ²

Da versão inicial para a final, as distâncias do nó SW e a ligação entre D1 e C1 diminuíram

um pouco, enquanto o retorno de C1 ao CI, a ligação de C3 ao pino IN e a distância do divisor ao pino FB aumentaram. O efeito líquido no indicador foi um polígono do laço de alto di/dt cerca de 23% maior em perímetro e 34% maior em área. Uma leitura possível é que a versão final priorizou outros objetivos, como a organização dos componentes pelo fluxo de energia e um plano de GND contínuo na face superior, com todas as trilhas na face inferior, e que o laço de alto di/dt cresceu como contrapartida. Os ajustes listados na Seção 7.2 permitiriam repetir a mesma medição em uma terceira versão e verificar se o laço volta a diminuir sem perder o plano de GND.

7.4 Limites da análise

A comparação acima é apenas geométrica. Como já observado na Seção 4, o DRC verifica folgas e larguras mínimas, mas não avalia a capacidade de corrente; da mesma forma, não avalia a área dos laços. A indutância parasita, a sobretensão no nó SW e as emissões só poderiam ser determinadas por simulação eletromagnética ou por medição na placa fabricada, o que não fez parte deste trabalho. Além disso, a placa usa FR4 de cerca de 1,6 mm. Como o ganho do laço vertical descrito por Pace *et al.* [2021] depende de substrato fino, é provável que, nesta placa, a proximidade entre os componentes do laço pese mais do que o plano de GND da outra face. Em uma eventual fabricação, além dos testes previstos na Seção 6, observar com osciloscópio a forma de onda no nó SW ajudaria a verificar se as melhorias propostas têm efeito prático.

Referências

- [1] Casa da Robótica. Módulo regulador de tensão ajustável MT3608 step up – 2,5 V a 28 V. Página de produto. Disponível em: <https://www.casadarobotica.com/fontes-conversores/conversores-dc-dc/step-up/modulo-regulador-de-tensao-ajustavel-mt3608-step-up-2-5v-a-28v>. Acesso em: 29 set. 2026.
- [2] Flavius-Alexandru Luntrasu and Brigitte Hauke. Layer design for reducing radiated EMI of DC to DC buck-boost converters. Application Report SLVAEP5A, Texas Instruments, 2021. Publicado em abr. 2020, revisado em jun. 2021.
- [3] Loris Pace, Nadir Idir, Thierry Duquesne, and Jean-Claude De Jaeger. Parasitic loop inductances reduction in the PCB layout in GaN-based power converters using S-parameters and EM simulations. *Energies*, 14(5):1495, 2021. doi: 10.3390/en14051495.
- [4] Bainan Sun, Kasper Lüthje Jørgensen, Zhe Zhang, and Michael A. E. Andersen. Research of power loop layout and parasitic inductance in GaN transistor implementation. *IEEE Transactions on Industry Applications*, 57(2):1677–1687, 2021.

- [5] Texas Instruments. Five steps to a good PCB layout of a boost converter. Application Note SLVA773, Texas Instruments, 2016.
- [6] Liang Yuan, Jian Zhang, Zheng Liang, Mingxin Hu, Genhua Chen, and Wei Lu. EMI challenges in modern power electronic-based converters: recent advances and mitigation techniques. *Frontiers in Electronics*, 4:1274258, 2023. doi: 10.3389/felec.2023.1274258.