

115 年第一次電磁相容工程師-中級能力鑑定【公告試題】

第二科：數位無線系統整合設計實務

考試日期：115 年 04 月 11 日


一、單選題

答案	題目
D	1. 一般對於輻射電磁場之屏蔽，除了利用集膚效應（Skin Effect）對電磁波能量加以衰減外，也常會藉由自由空間與屏蔽材料之阻抗不連續，予以反射與阻隔，其中材料之本質阻抗如下面公式所示，其中 f 為頻率，針對不同頻率選擇屏蔽材料之導電率、介電係數與導磁係數，來有效進行反射屏蔽，則針對導電率 $\sigma = 0.1 \times 5.8 \times 10^6$ S/m、相對導磁係數 $\mu_r = 100$ 之 SAE1045 型鋼材，其於 30 MHz 時之本質阻抗約為何者？ $\hat{\eta} = \sqrt{\frac{j\omega\mu}{\sigma + j\omega\epsilon}} \cong \sqrt{\frac{j\omega\mu}{\sigma}}$ (A) 0.1 Ω ; (B) 0.1 $\angle 45^\circ \Omega$; (C) 0.2 Ω ; (D) 0.2 $\angle 45^\circ \Omega$
B	2. 對於一般之數位類比轉換器（A/D Converter）混合訊號元件，要確保其良好之 EMC 設計特性，其類比接地 AGND 與數位接地 DGND 之接腳應連接至下述何處？ (A) 均連接至數位接地區； (B) 均連接至類比接地區； (C) 分別連接至各自之數位或類比之接地區； (D) 以上皆非
C	3. 下列何種因子與電源分佈網路（PDN）的 AC spec. 較無關？ (A) Dynamic noise ; (B) Consumption current ; (C) IR drop ; (D) Timing impact
A	4. 下列系統設計何者有誤？ (A) 天線的功率越大越好，確保其收訊品質； (B) 數位及電源電路有做 shielding 可以避免影響天線收訊； (C) 良好的電路板與系統外殼接地可降低 EMI； (D) 使用 common choke 會使信號品質變差
C	5. PCB 電源佈局時，下列何者有誤？ (A) 數位電源與類比電源應分開規劃； (B) 濾波電容應離 Power Module 越近越好； (C) 電源層應在 PCB 第一層進行佈局，以方便量測；

115 年第一次電磁相容工程師-中級能力鑑定【公告試題】

第二科：數位無線系統整合設計實務

考試日期：115 年 04 月 11 日

答案	題目
	(D)工作電流越大時電源之截面積需越寬
D	6. 若通過控制接地電壓無法有效地減小共模電流，可利用電纜屏蔽以消除電纜的輻射，則電纜屏蔽層應與電纜連接器呈多少度連接為最佳？ (A) 30 度； (B) 45 度； (C) 90 度； (D) 360 度
D	7. 一般的傳導耐受性/免疫力 (CS) 測試項目中，注入至電纜或導線之射頻電流，係模擬由意圖發射之射頻發射機所引起之電磁場效應，此干擾場（電場或磁場）是由測試設備所產生之電壓與電流而來，再藉由耦合/去耦合 (CDN) 裝置將該干擾訊號施加至單一電纜，因此不會對接近注入點之其他電纜產生干擾，有關執行此種測試時發生故障或失效時之改善建議，下列何者不包含？ (A)在靠近電纜線之入口處使用共模陶鐵夾具； (B)改進待測設備內印刷電路板之佈局； (C)在關鍵之訊號線上裝設內建濾波器之連接器； (D)改善待測設備之散熱機制
C	8. 由於在 EMC 領域所關注之訊號資訊為頻譜與其諧波振幅，而非顯示於示波器上之時域波形，因此一般可藉由下式之傅立葉轉換 (Fourier Transformation) 將時域訊號波形轉換為相互正交之弦波及其對應振幅之級數形式，若有一如下圖所示之時域三角波形時，則其對應之傅立葉級數相關係數，下列何者正確？ $x(t) = a_0 + \sum_{n=1}^{\infty} a_n \cos(n\omega_0 t) + \sum_{n=1}^{\infty} b_n \sin(n\omega_0 t)$  (A) $a_0 = 5/2$； (B) n 為奇數時，$a_n = 5/n\pi$； (C) n 為奇數時，$b_n = 5/n\pi$； (D) n 為偶數時，$a_n = -5/n\pi$
B	9. 在數位電路電源設計中，下列敘述何者有誤？ (A)大部分的設計中，同一個數值的電容多擺幾顆會比不同數值電容一起使用來的有效； (B)要設計較高頻的電源平面，其最困難的部分是減少電容性； (C)有效的高頻解耦 (Decoupling) 技術是使用大量的電容；

115 年第一次電磁相容工程師-中級能力鑑定【公告試題】

第二科：數位無線系統整合設計實務

考試日期：115 年 04 月 11 日

答案	題目
	(D)針對高頻解耦 (Decoupling)，減少電容數量是不應該被採用的
A	10. 當分析數位電路使用遮蔽纜線或連接器的屏蔽效率時，下列何者有誤？ (A)屏蔽效率越高，轉換阻抗越大； (B)若轉換阻抗越大，越容易將屏蔽體表層的感應電流轉換為共模雜訊電壓； (C)受集膚效應影響及需要可彎曲（網格式編織）的屏蔽纜線需求，需要考慮屏蔽層外面可能產生共模雜訊電壓的問題； (D)利用電流探棒夾住待測訊號纜線，若纜線及接地都非常理想，則電流探棒應測不到任何電流
A	11. 通常搭配電壓調控模組 (VRM) 時，下列何者有誤？ (A)通常會有一較大低頻電源阻抗問題； (B)若電源網路具電感效應，其電源阻抗隨頻率增加； (C)利用串聯之旁路或去耦合電容，將電源阻抗降低； (D)去耦合電容接腳之非理想效應，會增加電源阻抗
C	12. 針對無線通訊產品的設計，在天線接收端之 PCB 傳輸線設計，下列何者正確？ (A)傳輸線主要傳輸訊號頻段是 DC 到傳輸頻率之寬頻訊號，且傳輸線之參考地須與數位地分開； (B)傳輸線主要傳輸訊號頻段是 DC 到傳輸頻率之寬頻訊號，且傳輸線之參考地須與數位地相接； (C)傳輸線主要傳輸訊號頻段是傳輸頻率之窄頻訊號，且傳輸線之參考地須與數位地相接； (D)傳輸線主要傳輸訊號頻段是傳輸頻率之窄頻訊號，且傳輸線之參考地須與數位地分開
B	13. 若一無線產品上有天線、外接電源線與網路線，其最適合 EMC 設計的 I/O 擺放位置，下列何者正確？ (A)天線與網路孔同一側，對面的一側擺電源線； (B)三個 I/O 均擺在同一側； (C)天線與網路孔同一側，垂直方向的一側擺電源線； (D)擺置位置跟 EMC 無關
D	14. PCB 的疊構設計上，下列何者正確？ (A)走線層一般會使用 2 oz 到 3 oz 的銅厚度走線，幫助降低高頻損耗； (B)規劃抽大電流之 Power 層一般會使用 2 oz 到 3 oz 的銅厚度，幫助降低 PDN 的 target impedance； (C)表層走線的好處是不論鄰近訊號改變與否，其走線速度都不會改變，利於降低高速數位訊號的 jitter；

115 年第一次電磁相容工程師-中級能力鑑定【公告試題】

第二科：數位無線系統整合設計實務

考試日期：115 年 04 月 11 日

答案	題目
	(D)使用高介電系數的材料有助於設計微小化天線
C	15. 有關 PCB 佈局考慮 EMI 之設計，下列何者有誤？ (A)考慮到輻射抑制的情形，高速數位訊號走帶狀線（Strip Line）會比微帶線（Microstrip Line）來的好； (B)電源層鋪電源平面，離鄰近參考地層越近越好； (C)為了避免 Crystal 造成雜訊干擾，其參考地應該與其他數位地分開； (D)高速數位走線層一定要跟相鄰參考地接近
D	16. 針對 switching power regulator 的 PCB 走線，下列何者對於電磁干擾沒有幫助？ (A)電感擺置位置要維持電流回流的迴圈最小； (B)電源輸入腳位的去耦合電容要在離晶片地腳位最近的位置下地； (C)電源輸出腳位的去耦合電容要在離晶片地腳位最近的位置下地； (D)接到電感的晶片腳位其走線要越粗越好
A	17. 數位電路接地系統中，在低頻或直流的考量情況下，接地走線（trace）的寬度是影響下列何種參數？ (A)電阻； (B)電容； (C)電感； (D)成本
C	18. 數位電路接地系統中，在高頻的考量情況下，關於接地網格（grid）的用途，下列何者正確？ (A)減小電阻； (B)增大電容； (C)減小電感； (D)降低成本
B	19. 對於微帶線而言，包含在離走線中心正負二倍走線高度之間的參考面中，信號回路電流的百分比約是多少 %？ (A) 50 %； (B) 70 %； (C) 80 %； (D) 94 %
D	20. 對於帶狀線而言，包含在離走線中心正負二倍走線高度之間的參考面中，信號回路電流的百分比約是多少 %？ (A) 50 %； (B) 70 %；

115 年第一次電磁相容工程師-中級能力鑑定【公告試題】

第二科：數位無線系統整合設計實務


考試日期：115 年 04 月 11 日

答案	題目
	(C) 80 % ; (D) 94 %
D	21. 考慮在 3.3 V 電源激勵下，一個大微處理器產生 10 A 的總瞬時電流。邏輯具有 1 ns 的上升/下降時間。希望限制 Vcc 對地雜訊電壓峰值為 250 mV，且每個去耦電容有 5 nH 的電感與之串聯。去耦將在多個等值電容的條件下進行，並且要在高於 20 MHz 的所有頻率都有效。其所需去耦電容的最小數量是多少？ $\left(Z = \frac{2dV}{dI} ; n = \frac{2L}{Z_r t_r} \right)$ (A) 50 個； (B) 100 個； (C) 200 個； (D) 300 個
C	22. 差模輻射可用何種天線類比？ (A)單極天線； (B)偶極天線； (C)小環形天線； (D)陣列天線
A	23. 時脈頻率的增加會對何種雜訊干擾產生較大的影響？ (A)差模輻射； (B)共模輻射； (C)差模濾波； (D)共模濾波
B	24. 除了減少迴路面積、頻率或電流之外，下列何者不是減少產品中差模輻射的方法？ (A) PCB 屏蔽； (B)縮短天線（電纜）的長度； (C)展頻時脈； (D)抵消環路
D	25. 一個產品中可能有差模輻射與共模輻射的干擾，與共模輻射有關的控制方法，下列何者最為正確？ (A) PCB 屏蔽； (B)展頻時脈； (C)抵消環路； (D)減小頻率或電流的諧波成分

115 年第一次電磁相容工程師-中級能力鑑定【公告試題】

第二科：數位無線系統整合設計實務

考試日期：115 年 04 月 11 日

答案	題目
C	26. 當量測距離為 3 公尺時，在 75 MHz 的 FCC Class B 規範的放射限制值為 $100 \mu\text{V/m}$，求在 0.5 公尺長的電纜線中，所允許的最大共模電流值是多少？ (A) $3.17 \mu\text{A}$； (B) $4.23 \mu\text{A}$； (C) $6.35 \mu\text{A}$； (D) $8.47 \mu\text{A}$
A	27. 有一場效電晶體，其等效輸入雜訊電壓為 $0.06 \times 10^{-6} \text{ V}/\sqrt{\text{Hz}}$，等效輸入雜訊電流為 $0.2 \times 10^{-12} \text{ A}/\sqrt{\text{Hz}}$，等效雜訊頻寬為 10 kHz，求 R_s 值為多大時，會產生最小的雜訊指數？ (A) $R_s = 300 \text{ k}\Omega$； (B) $R_s = 200 \text{ k}\Omega$； (C) $R_s = 100 \text{ k}\Omega$； (D) $R_s = 50 \text{ k}\Omega$
A	28. 在下圖電路中，導體 1 和 2 之間的雜散電容為 50 pF。每個導體對地的電容為 150 pF。頻率為 100 kHz 時，導體 1 上有 10 V 的交流信號。如果終端 R_T 為 50Ω，則導體 2 上感應的雜訊電壓為多少？  (A) 15.7 mV； (B) 187 mV； (C) 314 mV； (D) 2.5 V
D	29. 屏蔽轉移阻抗是屏蔽的一種特性，它將中心導體和屏蔽之間產生的開路電壓（單位長度）與屏蔽電流相聯繫，下列何者正確？ (A) 轉移阻抗與屏蔽效果沒有關係； (B) 轉移阻抗越大，屏蔽越有效； (C) 轉移阻抗越小，屏蔽越有效果；

115 年第一次電磁相容工程師-中級能力鑑定【公告試題】

第二科：數位無線系統整合設計實務

考試日期：115 年 04 月 11 日

答案	題目
	(D)轉移阻抗越小，屏蔽越沒效果
A	30. 現在許多產品需要多個直流（DC）電壓工作。因此，有縫隙的電源平面成了一種普遍現象。然而，設計者必須認識到有縫隙的平面需要佈線限制，以避免走線跨越縫隙。關於解決有縫隙的電源平面產生的問題，下列何者正確？ (A)分割電源平面而遵守佈線限制； (B)每個直流電壓使用兩個獨立的完整電源平面； (C)在走線跨越縫隙平面處加拼接電感器； (D)在接地層上佈設一些直流電壓作為走線

二、複選題

答案	題目
AC	31. 數位電路的電源線與地線上的雜訊是導致電路板輻射和外接電纜輻射的主要原因，其下列何者為減少此種雜訊的方法？ (A)減少地線和電源線的等效電感； (B)減少地線和電源線的等效電容； (C)防止地線和電源線上的電流發生變化； (D)防止地線和電源線上的電壓發生變化
ABD	32. 歐盟要求產品要進行高壓暫態抗擾度試驗，下列哪些屬於高壓暫態試驗？ (A)靜電放電（ESD）試驗； (B)電性快速暫態（EFT）試驗； (C)封包相關係數（ECC）試驗； (D)雷擊突波
AB	33. 下列何種狀況會產生電路板的電磁輻射？ (A)電路板上的外接電纜所產生的輻射； (B)電路的工作電流環路產生的輻射； (C)電路的接地不良產生的輻射； (D)電路的電阻元件產生的輻射
ABC	34. 產生干擾的問題，下列何者正確？ (A)耦合通道； (B)敏感的接收器； (C)雜訊源； (D)多層電路板
ABD	35. 無線射頻干擾 RFI 因為靈敏度要求而面臨更嚴苛之干擾防護設計，與 EMI/EMC 不同的是，RFI 只是關注於某些無線通訊系統存在之特定頻段，而且允許之干擾位準

115 年第一次電磁相容工程師-中級能力鑑定【公告試題】

第二科：數位無線系統整合設計實務

考試日期：115 年 04 月 11 日

答案	題目
	更低。針對此種設計要求，下列何種改善技術可以減輕數位元件雜訊影響？ (A)利用吸波材料吸收； (B)屏蔽技術； (C)雙層電路板布線； (D)電路布局（包含天線之擺置）

ipXAS