



115 年第一次電磁相容工程師-中級能力鑑定【公告試題】

第一科：高速數位電路設計

考試日期：115 年 04 月 11 日



一、單選題

答案	題目
C	1. 若有一電路與其電源分配網路（PDN）如下圖所示，其供應電壓 $V_2 = 2V$，從電源至電容間之分散電阻與電感分別為 $3\text{ m}\Omega$ 與 320 pH，而 $C = 100\text{ }\mu\text{F}$ 之去耦合電容有以下的寄生參數：等效串聯電阻（ESR）$= 10\text{ m}\Omega$、等效串聯電感（ESL）$= 1\text{ nH}$，若其電路之負載晶片的電容值為 800 nF 時，則該去耦合電容的自諧振頻率為何者？  (A) 5 MHz ; (B) 1 MHz ; (C) 0.5 MHz ; (D) 0.1 MHz
D	2. 有一電源分配網路 PDN 之電源平面對（由電源與接地平面組成）如圖所示，其間為自由空間（$\epsilon = \epsilon_0 = 8.854 \times 10^{-14}\text{ F/cm}$; $\mu = 4\pi \times 10^{-9}\text{ H/cm}$），當 $a = 100\text{ cm}$、$b = 2\text{ cm}$、$d = 0.02\text{ cm}$ 時，則可將其視為負載阻抗為開路的一維傳輸線，在利用傳輸線的阻抗轉換關係式後，下列何者有誤？  (A) 當頻率為 75 MHz 時，其輸入阻抗為 0； (B) 當頻率為 150 MHz 時，其輸入阻抗為無窮大； (C) 當 b 增加時，則輸入阻抗為 0 時的頻率，將較 75 MHz 為低； (D) 當 b 增加時，則輸入阻抗為 0 時的頻率，將較 75 MHz 為高

115 年第一次電磁相容工程師-中級能力鑑定【公告試題】

第一科：高速數位電路設計



考試日期：115 年 04 月 11 日

答案	題目
D	3. 針對傳輸線阻抗匹配效應之模擬分析，若有一驅動之戴維寧等效電路如左下圖之虛線方框所示，其脈波於狀態”High”與”Low”之持續時間各為 12 ns 之方波，在狀態”High”時之輸出阻抗約為 $18\ \Omega$，而其右側電阻則代表負載或脈波輸出時之瞬時傳輸線特性阻抗，若傳輸線之特性阻抗為 $50\ \Omega$，其傳輸(延遲)時間為 2 ns，若訊號源端與遠端負載之電壓波形如右下圖所示時，則遠端負載為何者？  (A) $18\ \Omega$; (B) $50\ \Omega$; (C) $75\ \Omega$; (D) $150\ \Omega$
C	4. 時域反射儀 (TDR) 為用以判定傳輸線特性之儀器，其係透過發射脈波訊號於傳輸線後，再藉由記錄經阻抗不連續處之反射脈波與傳輸延遲時間進行分析，因此尤其適合偵測傳輸線上不完美之效應與位置；若現在以類似觀念但利用簡易之 12 V 電池 (其內阻 $R_s=0$)，連接至未知長度之傳輸線，然後再以電阻終接，如果該傳輸線上於 $6\ \mu s$ 期間之電流波形如下圖所示時，則傳輸線的特性阻抗約為何者？  (A) $30\ \Omega$; (B) $50\ \Omega$; (C) $80\ \Omega$; (D) $100\ \Omega$
D	5. 下圖為某 PDN 網路的阻抗隨頻率變化曲線圖，已知甲、乙、丙、丁都是電容效應造成的，則甲~丁依序是下列何者？

115 年第一次電磁相容工程師-中級能力鑑定【公告試題】

第一科：高速數位電路設計



考試日期：115 年 04 月 11 日

答案	題目
	 (A) Chip、PCB、Package、Bulk； (B) Bulk、Package、PCB、Chip； (C) PCB、Package、Bulk、Chip； (D) Bulk、PCB、Package、Chip
C	6. 6 Gbps 訊號之 eye mask 為 0.4 UI，且已知 TX 輸出 jitter peak-peak = 30 ps，則 PCB jitter 不可超過多少？ (A) 130 ps； (B) 100 ps； (C) 70 ps； (D) 50 ps
C	7. 100MHz 的訊號，在銅（copper）傳輸的肌膚深度（skin depth）大約是多少 μm？ （Hint：銅的電阻率（ρ）為 1.678） (A) 66； (B) 21； (C) 6.6； (D) 2.1
C	8. 下圖訊號 1、2 同相，與訊號 3 反相，則訊號 2 的等效阻抗為何者？  (A) $\sqrt{(L_{22} - L_{12} - L_{23}) / (C_{22} + C_{12} + C_{23})}$； (B) $\sqrt{(L_{22} + L_{12} + L_{23}) / (C_{22} + C_{12} - C_{23})}$； (C) $\sqrt{(L_{22} + L_{12} - L_{23}) / (C_{22} - C_{12} + C_{23})}$； (D) $\sqrt{(L_{22} - L_{12} + L_{23}) / (C_{22} - C_{12} - C_{23})}$
C	9. 在進行頻域測量前，為何需要對向量網路分析儀（VNA）進行校準？ (A) 提高測量速度；

115 年第一次電磁相容工程師-中級能力鑑定【公告試題】

第一科：高速數位電路設計



考試日期：115 年 04 月 11 日

答案	題目
	(B)減少測量的複雜性； (C)確保測量結果準確可靠，補償系統誤差； (D)降低設備功耗
A	10. 針對切換式電源供應器為變壓器結構，於電源分配網路應用時的敘述，下列何者有誤？ (A)線圈具有電感特性，頻率增加時阻抗降低； (B)為提升電源分配網路品質，需搭配低頻濾波器； (C)搭配去耦合電容，可降低因切換式電源供應器造成的電源分配網路阻抗； (D)搭配去耦合電容時，越靠近 IC 應選用供電速度越快之電容
B	11. 當電路板層內之電源平面與接地平面具有共振效應時，則下列何者有誤？ (A) IC 驅動器切換電流若隨時間改變時，產生時變電位差，形成輻射源； (B)板層的間距越大，受時變電位差產生之輻射電場越大； (C)受時變電位差產生之輻射電場強弱，與電路板的長寬尺寸有關； (D)若為直流（DC）之電源平面，則屬於靜電場
B	12. 關於電源網路使用 PCB 板材之介電係數的敘述，隨著介電係數增加，下列何者有誤？ (A)自身阻抗 Z_{11} 及轉換阻抗 Z_{12} 降低； (B)材料之自振頻率往高頻偏移； (C)低頻受等效電容增加而使阻抗明顯降低； (D)有助於提升時域雜訊去耦合能力及電源位準的穩定
C	13. 若一傳輸線阻抗為 Z_0，且傳輸線造成之時間延遲為 T_p，使用時域反射儀（TDR）進行量測時，若負載為一電感 L，則時域反射儀（TDR）上顯示為何者？ (A)  (B) 

115 年第一次電磁相容工程師-中級能力鑑定【公告試題】

第一科：高速數位電路設計


考試日期：115 年 04 月 11 日

答案	題目
	(C)  ; (D) 
D	14. 若一訊號上升時間為 500 ps (10 % ~ 90 %)，若採高斯頻率響應型之高速數位示波器且要求精準度達 3 % 以上，則建議頻寬最少應為何者？ (A) 0.4 GHz ； (B) 0.8 GHz ； (C) 1.5 GHz ； (D) 1.9 GHz
C	15. 時脈速率為 10 MHz 以下之 8 位元訊號，建議最少採用多少頻寬之高速數位示波器？ (A) 1 MHz ； (B) 10 MHz ； (C) 100 MHz ； (D) 1 GHz
D	16. 關於 PDN 的共振特性，下列何者正確？ (A) PDN 的共振頻率主要決定於電源平面的大小，跟電源鑽孔的數量與長度無關； (B) PDN 的共振頻率主要決定於電源鑽孔的數量與長度，跟電源平面的大小無關； (C) PDN 的共振特性與電源鑽孔的數量與長度，以及電源平面大小均有關，電源平面越大，PDN 的共振頻率越高； (D) PDN 的共振特性與電源鑽孔的數量與長度，以及電源平面大小均有關，電源平面越大，PDN 的共振頻率越低
D	17. 若一電源平面的寬度為 W，長度為 L，其參考地平面為無限大，電源平面介於兩個相鄰地平面，且間距均為 h，$L > 3 * W$，則該電源平面的共振頻率之敘述，下列何者正確？ (A) 共振頻率隨介電質高度和電源平面長度而改變； (B) 共振頻率隨電源平面寬度和長度而改變；

115 年第一次電磁相容工程師-中級能力鑑定【公告試題】

第一科：高速數位電路設計

考試日期：115 年 04 月 11 日

答案	題目
	(C)共振頻率只隨電源平面寬度改變； (D)共振頻率只隨電源平面長度改變
C	18. VNA 量測中，下列何者不是機械校正中需要做的事項？ (A) Open； (B) Short； (C) De-embedded； (D) Through
B	19. 一對傳輸線之兩根導線間的距離與電磁干擾之間的關係為何者？ (A)兩根導線間的距離愈近，EMI 輻射越大； (B)兩根導線間的距離愈近，EMI 輻射越小； (C)兩根導線間的距離愈遠，EMI 輻射越小； (D)兩根導線間的距離與 EMI 輻射大小沒有關係
A	20. 耦合係數 (K) 的值介於 0 和 1.0 之間。當兩條走線 (traces) 相距很遠，或電流沒有變化 (即直流)，則耦合係數 (K) 為 0，表示沒有耦合發生，下列何者正確？ (A)走線之間的距離越近，耦合係數越大； (B)走線之間的距離越遠，耦合係數越大； (C)走線的長度越長，耦合係數越大； (D)以上皆非
C	21. 圖中顯示了一排插針 (pin) 間隙孔，可能是用於元件或連接器的插針，黑色實線為信號走線，黑色虛線為信號回路走線，此三個電路何種設計的 EMI 特性最佳？  (A)圖 a； (B)圖 b； (C)圖 c； (D)一樣大
C	22. 考慮電路板製造過程中可能會存在許多變數，如時間、溫度、壓力、材料尺寸或溼度等，因此電路板製造商會將阻抗目標控制在多少以內？ (A) 2 %； (B) 3 %； (C) 5 %； (D) 10 %

115 年第一次電磁相容工程師-中級能力鑑定【公告試題】

第一科：高速數位電路設計

考試日期：115 年 04 月 11 日

答案	題目
A	23. 交流終端匹配為在並聯終端電阻器上串聯一個電容器，這種方式的主要優點為何者？ (A)讓匹配電阻上沒有穩定的直流流過； (B)若使用大電容（電容值很大），它產生明顯的功率消耗； (C)若使用小電容（電容值很小），當終端電阻上的電壓發生變化時，會使電容以 RC 時間常數進行充電或者放電； (D)過長的走線可以調整信號波形
C	24. 對於 FR4 板上的微帶線，特性阻抗約為 $50\ \Omega$ ，其常見線寬約為介質厚度的多少倍？ (A) 1.25 倍； (B) 1.5 倍； (C) 2 倍； (D) 3 倍
B	25. 在高速數位系統中，確認整個系統最佳特性阻抗的折衷選項有很多種。關於特性阻抗的說明，下列何者正確？ (A)特性阻抗越低，對連接器、元件和過孔引起的時延累加就越敏感； (B)特性阻抗越低，串音越小； (C)高特性阻抗的連接器，其功率損耗越大； (D)以上皆非
A	26. 若电路板的介質厚度為 0.254 mm ，回路電流的傳播時間為 0.1 ns ，PCB 板介電常數為 4，求兩平面間回路電流受到的瞬時（instantaneous）阻抗為多少？ (A) $0.5\ \Omega$ ； (B) $0.4\ \Omega$ ； (C) $0.3\ \Omega$ ； (D) $0.2\ \Omega$
C	27. 下列何種因素可以減少遠端串音（FEXT）？ (A)將走線間距拉近； (B)拉長耦合長度； (C)增加上升時間； (D)以上皆非
B	28. 電源分佈網路最重要的設計原則為何者？ (A)增加腔體的阻抗； (B)降低腔體的阻抗； (C)增加傳輸線的長度； (D)減少傳輸線的長度

115 年第一次電磁相容工程師-中級能力鑑定【公告試題】

第一科：高速數位電路設計

考試日期：115 年 04 月 11 日

答案	題目
D	29. 電源分佈網路的大部分性能都是關於電路元件和_____之間的_____諧振，下列何者為空格中答案？ (A)電容效應，串聯； (B)電容效應，並聯； (C)電感效應，串聯； (D)電感效應，並聯
B	30. 在進行網路分析儀測量時，為什麼需要使用匹配負載來終接未使用的埠？ (A)防止設備過熱； (B)防止反射波影響測量的準確性； (C)提高設備的功率輸出； (D)減少測量時間

二、複選題

答案	題目
BC	31. 低阻抗電源分佈網路 (PDN) 降低了電源完整性問題，關於低阻抗電源分佈網路的設計措施，下列何者正確？ (A)將電源路徑儘量遠離接地路徑； (B)電源層和地層應為相鄰層； (C)使用寬導體 (平面)； (D)增加平面和元件之間的互連線長度
AB	32. 下列何者不屬於電源分佈網路 (PDN) 的互連結構？ (A)位於電路板頂層和底層的微帶線信號線走線； (B)在傳輸線遠端作為端接用的電阻器； (C)連接封裝的過孔； (D)封裝引線電感
CD	33. 為了降低多層陶瓷電容器 (MLCC) 的安裝電感，下列設計準則何者正確？ (A)儘量延長回路的總周長； (B)讓表面線條儘可能窄； (C)將電源和接地儘量靠在一起； (D)盡可能使共振腔體頂部靠近電路板表面
BC	34. 交流終端匹配為在並聯終端電阻器上串聯一個電容器，這種方式可能會產生一些問題，下列何者正確？ (A)匹配電阻上會有穩定的直流流過； (B)若使用小電容 (電容值很小)，它會影響信號的上升和下降時間；

115 年第一次電磁相容工程師-中級能力鑑定【公告試題】

第一科：高速數位電路設計

考試日期：115 年 04 月 11 日

答案	題目
	(C)若使用小電容（電容值很小），當終端電阻上的電壓發生變化時，會導致電容以 RC 時間常數進行充電或者放電； (D)短的走線會導致信號變形
BCD	35. 終端阻抗並聯是將傳輸線特性阻抗的一個電阻 ($R_L = Z_0$) 連接在線的末端，此種傳輸線匹配方式有何優點？ (A)提供一個連續到地的直流路徑； (B)容易進行連接； (C)只有一個元件； (D)它在處理分散式負載（即沿走線分佈的負載）時表現出色

ipXAS