

Lab 4 report

2020/11/12


108062125 高敦晉

108062229 陳皇佑

AQ1

State-transition Diagram





1/1, 0/0

設計構想:

仔細觀察發現, 偵測數列具重複性—1010, 1011 前三個 bit 相同, 故可以共用同樣的 state(S0, S1, S2, S3)。而因為每 4 個 clk 偵測一 次,因此當受偵測數列確認不符合目標數列時,就轉到另外的 state(S7, S8),讓每種可能輸入都在經過4個 state後回到原 state。照上列敘述畫出 state-transition diagram,依照 mealy machine 的方式將其轉成程式碼即可(output 及 state 變化要放在 input 的 if-else 裡,如下圖)。

```
begin

if(in == 1'b1) begin

nxt_state = S1;
dec = 1'b0;
end
else begin

nxt_state = S4;
dec = 1'b0;
end
end
```

Testbench 設計構想:


從 0000 到 1111 列出所有可能,然後一個 clk 一個 bit 從最右邊的 bit 讀到最左邊的 bit。

開發過程中的問題/學習:

學到如何將一個現實應用的問題轉化成 mealy machine 的圖,將他轉成程式碼變得容易許多。而且如果好好安排 state,可以節省 state 的個數,讓 code 看起來更簡潔。

AQ2

State-transition Diagram



設計構想:

```
always @ (posedge clk) begin
    if(rst_n == 1'b0) begin
        state <= WAIT;
    end
    else begin
        state <= nxt_state;
    end
end</pre>
```

State reset 成 WAIT。

```
always @ (posedge clk) begin
    gcd_a <= nxt_gcd_a;
    gcd_b <= nxt_gcd_b;
end</pre>
```

為了讓輾轉相除法能一個 clk 做一次操作,用 dff 實現。

```
WAIT:
begin
    Complete = 1'b0;
    gcd = 16'd0;
    if(Begin == 1'b1) nxt_state = CAL;
    else nxt_state = WAIT;
end
```

```
if(state == WAIT) begin
    if(Begin == 1'b1) begin
        nxt_gcd_a = a;
        nxt_gcd_b = b;
        cal_finish = 1'b0;
    end
    else begin
        nxt_gcd_a = nxt_gcd_a;
        nxt_gcd_b = nxt_gcd_b;
        cal_finish = cal_finish;
    end
end
```

當 WAIT 狀態時,如果 Begin 為 1,state 就變 CAL,並且讀取 input,讓 nxt_gcd_a = a 和 nxt_gcd_b = b,重製 cal_finish = 0。 Begin = 0,state 就變 WAIT,nxt_gcd_a = a 和 nxt_gcd_b = b,和 cal_finish 維持原值。

```
CAL:
begin
    Complete = 1'b0;
    gcd = 16'd0;
    if(cal_finish == 1'b0) nxt_state = CAL;
    else nxt_state = FINISH;
end
```

```
else if (state == CAL) begin
    if(gcd_b == 16'd0) begin
        nxt_gcd_a = gcd_a;
        nxt_gcd_b = gcd_b;
        cal finish = 1'b1;
    else begin
        cal_finish = 1'b0;
        if(gcd_a > gcd_b) begin
            nxt_gcd_a = gcd_a - gcd_b;
            nxt_gcd_b = gcd_b;
        end
        else begin
            nxt_gcd_a = gcd_a;
            nxt_gcd_b = gcd_b - gcd_a;
        end
    end
end
```

(cal_finish = 0)·state hold on CAL·完成(cal_finish = 1) state 變成 FINISH。 當 gcd_b = 0 時·輾轉相除法完成·nxt_gcd_a = gcd_a· nxt_gcd_b = gcd_b·cal_finish = 1。若 gcd_b!= 0·cal_finish = 0 持續做輾轉相除法·gcd_a > gcd_b 則 nxt_gcd_a = gcd_a· gcd_b·nxt_gcd_b = gcd_b·否則 nxt_gcd_a = gcd_a· nxt_gcd_b = gcd_b-gcd_a。

cal_finish 代表輾轉相除法完成,當 state = CAL 時,如果還沒完成

```
FINISH:
begin
    if(cnt < 2'b10) nxt_state = FINISH;
    else nxt_state = WAIT;
    Complete = 1'b1;
    gcd = gcd_a;
end</pre>
```

```
else if(state == FINISH) begin
    nxt_gcd_a = nxt_gcd_a;
    nxt_gcd_b = nxt_gcd_b;
    cal_finish = cal_finish;
end
```

```
always @ (negedge clk) begin
   if(state == FINISH) cnt <= nxt_cnt;
   else cnt <= 2'b00;
end</pre>
```

當 state = FINISH 時,如果 cnt < 2 維持 FINISH,否則轉成
WAIT。Counter 只在 state = FINISH 時運轉,讓 FINISH 可以維持 2clk。Counter 用 negedge trigger,因為要讓變數不在
posedge clk 時改變。State = FINISH,nxt_gcd_a、
nxt_gcd_b 、cal_finish hold。

Testbench 設計構想:

```
reg [15:0] a = 16'd128;
reg [15:0] b = 16'd96;
```

```
@(negedge clk) rst_n = 1'b0;
@(negedge clk) rst_n = 1'b1;
@(negedge clk) Begin = 1'b1;
#(`CYC) Begin = 1'b0;
#(`CYC * 7);
a = 16'd85;
b = 16'd135;
#(`CYC * 2);
@(negedge clk) Begin = 1'b1;
@(negedge clk) Begin = 1'b0;
#(`CYC * 11);
a = 16'd247;
b = 16'd247;
Begin = 1'd1;
#(`CYC) Begin = 1'b0;
#(`CYC * 4);
$finish;
```

測 a > b · a < b · a == b · 中間 begin = 0 時 · 觀察 state 是否維持在 0 。


開發過程中的問題/學習:

一開始 counter 一直達不到想要的效果,後來發現是因為 dff 和 counter 都是 posedge,造成訊號不準,後來改成 posedge 就好 了。也學到可以用減法取代 mod 來使用輾轉相除法。

FPGA


設計構想:

Onepluse、debounce 以及 for 7-segment 顯示頻率的 clock divider 基本都 沿用上次的 code



```
module debounce(out, bottom, clk);
275
      input bottom, clk;
276
      output out;
277
      reg [3:0] cnt;
278
279
      always @(posedge clk)begin
280
          cnt[3:1] <= cnt[2:0];</pre>
281
          cnt[0] <= bottom;</pre>
282
283
      end
284
      assign out = (cnt[3:0] == 4'b1111 ? 1'b1 : 1'b0);
285
286
      endmodule
287
```

Debounce 是讓 input 經過 4 個 dff,確保要四個 clk cycle 連續為



```
module one_pulse(in, o_p, clk);
289
      input in, clk;
290
     output o_p;
291
292
      reg in_delay;
293
      reg o_p;
294
      always @(posedge clk)begin
295
          o_p <= in & (!in_delay);
296
          in_delay <= in;
297
298
      end
299
      endmodule
300
```

One_pulse 是 in 跟 in_delay 的相反做 and,結果用 dff 輸出,這樣確保訊號 1 只會維持一個 clk cycle。

```
parameter conNum = 26'd10000000;
342 valways @(negedge clk)begin
          cnt <= next_cnt;</pre>
344 ~
          if(cnt == conNum - 1'b1)
              // clk_10 <= !clk_10;
345
346
              clk 10 <= 1'b1;
347 🗸
          else
348
              clk_10 <= 1'b0;
349
      end
350
351 \vee always @(*)begin
          if(cnt >= conNum - 1'b1)begin
              next cnt = 26'd0;
          end
354
          else begin
356
              next_cnt = cnt + 1'b1;
          end
358
      end
```

Clock divider,用一個 dff 做計數器,clksecdiv_10 是數到10⁷用來模擬現實中的0.1秒用,注意一下這裡是用 negedge trigger,後面會提到為何如此做。Clock divider 216 是數到2¹⁷,之後 counter 歸0,output 轉 1。用來做顯示頻率。Clock divider 2 是測試用的module 就不列進來。

Extend module:

```
module Extend(clk, in, out);
      input clk, in;
304
      output out;
      reg [25:0] cnt, next_cnt;
      parameter conNum = 26'd10000000;
309 ∨ always @(posedge clk)begin
          if(in == 1'b1 && cnt == 26'd0)begin
311
              cnt <= cnt + 1'b1;</pre>
312
          end
          else if(cnt != 26'd0)begin
              cnt <= next_cnt;</pre>
314
          end
          else begin
317
              cnt <= 26'd0;
          end
      end
321 ∨ always @(*)begin
          if(cnt == conNum - 1)
              next_cnt = 26'd0;
              next_cnt = cnt + 1'b1;
326
      assign out = (cnt == 26'd0 ? 1'b0 : 1'b1);
      endmodule
```

用來延長 one_pluse 的訊號直到能夠被 0.1 秒的 clk 吃到,解決的上次的 FPGA 按鈕 timing 要按在奇特時間點的問題。

按鈕處理單元:

```
wire p_bottom_db, r_bottom_db;
debounce db_push_bottom(.bottom(push_bottom), .out(p_bottom_db), .clk(clk));
debounce db_reset_bottom(.bottom(reset_bottom), .out(r_bottom_db), .clk(clk));

wire resetsignal, sp_signal; // sp -> start and pause
one_pulse gene_sp_signal(.in(p_bottom_db), .o_p(sp_signal), .clk(clk));
one_pulse gene_re_signal(.in(r_bottom_db), .o_p(resetsignal), .clk(clk));

wire r_signal_ex, sp_signal_ex;

wire r_signal_ex, sp_signal_ex;

Extend extend_r_signal(.clk(clk), .in(resetsignal), .out(r_signal_ex));

Extend extend_sp_signal(.clk(clk), .in(sp_signal), .out(sp_signal_ex));
```

對 push_bottom、reset_bottom 兩個按鈕做 debounce 和 one_pulse,debounce 傳入 clk,這樣只要一按 db_output 會馬上 跳一,one pulse 傳入,為了讓 one pulse 長度達到 0.1sec clk 長

度,再將 signal 接入 Extend module。

```
wire n_resetsignal;
hot gene_reset(n_resetsignal, r_signal_ex);
```

因為 reset 是等於 0 初始化,所以把處理完的 reset 取反。

```
assign push_bottom_out = push_bottom;
assign reset_bottom_out = reset_bottom;
```

因為按鈕有點不靈敏,用來觀察按鈕到底由沒有按下去的訊號燈。

```
counterup countit(.clk(clk), .r_signal(n_resetsignal), .sp_signal(sp_signal_ex)
,.min(min), .sec1(sec1), .sec2(sec2), .secdiv10(secdiv10), .state(state));
```

把參數放進 counterup 內。

Counterup Module:

先將跟 state 有關的信號接近去 state_transition module 裏頭。

```
這次為了遵守上課聽教授講的 "所有的 reg 都應該用同一個 clk trigger",因此在有需要用到 10Hz clk 的地方都用 clksecdiv_10 這個 negedge trigger 的 module,用一個 10Hz 升起的信號來跟
```

clksecdiv_10 gene_onetensec(.clk(clk), .clk_10(sec_div10_clk));

posedge 的 clk 做 if。

```
always @(posedge clk)begin
158
                                             內部就看三個 state
          if(sec div10 clk == 1'b1) begin
              case(state)
                                             (COUNT, WAIT, RESET)
              COUNT: begin
                 min <= next min;</pre>
                                             來依據要做什麼動作
                  sec1 <= next sec1;</pre>
                 sec2 <= next_sec2;</pre>
                  secdiv10 <= next secdiv10;</pre>
                                             如果是 COUNT, 那就往
              WAIT: begin
                                             下數 0.1 秒。
                 min <= min;
                  sec1 <= sec1;</pre>
170
                 sec2 <= sec2;</pre>
                                             WAIT,維持現在的值不
171
                  secdiv10 <= secdiv10;</pre>
172
173
              RESET: begin
                                             動。
174
                 min <= 4'd0;
                  sec1 <= 4'd0;
175
176
                 sec2 <= 4'd0;
                                             RESET 重整回去 0:00.0
177
                  secdiv10 <= 4'd0;
178
179
                                             Else 這邊我是放不動。
              endcase
          end else begin
              min <= min;
              sec1 <= sec1;</pre>
              sec2 <= sec2:
                                             用來算下一個秒數的
              secdiv10 <= secdiv10;</pre>
                                                     combinational 電
      end
     always @(*)begin
189
        if(sec1 == 4'd5 && sec2 == 4'd9 && secdiv10 == 4'd9)
                                                     路。順帶一提,為
           if(min == 4'd9)
               next_min = 4'd0;
              next_min = min + 1'd1;
                                                     了顯示方便我在
           next_min = min;
        if(secdiv10 == 4'd9 && sec2 == 4'd9)
                                                     second 的 2 位數
           if(sec1 == 4'd5)
              next_sec1 = 4'd0;
                                                     是用兩個 4bit 的
              next_sec1 = sec1 + 1'd1;
           next_sec1 = sec1;
        if(secdiv10 == 4'd9)begin
                                                     reg 去做的。
           if(sec2 == 4'd9)
              next_sec2 = 4'd0;
                                                     基本上就是預先判
              next_sec2 = sec2 + 1'd1;
        end else begin
           next sec2 = sec2;
                                                     別下一秒會不會進
        if(secdiv10 == 4'd9)
           next secdiv10 = 4'd0;
                                                     位,決定 next 值。
           next_secdiv10 = secdiv10 + 1'd1;
     end
```

State Transition module:

定義三個 state 的 2bit 值,不用 00 是因為我希望可以接出去信號燈

觀察 state 的變換有沒有正確。下面一樣生一個 10Hz 的 clk。

Sequential 電路,就


reset==1'b0 的話直接跳到

RESET state。不然就去

next state •

```
always @(*)begin
          case (state)
              COUNT:
                  if(min == 4'd9 && sec1 == 4'd5 && sec2 == 4'd9 && secdiv10 == 4'd9)
                       next state = WAIT;
                  else begin
                       if(start_pause == 1'b1)
                           next_state = WAIT;
                           next_state = COUNT;
              WAIT:
                  if(start_pause == 1'b1)
                      next_state = COUNT;
                      next_state = WAIT;
              RESET:
                  next_state = WAIT;
          default:
              next_state = RESET;
270
      end
      endmodule
```

決定 next_state 的 combinational 電路,根據現在 state 的值以及 start_pause 這個按鈕 input,決定下一個 state 是什麼。 意外的是,在 COUNT state,是有多判斷現在的時間來決定,因為 overflow 之後要停在 0:00.0 的緣故,所以其實 input 看了 4 個東 西。只是時間這個 input 在其他 state 被省略進 else 裏頭了。 下方是 state transition diagram。



基本上如果寫的{a,b}的部分,就是

```
4'b1100: out <= 7'b100_1111;
always @ (posedge clk_216) begin
                                              4'b1101: out <= 7'b100_1111;
   if(not_rst_n_dp_op == 1'b0) begin
                                              4'b1110: out <= 7'b100_1111;
       an <= 4'b1110;
                                              4'b1111: out <= 7'b100_1111;
       case (an)
                                              default : out <= 7'b101 1111;</pre>
       4'b1110:
                                              endcase
           an <= 4'b0111;
                                          4'b0111:
           case (num)
           4'b0000: out <= 7'b000_0001;
                                          an <= 4'b1011;
           4'b0001: out <= 7'b000_0001;
                                             case (num)
           4'b0010: out <= 7'b000_0001;
                                              4'b0000: out <= 7'b000 0001;
           4'b0011: out <= 7'b000_0001;
                                              4'b1010: out <= 7'b000 0001;
           4'b0100: out <= 7'b000 0001;
           4'b0101: out <= 7'b000_0001;
                                              4'b0001: out <= 7'b100_1111;
           4'b0110: out <= 7'b000_0001;
                                              4'b1011: out <= 7'b100_1111;
           4'b0111: out <= 7'b000_0001;
                                              4'b0010: out <= 7'b001_0010;
           4'b1000: out <= 7'b000_0001;
                                              4'b1100: out <= 7'b001_0010;
           4'b1001: out <= 7'b000_0001;
                                              4'b0011: out <= 7'b000_0110;
           4'b1010: out <= 7'b100 1111;
                                              4'b1101: out <= 7'b000_0110;
           4'b1011: out <= 7'b100 1111;
                                              4'b0100: out <= 7'b100_1100;
           4'b1100: out <= 7'b100_1111;
                                              4'b1110: out <= 7'b100_1100;
           4'b1101: out <= 7'b100_1111;
                                              4'b0101: out <= 7'b010_0100;
                                           4'b1111: out <= 7'b010_0100;
           4'b1110: out <= 7'b100_1111;
```

```
4'b0110: out <= 7'b010_0000;
4'b0111: out <= 7'b000_1111;
4'b1000: out <= 7'b000_0000;
4'b1001: out <= 7'b000_0100;
default : out <= 7'b011_1111;
endcase
end
4'b1011:
begin
    an <= 4'b1101;
    out <= 7'b001_1101;
end
4'b1101:
begin
    an <= 4'b1110;
    out <= 7'b001_1101;
end
default : out <= 7'b111_0111;
end
default : out <= 7'b111_0111;
endcase</pre>
```

用 2 的 16 次方 clk · 讓肉眼觀察不到各個 digit 跳動。

若 reset,an 從 3 跑到 0,輸出各個 digit 的 num and direction output。

```
else begin
4'b0111:
                                        case (an)
begin
                                        4'b1110:
    an <= 4'b1011;
                                        begin
    case (num)
                                            an <= 4'b0111;
    4'b0000: out <= 7'b000_0001;
                                            case (num)
    4'b1010: out <= 7'b000_0001;
                                            4'b0000: out <= 7'b000_0001;
    4'b0001: out <= 7'b100_1111;
                                            4'b0001: out <= 7'b000 0001;
    4'b1011: out <= 7'b100_1111;
                                            4'b0010: out <= 7'b000_0001;
    4'b0010: out <= 7'b001 0010;
                                            4'b0011: out <= 7'b000_0001;
    4'b1100: out <= 7'b001_0010;
                                            4'b0100: out <= 7'b000_0001;
    4'b0011: out <= 7'b000 0110;
                                            4'b0101: out <= 7'b000_0001;
    4'b1101: out <= 7'b000_0110;
                                            4'b0110: out <= 7'b000 0001;
    4'b0100: out <= 7'b100 1100;
                                            4'b0111: out <= 7'b000_0001;
    4'b1110: out <= 7'b100_1100;
                                            4'b1000: out <= 7'b000 0001;
    4'b0101: out <= 7'b010_0100;
                                            4'b1001: out <= 7'b000 0001;
    4'b1111: out <= 7'b010_0100;
                                            4'b1010: out <= 7'b100_1111;
    4'b0110: out <= 7'b010_0000;
                                            4'b1011: out <= 7'b100_1111;
    4'b0111: out <= 7'b000_1111;
                                            4'b1100: out <= 7'b100_1111;
    4'b1000: out <= 7'b000 0000;
                                            4'b1101: out <= 7'b100 1111;
    4'b1001: out <= 7'b000_0100;
                                            4'b1110: out <= 7'b100_1111;
                                            4'b1111: out <= 7'b100_1111;
    default : out <= 7'b011_1111;</pre>
                                            default : out <= 7'b101_1111;</pre>
```

```
4'b1011:
begin
    an <= 4'b1101;
    if(dir == 1'b1) out <= 7'b001_1101;
    else out <= 7'b110_0011;
end
4'b1101:
begin
    an <= 4'b1110;
    if(dir == 1'b1) out <= 7'b001_1101;
    else out <= 7'b110_0011;
end
default : an <= 4'b1110;
endcase</pre>
```

Reset 不等於 0 · an 從 3 到 0 · 依 counter 輸出的 out 和 direction 決定各 digit 的 output 。 開發過程中的問題/學習:

因為想直觀的做 seven segment 輸出,就用很冗的 case 寫,在燒

進板子時,因為 reset 是 0 的時候觸發,抓了很久的 bug 才發現。

Debounce 和 one pulse 一開始都用最慢的 clk 當參數,導致要按很

久,才有反應。最後應該兩個都傳入原始 clk,使得一按下去就觸

發,再把 output 訊號做延長,但一直想不到怎麼正確的延長訊號。

最後才知道用一個新的 counter 算固定時間,以那個 counter 做延

長。我們有用 led 燈確認 counter 有無正確運行及按鈕的訊號值,

讓 debug 輕鬆不少。

分工

高敦晉:FPGA

陳皇佑: AQ1, AQ2