

## 第9章 控制单元的功能

计算机组成原理



#### 大 纲



- (一) CPU的功能和基本结构
- (二)指令执行过程(9)
- (三) 数据通路的功能和基本结构
- (四) 控制器的功能和工作原理
- 1、硬布线控制器
- 2、微程序控制器微程序、微指令和 微命令;微指令的编码方式;微地址 的形式方式。
- (五) 异常和中断机制
- 1. 异常和中断的基本概念
- 2. 异常和中断的分类
- 3. 异常和中断的检测与响应

- (六) 指令流水线
- 1、指令流水线的基本概念
- 2、指令流水线的基本实现
- 3、结构冒险、数据冒险和控制冒险的 处理
- 4.超标量和动态流水线的基本概念
- (七) 多处理器基本概念
- 1、SISD、SIMD、MIMD、向量处理器的基本概念
- 2、硬件多线程的基本概念
- 3、多核处理器(multi-core)的基本概念
- 4、共享内存多处理器(SMP)的基本概念



## 第9章 控制单元的功能



- 9.1 操作命令的分析
- 9.2 控制单元的功能



## 9.1 操作命令的分析



控制单元具有发出各种微操作命令序列的功能。

完成一条指令分4个工作周期

取指周期

间址周期

执行周期

中断周期



#### 9.1 操作命令的分析



## 一、取指周期

PC → MAR → 地址线

1→R (启动主存读操作)


 $M(MAR) \longrightarrow MDR$ 

(将MAR所指的主存单元的 内容读至MDR)

 $MDR \rightarrow IR$ 

OP (IR)  $\rightarrow$  CU

 $(PC) + 1 \longrightarrow PC$ 





#### 9.1 操作命令的分析



## 二、间址周期


 $Ad(IR) \longrightarrow MAR$ 

(指令形式地址 → MAR)

 $1 \longrightarrow R$ 

 $M(MAR) \longrightarrow MDR$ 

 $MDR \longrightarrow Ad (IR)$ 





## 三、执行周期



#### 1. 非访存指令

(1) **CLA** 清A

 $0 \longrightarrow ACC$ 

(2) COM 取反

- $ACC \longrightarrow ACC$
- (3) SHR 算术右移  $L(ACC) \rightarrow R(ACC), (ACC_0 \rightarrow ACC_0)$
- (4) CSL 循环左移  $R(ACC) \rightarrow L(ACC)$ ,  $(ACC_0 \rightarrow ACC_n)$
- (5) STP 停机指令  $0 \rightarrow G$  (运行标志触发器)



## 三、执行周期



- 2. 访存指令
- (1) 加法指令 ADD X

$$Ad(IR) \longrightarrow MAR$$

$$1 \longrightarrow R$$

$$M(MAR) \longrightarrow MDR$$

$$(ACC) + (MDR) \longrightarrow ACC$$

(2) 存数指令 **STA** X

$$Ad(IR) \longrightarrow MAR$$

$$1 \longrightarrow W$$

$$ACC \longrightarrow MDR$$

$$MDR \longrightarrow M(MAR)$$





(3) 取数指令 LDA X

$$Ad(IR) \rightarrow MAR$$

 $1 \rightarrow R$ 

 $M(MAR) \rightarrow MDR$ 

 $MDR \rightarrow ACC$ 

- 3. 转移指令
  - (1) 无条件转 JMP X

$$Ad(IR) \rightarrow PC$$

(2) 条件转移 BAN X (负则转)

$$A_0$$
:Ad (IR) +  $\overline{A}_0$  (PC)  $\longrightarrow$  PC

(结果为负即 $A_0=1$ )





## 4. 三类指令的指令周期





## 四、中断周期



程序断点存入"0"地址

程序断点进栈

 $0 \longrightarrow MAR$ 

 $(SP) -1 \longrightarrow MAR$ 

 $1 \longrightarrow W$ 

 $1 \longrightarrow W$ 

 $PC \longrightarrow MDR$ 

 $PC \longrightarrow MDR$ 

 $MDR \longrightarrow M (MAR)$ 

 $MDR \rightarrow M (MAR)$ 

中断识别程序入口地址 M → PC

 $0 \rightarrow EINT ( \mathbb{Z} "0" )$ 

 $0 \rightarrow EINT ( \mathbb{Z} "0" )$ 

【2019统考真题】某指令功能为R[r2]←R[r1] + M[R[r0]], 其两个源操作数分别采用寄存器、寄存器间接寻址方式。对于下 列给定部件,该指令在取数及执行过程中需要用到的是()。 Ⅰ. 通用寄存器组(GPRs) Ⅱ. 算术逻辑单元(ALU) Ⅲ.存储器(Memory) Ⅳ.指令译码器(ID)


- A 仅I、II
- B 仅I、II、III
- **② 仅II、III、IV**
- D 仅I、II、IV



## 9.2 控制单元的功能



#### 一、控制单元的外特性





#### 1. 输入信号



(1) 时钟

CU 受时钟控制

一个时钟脉冲

发一个操作命令或一组需同时执行的操作命令

- (2) 指令寄存器 OP(IR)→ CU 控制信号 与操作码有关
- (3) 标志 CU 受标志控制
- (4) 外来信号

如 INTR 中断请求

HRQ 总线请求



#### 2. 输出信号



(1) CPU 内的各种控制信号

$$\mathbf{R}_i \longrightarrow \mathbf{R}_j$$

$$(\mathbf{PC}) + \mathbf{1} \longrightarrow \mathbf{PC}$$

**ALU** 十、一、与、或 ……

GND -		40	VCC
AD14	2	39	9202
AD13 -	_ ŝ	38	AD15 *表示低电平有效 A16/83
AD12		7.00	A17/84
ADII -	4	37	1,074(27),733
	5	36	A18/S5
AD10 -	6	35	A19/S6
AD9	7 8086	34	BHE*/S7
AD8	8	33	MN/MX*
AD7	9	32	RD*
AD6	10	31	HOLD (RQ*/GT0*)
AD5	11	30	HLDA (RQ1*/GT1*)
AD4	12	29	WR* (LOCK*)
AD3	13	28	M/IO* (S2*)
AD2	14	27	DT/R* (S1*)
ADI -	15	26	DEN (S0)
AD0 -	16	25	ALE
NMI	17	24	INTA
INTR -	18	23	TEST*
CLK -	19	22	READY
GND	20	21	RESET

(2) 送至控制总线的信号

**MREQ** 

访存控制信号

 $\overline{\mathbf{IO}}/\mathbf{M}$ 

访 IO/ 存储器的控制信号

RD

读命令

WR

写命令

**INTA** 

中断响应信号

**HLDA** 

总线响应信号




## 二、控制信号举例



 $C_0$  PC $\rightarrow$ MAR







#### 二、控制信号举例




#### 1. 不采用 CPU 内部总线的方式

 $C_5$  Ad (MDR)  $\rightarrow$ MAR

 $C_1$  MAR $\rightarrow$ M

 $C_2 M \rightarrow MDR$ 

 $\mathbb{C}_3$  MDR $\rightarrow$ Ad(IR)






#### 二、控制信号举例



C<sub>5</sub> MDR→MAR

 $C_1$  MAR $\rightarrow$ M

#### 1. 不采用 CPU 内部总线的方式





## 2. 采用 CPU 内部总线方式




#### (1) ADD @ X 取指周期

- PC → MAR → 地址线 **MAR**<sub>i</sub> PC<sub>0</sub>
- CU 发读命令 1 → R
- 数据线 → MDR
- MDR  $\longrightarrow$  IR

MDR<sub>0</sub>  $IR_i$ 

- $\cdot$  OP (IR)  $\longrightarrow$  CU
- $(PC) + 1 \longrightarrow PC$



小圈处为 控制门信

i输入

o输出

19



## (2) ADD @ X 间址周期

控制信号

• • •



**CPU** 

内

部


总

线

形式地址 — MAR

- Ad (MDR) → MAR → 地址线 MDR<sub>0</sub> MAR<sub>i</sub>
- $1 \longrightarrow R$
- · 数据线 → MDR
- $\begin{array}{ccc}
  \bullet MDR \longrightarrow Ad & (IR) \\
  MDR_0 & IR_i
  \end{array}$

有效地址 → Ad (IR)



控制信号 ALU Z



#### (3) ADD @ X 执行周期

控制信号



**CPU** 

内


部

总

线


• MDR → MAR → 地址线 MDR<sub>0</sub> MAR<sub>i</sub>

- $\cdot 1 \longrightarrow R$
- · 数据线 → MDR
- $\begin{array}{ccc}
  \bullet & MDR \longrightarrow Y \longrightarrow ALU \\
  & MDR_0 & Y_i
  \end{array}$
- $\begin{array}{ccc} \bullet & AC \longrightarrow & ALU \\ AC_0 & & ALU_i \end{array}$
- $(AC) + (Y) \longrightarrow Z$
- $\begin{array}{c} \bullet \ Z \longrightarrow \ AC \\ Z_0 & AC_i \end{array}$




- 例9.1 CPU结构如图所示,其中包括一个累加寄存器AC、 一个状态寄存器和其他四个寄存器,各部分之间的连线 表示数据通路, 箭头表示信息传送方向
  - (1) 标明图中四个寄存器的名称

A [填空1] B [填空2] C [填空3] D [填空4]



作答

- (2) 简述取指令的数据通路
- (3) 简述完成指令LDA X的数据通路 (X为内存地址, LDA的功能为  $(X) \rightarrow (AC)$
- (4) 简述完成指令ADD Y的数据通路 (Y为内存地址, ADD功能为(AC) + (Y) → (AC) )
- (5) 简述完成指令STA Z的数据 通路 (Z为内存地址, STA功能为 (AC) →(Z))



解: (2)取指:  $PC \rightarrow MAR \rightarrow MM \rightarrow MDR \rightarrow IR$ 

- (3) LDA X:  $X \rightarrow MAR \rightarrow MM \rightarrow MDR \rightarrow ALU \rightarrow AC$
- (4) ADD Y: Y  $\rightarrow$ MAR  $\rightarrow$ MM  $\rightarrow$ MDR  $\rightarrow$ ALU  $\rightarrow$ ADD  $\rightarrow$ AC
- (5) STA Z:  $Z \rightarrow MAR$ ,  $AC \rightarrow MDR \rightarrow MM$

## SA

#### 三、多级时序系统



1. 机器周期(CPU周期)

- 教材P385
- (1) 机器周期的概念 所有指令执行过程中的一个基准时间
- (2) 确定机器周期需考虑的因素 每条指令的执行步骤 每一步骤 所需的 时间
- (3) 基准时间的确定
  - 以完成 最复杂 指令功能的时间 为准
- 以访问一次存储器的时间为基准 若指令字长 = 存储字长 取指周期 = 机器周期



#### 2. 时钟周期(节拍、状态)




- •一个机器周期内可完成若干个微操作
- 每个微操作需一定的时间,以时钟信号来控制产生每一个微操作命令
- •时钟信号控制节拍发生器,产生节拍,每个节拍宽度对应一个时钟周期
- 将一个机器周期分成若干个时间相等的时间段(节拍、状态、时钟周期)
- 时钟周期是控制计算机操作的最小单位时间
- 用时钟周期控制产生一个或几个微操作命令
- 时钟周期表示了SDRAM所能运行的最高频率
- 时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准



## 时钟周期(节拍、状态)









#### 3. 多级时序系统



#### 机器周期、节拍(状态)组成多级时序系统

- 一个指令周期包含若干个机器周期
- 一个机器周期包含若干个时钟周期







#### 3. 多级时序系统




- 指令周期是从取指令、分析指令到执行完该指令所需的时间。
- 不同的指令,其指令周期长短可以不同。
- 在时序系统中通常不为指令周期设置时间标志 信号,因而也不将其作为时序的一级
- 三级时序系统是小型机常用的时序系统,在机器周期间、节拍电位间、工作脉冲间既不允许有重叠交叉,也不允许有空隙,应该是一个接一个的准确连接。
- 机器周期-节拍-脉冲 三级时序系统。



#### 三级时序系统——机器周期-节拍-脉冲






时钟脉冲→机器周期电位,节拍电位信号,硬布线控制器→组合逻辑

MemRead= $M_{IF} \cdot (T2+T3) + Load \cdot M_{FX} \cdot (T2+T3)$ 



#### 三级时序系统-时序产生器与控制器






时序产生器循环产生周期电位、节拍电位, 供控制器对信号进行时间调制

MemRead= $M_{IF} \cdot (T2+T3) + Load \cdot M_{FX} \cdot (T2+T3)$ 



## 现代时序系统





操作控制信号仅仅与状态寄存器现态有关



## 4.机器速度与机器主频的关系



机器的 主频 ƒ 越快 机器的 速度也越快

在机器周期所含时钟周期数 相同 的前提下, 两机 平均指令执行速度之比 等于 两机主频之比

$$\frac{\text{MIPS}_1}{\text{MIPS}_2} = \frac{f_1}{f_2}$$

机器速度不仅与主频有关,还与机器周期中所含时钟周期(主频的倒数)数以及指令周期中所含的机器周期数有关

- 例9.2 设某机平均执行一条指令需要两次访问内存,平均需要3个CPU周期,每个CPU周期平均包含4个节拍周期。若机器主频为240MHz,问:
  - (1) 若主存为"0等待"(即不需要插入等待周期,等待周期=节拍周
- 期)),问执行一条指令的平均时间为多少?
- (2) 若每次访问内存需要插入2个等待周期,问执行一条指令的平均时间又是多少?

解:因为主频为240MHz,所以节拍周期=(1/240) µs

因为每个CPU周期平均包含4个节拍周期,所以:

CPU周期=节拍周期×4=4/240MHz=(1/60)μs

若访存不需要插入等待周期,则执行一条指令平均需要3个CPU周期,所以:

指令周期=3×CPU周期=3×(1/60)μs=(1/20)μs=0.05μs

机器平均速度=1/0.05µs=20 MIPS

(2) 平均执行一条指令需要两次访问内存,每次访问内存需要插入2个等待周期, 所以:

机器平均速度=60/4≈17MIPS

$$\frac{\text{MIPS}_1}{\text{MIPS}_2} = \frac{f_1}{f_2}$$

- 例9.3 若某机主频为400MHZ,每个指令周期平均为2.5CPU周期,每个CPU周期平均包括4个主频周期,问:
- (1)该机平均指令执行速度为多少MIPS?
- (2)若主频不变,但每条指令平均包括2个CPU周期,每个CPU周期又包含3个主频周期,平均指令执行速度又为多少MIPS?由此可得出什么结论?
- 解: (1) 主频为为400MHz, 所以主频周期 = 1/400MHz=0.0025µs 每个指令周期平均为2.5CPU周期, 每个CPU周期平均包括4个主频周期, 所以一条指令的执行时间 = 2.5×4×0.0025µs = 0.025µs 该机平均指令执行速度 = 1/0.025 = 40MIPS。
  - (2) 每条指令平均包括2个CPU周期,每个CPU周期又包含3个主频周期,所以一条指令的执行时间 = 2×3×0.0025µs = 0.015µs 该机平均指令执行速度 = 1/0.015 = 66.67MIPS 结论:指令的复杂程度会影响指令的平均执行速度。



#### 几个周期概念



- ❖ 时钟周期:一个时钟脉冲所需要的时间。在计算机组成原理中又叫T周期或节拍脉冲,是CPU和其他单片机的基本时间单位。
- ❖ 总线周期:完成一次总线操作的时间(教材P59)。包含4个阶段。
- ❖ 总线传输周期:总线上两个部件完成一次完整且可靠的信息传输时间。总线传输周期通常包含4个T状态: T1, T2, T3, T4。所谓一个T状态就是一个时钟周期(教材P60)。
- ❖ 存取周期:指的是存储器进行两次连续独立的存储器操作(如连续两次读操作)所需的最小时间间隔。(教材P74)
- ❖ 一般情况下, 存取周期可以包含有一个或多个的总线传输周期 (教材P106)。
- ❖ 指令周期:是执行一条指令所需要的时间,一般由若干个机器周期组成。通常 含一个机器周期的指令称为单周期指令,包含两个机器周期的指令称为双周期 指令。(教材P342)
- ❖ 机器周期(CPU周期):完成一个基本操作所需要的时间,如取指周期,执行周期。(取指令、存储器读、存储器写等,这每一项工作称为一个基本操作。)(教材P385)

#### 计算机操作的最小单位时间是()

- 🔼 时钟周期
- B 指令周期
- **CPU周期**
- D 总线周期




## 四、CU的控制方式



#### 产生不同微操作命令序列所用的时序控制方式

1. 同步控制方式

任一微操作均由 统一基准时标 的时序信号控制



(1) 采用 定长 的机器周期


以最长的微操作序列和最繁的微操作作为标准机器周期内节拍数相同




#### (2) 采用不定长的机器周期



#### 机器周期内 节拍数不等








#### (3) 采用中央控制和局部控制相结合的方法







## 四、CU的控制方式



#### 2. 异步控制方式

无基准时标信号

无固定的周期节拍和严格的时钟同步 采用 应答方式

3. 联合控制方式 同步与异步相结合

大部分统一、小部分区别对待如:取指同步、I/O异步

- 4. 人工控制方式
  - (1) Reset
  - (2) 连续 和 单条 指令执行转换开关
  - (3) 符合停机开关

## 【2019统考真题】下列有关处理器时钟脉冲信号

的叙述中,错误的是()。


- A 时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成
- B 时钟脉冲信号的宽度称为时钟周期,时钟周期的倒数为机器主频
- 时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定
- **D** 处理器总是在每来一个时钟脉冲信号时就开始执行一条新的指令

提交



## 五、多级时序系统实例分析\*







## 2.8085 的外部引脚



$$A_{15}\sim A_8$$
  $AD_7\sim AD_0$   
SID SOD

(2) 定时和控制信号

$$\lambda$$
  $X_1$   $X_2$  出 CLK ALE  $S_0$   $S_1$   $IO/\overline{M}$   $\overline{RD}$   $\overline{WR}$ 

(3) 存储器和 I/O 初始化

	1				
$\mathbf{X}_{1}$		1	<b>40</b>	Þ	$V_{\rm CC}$
$\mathbf{X}_{2}^{-}$		2	<b>39</b>	Þ	HOLD
Reset out		3	38	Þ	HLDA
SOD		4	<b>37</b>	Þ	CLK(out)
SID		5	<b>36</b>		Rsest in
Trap		6	35	Þ	Ready
<b>RST7.5</b>		7	34	Þ	IO/M
<b>RST6.5</b>		8	33	Þ	$S_1$
<b>RST5.5</b>		9	<b>32</b>	Þ	RD
INTR		10	31	Þ	WR
INTA		11	<b>30</b>	Þ	ALE
$AD_0$		12	29	Þ	$S_0$
$AD_1$		13	28	Þ	$\mathbf{A}_{15}$
$AD_2$		14	27	Þ	A <sub>14</sub>
$AD_3$		15	<b>26</b>	Þ	A <sub>13</sub>
$AD_4$		16	25	Þ	A <sub>12</sub>
$AD_5$		<b>17</b>	24	Þ	A <sub>11</sub>
$AD_6$		18	23	Þ	$\mathbf{A}_{10}$
$AD_7$		19	22	Þ	$\mathbf{A_9}$
$V_{ m SS}$		20	21		$\mathbf{A_8}$



#### (4) 与中断有关的信号



人	INTR

出 INTA

Trap 重新启动中断

(5) CPU 初始化

入 Reset in

出 Reset out

(6) 电源和地

$$V_{\rm CC}$$
 +5 V


 $V_{
m SS}$  地

$\mathbf{X}_{1}$	1	<b>40</b>		$V_{\rm CC}$
$\mathbf{X}_{2}^{-}$	2	<b>39</b>		HOLD
Reset out	3	38		HLDA
SOD	4	<b>37</b>		CLK(out)
SID	5	<b>36</b>		Rsest in
Trap	6	<b>35</b>		Ready
<b>RST7.5</b>	7	<b>34</b>		IO/M
<b>RST6.5</b>	8	<b>33</b>		$S_1$
<b>RST5.5</b>	9	<b>32</b>		RD
INTR	10	31		WR
INTA	11	<b>30</b>		<b>ALE</b>
$AD_0$	12	<b>29</b>		$S_0$
$\mathbf{AD_1}$	13	28		A <sub>15</sub>
$\mathbf{AD_2}$	14	<b>27</b>		$\mathbf{A}_{14}$
$AD_3$	15	<b>26</b>		$\mathbf{A}_{13}$
$AD_4$	16	<b>25</b>		$\mathbf{A}_{12}$
$AD_5$	<b>17</b>	24		$\mathbf{A}_{11}$
$AD_6$	18	23		$\mathbf{A_{10}}^{-}$
$AD_7$	19	22		$\mathbf{A_9}$
$V_{ m SS}$	20	21	P	$\mathbf{A_8}$



## 3. 机器周期和节拍(状态)与控制信号的关系







以一条输出指令(I/O写)为例

机器周期 M<sub>1</sub> 取指令操作码

机器周期 M<sub>2</sub> 取设备地址

机器周期  $M_3$  执行 ACC 的内容写入设备

每个控制信号在指定机器周期的 指定节拍 T 时刻发出



# Thank You!