# 通知

- √1、考试时间:11月28号晚上
- **2、本次课的学习内容是必考内容**。至少有**10**分左右的考题。
  - 3、本周有第3次、第4次实验。
  - 4、作业:

课本上例题4.6.11(P215)、例题6.7.1

(P339)、例题6.7.2 (P340)、例题6.7.3

(P341),在作业本上独立写出对应的代码,然后与课本上的代码进行比较和更正。

# 4.6 用VerilogHDL描述组合逻辑电路

4.6.1 组合逻辑电路的行为级建模

4.6.2 分模块、分层次的电路设计

在Verilog HDL 模型中,所有时延都用单位时间表述。 使用 'timescale 编译器指令将时间单位与实际时间 相关联。该指令用于定义时延的单位和时延精度。 'timescale编译器指令格式为:

'timescale time\_unit / time\_precision

time\_unit和time\_precision由值1、10、和100以及单位 s、ms、us、ns、ps和fs组成。

例如: 'timescale 1ns/100ps

表示时延单位为1ns, 时延精度为100ps。 `timescale 编译器指令在模块说明外部出现, 并且影 响后面所有的时延值。例如: 'timescale 10ns/1ns

## initial结构

- initial结构的主要功能就是进行初始化,是设计者进行信号和变量初始化的时候常用的形式。
- initial结构仅在仿真开始的时候被激活一次 , 然后该结构中的所有语句被执行一次, 执行结束后就不再执行。

```
仅含一条语句时
initial a=1;
```

```
包含多条语句时
initial
begin
a=1;
b=0;
end
```

### • 用initial生成信号

```
initial
begin
   a=0;b=0;
#15 a=0;b=1;
#15 a=1;b=0;
#15 a=1;b=1;
#15 a=0;b=0;
end
```

# 顺序块



```
initial
begin
a=0;
#5 b=1;
#10 c={a,b};
#15 d={b,a};
end
```

# always结构

· always结构在仿真过程中是时刻活动的, 它的语句结构如下:

always <时序控制方式> 执行语句

- 如果没有控制方式的参与,此结构中的语句可能会一直执行并发生死锁,或者变成类似数据流级的语句。
- initial clock=0;
   always #10 clock=~clock;

# 时序控制方式

• 基于延迟的控制 always #5 a=~a;

```
initial clock=0;
always
begin
#15 clock=1;
#5 clock=0;
end
```



# 基于事件的控制

- "@"引导的事件列表 always @ (敏感事件列表)
- 可以使用**or**或者 ","来隔开 多个事件 always @ (a or b) sum =a+b;

- 只要事件发生就执行always中的语句 always @( A or B or C or D or S1 or S0 or En\_)
- 事件过多可用\*号 always @(\*)

· 以某一个信号的名称作为敏感事件,表示的是对信号的电平值敏感,即信号只要发生了变化,就要执行always结构,所有的组合逻辑电路采用的都是这种控制方式

• 时序电路采用的敏感列表一般是边沿敏感的,信号的边沿用posedge(上升沿)和negedge(下降沿)来表示

always @ (posedge clock )

always @ (posedge clock or negedge reset)

### 4.6.1 组合逻辑电路的行为级建模(真值表)

组合逻辑电路的行为级描述一般使用assign结构和过程 赋值语句、条件语句(if-else)、多路分支语句(caseendcase)和for循环语句等。

在if语句、case语句和for语句的前面,一般都需要添加always语句。在always过程语句中,输出一般都是寄存器reg变量。

电路描述中, assign语句前不能添加always语句。


#### 1、条件语句(if语句)

条件语句就是根据判断条件是否成立,确定下一步的运算。

```
Verilog语言中有3种形式的if语句:
    if (condition_expr) true_statement; //if语句......
      if (condition expr) true statement;
 else false statement; //if.....else ......语句
 (3) if (condition expr1) true statement1;
      else if (condition expr2) true statement2;
      else if (condition expr3) true statement3;
      else default statement; //if.....else if..... else ......语句
```

if后面的条件表达式一般为逻辑表达式或关系表达式。执行if语句时,首先计算表达式的值,若结果为0、x或z,按"假"处理;若结果为1,按"真"处理,并执行相应的语句。

#### 例:使用if-else语句对4选1数据选择器的行为进行描述



的

电

总线S

字逻辑电路

对应于总线D

#### 2、多路分支语句(case语句)

是一种多分支条件选择语句,一般形式如下 case (case\_expr)

item\_expr1: statement1;
item\_expr2: statement2;


• • • • •


default: default\_statement; //default语句可以省略 endcase

注意: 当分支项中的语句是多条语句,必须在最前面写上关键词begin,在最后写上关键词end,成为顺序语句块。

另外,用关键词casex和casez表示含有无关项x和高阻z的情况。

例:对具有使能端En 的4选1数据选择器的行为进行Verilog描述。 当En=0时,数据选择器工作,En=1时,禁止工作,输出为0。






#### 3、for循环语句

```
一般形式如下
for (initial_assignment; condition; step_assignment)
```

begin statement; end


initial\_assignment为循环变量的初始值。

Condition为循环的条件,若为真,执行过程赋值语句 statement,若不成立,循环结束,执行for后面的语句。 step\_assignment为循环变量的步长,每次迭代后,循环变量将增加或减少一个步长。



例:用条件运算符描述了一个2选1的数据选择器。


```
module mux2x1_df (A,B,SEL,L);
input A, B, SEL;
output — (wire)— L;
assign L = SEL ? B:A;
endmodule
```



在连续赋值语句中,如果SEL=1,则输出L=B; 否则L=A。

```
module mux2x1_df (A,B,SEL,L);
input A,B,SEL;
output reg L;
always @(B,A,SEL) //用always语句和条件运算符建模
L = SEL?B:A;
endmodule
```

例:用数据流建模方法对2线-4线译码器的行为进行描述。




```
module decoder_df (A1,A0,E,Y);
input A1,A0,E;
output [3:0] Y;
assign Y[0] = ~(~A1 & ~A0 & ~E);
assign Y[1] = ~(~A1 & A0 & ~E);
assign Y[2] = ~(A1 & ~A0 & ~E);
assign Y[3] = ~(A1 & A0 & ~E);
endmodule
```


行为级描述中,assign语句前不需要添加always语句。

#### 4.6.2 分模块、分层次的电路设计

分层次的电路设计:在电路设计中,将两个或多个模块组合起来描述电路逻辑功能的设计方法。

设计方法: 自顶向下和自底向上两种常用的设计方法





module halfadder (S,C,A,B);

input A,B;

底层模块


output S,C;

**xor** (**S**,**A**,**B**);

and (C,A,B);

endmodule

半加器的门级描述



module fulladder (S,CO,A,B,CI); input A,B,CI;

output S,CO;


wire S1,D1,D2; //内部节点信号

halfadder HA1 (S1,D1,A,B);

halfadder HA2 (S, D2, S1, CI);

or g1(CO,D2,D1);

endmodule





halfadder (S,C,A,B);


全加器的描述-调用半加器

底层模块

halfadder HA1 (. S(S1), . C(D1), . A(A), .B(B)); halfadder HA2 (. S(S), . C(D2), . A(S1), .B(CI));







# 5.6 用Verilog HDL描述锁存器和触发器

#### 敏感事件分为电平敏感事件和边沿触发事件:

电平敏感事件(如锁存器):

always@(sel or a or b)

sel、a、b中任意一个电平发生变化,后面的过程赋值语句将执行一次。

边沿敏感事件(如触发器):


always@(posedge CP or negedge CR)

CP的上升沿或CR的下降沿来到,后面的过程语句就会执行。

#### 过程赋值语句有阻塞型和非阻塞型:


阻塞型用"="表示,多条语句顺序执行。

```
always@(posedge CP )
begin
  f = A & B;
  g = f | C;
end
```



非阻塞型用"<="表示,语句块内部的语句并行执行。

always@(posedge CP)
begin



### 5.6.2 锁存器和触发器的Verilog建模实例

```
module D_latch (Q, D, E); //D锁存器的描述
 output Q;
 input D, E;
 reg Q;
 always @(E or D)
  if (E) Q \le D; //Same as: if (E== 1)
endmodule
module DFF (
 output reg Q,
 input D, CP
);//D触发器的描述
 always @(posedge CP)
  \mathbf{Q} \leq \mathbf{D};
endmodule
```

例:分析下面Verilog模块,说明其逻辑功能。


```
module async set rst DFF (
  output reg Q, QN,
  input D, CP, Sd, Rd
always @(posedge CP, negedge Sd, negedge Rd)
begin
  if (~Sd || ~Rd)
    if (~Sd) begin Q <= 1'b1; QN <= 1'b0; end//异步置数
            begin Q <= 1'b0; QN <= 1'b1; end//异步清等
    else
  else
      begin Q \leq D; QN \leq \sim D; end
end
endmodule
```

# 6.7 用Verilog HDL描述时序逻辑电路

- 6.7.1 移位寄存器的Verilog建模
- 6.7.2 计数器的Verilog建模
- 6.7.3 状态图的Verilog建模
- 6.7.4 数字钟的Verilog建模


### 清零端和置1端引脚

#### 维持-阻塞式D触发器



### 清零端和置1端引脚

### 下降沿触发JK触发器



# 6.7.1 移位寄存器的Verilog建模

用行为级描述always描述一个4位双向移位寄存器,有异步清零、同步置数、左移、右移和保持。功能同74HC194。

```
module shift74x194 (S1, S0, D, Dsl, Dsr, Q, CP, CR);
```

# 6.7.1 移位寄存器的Verilog建模

always @ (posedge CP or negedge CR)

if (
$$\sim$$
CR) Q <= 4'b0000;

else

#### case ({S1,S0})

```
2'b00: Q <= Q; //保持
```

2'b01: Q <= {Q[2:0],Dsr}; //右移

2'b10: Q <= {Dsl,Q[3:1]}; //左移


2'b11: Q <= D; //并行输入

endcase

endmodule

74HCT194 的功能表

S1	S0	功能
0	0	保持
0	1	低位往高位移动
1	0	高位往低位移动
1	1	并行置入



### 6.7.2 计数器的Verilog建模实例

用Verilog描述具有使能端、异步置零、同步置数、计数、保持的16进制计数器,类似74HC161芯片。

```
module counter74x161_beh ( //Verilog 2001, 2005 syntax input CEP, CET, PE, CP, CR, //输入端口声明 input [3:0] D, //并行数据输入 output TC, //进位输出 output reg [3:0] Q //数据输出端口及变量的数据类型声明 ); wire CE; //中间变量声明
```


### 6.7.2 计数器的Verilog建模实例

```
assign CE=CEP&CET; //CE=1时, 计数器计数
assign TC=CET&PE&(Q == 4'b1111); //产生进位输出信号
always @(posedge CP, negedge CR) //Verilog 2001, 2005 syntax
if (~CR) Q<=4'b0000; //实现异步清零功能
else if (~PE) Q<=D; //PE=0, 同步装入输入数据
```

else if (CE) Q<=Q+1'b1; //加1计数

else Q<=Q; //输出保持不变

endmodule





# 了解

```
//带参数的4位加法器子模块
module adder #(paratermeter n=4)
         input [n-1:0] A,B,
             input Ci,
         output [n-1:0] S,
            output Co
    assign \{Co,S\} = A + B + Ci;
           endmodule
```

# 了解

```
//按名称关联端口及参数
 module adder hier (
   input [7:0] A1,B1,
     input Cin1,
   output [7:0] Sum1,
      output Cout1
    adder #( .n(8)) U1
        .A(A1),
        .B(B1),
                                 8位全加器
         .Ci(Cin1),
      .S(Sum1),
      .Co(Cout1)
```