数字逻辑 Digital Logic Circuit

丁贤庆

ahhfdxq@163.com

Home work (P74)

- **2.4.3(5)(6) (7)**
- **2.4.4(3)(4)**
 - **4.1.1** Home work (P218)
 - **4.1.3**
 - **4.2.2**
 - **4.2.3**

本周四课快结束时,有10分钟的随堂测验。


2.4.3、具有无关项的化简


"Don't-Care" Input Combinations (1) 什么叫无关项: ("无关"输入组合)


在真值表内对应于变量的某些取值下,函数的值可以是任意的,或者这些变量的取值根本不会出现,这些变量取值所对应的最小项称为无关项或任意项。

在含有无关项逻辑函数的卡诺图化简中,它的值可以取0或 取1,具体取什么值,可以根据使函数尽量得到简化而定。 例:下图所示的水箱中设置了3个水位检测元件A、B、C,当水位高于检测元件时,检测元件输出为0,当水位低于检测元件时,检测元件输出为1。根据常识可知,检测元件A、B、C共有000、100、110和111四种取值组合,其余4种取值001、010、


011、101没有实际意义,因此不能取。在这种情况下,称变量A、B、C为一组具有约束的变量,不能取的这4种取值组合所对应的最小项称为该逻辑问题的约束项。













对于要设计的电路,约束项的输入值并不会出现,所以将约束项写入函数表达式或者不写入,对逻辑函数并没有影响。也就是说,在卡诺图中约束项对应的格子中填入1或者0都可以,一般填入"×"。表示既可以取1也可以取0。

例如:设计此电路时假设水位介于A和C之间是安全的,红灯不亮。水位介于A上或者C下都是危险的,红灯亮。 红灯用Y表示,对应的真值表如图所示。


A	В	C	Y
0	0	0	1
0	0	1	X
0	1	0	X
0	1	1	X
1	0	0	0
1	0	1	X
1	1	0	0
1	1	1	1

例: 要求设计一个逻辑电路,能够判断一位十进制数是奇数还是偶数,当十进制数为奇数时,电路输出为1,当十进制数为偶数时,电路输出为0。

解:

- (1)列出真值表
- (2)画出卡诺图
- (3) 卡诺图化简

$$L = D$$



ABCD	L
0000	0
0001	1
0010	0
0011	1
0100	0
0101	1
0110	0
0111	1
1000	0
1001	1
1010	×
1011	×
1100	×
1101	×
1110	×
1111	×

●具有无关项逻辑函数的化简

无关项

$$F(A,B,C,D) = \sum (1,2,7,8,11) + \sum_{\varphi} (0,6,9,15)$$

F=1项 无关项

例 化简函数 $F(A,B,C,D) = \sum (3,5,7)$,且无关项为 $\sum \varphi(10,11,12,13,14,15)$

解:

$$F(A,B,C,D) = CD + BD$$

化简函数 $F(A,B,C,D) = \sum (0,7,13,14,15)$,且无关项为

$$\sum \varphi(1,2,3,9,10,11)$$

解:

$$F(A,B,C,D) = \overline{AB} + CD + AD + AC$$

2.5 硬件描述语言Verilog HDL基础(推后讲)

- 2.5.1 Verilog语言的基本语法规则
- 2.5.2 变量的数据类型
- 2.5.3 运算符及其优先级
- 2.5.4 Verilog内部的基本门级元件
- 2.5.5 Verilog程序的基本结构
- 2.5.6 逻辑功能的仿真与测试

3 逻辑门电路(推后讲)

- 3.1 逻辑门电路简介
- 3.2 基本CMOS逻辑门电路
- 3.3 CMOS逻辑门电路的不同输出结构及参数
- 3.4 类NMOS和BiCMOS逻辑门电路
- 3.5 TTL逻辑门电路
- *3.6 ECL逻辑门电路
- 3.7 逻辑描述中的几个问题
- 3.8 逻辑门电路使用中的几个实际问题
- 3.9 用VerilogHDL描述CMOS逻辑门电路

第4章 组合逻辑电路 Combinational Logic Circuit


(为了安排实验,本周先讲第四章内容)

4 组合逻辑电路


- 4.1 组合逻辑电路的分析
- 4.2 组合逻辑电路的设计
- 4.3 组合逻辑电路中的竞争和冒险
- 4.4 若干典型的组合逻辑电路
- 4.5 组合可编程逻辑器件
- 4.6 用Verilog HDL描述组合逻辑电路

4.1 组合逻辑电路分析

4.1.1 组合逻辑电路的定义



组合逻辑电路的一般框图



结构特征:

- 1、输出、输入之间没有反馈延迟通路,
- 2、不含记忆单元

工作特征:

组合逻辑电路工作特点:在任何时刻,电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。

4.1.2 组合逻辑电路的分析方法


一. 组合逻辑电路分析

根据已知逻辑电路,经分析确定电路的逻辑功能。

- 二. 组合逻辑电路的分析步骤:
 - 1、由逻辑图写出各输出端的逻辑表达式;
- 2、化简和变换逻辑表达式;
- 3、列出真值表;
- 4、根据真值表或逻辑表达式,经分析最后确定其功能。

三、组合逻辑电路的分析举例

例1分析如图所示逻辑电路的功能。



解: 1.根据逻辑图写出输出函数的逻辑表达式

$$L = Z \oplus C$$
$$= (A \oplus B) \oplus C$$
$$= A \oplus B \oplus C$$


- 2. 列写真值表。
- 3. 确定逻辑功能:

输入变量的取值中有奇数 个1时,L为1,否则L为0, 电路具有为奇校验功能。

A	В	C	$Z = A \oplus B$	$L = (A \oplus B \oplus C)$
0	0	0	0	0
0	0	1	0	1
0	1	0	1	1
0	1	1	1	0
1	0	0	1	1
1	0	1	1	0
1	1	0	0	0
1	1	1	0	1

例2 试分析下图所示组合逻辑电路的逻辑功能。

解: 1、根据逻辑电路写出各输出端的逻辑表达式,并进行化简和变换。



$$X = A$$

$$Y = \overline{\overline{A}\overline{B} \cdot \overline{\overline{A}B}}$$

$$Z = \overline{\overline{A}\overline{C} \cdot \overline{\overline{A}C}}$$

2、列写真值表

$$X = A$$

$$Y = \overline{\overline{A}\overline{B} \cdot \overline{\overline{A}B}} = A\overline{B} + \overline{A}B$$

$$Z = \overline{\overline{A}\overline{C} \cdot \overline{\overline{A}C}} = A\overline{C} + \overline{A}C$$

真值表

\boldsymbol{A}	В	C	X	Y	Z
0	0	0			
0	0	1			
0	1	0			
0	1	1			
1	0	0			
1	0	1			
1	1	0			
1	1	1			

3、确定电路逻辑功能 这个电路逻辑功能是对输入 的二进制码求反码。最高位为 符号位,0表示正数,1表示负 数,正数的反码与原码相同: 负数反码的数值部分是在原码 的基础上逐位求反。

真值表

\boldsymbol{A}	В	C	X	Y	Z
0	0	0	0	0	0
0	0	1	0	0	1
0	1	0	0	1	0
0	X	1/	0	1	1/
	/ 0	0	$\sqrt{1}$	/1	1
1	0	1	1	1	0
1	1	0	1	0	1
1/	1	1/	$\backslash 1$	0	0/

4.2 组合逻辑电路的设计

- 4.2.1 组合逻辑电路的设计过程
- 一、组合逻辑电路的设计:根据实际逻辑问题,求出所要求逻辑功能的最简单逻辑电路。
 - 二、组合逻辑电路的设计步骤
- 1、逻辑抽象:根据实际逻辑问题的因果关系确定输入、 输出变量,并定义逻辑状态的含义;
- 2、根据逻辑描述列出真值表;
- 3、由真值表写出逻辑表达式;
- 4、简化和变换逻辑表达式,画出逻辑图。

例1 某火车站有特快、直快和慢车三种类型的客运列车进出, 试设计一个指示列车等待进站的逻辑电路,当有两种或以上 的列车等待进站时,要求发出信号,提示工作人员安排进站 事宜。

电路

灯

解: (1) 逻辑抽象。

输入信号: A、B、C分别表示特快、直快和慢车,且有进站请求时为1,没有请求时为0。

输出信号: L表示进站状况,有两种以上的车进站为1,否则为0。


(2) 根据题意列出真值表

输入			输出
\overline{A}	В	C	L
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
_1	1	1	1

(3) 写出输出逻辑表达式,并化简。

$$L = \overline{ABC} + A\overline{BC} + AB\overline{C} + ABC$$


$$L = AB + AC + BC$$



(4) 根据输出逻辑表达式画出逻辑图。

$$L = AB + AC + BC$$

表达式为最简与或式,用与门和或门实现两级"与-或"结构的最简电路如图。



例2 试设计一个码转换电路,将4位格雷码转换为4位自然二进

制码。可以采用任何逻辑门电路来实现。


解: (1) 明确逻辑功能,列出真值表。

设输入变量为 G_3 、 G_2 、 G_1 、 G_0 为格雷码,

输出变量 B_3 、 B_2 、 B_1 和 B_0 为自然二进制码。


当输入格雷码按照从0到15递增排序时,

可列出逻辑电路真值表




逻辑电路真值表


输入	输出	输入	输出
$G_3 G_2 G_1 G_0$	$\boldsymbol{B}_3 \boldsymbol{B}_2 \boldsymbol{B}_1 \boldsymbol{B}_0$	$G_3 G_2 G_1 G_0$	$B_3 B_2 B_1 B_0$
0 0 0 0		1 1 0 0	
0 0 0 1		1 1 0 1	
0 0 1 1		1 1 1 1	
0 0 1 0		1 1 1 0	
0 1 1 0		1 0 1 0	
0 1 1 1		1 0 1 1	
0 1 0 1		1 0 0 1	
0 1 0 0		1 0 0 0	



(2) 画出各输出函数的卡诺图,并化简和变换。



当卡诺图中1的分布位于45度角方向,写表达式时,可以向异或门靠拢。



$$B_{1} = G_{3} \overline{G_{2}} \overline{G_{1}} + \overline{G_{3}} G_{2} \overline{G_{1}} + G_{3} G_{2} G_{1} + \overline{G_{3}} \overline{G_{2}} G_{1}$$

$$= (G_{3} \overline{G_{2}} + \overline{G_{3}} G_{2}) \overline{G_{1}} + \overline{G_{3}} \overline{G_{2}} + \overline{G_{3}} G_{2}) G_{1}$$

$$= G_{3} \oplus G_{2} \oplus G_{1}$$

$$B_{0} = G_{3} \oplus G_{2} \oplus G_{1} \oplus G_{0}$$

(3) 根据逻辑表达式,画出逻辑图


$$B_3 = G_3$$

$$\underline{B_2} = \overline{G_3} G_2 + \overline{G_3} G_2$$

$$B_1 = G_3 \oplus G_2 \oplus G_1$$

$$\mathbf{B_1} = G_3 \oplus G_2 \oplus G_1 \qquad \mathbf{B_0} = G_3 \oplus G_2 \oplus G_1 \oplus G_0$$

用异或门代替与门和或门能使逻辑电路比较简单。考虑 相同乘积项可以减少门电路数目,降低实现电路的成本。




4.2.2 组合逻辑电路的优化实现

用指定芯片中特定资源实现逻辑函数,使电路的成本低并且工作速度快。因此需要对逻辑表达式进行变换,以减少芯片资源的数目和连线。

1、单输出电路


$$L = AB + CD$$
$$= \overline{\overline{AB} \cdot \overline{CD}}$$



相同输入端的与非门比与门或者或门所用晶体管少,速度快。图(b)电路最优

2、多输出电路

输出多个逻辑函数时需要考虑共享相同乘积项,减少逻



(a) 如果分别实现两个逻辑函数,需要6个与门和2个或门。 (b) 如果考虑相同乘积项,需要4个与门和2个或门,如图。


3、多级逻辑电路

当限定逻辑门输入端数目,则需要进行逻辑变换。

(1) 提取公因子

L = ABCD + ABCE + ABDF (每项中有4个输入变量)

用与门、或门实现时,限定逻辑门的扇入数为3,需要变换成:




图(a)电路为2级,图(b)为3级,但电路连线减少了。图(a)16根连线,图(b)13根。

(2) 函数分解

L = ABC + ABC + ABD + ABD 其中有4个与项要进行或运算。

用与门、或门实现时,限定逻辑门的扇入数为3,需要变换成:

$$L = (\overline{AB} + A\overline{B})C + (AB + \overline{AB})D = (\overline{AB} + A\overline{B})C + (\overline{AB} + A\overline{B})D$$



图(a)电路为2级,图(b)为5级。

上述变换方法只适合手工化简,当变量数很多时,优化策略写入程序由计算机完成。

4.3 组合逻辑电路中的竞争冒险

4.3.1 产生的竞争冒险的原因

4.3.2 消去竞争冒险的方法


4.3 组合逻辑电路中的竞争冒险

4.3.1 产生的竞争冒险的原因

不考虑门的延时时间,且 $B=\overline{A}$

$$L = AB = 0 \qquad L = A + B = 1$$

考虑门的延时时间,且用非门实现 $B=\overline{A}$ 时



竞争:当一个逻辑门的两个输入端的信号同时向相反方向变化,而变化的时间有差异的现象。

冒险:两个输入端的信号取值的变化方向是相反时,如门电路输出端的逻辑表达式简化成两个互补信号相乘或者相加,由竞争而可能产生输出干扰脉冲的现象。

竞争-冒险的检查方法


在输入变量每次只有一个改变状态的简单情况下,如果函数表达式中同时存在有A和Ā,那么我们称A为具有竞争能力的变量。对于具有竞争能力的变量,若将其余变量任意取值,函数表达式能够转化成Y=AĀ或者Y=A+Ā形式之一的,会发生竞争—冒险。

由于竞争-冒险产生的尖峰脉冲持续的时间很短,包含的能量很小,所以大多数竞争-冒险并不会对电路造成危害。但是,如果负载是对尖峰脉冲敏感的存储电路时,竞争-冒险就有可能使存储电路发生误动作而产生错误,因此设计数字系统时应尽量避免竞争-冒险现象的发生。

4.3.2 消去竞争冒险的方法

1. 发现并消除互补变量

$$L = (A + B)(\overline{A} + C)$$



$$B=C=0$$
时


$$L = A\overline{A}$$

可能出现竞争冒险。

为消掉AA,变换逻辑函数式为

$$L = AC + AB + BC$$

2. 增加乘积项,避免互补项相加



0

$$L = AC + B\overline{C}$$

当 $A=B=1$ 时
$$L = C + \overline{C}$$

$$L = AC + B\overline{C}$$


 $L = AC + B\overline{C} + AB$

当A=B=1时,根据逻辑表达式有 $L=C+\overline{C}+1$

AB

3. 输出端并联电容器

如果逻辑电路在较慢速度下工作,为了消去竞争冒险,可以在输出端并联一电容器,致使输出波形上升沿和下降沿变化比较缓慢,可对于很窄的负跳变脉冲起到平波的作用。



4.4 若干典型的组合逻辑电路

- 4.4.1 编码器
- 4.4.2 译码器/数据分配器
- 4.4.3 数据选择器
- 4.4.4 数值比较器
- 4.4.5 算术运算电路

4.4 若干典型的组合逻辑集成电路

4.4.1 编码器 Encoders

1、编码器 (Encoder)的定义与分类

编码: 赋予二进制代码特定含义的过程称为编码。

如: 8421BCD码中,用1000表示数字8

如: ASCII码中, 用1000001表示字母A等

编码器:具有编码功能的逻辑电路。

编码器能将每一个编码输入信号变换为不同的二进制的代码输出。

1、编码器 (Encoder)的分类

按照编码器的编码进制来分,有:

- BCD编码器:将10个编码输入信号分别编成10个4位码输出。

8线-3线编码器:将8个输入的信号分别编成8个3位二进制数码输出。


按照优先级来分: 普通编码器和优先编码器。

普通编码器和优先编码器的区别:

普通编码器:任何时候只允许输入一个有效编码信号,否则输出就会发生混乱。

L.优先编码器:允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时,优先编码器能按预先设定的优先级别,只对其中优先权最高的一个进行编码。

普通编码器电路




注意: 此电路任意时刻只允许一个输入信号 为有效信号,输出对这个输入信号编码。

问题: 同时为低,编码混乱。

2、编码器的工作原理

普通二进制编码器


二进制编码器的结构框图



2、编码器的工作原理

(1) 4线-2线普通二进制编码器(设计)(2)逻辑功能表

(a) 逻辑框图



$$Y_{1} = \bar{I}_{0}\bar{I}_{1}I_{2}\bar{I}_{3} + \bar{I}_{0}\bar{I}_{1}\bar{I}_{2}I_{3}$$

$$Y_{0} = \bar{I}_{0}I_{1}\bar{I}_{2}\bar{I}_{3} + \bar{I}_{0}\bar{I}_{1}\bar{I}_{2}I_{3}$$


I_0	I_1	I_2	I_3	Y_1	Y_0
(1)	0	0	0		
0	\bigcirc 1	0	0		
0	0		0		
0	0	0			
0	0	0	0	0 _	0 _
				0	0
1	1	1	1	0	0

编码器的输入为高电平有效。

上述是将输入的其它12种组合对 应的输出看做0。如果看做无关项, 则表达式为

$$Y_1 = I_2 + I_3$$


 $Y_0 = I_1 + I_3$



(2) 逻辑功能表

I_0	I_1	I_2	I_3	Y_1	Y_0
1	0	0	0		
0		0	0		·
0	0	1	0		
0	0	0	(1)		
0	0	0	0		
		•••			
1	1	1	1		_

若有2个以上的输入为有效信号?



当只有 I_3 为1时, $Y_1Y_0=?$ $Y_1Y_0=11$ 第 $I_1=I_2=1$, $I_0=I_3=0$ 时, $I_1=I_2=1$, $I_0=I_3=1$ 第 $I_1=I_2=1$, $I_0=I_3=1$ 第 $I_1=I_2=1$, $I_0=I_3=1$ 第 $I_1=I_2=1$ 第 $I_1=1$ 第 $I_1=I_2=1$ 第 $I_1=I_2=1$ 第 $I_1=1$ 第 $I_1=1$ 第 $I_1=I_2=1$ 第 $I_1=1$ 第 $I_1=I_2=1$ 第 $I_1=1$ 第 $I_1=1$ 第 $I_1=1$ 第 $I_1=1$ 第 $I_1=1$ 第

无法输出有效编码。

结论: 普通编码器不能同时输入两个以上的有效编码信号

3. 优先编码器

实际应用中,经常有两个或更多输入编码信号同时有效。







必须根据轻重缓急,规定好这些外设允许操作的先后次 序,即优先级别。

识别多个编码请求信号的优先级别,并进行相应编码的逻辑部件称为优先编码器。

(2)优先编码器线(4-2 线优先编码器)(设计)输入为编码信号 $I_3 \sim I_0$ 输出为 $Y_1 Y_0$

输入编码信号高电平有效,输出为二进制代码

输入编码信号优先级从高到低为 $I_3 \sim I_0$

(1) 列出功能表

	输	输出				
I_0	I_1	I_2	I_3	Y_1	Y_0	
1	0	0	0	0	0	
X		0	0	0	\bigcirc	
X	X	1	0	Θ	0	
X	×	X	1			
低			高		,	

(2) 写出逻辑表达式


$$Y_1 = I_2 \overline{I_3} + I_3$$

$$Y_0 = I_1 I_2 I_3 + I_3$$

(3) 画出逻辑电路(略)

2 典型编码器电路


优先编码器CD4532的示意框图



8-3 线优先编码器, 真值表如下页所示。


当EI为	70时,	不论 7~	10怎样	变化,	GS=0,I	EO=0	当EI	为1时,	如 !7~ !	0中有-	一个1,	则GS=	=1,EO=0
	优先编码器CD4532功能表												
			箱	〕入		输							
EI	I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	Y_2	<i>Y</i> ₁	Y_0		EO
0	×	×	×	×	×	×	×	×	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	0	1
/1\		×	×	×	×	×	×	×	1	1	1	1	(0)
1	0	\bigcirc	×	×	X	×	X	×	1	1	0	1	0
1	0	0	\bigcirc	×	X	×	×	×	1	0	1	1	0
1	0	0	0		×	×	×	×	1	0	0	1	0
1	0	0	0	0		×	×	×	0	1	1	1	0
1	0	0	0	0	0		×	×	0	1	0	1	0
1	0	0	0	0	0	0		×	0	0	1	1	0
1/	0	0	0	0	0	0	0		0	0	0	1	0

为什么要设计GS、EO输出信号? GS、EO输出信号常用多个芯片的级联



(了解) 若有效电平输入即I₁₅~I₈中有一个为1;

哪块芯片的优先级高?



2.8421BCD码编码器功能表

	<u>输</u> 入										输	j	出	Ī	
\overline{S}_0	\overline{S}_1	\overline{S}_2	$\overline{S_3}$	\overline{S}_4	\overline{S}_5	\overline{S}_6	\overline{S}_7	\overline{S}_8	$\overline{S_9}$	A	В	C	D	GS	
1	1	1	1	1	1	1	1	1	1						
1	1	1	1	1	1	1	1	1	0						
1	1	1	1	1	1	1	1	0	1						
1	1	1	1	1	1	1	0	1	1						
1	1	1	1	1	1	0	1	1	1						
1	1	1	1	1	0	1	1	1	1						
1	1	1	1	0	1	1	1	1	1						
1	1	1	0	1	1	1	1	1	1						
1	1	0	1	1	1	1	1	1	1						
1	0	1	1	1	1	1	1	1	1						
0	1	1	1	1	1	1	1	1	1						

该编码器为输入低电平有效,输出高电平有效,GS为标志位。