计 算 机 体 系 结 构

Computer Architecture

丁贤庆 ahhfdxq@163.com



1、交作业时间：第4周的周一

2、本周作业：

第三章 作业

第 2，4, 6, 7, 8, 9, 10, 11, 12, 13,15,16题。

第3章 流水线技术

3.1 流水线的基本概念

3.2 流水线的性能指标

3.3 流水线的相关与冲突

3.4 流水线的实现


3.5 向量处理机











输入
设备
数据
运算器
数据
存储器
控制
信号
数据
指令
控制信号
输出
设备
控制器
控制信号
控制信号


CO(C3)
S3
S2
S1
S0
=1
=1
=1
=1
C*
≥1
1
&
P3
P2
P1
P0
B3
A3
B2
A2
B1
A1
B0
A0
G
www.diangon.com





图 1　32 位单精度流水线浮点乘法器硬件结构图

流水线技术的由来

1769年，英国人乔赛亚·韦奇伍德开办埃特鲁利亚陶瓷工厂，在场内实行精细的劳动分工，他把原来由一个人从头到尾完成的制陶流程分成几十道专门工序，分别由专人完成。这样一来，原来意义上的“制陶工”就不复存在了，存在的只是挖泥工、运泥工、扮土工、制坯工等等制陶工匠变成了制陶工场的工人，他们必须按固定的工作节奏劳动，服从统一的劳动管理。















1、一个人从头到尾完成的制陶流程分成几十道专门工序:

2、每个人只负责制陶流程中的一道专门工序:

汽车组装流水线



3.1 流水线的基本概念

3.1.1 什么是流水线

1. 工业生产流水线






2. 流水线技术
   - 把一个重复的过程分解为若干个子过程，每个子过程由专门的功能部件来实现。
   - 把多个处理过程在时间上错开，依次通过各功能段，这样，每个子过程就可以与其他的子过程并行进行。
3. 流水线中的每个子过程及其功能部件称为流水线的级或段，段与段相互连接形成流水线。流水线的段数称为流水线的深度。

4. 指令流水线

- 把指令的解释过程分解为分析和执行两个子过程，并让这两个子过程分别用独立的分析部件和执行部件来实现。

  理想情况：速度提高一倍


- 4段指令流水线



5. 浮点加法流水线


- 把流水线技术应用于运算的执行过程，就形成了运算操作流水线，也称为部件级流水线。
- 把浮点加法的全过程分解为求阶差、对阶、尾数相加、规格化4个子过程。

  理想情况：速度提高3倍




6. 时空图

- 时空图从时间和空间两个方面描述了流水线的工作过程。时空图中，横坐标代表时间，纵坐标代表流水线的各个段。
- 4段指令流水线的时空图




洗衣店的例子




A, B, C, D共四个客户（家庭）的衣服要处理。

需要清洗，脱水，烘干共3台设备的处理

- 清洗要花 10 分钟




- 脱水要用 10 分钟



- 烘干也需要 10 分钟







洗4 个人的衣物，顺序操作需要 120 分钟

- 如果使用流水线作业, 将需要多少时间呢?


流水线作业





流水线作业洗4个人的衣物只需要 60分钟!

流水线作业




- 流水线无法帮助解决单个任务的延迟，有利于减少整个工作全部时间
- 多个任务同时操作需要不同的资源
- 可能的加速比 = 流水线的段数
- 流水线的速率受速度最慢的流水段的限制
- 流水线各段长度不均会降低加速比

充满流水线所需的时间和排空流水线所需的时间影响加速比

会由于依赖而造成阻塞

7. 流水技术的特点

- 流水线把一个处理过程分解为若干个子过程（段），每个子过程由一个专门的功能部件来实现。



7. 流水技术的特点

- 流水线把一个处理过程分解为若干个子过程（段），每个子过程由一个专门的功能部件来实现。
- 流水线中各段的时间应尽可能相等，否则将引起流水线堵塞、断流。

  时间长的段将成为流水线的瓶颈。

7. 流水技术的特点

- 流水线把一个处理过程分解为若干个子过程（段），每个子过程由一个专门的功能部件来实现。
- 流水线中各段的时间应尽可能相等，否则将引起流水线堵塞、断流。

  时间长的段将成为流水线的瓶颈。
- 流水线每一个功能部件的后面都要有一个缓冲寄存器（锁存器），称为流水寄存器。
  - 作用：在相邻的两段之间传送数据，以保证提供后面要用到的数据，并把各段的处理工作相互隔离。

- 流水技术适合于大量重复的时序过程，只有在输入端不断地提供任务，才能充分发挥流水线的效率。

- 流水技术适合于大量重复的时序过程，只有在输入端不断地提供任务，才能充分发挥流水线的效率。
- 流水线需要有通过时间和排空时间。
  - 通过时间：第一个任务从进入流水线到流出结果所需的时间。
  - 排空时间：最后一个任务从进入流水线到流出结果所需的时间。

3.1.2 流水线的分类

从不同的角度和观点，把流水线分成多种不同的种类。

1. 单功能流水线与多功能流水线

（按照流水线所完成的功能来分类）


- 单功能流水线：只能完成一种固定功能的流水线。
- 多功能流水线：流水线的各段可以进行不同的连接，以实现不同的功能。

例： ASC的多功能流水线



(a) 分段

ASC的多功能流水线


1
输 入
2
求 阶 差
3
对 阶
4
相 加
5
规格化
6
相 乘
7
累 加
8
输 出
（a）分段
1
输 入
2
求 阶 差
3
对 阶
4
相 加
5
规格化
6
7
8
输 出
（b）浮点连接
1
输 入
2
3
4
5
6
相 乘
7
累 加
8
输 出
（c）定乘连接

2. 静态流水线与动态流水线

（按照同一时间内各段之间的连接方式对多功能流水线做进一步的分类）

- **静态流水线：**在同一时间内，多功能流水线中的各段只能按同一种功能的连接方式工作。
  - 对于静态流水线来说，只有当输入的是一串相同的运算任务时，流水的效率才能得到充分的发挥。

例如：ASC的8段流水线


- **动态流水线：**在同一时间内，多功能流水线中的各段可以按照不同的方式连接，同时执行多种功能。 动画
  - 优点

    灵活，能够提高流水线各段的使用率，从而提高处理速度。
  - 缺点


    控制复杂。
- 静、动态流水线时空图的对比

静、动态流水线的时空图

假设该流水线要先做几个浮点加法，然后再做一批定点乘法。



静态流水线



动态流水线


3. 部件级、处理机级及处理机间流水线

（按照流水的级别来进行分类）

- 部件级流水线（运算操作流水线）：把处理机的算术逻辑运算部件分段，使得各种类型的运算操作能够按流水方式进行。
- 处理机级流水线（指令流水线）：把指令的解释执行过程按照流水方式处理。把一条指令的执行过程分解为若干个子过程，每个子过程在独立的功能部件中执行。

例如：前面的4段指令流水线

- 处理机间流水线（宏流水线）：它是由两个或者两个以上的处理机串行连接起来，对同一数据流进行处理，每个处理机完成整个任务中的一部分。




4. 线性流水线与非线性流水线

（按照流水线中是否有反馈回路来进行分类）

- 线性流水线：流水线的各段串行连接，没有反馈回路。数据通过流水线中的各段时，每一个段最多只流过一次。
- 非线性流水线：流水线中除了有串行的连接外，还有反馈回路。（举例）
- 非线性流水线的调度问题
  - 确定什么时候向流水线引进新的任务，才能使该任务不会与先前进入流水线的任务发生冲突——争用流水段。

非线性流水线

（举 例）



虽然流水线仅由四段构成，但有些段可能要重复通过。

例如任务 @ ：

→ S1 → S2 → S3 → S4 → S2 → S3 → S4 → S3 →

5. 顺序流水线与乱序流水线

（根据任务流入和流出的顺序是否相同来进行分类）

- **顺序流水线**：流水线输出端任务流出的顺序与输入端任务流入的顺序完全相同。每一个任务在流水线的各段中是一个跟着一个顺序流动的。
- **乱序流水线**：流水线输出端任务流出的顺序与输入端任务流入的顺序可以不同，允许后进入流水线的任务先完成（从输出端流出）。

也称为无序流水线、错序流水线、异步流水线

6. 标量处理机与向量流水处理机

- 把指令执行部件中采用了流水线的处理机称为流水线处理机。
- 标量处理机：处理机不具有向量数据表示和向量指令，仅对标量数据进行流水处理。
- 向量流水处理机：具有向量数据表示和向量指令的处理机。

向量数据表示和流水技术的结合。

3.2 流水线的性能指标

3.2.1 吞吐率

吞吐率：在单位时间内流水线所完成的任务数量或输出结果的数量。


$$TP = \frac{n}{T_K}$$

n：任务数

T_k：处理完成n个任务所用的时间

1. 各段时间均相等的流水线

- 各段时间均相等的流水线时空图



第一个任务所对应的处理时间

后面n-1个任务对应的延迟时间。

- 流水线完成*n*个连续任务所需要的总时间为

  （假设一条*k*段线性流水线）

  $$T_k = k\Delta t + (n-1)\Delta t = (k+n-1)\Delta t$$

- 流水线的实际吞吐率

$$TP = \frac{n}{(k+n-1)\Delta t}$$

- 最大吞吐率

$$TP_{\max} = \lim_{n\to\infty} \frac{n}{(k+n-1)\Delta t} = \frac{1}{\Delta t}$$

➢ 最大吞吐率与实际吞吐率的关系

$$TP = \frac{n}{k+n-1} TP_{\max}$$

- 流水线的实际吞吐率小于最大吞吐率，它除了与每个段的时间有关外，还与流水线的段数k以及输入到流水线中的任务数n等有关。
- 只有当$n \gg k$时，才有$TP \approx TP_{max}$。


2. 各段时间不完全相等的流水线

- 各段时间不等的流水线及其时空图

  举例（时空图见下页）

  - 一条4段的流水线
  - S1，S3，S4各段的时间：Δt
  - S2的时间：$3\Delta t$ （瓶颈段）

流水线中这种时间最长的段称为流水线的瓶颈段。



画流水线时空图时，要先看看瓶颈部件何时空闲。
在本题中，S2段是瓶颈部件，耗时3△t

- 各段时间不等的流水线的实际吞吐率：


  （ Δt_i为第i段的时间，共有k个段 ）

$$TP=\frac{n}{\sum_{i=1}^{k}\Delta t_i+(n-1)\max(\Delta t_1,\Delta t_2,\cdots,\Delta t_k)}$$

- 流水线的最大吞吐率为

$$TP_{\max}=\frac{1}{\max(\Delta t_1,\Delta t_2,\cdots\Delta t_k)}$$


例如：一条4段的流水线中，S_1，S_2，S_4各段的时间都是Δt，唯有S_3的时间是$3\Delta t$。




最大吞吐率为

$$TP_{\max} = \frac{1}{3\Delta t}$$

画流水线时空图时，要先看看瓶颈部件何时空闲。
在本题中，S3段是瓶颈部件，耗时3△t


△t
△t
3△t
△t
入
S1
S2
S3
S4
出



段
S4
S3
S2
S1
1
2
3
1
2
3
1
2
3
1
2
3

3. 解决流水线瓶颈问题的常用方法

解决方法一：细分瓶颈段

例如：对前面的4段流水线

把瓶颈段S_3细分为3个子流水线段：S_{3a}，S_{3b}，S_{3c}



改进后的流水线的吞吐率 ：


$$TP_{\max} = \frac{1}{\Delta t}$$


解决方法二：重复设置瓶颈段

- 举例：时空图见下页
- 缺点：控制逻辑比较复杂，所需的硬件增加了。

例如：对前面的4段流水线

重复设置瓶颈段S_3：S_{3a}，S_{3b}，S_{3c}





重复设置瓶颈段后的时空图

3.2.2 加速比

加速比：完成同样一批任务，不使用流水线所用的时间与使用流水线所用的时间之比。

假设：不使用流水线（即顺序执行）所用的间为T_s，使用流水线后所用的时间为T_k，则该流水线的加速比为

$$S = \frac{T_s}{T_k}$$

1. 流水线各段时间相等（都是△ t）

- 一条k段流水线完成n个连续任务

  所需要的时间为

$$T_k = (k+n-1)\Delta t$$

- 顺序执行n个任务

  所需要的时间： $T_s = nk\Delta t$ （解释）

- 流水线的实际加速比为

$$S = \frac{nk}{k+n-1}$$

- 最大加速比

$$S_{\max} = \lim_{n\to\infty} \frac{nk}{k+n-1} = k$$

当$n>>k$时，$S \approx k$

思考：流水线的段数愈多愈好？

2. 流水线的各段时间不完全相等时

- 一条k段流水线完成n个连续任务的实际加速比为

$$S=\frac{n\sum_{i=1}^{k}\Delta t_i}{\sum_{i=1}^{k}\Delta t_i+(n-1)\max(\Delta t_1,\Delta t_2,\cdots,\Delta t_k)}$$


3.2.3 效率

效率：流水线中的设备实际使用时间与整个运行时间的比值，即流水线设备的利用率。

由于流水线有通过时间和排空时间，所以在连续完成n个任务的时间内，各段并不是满负荷地工作。

1. 各段时间相等

- 各段的效率e_i相同



$$e_1 = e_2 = \cdots = e_k = \frac{n\Delta t}{T_k} = \frac{n}{k+n-1}$$

- 整条流水线的效率为

$$E=\frac{e_1+e_2+\cdots+e_k}{k}=\frac{ke_1}{k}=\frac{kn\Delta t}{kT_k}$$

- 可以写成

$$E=\frac{n}{k+n-1}$$

- 最高效率为

$$E_{\max}=\lim_{n\to\infty}\frac{n}{k+n-1}=1$$

当$n>>k$时，$E\approx 1$。

- 当流水线各段时间相等时，流水线的效率与吞吐率成正比。

$$E=TP\triangle t$$

2. 流水线的效率是流水线的实际加速比S与它的最大加速比k的比值。

$$E=\frac{S}{k}$$


当$E=1$时，$S=k$，实际加速比达到最大。

3. 从时空图上看，效率就是*n*个任务占用的时空面积和*k*个段总的时空面积之比。

$$E=\frac{n\text{个任务实际占用的时空区}}{k\text{个段总的时空区}}$$

当各段时间不相等时　　举例

$$E=\frac{n\cdot\sum_{i=1}^{k}\Delta t_i}{k\left[\sum_{i=1}^{k}\Delta t_i+(n-1)\cdot\max(\Delta t_1,\Delta t_2,\cdots,\Delta t_k)\right]}$$



效率就是时空图中阴影部分面积和整个矩形面积之比


$$效率E=\frac{S_{阴影}}{S_{矩形}}$$

3.2.4 流水线的性能分析举例

例3.1 设在下图所示的静态流水线上计算：

$$\prod_{i=1}^{4}(A_i + B_i)$$

流水线的输出可以直接返回输入端或暂存于相应的流水寄存器中，试计算其吞吐率、加速比和效率。



（每段的时间都为△ t）

解：（1）选择适合于流水线工作的算法

- 先计算4个加法A_1+B_1、A_2+B_2、A_3+B_3和A_4+B_4；
- 再计算2个乘法


$(A_1+B_1)\times(A_2+B_2)$和$(A_3+B_3)\times(A_4+B_4)$；

- 然后求最后1个乘法，即求总的乘积结果。

（2）画出时空图 （静态流水线）

要注意：1、加法和乘法不能同时进行。

2、最后一个乘法必须等这个乘法所需要的操作数生成了才能进行运算。



$$TP = \frac{7}{18\Delta t} \qquad S = \frac{36\Delta t}{18\Delta t} = 2 \qquad E = \frac{4\times 6 + 3\times 4}{8\times 18} = 0.25$$

（3）计算性能

- 在18个△t时间中，给出了7个结果。吞吐率为：

$$TP = \frac{7}{18\Delta t}$$

- 不用流水线，由于一次求和需6△t，一次求积需4△t，则产生上述7个结果共需（4×6+3×4）△t = 36△t

  加速比为

$$S = \frac{36\Delta t}{18\Delta t} = 2$$

- 流水线的效率

$$E=\frac{4\times6+3\times4}{8\times18}=0.25$$


可以看出，在求解此问题时，该流水线的效率不高。

- 主要原因
  - 多功能流水线在做某一种运算时，总有一些段是空闲的。
  - 静态流水线在进行功能切换时，要等前一种运算全部流出流水线后才能进行后面的运算。
  - 运算之间存在关联，后面有些运算要用到前面运算的结果。
  - 流水线的工作过程有建立与排空部分。

例3.2 有一条动态多功能流水线由5段组成，加法用1、3、4、5段，乘法用1、2、5段，第2段的时间为2△t，其余各段时间均为△t，而且流水线的输出可以直接返回输入端或暂存于相应的流水寄存器中。若在该流水线上计算：

$$\sum_{i=1}^{4}(A_i \times B_i)$$

试计算其吞吐率、加速比和效率。




解：(1) 选择适合于流水线工作的算法

- 应先计算4个乘法：$A1\times B1$、$A2\times B2$、$A3\times B3$和$A4\times B4$；
- 再计算2个加法：$(A1\times B1)+(A2\times B2)$
  $(A3\times B3)+(A4\times B4)$；
- 然后求1个加法，即计算总的累加结果。

(2) 画出时空图 （动态多功能流水线）

由于是：动态多功能流水线，所以只要操作数准备好，加法和乘法可以同时进行。

(3) 计算性能



$$TP = \frac{7}{18\Delta t} \qquad S = \frac{28\Delta t}{18\Delta t} \approx 1.56 \qquad E = \frac{4\times 4 + 3\times 4}{5\times 18} \approx 0.31$$


例　用一条4段浮点加法器流水线求8个浮点数的和：

$$Z=A+B+C+D+E+F+G+H$$

解：

$$Z=[(A+B)+(C+D)]+[(E+F)+(G+H)]$$

① ② ③ ④ ⑤ ⑥ ⑦



用一条 4 段浮点加法器流水线求 8 个数之和的流水线时空图

7 个浮点加法共用了 **15 个时钟周期**。

流水线的吞吐率为：$TP = \frac{n}{T_k} = \frac{7}{15 \cdot \Delta t} = 0 \cdot 47 \frac{1}{\Delta t}$

流水线的加速比为：$S = \frac{T_0}{T_k} = \frac{4 \times 7 \cdot \Delta t}{15 \cdot \Delta t} = 1 \cdot 87$

流水线的效率为：$E = \frac{T_0}{k \cdot T_k} = \frac{4 \times 7 \cdot \Delta t}{4 \times 15 \cdot \Delta t} = 0 \cdot 47$

3.2.5 流水线设计中的若干问题

1. 瓶颈问题
   - 理想情况下，流水线在工作时，其中的任务是同步地每一个时钟周期往前流动一段。
   - 当流水线各段不均匀时，机器的时钟周期取决于瓶颈段的延迟时间。
   - 在设计流水线时，要尽可能使各段时间相等。
2. 流水线的额外开销
   - 流水寄存器延迟
   - 时钟偏移开销

- 流水寄存器需要建立时间和传输延迟
  - 建立时间：在触发写操作的时钟信号到达之前，寄存器输入必须保持稳定的时间。
  - 传输延迟：时钟信号到达后到寄存器输出可用的时间。
- 时钟偏移开销
  - 流水线中，时钟到达各流水寄存器的最大差值时间。（时钟到达各流水寄存器的时间不是完全相同）

3. 采用流水线方式实现时，应解决以下几个问题：

- 要保证在同一时钟周期，不能要求同一个功能段做两件不同的工作。

  例如，在同一时钟周期，不能要求ALU同时做有效地址计算和算术运算。

- 避免IF段的访存（取指令）与MEM段的访存（读/写数据）发生冲突。
  - 可以采用分离的指令存储器和数据存储器；
  - 一般采用分离的指令Cache和数据Cache。
- ID段和WB段都要访问同一寄存器文件。

  ID段：读　　WB段：写

如何解决对同一寄存器的访问冲突？

把写操作安排在时钟周期的前半拍完成，把读操作安排在后半拍完成。

- 考虑PC的问题
  - 流水线为了能够每个时钟周期启动一条新的指令，就必须在每个时钟周期进行PC值的加4操作，并保留新的PC值。这种操作必须在IF段完成，以便为取下一条指令做好准备。

    （需设置一个专门的加法器）
  - 但分支指令也可能改变PC的值，而且是在MEM段进行，这会导致冲突。


- 其它问题
  - 流水线并不能减少（而且一般是增加）单条指令的执行时间，但却能提高吞吐率。
  - 增加流水线的深度（段数）可以提高流水线的性能。
  - 流水线的深度受限于流水线的额外开销。
  - 当时钟周期小到与额外开销相同时，流水已没意义。因为这时在每一个时钟周期中已没有时间来做有用的工作。


4. 冲突问题 （3.3节主要介绍）

流水线设计中要解决的重要问题之一。

3.3 流水线的相关与冲突

- 一个经典的5段流水线





指令解释流水线

3.3 流水线的相关与冲突

3.3.1 一个经典的5段流水线

- 介绍一个经典的5段RISC流水线
- 首先讨论在非流水情况下是如何实现的

1. 一条指令的执行过程分为以下5个周期：

- 取指令周期（IF）
  - IR ← Mem[PC] 。
  - PC值加4。（假设每条指令占4个字节）

- 指令译码/读寄存器周期（ID）
  - 译码。
  - 用IR中的寄存器编号去访问通用寄存器组，读出所需的操作数。
- 执行/有效地址计算周期（EX）

不同指令所进行的操作不同：

- 存储器访问指令：ALU把所指定的寄存器的内容与偏移量相加，形成用于访存的有效地址。
- 寄存器－寄存器ALU指令：ALU按照操作码指定的操作对从通用寄存器组中读取的数据进行运算。

- 寄存器—立即数ALU指令：ALU按照操作码指定的操作对从通用寄存器组中读取的第一操作数和立即数进行运算。
- 分支指令：ALU把偏移量与PC值相加，形成转移目标的地址。同时，对在前一个周期读出的操作数进行判断，确定分支是否成功。

➢ 存储器访问／分支完成周期（MEM）

该周期处理的指令只有load、store和分支指令。其他类型的指令在此周期不做任何操作。

- load和store指令

load指令：用上一个周期计算出的有效地址从存储器中读出相应的数据。

store指令：把指定的数据写入这个有效地址所指出的存储器单元。

- 分支指令

分支“成功”，就把转移目标地址送入PC。

分支指令执行完成。

- 写回周期（WB）

  ALU运算指令和load指令在这个周期把结果数据写入通用寄存器组。

  ALU运算指令：结果数据来自ALU。


  load指令：结果数据来自存储器系统。

在这个实现方案中：

- 分支指令需要4个时钟周期（如果把分支指令的执行提前到ID周期，则只需要2个周期）。
- store指令需要4个周期。
- 其他指令需要5个周期才能完成。

2. 将上述实现方案修改为流水线实现

- 一个经典的5段流水线
  - 每一个周期作为一个流水段。
  - 在各段之间加上锁存器（流水寄存器）。




- 5段流水线的两种描述方式
  - 第一种描述（类似于时空图）


	时钟周期								
指令编号	1	2	3	4	5	6	7	8	9
指令i	IF	ID	EX	MEM	WB				
指令i+1		IF	ID	EX	MEM	WB			
指令i+2			IF	ID	EX	MEM	WB		
指令i+3				IF	ID	EX	MEM	WB	
指令i+4					IF	ID	EX	MEM	WB


➢ 第二种描述（按时间错开的数据通路序列）

流水线可以看成是按时间错开的数据通路序列




➢ 一个经典的5段流水线





指令解释流水线

➢ 指令解释5段流水线



两条指令之间存在3种相关.
- 数据相关（也称真数据相关）
- 名相关
- 控制相关

流水线冲突有3种类型
- **结构冲突**：因硬件资源满足不了指令重叠执行的要求而发生的冲突。
- **数据冲突**：当指令在流水线中重叠执行时，因需要用到前面指令的执行结果而发生的冲突。
- **控制冲突**：流水线遇到分支指令和其他会改变PC值的指令所引起的冲突。

3.3.2 相关与流水线冲突

1. 相关


- 相关：两条指令之间存在某种依赖关系。

  如果两条指令相关，则它们就有可能不能在流水线中重叠执行或者只能部分重叠执行。

- 相关有3种类型
  - 数据相关（也称真数据相关）
  - 名相关
  - 控制相关


（1）数据相关

- 对于两条指令 *i*在前，和*j*在后，如果下述条件之一成立，则称指令 *j*与指令 *i*数据相关。
  - 指令 *j*使用指令*i*产生的结果；
  - 指令 *j*与指令*k*数据相关，而指令*k*又与指令*i*数据相关。
- 数据相关具有传递性。



例如：下面这一段代码存在数据相关。

```
Loop:  L.D      F0, 0(R1)      // F0为数组元素
       ADD.D    F4, F0, F2     // 加上F2中的值
       S.D      F4, 0(R1)      // 保存结果
       DADDIU   R1, R1, -8     // 数组指针递减8个字节
       BNE      R1, R2, Loop   // 如果R1≠R2，则分支
```



（2）名相关


- **名：指令所访问的寄存器或存储器单元的名称。**

- 如果两条指令使用相同的名，但是它们之间并没有数据流动，则称这两条指令存在名相关。

指令*j*与指令*i*之间的**名相关有两种**


- 指令*j*与指令*i*之间的**名相关有两种**：
  - **反相关**：如果指令*j*写的名与指令*i*读的名相同，则称指令i和j发生了反相关。

    指令*j*写的名＝指令*i*读的名



  - **输出相关**：如果指令*j*和指令*i*写相同的名，则称指令*i*和*j*发生了输出相关。

    指令*j*写的名＝指令*i*写的名



- 名相关的两条指令之间并没有数据的传送。
- 如果一条指令中的名改变了，并不影响另外一条指令的执行。
- **换名技术**
  - 换名技术：通过改变指令中操作数的名来消除名相关。
  - 对于寄存器操作数进行换名称为寄存器换名。

  既可以用编译器静态实现，也可以用硬件动态完成。

例如：考虑下述代码：

```
DIV.D    F2，F6，F4
ADD.D    F6，F0，F12
SUB.D    F8，F6，F14
```

DIV.D和ADD.D存在反相关。

进行寄存器换名（F6换成S）后，变成：

```
DIV.D    F2，F6，F4
ADD.D    S，F0，F12
SUB.D    F8，S，F14
```

（3）控制相关

- 控制相关是指由**分支指令**引起的相关。
  - 为了保证程序应有的执行顺序，必须严格按控制相关确定的顺序执行。

- 典型的程序结构是“if-then”结构。
- 请看一个示例：

```
if p1 {  S1;  };
      S;
if p2 {   S2;  };
```

- 控制相关带来了以下两个限制：
  - 与一条分支指令控制相关的指令不能被移到该分支之前，否则这些指令就不受该分支控制了。

    对于上述的例子，then 部分中的指令S1/S2不能移到if语句之前。
  - 如果一条指令与某分支指令不存在控制相关，就不能把该指令移到该分支之后。

对于上述的例子，不能把S移到if语句的then部分中。

2. 流水线冲突

流水线冲突是指对于具体的流水线来说，由于相关的存在，使得指令流中的下一条指令不能在指定的时钟周期执行。

流水线冲突有3种类型：

- 结构冲突：因硬件资源满足不了指令重叠执行的要求而发生的冲突。
- 数据冲突：当指令在流水线中重叠执行时，因需要用到前面指令的执行结果而发生的冲突。
- 控制冲突：流水线遇到分支指令和其他会改变PC值的指令所引起的冲突。

流水线冲突带来的几个问题：

- 导致错误的执行结果。
- 流水线可能会出现停顿，从而降低流水线的效率和实际的加速比。
- 我们约定

  当一条指令被暂停时，在该暂停指令之后流出的所有指令都要被暂停，而在该暂停指令之前流出的指令则继续进行（否则就永远无法消除冲突）。

（1）结构冲突

- 在流水线处理机中，为了能够使各种组合的指令都能顺利地重叠执行，需要对功能部件进行流水或重复设置资源。
- 如果某种指令组合因为资源冲突而不能正常执行，则称该处理机有结构冲突。
- 常见的导致结构相关的原因：
  - 功能部件不是完全流水
  - 资源份数不够

- 结构冲突举例：访存冲突

有些流水线处理机只有一个存储器，将数据和指令放在一起，访存指令会导致访存冲突。

- 解决办法I：插入暂停周期

（“流水线气泡”或“气泡”）


引入暂停后的时空图见下页。


- 解决方法II：

设置相互独立的指令存储器和数据存储器

或设置相互独立的指令Cache和数据Cache。

➢ 一个经典的指令解释5段流水线







指令解释流水线

例如：下面这一段代码

```
①  L.D     F0，0（R1）      // F0为数组元素
②  ADD.D   F4，F0，F2       // 加上F2中的值
③  S.D     F4，0（R1）      // 保存结果
④  DADDIU  R1，R1，－8      // 数组指针递减8个字节
⑤  BNE     R1，R2，Loop     // 如果R1≠R2，则分支
⑥  SUB.D   F8，F6，F4       // 加上F6中的值
```


➢ 一个经典的指令解释5段流水线






指令解释流水线


➢ 一个经典的指令解释5段流水线




指令解释流水线




➢ 一个经典的指令解释5段流水线






指令解释流水线


➢ 一个经典的指令解释5段流水线







指令解释流水线

➢ 一个经典的指令解释5段流水线






指令解释流水线



由于访问同一个存储器而引起的结构冲突



为消除结构冲突而插入的流水线气泡

引入暂停后的时空图

指令编号	时钟周期									
	1	2	3	4	5	6	7	8	9	10
指令i	IF	ID	EX	MEM	WB					
指令i+1		IF	ID	EX	MEM	WB				
指令i+2			IF	ID	EX	MEM	WB			
指令i+3				stall	IF	ID	EX	MEM	WB	
指令i+4						IF	ID	EX	MEM	WB
指令i+5							IF	ID	EX	MEM

- 有时流水线设计者允许结构冲突的存在(插入暂停周期解决)

  主要原因：减少硬件成本


  - 如果把流水线中的所有功能单元完全流水化，或者重复设置足够份数，那么所花费的成本将相当高。

（2）数据冲突


当相关的指令靠得足够近时，它们在流水线中的重叠执行或者重新排序会改变指令读/写操作数的顺序，使之不同于它们非流水实现时的顺序，则发生了数据冲突。

举例：

```
DADD   R1，R2，R3
DSUB   R4，R1，R5
XOR    R6，R1，R7
AND    R8，R1，R9
OR     R10，R1，R11
```



多条指令关于R1发生了数据冲突，看下页图片。


时间（时钟周期）
1
2
3
4
5
6
DADD R1，R2，R3
DSUB R4，R1，R5
XOR R6，R1，R7
AND R8，R1，R9
OR R10，R1，R11
IM
Reg
ALU
DM
Reg

流水线的数据冲突举例

- 根据指令读访问和写访问的顺序，可以将**数据冲突分为3种类型。**

考虑两条指令*i*和*j*，且*i*在*j*之前进入流水线，


可能发生的数据冲突有：

- **写后读冲突（RAW）** RAW:Read After Write

在 *i* 写入之前，*j* 先去读。

j 读出的内容是错误的。

这是最常见的一种数据冲突，它对应于真数据相关。



- 写后写冲突（WAW）　　WAW: Write After Write

  在 i 写入之前，j 先写。

  最后写入的结果是 i 的。错误！


  这种冲突对应于输出相关。

写后写冲突仅发生在这样的流水线中：

- 流水线中不只一个段可以进行写操作。
- 当先前某条指令停顿时，允许其后续指令继续前进。

前面介绍的5段流水线不会发生写后写冲突。

（只在WB段写寄存器）




- 读后写冲突（WAR）

  在 i 读之前，j 先写。

  i 读出的内容是错误的！

  由反相关引起。



这种冲突仅发生在这样的情况下：

- 有些指令的写结果操作提前了，而且有些指令的读操作滞后了。
- 指令被重新排序了。

读后写冲突在前述5段流水线中不会发生。

（读操作（在ID段）在写结果操作（在WB段）之前）

WAR: Write After Read

数据冲突的解决办法通常有3钟：

1、定向技术（直接通路）


2、暂停

3、编译器调度。

- 通过定向技术减少数据冲突引起的停顿

  （定向技术也称为旁路或短路）

  - 关键思想：在某条指令产生计算结果之前，其他指令并不真正立即需要该计算结果，如果能够将该计算结果从其产生的地方直接送到其他指令需要它的地方，那么就可以避免停顿。
  - 采用定向技术消除上例中的相关如下页图所示。




采用定向技术后的流水线数据通路

(图中红色的线是由硬件实现的定向通路。)

- 当定向硬件检测到前面某条指令的结果寄存器就是当前指令的源寄存器时，控制逻辑会将前面那条指令的结果直接从其产生的地方定向到当前指令所需的位置。
- 结果数据不仅可以从某一功能部件的输出定向到其自身的输入，而且还可以定向到其他功能部件的输入。

举例：

```
DSUB   R1，R2，R3
LD     R5，0（R1）
SD     R5，12（R1）
```



更多的定向路径

(图中红色的线是由硬件实现的定向通路。)

需要停顿的数据冲突

- 并不是所有的数据冲突都可以用定向技术来解决。


举例：

```
LD    R1，0（R2）
DADD  R4，R1，R5
AND   R6，R1，R7
XOR   R8，R1，R9
```


- 增加流水线互锁硬件，插入“暂停”。

作用：检测发现数据冲突，并使流水线停顿，直至冲突消失。

举例：



无法将LD指令的结果定向到DADD指令(红色的虚线部分，是不能通过定向技术来解决数据相关的。这是只能采取 暂停 方法了。见下页)



流水线**互锁机制**插入气泡后的执行过程（先插入暂停周期，然后通过定向技术来解决数据相关。插入暂停周期后，在互锁机制的作用下，暂停的那条指令后面的所有指令都会暂停下来）

LD R1, 0 (R2)	IF	ID	EX	MEM	WB			
DADD R4, R1, R5		IF	ID	EX	MEM	WB		
AND R6, R1, R7			IF	ID	EX	MEM	WB	
XOR R8, R1, R9				IF	ID	EX	MEM	WB

LD R1, 0 (R2)	IF	ID	EX	MEM	WB			
DADD R4, R1, R5		IF	ID	stall	EX	MEM	WB	
AND R6, R1, R7			IF	stall	ID	EX	MEM	WB
XOR R8, R1, R9				stall	IF	ID	EX	MEM

插入停顿前后的流水线时空图

依靠编译器解决数据冲突

让编译器重新组织指令顺序来消除冲突，这种技术称为指令调度或流水线调度。

- 例如：采用典型的代码生成方法，表达式A＝B＋C的代码会导致暂停

LD Rb，B	IF	ID	EX	MEM	WB				
LD Rc，C		IF	ID	EX	MEM	WB			
DADD Ra，Rb，Rc			IF	ID	stall	EX	MEM	WB	
SD Ra ，A				IF	stall	ID	EX	MEM	WB

举例：

请为下列表达式生成没有暂停的指令序列：


A＝B＋C ；

D＝E－F ；

假设载入延迟为1个时钟周期。

题解

调度前的代码		调度后的代码	
LD	Rb，B	LD	Rb，B
LD	Rc，C	LD	Rc，C
DADD	Ra，Rb，Rc	LD	Re，E
SD	Ra，A	DADD	Ra，Rb，Rc
LD	Re，E	LD	Rf，F
LD	Rf，F	SD	Ra，A
DSUB	Rd，Re，Rf	DSUB	Rd，Re，Rf
SD	Rd，D	SD	Rd，D



调度前送指令进入流水线的顺序。




调度后送指令进入流水线的顺序。

（3）控制冲突 （由分支指令造成的冲突。）

- 执行**分支指令**的结果有两种
  - 分支成功：PC值改变为分支转移的目标地址。
    在条件判定和转移地址计算都完成后，才改变PC值。
  - 不成功或者失败：PC的值保持正常递增，
    指向顺序的下一条指令。

例如：

```
JZ   R6 ,   LOOP
ADD  R2, R3, R4
……
…….
LOOP: SUB   F1, F2, F3
```



- 处理分支指令最简单的方法：

“冻结”或者“排空”流水线 。

所谓“冻结”，就是遇到分支指令后，就直接在分支指令后插入暂停周期，让后续的所有指令都停止下来，已经进入流水线中的分支指令继续执行。等到分支指令执行到访存阶段时，条件码判断给出了明确的分支选择结果，根据条件码的判断结果送正确分支里的指令到流水线中。


优点：简单。


- 前述5段流水线中，改变PC值是在MEM段进行的。

给流水线带来了3个时钟周期的延迟。

例如：

```
JZ   R6 ,   LOOP
ADD  R2，R3，R4
……
…….
LOOP:  SUB   F1，F2，F3
```





- 有点类似：旅游的人到了一个路口，不知怎样前进了。
- 在路口停下来，打电话给导游，导游告诉了正确的路线后，再出发。
- 消耗了打电话的时间。

简单处理分支指令：分支成功的情况

分支指令	IF	ID	EX	MEM	WB					
分支目标指令		IF	stall	stall	IF	ID	EX	MEM	WB	
分支目标指令+1						IF	ID	EX	MEM	WB
分支目标指令+2							IF	ID	EX	MEM
分支目标指令+3								IF	ID	EX

简单处理分支指令：分支失败的情况

分支指令	IF	ID	EX	MEM	WB					
分支后继指令		IF	stall	stall	IF	ID	EX	MEM	WB	
分支后继指令+1						IF	ID	EX	MEM	WB
分支后继指令+2							IF	ID	EX	MEM
分支后继指令+3								IF	ID	EX

- 把由分支指令引起的延迟称为分支延迟。
- 分支指令在目标代码中出现的频度
  - 每3～4条指令就有一条是分支指令。

    假设：分支指令出现的频度是30%，

    流水线理想 CPI＝1，

    那么：流水线的实际 CPI ＝ 1*70%+4*30% = 1.9 。

可采取两种措施来减少分支延迟。

在流水线中尽早判断出分支转移是否成功；

尽早计算出分支目标地址。

下面的讨论中，我们假设：

这两步工作被提前到ID段完成，即分支指令是在ID段的末尾执行完成，所带来的分支延迟为一个时钟周期。

- 3种通过软件（编译器）来减少分支延迟的方法
  - 预测分支失败
    - 允许分支指令后的指令继续在流水线中流动，就好象什么都没发生似的。
    - 若确定分支失败，将分支指令看作是一条普通指令，流水线正常流动。

分支失败									
	分支指令i	IF	ID	EX	MEM	WB			
	延迟槽指令 i+1		IF	ID	EX	MEM	WB		
	指令 i+2			IF	ID	EX	MEM	WB	
	指令 i+3				IF	ID	EX	MEM	WB
	指令 i+4					IF	ID	EX	MEM

分支延迟槽中的指令“掩盖”了流水线原来必须插入的暂停周期。

- 若确定分支成功，流水线就把在分支指令之后取出的所有指令转化为空操作，并按分支目地重新取指令执行。

要保证：分支结果出来之前不会改变处理机的状态，以便一旦猜错时，处理机能够回退到原先的状态。

流水线的处理过程

流水线对分支的处理过程

分支指令 i(失败)	IF	ID	EX	MEM	WB				
指令 i+1		IF	ID	EX	MEM	WB			
指令 i+2			IF	ID	EX	MEM	WB		
指令 i+3				IF	ID	EX	MEM	WB	
指令 i+4					IF	ID	EX	MEM	WB

分支指令 i(成功)	IF	ID	EX	MEM	WB				
指令 i+1		IF	ID	idle	idle	idle			
分支目标 j			IF	ID	EX	MEM	WB		
分支目标 j+1				IF	ID	EX	MEM	WB	
分支目标 j+2					IF	ID	EX	MEM	WB

- **预测分支成功**

假设分支转移成功，并从分支目标地址处取指令执行。

起作用的前题：先知道分支目标地址，后知道分支是否成功。

前述5段流水线中，这种方法没有任何好处。


分支成功	分支指令i	IF	ID	EX	MEM	WB			
	延迟槽指令 i+1		IF	ID	EX	MEM	WB		
	分支目标指令j			IF	ID	EX	MEM	WB	
	分支目标指令j+1				IF	ID	EX	MEM	WB
	分支目标指令j+2					IF	ID	EX	MEM	WB


分支延迟槽中的指令“掩盖”了流水线原来必须插入的暂停周期。

延迟分支

主要思想：

从逻辑上“延长”分支指令的执行时间。把延迟分支看成是由原来的分支指令和若干个延迟槽构成，不管分支是否成功，都要按顺序执行延迟槽中的指令。





通过建立延迟槽指令，将分支指令与后面的指令间距拉开，从而消除等待时间。

分支延迟指令的调度

任务：在延迟槽中放入有用的指令。

由编译器完成。能否带来好处取决于编译器能否把有用的指令调度到延迟槽中。


三种调度方法：

- 从前调度
- 从目标处调度
- 从失败处调度

从目标处调度（与预测成功分支类似，不同是从目标处调度要改变指令的位置，而预测法不需要。）

从失败处调度（与预测失败分支类似，不同是从失败处调度要改变指令的位置，而预测法不需要。）

调度前和调度后的代码


DADD R1,R2,R3
if R2=0 then
延迟槽
DSUB R4,R5,R6
DADD R1,R2,R3
if R1=0 then
延迟槽
DADD R1,R2,R3
if R1=0 then
延迟槽
DSUB R4,R5,R6
if R2=0 then
DADD R1,R2,R3
DSUB R4,R5,R6
DADD R1,R2,R3
if R1=0 then
DSUB R4,R5,R6
DADD R1,R2,R3
if R1=0 then
DSUB R4,R5,R6
...
(a) 从前调度
(b) 从目标处调度
(c) 从失败处调度

三种方法的要求及效果

调 度 策 略	对调度的要求	什么情况下起作用
从 前 调 度	被调度的指令必须与分支无关	任何情况
从目标处调度	必须保证在分支失败时执行被调度的指令不会导致错误。有可能需要复制指令	分支成功时 (但由于复制指令，有可能会增大程序空间)
从失败处调度	必须保证在分支成功时执行被调度的指令不会导致错误	分支失败时

分支延迟受到两个方面的限制：

- 可以被放入延迟槽中的指令要满足一定的条件。
- 编译器预测分支转移方向的能力。

进一步改进：分支取消机制

当分支的实际执行方向和事先所预测的一样时，执行分支延迟槽中的指令，否则就将分支延迟槽中的指令转化成一个空操作。

“预测成功－取消”分支的执行过程见下页。

分支失败	分支指令i	IF	ID	EX	MEM	WB				
	延迟槽指令 i+1		IF	idle	idle	idle	idle			
	指令 i+2			IF	ID	EX	MEM	WB		
	指令 i+3				IF	ID	EX	MEM	WB	
分支成功	分支指令i	IF	ID	EX	MEM	WB				
	指令 i+1		IF	ID	EX	MEM	WB			
	延迟槽指令 i+1			IF	ID	EX	MEM	WB		
	分支目标指令j			IF	ID	EX	MEM	WB		
	分支目标指令j+1				IF	ID	EX	MEM	WB	
	分支目标指令j+2					IF	ID	EX	MEM	WB


预测分支成功的情况下，分支取消机制的执行情况


3.4 流水线的实现

3.4.1 MIPS的一种简单实现

1. 实现MIPS指令子集的一种简单数据通路。
   - 该数据通路的操作分成5个时钟周期
     - 取指令
     - 指令译码/读寄存器
     - 执行/有效地址计算
     - 存储器访问/分支完成
     - 写回
   - 只讨论整数指令的实现（包括：load和store，等于0转移，整数ALU指令等。）


➢ 一个经典的指令解释5段流水线





指令解释流水线

实现DLX指令的一种简单数据通路



第1步 取指 （IF）


操作（参见下页）：

- 根据PC值从存储器中取出指令，并将指令送入指令寄存器 (IR)；
- PC值增加4，指向顺序的下一条指令，并将下一条指令的地址放入临时寄存器 (NPC)。

$$IR \leftarrow Mem[PC]$$

$$NPC \leftarrow PC + 4$$

取指阶段


取指令周期的操作
取 指 令
(IF)
指令译码/
读寄存器 (ID)
执行/
有效地址计算 (EX)
存储器访问
(MEM)
写 回
(WB)
ADD
4
NPC
PC
指令
存储
器
IR
寄
存
器
A
B
16
符号
位扩
展
32
Imm
=0?
分支
结果
Cond
M
U
X
ALU
ALU
Output
数据
存储
器
LMD

第2步 译码 （ID）

操作：（参见下页）


- 进行指令译码，读IR寄存器，按照相应寄存器号读寄存器文件，并将读出结果放入两个临时寄存器A和B中。
- 同时对位立即值保存在临时寄存器Imm中。IR寄存器中内容的低16位进行符号扩展，存入Imm。

$$A \leftarrow Regs[IR_{6..10}]$$

$$B \leftarrow Regs[IR_{11..15}]$$

$$Imm \leftarrow ((IR_{16})^{16}\#\#IR_{16..31})$$

译码阶段


指令译码/读寄存器周期的操作
取 指 令 (IF)
指令译码/读寄存器 (ID)
执行/有效地址计算(EX)
存储器访问 (MEM)
写 回 (WB)
ADD
4
NPC
PC
指令存储器
IR
寄存器
A
B
符号位扩展
16
32
Imm
译码器
=0?
分支结果
Cond
MUX
MUX
MUX
ALU
ALU Output
数据存储器
LMD
MUX

第3步 执行 （EX）

操作：

存储器访问：	ALUoutput←A+Imm
寄存器-寄存器ALU：	ALUoutput←A op B
寄存器-立即值ALU:	ALUoutput←A op Imm
分支操作：	ALUoutput←NPC+Imm
	Cond←(A op 0)

问题：为什么执行和有效地址计算可以合并？

因为DLX(包括MIPS)指令集采用load/store结构，所以没有任何指令需要同时计算有效地址、转移目标地址以及对操作数进行运算。

- EX流水段，不同指令所进行的操作不同：（参见下页）

存储器访问指令

ALUo←A + Imm

寄存器－寄存器ALU指令

ALUo←A func B


寄存器－立即值ALU指令

ALUo←A op Imm


分支指令

ALUo←NPC+（Imm<<2）；

cond←（A == 0）




存储器访问：ALUoutput ← A+Imm




存储器访问：LD F0 , 8(R1)

寄存器-寄存器 ALU 操作：ALUOutput ← A op B



ALU 操作：DADD R3 , R1 , R2

分支操作：ALUOutput ← NPC+Imm
Cond ← (A op 0)



分支操作：BNZ R1 , LOOP

第4步 访存 （MEM）

操作：（参见下页）

- 访存操作：

  Load：　　LMD←LMDMEM[ALUoutput]

  Store：　　Mem[ALUoutput]←B

- 分支操作：

  if (Cond) PC←ALUoutput

  else PC←NPC


存储器访问/分支完成周期（MEM）

- 所有指令都要在该周期对PC进行更新。

  除了分支指令，其他指令都是做PC←NPC


- 在该周期内处理的MIPS指令仅仅有load、store和分支三种指令。也就是只有这3条指令有MEM流水段。

访存操作



存储器访问：SD F0 , 8(R1)

分支操作



分支操作：BNZ R1，LOOP


第5步 写回 （WB）

操作：（参见下页）

不同的指令在写回周期完成的工作也不一样


- 寄存器-寄存器型ALU指令：
  $Reg[IR_{16..20}] \leftarrow ALUoutput$
- 寄存器-立即值型ALU指令：
  $Reg[IR_{11..15}] \leftarrow ALUoutput$
- Load指令：
  $Reg[IR_{11..15}] \leftarrow LMD$

寄存器-寄存器型 ALU 指令: $Regs[IR_{16..20}] \leftarrow ALUoutput$




ALU 操作：DADD R3 , R1 , R2

寄存器-立即值型 ALU 指令: $Regs[IR_{11..15}] \leftarrow ALUoutput$



ALU 操作：DADD R3 , R1 , #28

Load 指令: $Regs[IR_{11..15}] \leftarrow LMD$



存储器访问：LD F0 , 8(R1)

3. 不采用单周期实现方案的主要原因

- 对于大多数CPU来说，单周期实现效率很低，因为不同的指令所需完成的操作差别相当大，因而所需要的时钟周期时间也大不一样。
- 单周期实现时，需要重复设置某些功能部件，而在多周期实现方案中，这些部件是可以共享的。

3.4.2 基本的MIPS流水线

- 每一个时钟周期完成的工作看作是流水线的一段，每个时钟周期启动一条新的指令。


1. 流水实现的数据通路

- 设置了流水寄存器
  - 段与段之间设置流水寄存器
  - 流水寄存器的命名

    用其相邻的两个段的名称拼合而成。

    例如：ID段与EX段之间的流水寄存器用ID/EX表示
  - 每个流水寄存器是由若干个寄存器构成的

流水寄存器的命名



流水实现的数据通路

- 寄存器的命名形式为：x.y
- 所包含的字段的命名形式为：x.y[s]

  其中：x：流水寄存器名称

  y：具体寄存器名称

  s：字段名称

例如：

ID/EX.IR：流水寄存器ID/EX中的子寄存器IR

此处s：ID/EX。

ID/EX.IR[op]：该寄存器的op字段（即操作码字段）

此处s：ID/EX。

- 流水寄存器的作用
  - 将各段的工作隔开，使得它们不会互相干扰。
  - 保存相应段的处理结果。

例如：

EX/MEM.ALUo：保存EX段ALU的运算结果

此处s：EX/MEM。

MEM/WB.LMD：保存MEM段从数据存储器读出的数据

此处s：MEM/WB。

- 向后传递后面将要用到的数据或者控制信息

所有有用的数据和控制信息每个时钟周期会随着指令在流水线中的流动往后流动一段。

- 增加了向后传递IR和从MEM/WB.IR回送到通用寄存器组的连接。
- 将对PC的修改移到了IF段，以便PC能及时地加4，为取下一条指令做好准备。

2. 每一个流水段进行的操作

约定：

- IR[rs]＝$IR_{6..10}$
- IR[rt]＝$IR_{11..15}$
- IR[rd]＝$IR_{16..20}$

流水线的每个流水段的操作

流水段	所有指令类型		
IF	IF/ID.IR ← Mem[PC] IF/ID.NPC, PC ← （if （（ EX/MEM.IR[op] == branch ）& EX/MEM.cond）{EX/MEM.ALUo} else {PC+4}）;		
ID	ID/EX.A ← Regs[IF/ID.IR[rs]]; ID/EX.B ← Regs[IF/ID.IR[rt]]; ID/EX.NPC ← IF/ID.NPC; ID/EX.IR ←IF/ID.IR; ID/EX.Imm ← （IF/ID.IR_{16}）^{16}##IF/ID.$IR_{16..31}$;		
	ALU 指令	load/store 指令	分支指令
EX	EX/MEM.IR ← ID/EX.IR; EX/MEM.ALUo ← ID/EX.A *func* ID/EX.B 或 EX/MEM.ALUo ← ID/EX.A *op* ID/EX.Imm;	EX/MEM.IR ← ID/EX.IR; EX/MEM.ALUo ← ID/EX.A + ID/EX.Imm; EX/MEM.B←ID/EX.B;	EX/MEM.IR ← ID/EX.IR; EX/MEM.ALUo ← ID/EX.NPC + ID/EX.Imm<<2; EX/MEM.cond ← （ID/EX.A ==0）;


流水线的每个流水段的操作

流水段	任何指令类型		
	ALU 指令	load/store 指令	分支指令
MEM	MEM/WB.IR ←EX/MEM.IR; MEM/WB.ALUo ← EX/MEM.ALUo;	MEM/WB.IR ← EX/MEM.IR; MEM/WB.LMD ← Mem[EX/MEM.ALUo]; 或 Mem[EX/MEM.ALUo] ← EX/MEM.B;	
WB	Regs[MEM/WB.IR[rd]] ← MEM/WB.ALUo; 或 Regs[MEM/WB.IR[rt]] ← MEM/WB.ALUo;	Regs[MEM/WB.IR[rt]] ← MEM/WB.LMD;	

3. 流水线的控制

- 主要是如何控制4个多路选择器。
  - MUX2：若ID/EX.IR中的指令是分支指令，则选择ID/EX.NPC，否则选ID/EX.A。
  - MUX3：若ID/EX.IR中的指令是寄存器－寄存器型ALU指令，则选ID/EX.B，否则选ID/EX.Imm。
  - MUX1：若EX/MEM.IR中的指令是分支指令，而且EX/MEM.cond为真，则选EX/MEM.ALUo，即分支目标地址，否则选PC+4。
  - MUX4：若MEM/WB.IR中的指令是load指令，则选MEM/WB.LMD，否则选MEM/WB.ALUo。

实现DLX指令的一种简单数据通路



解决数据冲突的问题

- 所有的数据冲突均可以在ID段检测到。

  如果存在数据冲突，就在相应的指令流出ID段之前将之暂停。

  完成该工作的硬件称为流水线的互锁机制。

- 在ID段确定需要什么样的定向，并设置相应的控制。

  降低流水线的硬件复杂度。不必挂起已经改变了机器状态的指令）

- 也可以在使用操作数的那个时钟周期的开始检测冲突和确定必需的定向。
- 检测冲突是通过比较寄存器地址是否相等来实现的。

举例： load互锁


由于使用load的结果而引起的流水线互锁称为load互锁。

在ID段检测是否存在RAW冲突
（这时load指令在EX段）

ID/EX中的操作码（ID/EX.IR[op]）	IF/ID中的操作码（IF/ID.IR[op]）	比较的操作数字段
load	RR ALU	ID/EX.IR[rt]=IF/ID.IR[rs]
load	RR ALU	ID/EX.IR[rt]=IF/ID.IR[rt]
load	load、store ALU立即数或分支	ID/EX.IR[rt]=IF/ID.IR[rs]

I类指令

- 包括所有的load和store指令、立即数指令、，分支指令、寄存器跳转指令、寄存器链接跳转指令。
- 立即数字段为16位，用于提供立即数或偏移量。



- load指令

  访存有效地址：Regs[rs]＋immediate

  从存储器取来的数据放入寄存器rt

- store指令

  访存有效地址：Regs[rs]＋immediate


  要存入存储器的数据放在寄存器rt中

R类指令

- 包括ALU指令、专用寄存器读/写指令、move指令等。
- ALU指令

  Regs[rd]← Regs[rs] funct Regs[rt]

  func为具体的运算操作编码




J类指令

- 包括跳转指令、跳转并链接指令、自陷指令、异常返回指令。



流水寄存器的命名



①.rt=②.rs

①.rt=②.rt

ID/EX.IR[rt]=IF/ID.IR[rs]

ID/EX.IR[rt]=IF/ID.IR[rt]


- 若检测到RAW冲突，流水线互锁机制必须在流水线中插入停顿，并使当前正处于IF段和ID段的指令不再前进。
  - 将ID/EX.IR中的操作码改为全0
    （全0表示空操作）
  - IF/ID寄存器的内容回送到自己的入口

定向逻辑

- 要考虑的情况更多
- 通过比较流水寄存器中的寄存器地址来确定

定 向 路 径

- 流水线增设的定向路径




例如：

- 若 (ID/EX.IR.op==RR ALU)&（EX/MEM.IR.op==RR ALU）&（ID/EX.IR[rt]==EX/MEM.IR[rd]），

  则 EX/MEM.ALUo定向到ALU的下面一个输入。

①.rd=②.rs

EX/MEM.IR[rd]=ID/EX.IR[rs]



①.rd=②.rt

EX/MEM.IR[rd]=ID/EX.IR[rt]


例如：

- 若（ID/EX.IR[op]==RR ALU）&（MEM/WB.IR[op]==load）&（ID/EX.IR[rt]==MEM/WB.IR[rt]），

  则 把MEM/WB.LMD定向到ALU的下面一个输入。

①.rt=③.rs

MEM/WB.IR[rt]=ID/EX.IR[rs]



①.rt=③.rt

MEM/WB.IR[rt]=ID/EX.IR[rt]

4. 控制冲突


- 分支指令的条件测试和分支目标地址计算在EX段完成，对PC的修改在MEM段完成。
- 它所带来的分支延迟是3个时钟周期。
- 减少分支延迟：

  （把上述工作提前到ID段进行）

  - 在ID段增设一个加法器，用于计算分支目标地址。
  - 把条件测试“=0？”的逻辑电路移到ID段。
  - 这些结果直接回送到IF段的MUX1。
  - 改进后的流水线对分支指令的处理。

实现DLX指令的一种简单数据通路

分支延迟是3个时钟周期的流水线




4. 控制冲突

- 分支指令的条件测试和分支目标地址计算在EX段完成，对PC的修改在MEM段完成。
- 它所带来的分支延迟是3个时钟周期。
- 减少分支延迟：

  （把上述工作提前到ID段进行）

  - 在ID段增设一个加法器，用于计算分支目标地址。
  - 把条件测试“=0？”的逻辑电路移到ID段。
  - 这些结果直接回送到IF段的MUX1。
  - 改进后的流水线对分支指令的处理。

分支延迟是1个时钟周期的流水线



改进后流水线的分支操作

流 水 段	分 支 指 令 操 作
IF	IF/ID.IR ← Mem[PC]; IF/ID.NPC, PC ← (if((IF/ID.IR[op]= =branch)&((Regs[IF/ID.IR[rs]] = = 0)) {IF/ID.NPC + $(IF/ID.IR_{16})^{16}$ ## $(IF/ID.IR_{16..31} << 2)$ } else {PC+4});
ID	ID/EX.A ←Regs[IF/ID.IR[rs]]; ID/EX.B← Regs[IF/ID.IR[rt]]; ID/EX.IR ← IF/ID.IR; ID/EX.Imm ← $(IF/ID.IR_{16})^{16}$ ## $IF/ID.IR_{16..31}$;
EX	
MEM	
WB	

3.5 向量处理机

- 在流水线处理机中，设置向量数据表示和相应的向量指令，称为向量处理机。
- 不具有向量数据表示和相应的向量指令的流水线处理机，称为标量处理机。

3.5.1 向量处理方式

以计算表达式 $D=A\times(B+C)$ 为例

A、B、C、D —— 长度为N的向量

A=(a1, a2, a3, a4……an)　　B=(b1, b2, b3, b4……bn)

以计算表达式 $D=A\times(B+C)$ 为例

A、B、C、D —— 长度为M的向量

A=(a1, a2, a3, a4……an)　　B=(b1, b2, b3, b4……bn)

C=(c1, c2, c3, c4……cn)　　D=(d1, d2, d3, d4……dn)

$B+C$ = (b1+c1, b2+c2, b3+c3, b4+c4, ……bn+cn)

=(e1, e2, e3, e4, ……en)

$D=A\times(B+C)$ = (a1, a2, a3, a4……an) * (e1, e2, e3, e4, …en

=(a1*e1, a2*e2, a3*e3, a4*e4, ……an*en)

1. 横向(水平)处理方式

- 向量计算是按行的方式从左到右横向地进行。
  - 先计算：　$d_1 \leftarrow a_1 \times (b_1 + c_1)$
  - 再计算：　$d_2 \leftarrow a_2 \times (b_2 + c_2)$
  - ……
  - 最后计算：　$d_N \leftarrow a_N \times (b_N + c_N)$
- 组成循环程序进行处理。

$$k_i \leftarrow b_i + c_i$$
$$d_i \leftarrow k_i \times a_i$$

  - 数据相关：N次　　功能切换：$2N$次
- 不适合于向量处理机的并行处理。

2. 纵向 (垂直)处理方式

- 向量计算是按列的方式从上到下纵向地进行。

$$\text{先计算}\begin{cases} k_1 \leftarrow b_1 + c_1 \\ \cdots\cdots \\ k_N \leftarrow b_N + c_N \end{cases} \qquad \text{再计算}\begin{cases} d_1 \leftarrow k_1 \times a_1 \\ \cdots\cdots \\ d_N \leftarrow k_N \times a_N \end{cases}$$

- 表示成向量指令：

$$K = B + C$$

$$D = K \times A$$

  - 两条向量指令之间：

    数据相关：1次　　功能切换：1次

3. 纵横 (分组)处理方式

- 又称为分组处理方式。
- 把向量分成若干组，组内按纵向方式处理，依次处理各组。
- 对于上述的例子，设：

$$N=S\times n+r$$

  - 其中N为向量长度，S为组数，n为每组的长度，r为余数。
  - 若余下的r个数也作为一组处理，则共有$S+1$组。
- 运算过程为：

- 先算第1组：

$$k_{1\sim n} \leftarrow b_{1\sim n} + c_{1\sim n}$$

$$d_{1\sim n} \leftarrow k_{1\sim n} \times a_{1\sim n}$$

- 再算第2组：

$$k_{(n+1)\sim 2n} \leftarrow b_{(n+1)\sim 2n} + c_{(n+1)\sim 2n}$$


$$d_{(n+1)\sim 2n} \leftarrow k_{(n+1)\sim 2n} \times a_{(n+1)\sim 2n}$$

- 依次进行下去，直到最后一组：第$S+1$组。
- 每组内各用两条向量指令。

数据相关：1次　　功能切换：2次

向量处理机包括：{ 存储器—存储器结构；寄存器—寄存器结构

- 对处理机结构的要求：存储器—存储器结构
  - 向量指令的源向量和目的向量都存放在存储器中，运算的中间结果需要送回存储器。
  - 存储器—存储器型向量处理机
  - 例如：STAR-100、CYBER-205



向量处理机包括：
- 存储器—存储器结构
- 寄存器—寄存器结构

- 对处理机结构的要求：寄存器—寄存器结构
  - 设置能快速访问的向量寄存器，用于存放源向量、目的向量及中间结果，让运算部件的输入、输出端都与向量寄存器相联，构成寄存器—寄存器型操作的运算流水线。
  - 典型的寄存器—寄存器结构的向量处理机

    美国的CRAY-1、我国的YH-1巨型机

3.5.2 向量处理机的结构


- 以CRAY-1机为例
  - 美国CRAY公司
  - 1976年
  - 每秒1亿次浮点运算
  - 时钟周期：12.5 ns

1. CRAY-1的基本结构

- 功能部件

共有12条可并行工作的单功能流水线，可分别流水地进行地址、向量、标量的各种运算。

CRAY-1的基本结构


主存系统
V7
V6
V5
V4
V3
V2
V1
V0
向量寄存器组
(8×64)
移位
逻辑运算
加
向量
功能
部件
倒数
乘
加
浮点
功能
部件
控制
VM
向量屏蔽
后援
寄存器
T0 - T63
标量
寄存器
S0 - S7
控制
VL
向量长度

以CRAY-1机为例：

- 6个单功能流水部件：进行向量运算
  - 整数加（3拍）
  - 逻辑运算（2拍）
  - 移位（4拍）
  - 浮点加（6拍）
  - 浮点乘（7拍）
  - 浮点迭代求倒数（14拍）

括号中的数字为其流水经过的时间，每拍为一个时钟周期，即12.5 ns。

- 向量寄存组V
  - 由512个64位的寄存器组成，分成8块。
  - 编号：V_0～V_7
  - 每一个块称为一个向量寄存器，可存放一个长度（即元素个数）不超过64的向量。
  - 每个向量寄存器可以每拍向功能部件提供一个数据元素，或者每拍接收一个从功能部件来的结果元素。
- 标量寄存器S和快速暂存器T
  - 标量寄存器有8个：S_0～S_7　64位
  - 快速暂存器T用于在标量寄存器和存储器之间提供缓冲。

- 向量屏蔽寄存器VM
  - 64位，每一位对应于向量寄存器的一个单元。
  - 作用：用于向量的归并、压缩、还原和测试操作、对向量某些元素的单独运算等。

2. CRAY-1向量处理的一个显著特点

- 每个向量寄存器V_i都有连到6个向量功能部件的单独总线。
- 每个向量功能部件也都有把运算结果送回向量寄存器组的总线。

- 只要不出现V_i冲突和功能部件冲突，各V_i之间和各功能部件之间都能并行工作，大大加快了向量指令的处理。
  - V_i冲突：并行工作的各向量指令的源向量或结果向量使用了相同的V_i。

  例如：源向量相同

  $$V_3 \leftarrow V_1 + V_2$$
  $$V_5 \leftarrow V_4 \wedge V_1$$

  - 功能部件冲突：并行工作的各向量指令要使用同一个功能部件。


  例如：都需使用乘法功能部件

  $$V_3 \leftarrow V_1 \times V_2$$
  $$V_5 \leftarrow V_4 \times V_6$$


以CRAY-1向量处理机为例，有四类指令，两种指令格式

四类指令
- (1) 向量与向量操作，　Vi←Vj OP Vk
- (2) 向量与标量操作，　Vi ← Sj OP Vk
- (3) 向量取，　Vi←存储器
- (4) 向量存，　存储器← Vi


CRAY-1的向量指令类型



CRAY向量处理机的指令格式



g, h为操作码，i为目的寄存器编号
j, k为源寄存器编号



g为操作码，h为变址寄存器A的编号
i为目的寄存器编号，j, k, m为形式地址

向量运算中的相关和冲突

- 向量运算中的数据相关和功能部件冲突：
  采用顺序发射顺序完成方式
  (1) 写读数据相关。
  (2) 读读数据相关，或向量寄存器冲突。
  (3) 运算部件冲突。

- **V0 ← V1＋V2**
  V3 ← V4 × V5
  (a)不相关的指令

  V0 ← V1＋V2
  V3 ← V0 × V4
  (b)写读数据相关

- V0 ← V1＋V2

  ↓

  V3 ← V4＋V5

  (c)功能部件冲突

  V0 ← V1＋V2

  ↓

  V3 ← V1 × V4

  (d)读读数据相关

3.5.3 提高向量处理机性能的方法

提高向量处理机性能的方法

- 设置多个功能部件，使它们并行工作。
- 采用链接技术，加快一串向量指令的执行。
- 采用循环开采技术，加快循环的处理。
- 采用多处理机系统，进一步提高性能。

1. 设置多个功能部件

- 设置多个独立的功能部件。这些部件能并行工作，并各自按流水方式工作，从而形成了多条并行工作的运算操作流水线。

  例如：CRAY-1向量处理机有4组12个单功能流水部件：

  - 向量部件：向量加，移位，逻辑运算
  - 浮点部件：浮点加，浮点乘，浮点求倒数
  - 标量部件：标量加，移位，逻辑运算，数“1”/计数
  - 地址运算部件：整数加，整数乘

2. 链接技术

- 链接特征：具有先写后读相关的两条指令，在不出现功能部件冲突和源向量冲突的情况下，可以把功能部件链接起来进行流水处理，以达到加快执行的目的。
- 链接特性的实质

  把流水线定向的思想引入到向量执行过程的结果。

例3.3 在CRAY-1上用链接技术进行向量运算

$$D=A\times(B+C)$$

假设向量长度$N\leqslant 64$，向量元素为浮点数，且向量B、C已存放在V_0和V_1中。

画出链接示意图，并分析非链接执行和链接执行两种情况下的执行时间。

解　用以下三条向量完成上述运算：

$V_3 \leftarrow$ 存储器　　// 访存取向量A

$V_2 \leftarrow V_0 + V_1$　　// 向量B和向量C进行浮点加


$V_4 \leftarrow V_2 \times V_3$　　// 浮点乘，结果存入V_4

- 3条向量指令：

  V3 ← A

  V2 ← V0＋V1

  V4 ← V2×V3



第一、二条指令没有数据相关和功能部件冲突，可以同时开始执行。

第三条指令与第一、二条指令均存在写读数据相关，可以链接执行。


向量指令：

V3 ← A




向量指令：

V2 ← V0+V1



向量指令：


V4 ← V2×V3



向量指令的并行处理：

V3 ← A

V2 ← V0＋V1



向量链接技术(chaining)

- 结果寄存器可能成为后继指令的操作数寄存器


  两条有数据相关的向量指令并行执行，这种技术称为两条流水线的链接技术。

- 3条向量指令：

  V3 ← A

  V2 ← V0＋V1


  V4 ← V2×V3




第一、二条指令没有数据相关和功能部件冲突，可以同时开始执行。


第三条指令与第一、二条指令均存在写读数据相关，可以链接执行。

链接特征



虚拟存储器的特点


浮点加
1 2 3 4 5 6
浮点乘
1 2 3 4 5 6 7
Mem
V0
V1
V2
V3
V4
访存取数
1 2 3 4 5 6



- 假设：把向量数据元素送往向量功能部件以及把结果存入向量寄存器需要一拍时间，从存储器中把数据送入访存功能部件需要一拍时间。

- 3条指令全部用串行方法执行，则执行时间为：

  $[(1+6+1)+N-1]+[(1+6+1)+N-1]$


  $+[(1+7+1)+N-1]=3N+22$ （拍）

- 前两条指令并行执行，然后再串行执行第3条指令，则执行时间为：

  $[(1+6+1)+N-1]+[(1+7+1)+N-1]$

  $=2N+15$ （拍）

- 第1、2条向量指令并行执行，并与第3条指令链接执行。



通过链接技术实现向量指令之间大部分时间并行

- 从访存开始到把第一个结果元素存入V_4所需的拍数（亦称为链接流水线的建立时间）为：

  [（1＋6＋1）] ＋[（1＋7＋1）] = 17 （拍）

$$1\left\{\begin{matrix}\text{启动访存}\\ \text{送浮加部件}\end{matrix}\right\}+6\left\{\begin{matrix}\text{访存}\\ \text{浮加}\end{matrix}\right\}+1\left\{\begin{matrix}\text{存}V3\\ \text{存}V2\end{matrix}\right\}+1\left\{\begin{matrix}\text{送浮乘部件}\\ \text{送浮乘部件}\end{matrix}\right\}$$

$$+7\{\text{浮乘}\}+1\{\text{存}V4\}=17\text{拍}$$

- 3条指令的执行时间为：

  [（1＋6＋1）]＋ [（1＋7＋1）] ＋（*N*—1）

  = *N*＋16 （拍）

进行向量链接的要求

保证：无向量寄存器使用冲突和无功能部件使用冲突

- 只有在前一条指令的第一个结果元素送入结果向量寄存器的那一个时钟周期才可以进行链接。
- 当一条向量指令的两个源操作数分别是两条先行指令的结果寄存器时，要求先行的两条指令产生运算结果的时间必须相等，即要求有关功能部件的通过时间相等。
- 要进行链接执行的向量指令的向量长度必须相等，否则无法进行链接。

3. 分段开采技术

如果向量的长度大于向量寄存器的长度，该如何处理呢？

- 当向量的长度大于向量寄存器的长度时，必须把长向量分成长度固定的段，然后循环分段处理，每一次循环只处理一个向量段。
- 这种技术称为分段开采技术。
  - 由系统硬件和软件控制完成，对程序员是透明的。

例3.4 设*A*和*B*是长度为*N*的向量，考虑在Cray-1向量处理器上实现以下的循环操作：

```
      DO  10 I = 1, N
10    A(I) = 5.0 * B(I) + C
```

- 当$N \leqslant 64$时，可以用以下指令序列：

$S_1 \leftarrow 5.0$	；将常数5.0送入标量寄存器S_1
$S_2 \leftarrow 1.0$	；将常数1.0送入标量寄存器S_2
$VL \leftarrow N$	；在向量长度寄存器VL中设置向量长度N
$V_0 \leftarrow B$	；从存储器中将向量B读入向量寄存器V_0
$V_1 \leftarrow S_1 \times V_0$	；向量B中的每个元素分别和常数S_1相乘
$V_2 \leftarrow S_2 + V_1$	；向量V_1中的每个元素分别和常数S_2相加
$A \leftarrow V_2$	；将计算结果从向量寄存器V_2存入存储器的向量A

- 当N ＞64时，就需要进行分段开采。
  - 循环次数K ：

$$K = \left\lfloor \frac{N}{64} \right\rfloor$$

  - 余数L：

$$L = N - 64 \times \left\lfloor \frac{N}{64} \right\rfloor$$

$S_1 \leftarrow$ 5.0　　；将常数5.0送入标量寄存器S_1

$S_2 \leftarrow$ 1.0　　；将常数1.0送入标量寄存器S_2

VL $\leftarrow$ L　　；在向量长度寄存器VL中设置向量长度L

$V_0 \leftarrow$ B　　；从存储器中将向量B[0..L-1]读入向量

；　寄存器V_0

$V_1 \leftarrow S_1 * V_0$　；向量B中的每个元素分别和常数S_1相乘

$V_2 \leftarrow S_2 + V_1$　；向量V_1中的每个元素分别和常数S_2相加

A $\leftarrow V_2$　　；将计算结果从向量寄存器V_2存入存储器

；的向量A[0..L-1]

处理余数部分，计算L个元素

```
For (I=0 to K-1)  {
V0 ← B        ; 从存储器中将向量B[L+I*64..L+I*64+63]
              ; 读入向量寄存器V0
V1 ← S1 * V0      ; 向量B中的每个元素分别和常数S1
                  ; 相乘;
V2 ← S2 + V1      ; 向量V1中的每个元素分别和常数S2
                  ; 相加
A ← V2            ; 将计算结果V2存入存储器的向量
                  ;  A[L+I*64… L+I*64+63]
}
```

循环K次，分段处理

4. 采用多处理机系统

许多新型向量处理机系统采用了多处理机系统结构。例如：

- CRAY-2
  - 包含了4个向量处理机
  - 浮点运算速度最高可达1800MFLOPS
- CRAY Y-MP、C90

  最多可包含16个向量处理机

附录：

作业答案

3.12题：

解：（1）$$T_{pipeline} = \sum_{i=1}^{m} \Delta t_i + (n-1)\Delta t_{max}$$

$$= (50 + 50 + 100 + 200) + 9 \times 200$$


$$= 2200(ns)$$

$$TP = n / T_{pipeline} = 1 / 220 \, (ns^{-1})$$

$$E = TP \cdot \frac{\sum_{i=1}^{m} \Delta t_i}{m} = TP \cdot \frac{400}{4} = \frac{5}{11} \approx 45.45\%$$

（2）瓶颈在3、4段。

变成八级流水线（细分）



$$T_{pipeline} = \sum_{i=1}^{m} \Delta t_i + (n-1)\Delta t_{max}$$


$$= 50 \times 8 + 9 \times 50$$


$$= 850(ns)$$

$$TP = n / T_{pipeline} = 1/85 (ns^{-1})$$

$$E = TP \cdot \frac{\sum_{i=1}^{m} \Delta ti}{m} = TP \cdot \frac{400}{8} = \frac{10}{17} \approx 58.82\%$$

重复设置部件





$$TP = \frac{n}{T_{pipeline}} = \frac{1}{85}(ns^{-1})$$


$$E = \frac{400 \times 10}{850 \times 8} = \frac{10}{17} \approx 58.82\%$$

3.13题：

解：（1）会发生流水线阻塞情况。

第 1 个任务	S1	S2	S3	S3	S4						
第 2 个任务		S1	S2	stall	S3	S3	S4				
第 3 个任务			S1	stall	S2	stall	S3	S3	S4		
第 4 个任务					S1	stall	S2	stall	S3	S3	S4

（2）




$$TP_{max} = \frac{1}{2\Delta t}$$

$$T_{pipeline} = 23\Delta t$$

$$Tp = {}^{n}\!/_{T_{pipeline}} = {}^{10}\!/_{23\Delta t}$$


$$\Delta E = TP \cdot {}^{5\Delta t}\!/_{4} = {}^{50}\!/_{92} \approx 54.35\%$$

（3）重复设置部件



$$TP = \frac{n}{T_{pipeline}} = \frac{10}{14 \cdot \Delta t} = \frac{5}{7 \cdot \Delta t}$$

$$\text{吞吐率提高倍数} = \frac{\frac{5}{7\Delta t}}{\frac{10}{23\Delta t}} = 1.64$$




E=50/56=89.29

3.14题：

解：首先，应选择适合于流水线工作的算法。对于本题，应先计算A1＋B1、A2＋B2、A3＋B3和A4＋B4；再计算(A1＋B1) ×(A2＋B2)和(A3＋B3) ×(A4＋B4)；然后求总的结果。

其次，画出完成该计算的时空图，如图所示，图中阴影部分表示该段在工作。



由图可见，它在18个△t时间中，给出了7个结果。所以吞吐率为：

$$TP = \frac{7}{18\Delta t}$$

如果不用流水线，由于一次求积需3△t，一次求和需5△t，则产生上述7个结果共需（4×5+3×3）△t=29△t。所以加速比为：

$$S = \frac{29\Delta t}{18\Delta t} = 1.61$$

该流水线的效率可由阴影区的面积和5个段总时空区的面积的比值求得：

$$E = \frac{4\times 5+3\times 3}{5\times 18} = 0.322$$

3.15题：

(1)



(2)

$$TP = \frac{14}{22\triangle t}$$

$$\text{加速比} = \frac{14\times 4}{22\triangle t} = 2.55$$

$$\text{效率} = \frac{14\times 4}{22\times 6} = 42.42\%$$

1. 解（1)寄存器读写可以定向，无其他旁路硬件支持。 排空流水线。

指令	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
LW	IF	ID	EX	M	WB																	
DADDIU		IF	S	S	ID	EX	M	WB														
SW					IF	S	S	ID	EX	M	WB											
DADDIU								IF	ID	EX	M	WB										
DSUB									IF	S	S	ID	EX	M	WB							
BNEZ												IF	S	S	ID	EX	M	WB				
LW															IF	S	S	IF	ID	EX	M	WB

第i次迭代（i＝0~98）开始周期：1＋（i×17）

总的时钟周期数：（98×17）＋18＝1684

（2）有正常定向路径，预测分支失败。

指令	1	2	3	4	5	6	7	8	9	10	11	1	13	14	15
LW	IF	ID	EX	M	WB										
DADDIU		IF	ID	S	EX	M	WB								
SW			IF	S	ID	EX	M	WB							
DADDIU					IF	ID	EX	M	WB						
DSUB						IF	ID	EX	M	WB					
BNEZ							IF	ID	EX	M	WB				
LW								IF	miss	miss	IF	ID	EX	M	WB

第i次迭代（i＝0~98）开始周期：1＋（i×10）

总的时钟周期数：（98×10）＋11＝991

（3）有正常定向路径。单周期延迟分支。

```
LOOP: LW     R1, 0(R2)
DADDIU R2, R2, #4
DADDIU R1, R1, #1
DSUB   R4, R3, R2
BNEZ   R4, LOOP
SW     R1, -4(R2)
```

（3）

指令	1	2	3	4	5	6	7	8	9	10	11
LW	IF	ID	EX	M	WB						
DADDIU		IF	ID	EX	M	WB					
DADDIU			IF	ID	EX	M	WB				
DSUB				IF	ID	EX	M	WB			
BNEZ					IF	ID	EX	M	WB		
SW						IF	ID	EX	M	WB	
LW							IF	ID	EX	M	WB

第i次迭代（i ＝0~98）开始周期：1＋（i ×6 ）

总的时钟周期数：（98×6）＋10＝598