


Chapitre 3 : Structure des Ordinateurs

Section 3.1 : Organisation des Ordinateurs

3.1.1 Le modèle VonNeumann

Le modèle VonNeumann est un des modèles qui est toujours d'actualité dans la conception d'un ordinateur. Il se compose comme suit :

- Unité centrale ou Processeur
 - unité de commande (charge, décode et exécute les instructions)
 - unité arithmétique et logique (+, -, *, /)
- Mémoire
 - données traités par le processeur
 - instructions du programme




info: Une mémoire permettant de stocker 2^k bytes de données utilisera au minimum k bits pour représenter son adresse en mémoire.

3.1.2 DRAM et SRAM

- SRAM
 - plus gourmand (-)
 - plus cher (-)
 - plus petites capacités (-)
 - plus rapide (+)
- DRAM
 - moins gourmand (+)
 - moins cher (+)
 - plus grandes capacités (+)
 - moins rapide (-)

3.1.3 Mémoire Cache

Pour permettre d'augmenter la vitesse d'exécution maintenant bridée par la vitesse de la mémoire, les constructeurs ont implémenté dans les processeurs actuels, des mémoires de faibles capacités mais rapides. Il s'agit de la **mémoire cache**. Elle récupère des données des mémoires à plus grandes capacités. et sert d'interface entre le processeur et la mémoire principale.



Une **mémoire cache** est une mémoire de faible capacité mais rapide.

Les Mémoires cache utilisent les principes de localités :

- **Localité temporelle** : Si le processeur a besoin de l'information à l'adresse x au moment t , il est fort probable qu'il en ait besoin à l'instant $t+1$.
- **Localité Spatiale** : Si le processeur a besoin de l'information à l'adresse x à l'instant t , il est fort probable qu'il ait besoin d'accéder à l'adresse $x+1$ à l'instant $t+1$.

vitesse relatives

- **cache** (SRAM): 1nsec
- **Mémoire Principale** (DRAM): 50nsec

Acces en Lecture

Quand le Processeur à bsoin de lire une donnée à une adresse, il fournit l'adresse au cache. Si la donnée est présente, elle est directement renvoyée. Dans le cas contraire, la mémoire cache interroge la RAM, se mets à jour et ensuite fournit l'info au processeur (localité temporelle). Lors du chargement depuis la RAM, le cache charge directement une lignen de cache (jusqu'à quelques dizaines d'adresses consécutives à la fois) en mémoire. Les RAM modernes sont optimisées pour fournir des débits élevées pour des adresses consécutives.

Acces en Ecriture

L'écriture est un peu plus compliquée car il faut que la ram et le cache soient tous les deux mis à jour. Voici deux techniques:

- **Write Trough** : une demande en écriture donne lieu à une écriture en cache et en RAM
 - Les performances du cache et de la RAM sont limitées à celle de la RAM
- **Write Back**: Une demande d'écriture donne lieu à une écriture directe dans le cache qui sera ensuite réécrite dans la ram lors de la suppression de celle-ci du cache.
 - De meilleures performances mais attentions aux erreurs de synchronisation avec par exemple les ddr ou les cartes réseaux qui ont accès direct à la ram

Section 3.2 : Etude de cas :Architecture IA32

Les Registres

Un processeur IA32 dispose de **huit** registres génériques de 32 bits pouvant contenir des int ou des adresses.

- **eax** :
- **ebx** :
- **ecx** :
- **edx** :

- **esi** :
- **edi** :
- **ebp** : Gestion de la pile
- **esp** : Gestion de la pile
- **eip** : Compteur de programme (Program counter)
- **eflags** : Drapeaux regroupés

Types de données supportées

Type	Taille (bytes)	Suffixe assembleur
char	1	b
short	2	w
int	4	l
long int	4	l
void *	4	l

3.2.1 Les instructions mov

Les instructions **mov** permettent de **déplacer des données** (entre registres, depuis la mémoire, d'un registre vers la mémoire)

```
mov src, dest; //déplace src vers dest
```

movb pour les byte
movw pour un mot de 16 bits
movl pour un mot de 32 bits

(mode d'adressage :) Les registres sont utilisées avec le préfixe **%** (ex: **%eax**)

Mode d'adressage: `movl %eax, %ebx;` déplacement de **%eax** vers **%ebx**

Mode immédiat: `movl $0, %ecx;` initialisation de **%ecx** à 0

Mode absolu:

`movl 0x04, %eax;` place la valeur contenue à l'adresse 0x04 dans **%eax**

Mode indirect

`movl (%eax), %edx;` place la valeur contenue à l'adresse elle même contenue dans **%eax** dans **%edx**

Mode avec une base et un déplacement

```
movl 4(%eax), %edx; place la valeur contenue à l'adresse elle  
même contenue dans %eax(+4) dans %edx
```

3.2.2 Instructions arithmétiques et logiques