COGNOMS:	. NOM:
3er Control Arquitectura de Computadors	Curs 2015-2016 Q2

- Temps: 12:00 a 15:00
- Poseu clarament amb LLETRES MAJÚSCULES a cada full els cognoms i el nom

## Problema 1. (3,2 puntos)

Dado el siguiente código escrito en ensamblador del x86:

```
movl $0, %ebx
movl $0, %esi

for:
    cmpl $512*1000, %esi
    jge end

(a) movl (%ebx, %esi, 4), %eax
(b) addl 2*4*1024(%ebx, %esi, 4), %eax
(c) movl %eax, 3*4*1024(%ebx, %esi, 4)

    incl %esi
    jmp for
end:
```

Sabemos que el código se ejecuta en un sistema con memoria cache y memoria virtual. La memoria virtual utiliza páginas de tamaño 4KB y disponemos de un TLB de 4 entradas y reemplazo LRU. La memoria cache de datos (únicos accesos a memoria que contemplaremos en este problema) es *Write Through + Write No Allocate*, de 2 vías con reemplazo LRU, tamaño 4 KB y 32 bytes por bloque. Responde a las siguientes preguntas:


a) **Calcula,** para cada uno de los accesos etiquetados como (a, b, c), el conjunto de la memoria cache al que se accede en cada una de las siguientes iteraciones del bucle.


iteración	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17
а																		
b																		
С																		

<ul> <li>b) Calcula la cantidad de aciertos y de fallos de cache, en todo el códig</li> </ul>
---

 c) Para cada uno de los accesos indicados (etiquetas a, b, c), indica a qué página de la memoria virtual se accede en cada una de las siguientes iteraciones del bucle (recuerda que los accesos son a 4 bytes).

iteración	0	1*512	2*512	3*512	4*512	5*512	6*512	7*512	8*512	9*512
а										
b										
С										






La cache de datos está conectada a una memoria principal formada por un único módulo DIMM estándar de 4 GBytes. Este DIMM tiene 8 chips de memoria **DDR**-SDRAM (**Double Data Rate** Synchronous DRAM). El DIMM esta configurado para leer/escribir ráfagas de 32 bytes (justo el tamaño de bloque de la cache). La latencia de fila es de 4 ciclos, la latencia de columna de 3 ciclos y la latencia de precarga de 2 ciclos.


En los siguientes cronogramas, todos fallos en lectura, indica la ocupación de los distintos recursos de la memoria DDR: bus de datos, bus de direcciones y bus de comandos. En la fila etiquetada como Cache indica en el ciclo en que se accede a la cache y se produce el fallo (F), y en que ciclo la CPU recibe el dato de cache (LC). En todos los cronogramas supondremos que no hay ninguna página de DRAM abierta.

## e) Rellena el siguiente cronograma para un fallo en lectura.




Esta cache de datos tiene un mecanismo de prefectch que, en caso de fallo en lectura, puede desencadenar un prefecth del siguiente bloque. El controlador de memoria envía los comandos necesarios a la DDR-SDRAM de forma que ambos bloques sean transferidos lo más rápidamente posible y se maximice el ancho de banda. Rellena los siguientes cronogramas para fallo en lectura + prefecth en función de la ubicación de los dos bloques involucrados.


## f) Ambos bloques están ubicados en el mismo banco pero en páginas distintas.



## g) Ambos bloques están ubicados en la misma página.



# h) Ambos bloques están ubicados en bancos distintos.



COGNOMS:	ЭМ:
3er Control Arquitectura de Computadors	Curs 2015-2016 Q2
Problema 2. (3,2 punts)	
Tenim una CPU (C1) que te un temps de cicle (Tc) de 1 ns. A l'executar u instruccions) en un simulador de C1 on tots els accessos a memòria fan $hit$ a la $0$ tarda $50x10^9$ cicles.	
a) Calcula el CPI ideal (CPIideal) i el temps d'execució en segons (Texec) o memòria ideal.	del programa P en aquest sistema de
Mesurem el número mig de referències per instrucció (nr) i veiem 1.5 refs/instru (1) 1.00 refs/inst a instruccions i (2) 0.5 refs/inst a dades.	ucció repartides de la següent manera
Amb una I\$ i una D\$ reals tenim un <i>miss rate</i> de D\$ del 9% i de I\$ del 6%.	
En cas d'encert a la I\$ i a la D\$ el temps de servei es de 1 cicle. En cas de <i>miss</i> a per accedir a la memòria es de 100 cicles.	la I\$ o a la D\$ el temps de penalització
La D\$ segueix una política d'escriptura amb <i>Copy Back</i> i <i>Write Allocate</i> , tot i que modificats es negligible.	e en el programa P el nombre de blocs
b) Calcula el temps mig d'accés a memòria en cicles pels accessos a instrucc	cions (Tmal)
c) Calcula el temps mig d'accés a memòria en cicles pels accessos a dades (	TmaD)
d) Calcula el temps mig d'accés a memòria en cicles per tots els accessos (T	ma)
e) Calcula el temps d'execució del programa P a la CPU C1 amb caches I\$ i D	)\$ reals (TexeR1)

Per a millorar el rendiment del programa P dissenyem una nova CPU (C2) a partir de la CPU C1 descrita anteriorment a la que li hem afegit una cache de segon nivell Unificada (L2\$). El temps d'execució del programa P a C2 es de 218 s i el *miss rate* local de la L2\$ pel programa P es del 30%. La mida de bloc (línia) de totes les caches es de 64 bytes. Els accessos a la I\$ son sempre de 4 bytes (la mida de les instruccions), els accessos a la D\$ son sempre de 8 bytes.

f) Calcula el nombre d'accessos, el nombre de bytes que es demanen i el ample de banda (en MBytes/segon) a tots els elements de la jerarquia: I\$, D\$, L2\$ i Memòria Principal (MP), que utilitza el programa P a la CPU C2. Justifica les respostes.

	Accesos	Bytes demanats	Ample de banda
I\$			
D\$			
L2\$			
MP			
g) Ca	és a I\$ requereix una energia dinàmic alcula l'energia total i la potencia d execució de P.		
-a cach	ne L2\$ té un temps de servei en cas d	'encert de 10 cicles i una penalitzac	ió en cas de <i>miss</i> de 100 cicles.

	COGNOMS: NOM: .	
	3er Control Arquitectura de Computadors	Curs 2015-2016 Q2
Pro	oblema 3. (3,6 puntos)	
Te	nemos que implementar un servidor de páginas web usando algunos de los siguie	ntes componentes:
•	Procesador RISC superescalar fuera de orden (RISC) que consume 60W a una frec	cuencia de 2GHz.
•	Procesador VLIW de ancho 4 (VLIW) que consume 20W. Su frecuencia de funcional medimos que cada instrucción del VLIW (las llamaremos Iv) equivale en media cualquier parte del programa.	
•	Discos duros de 5TB y ancho de banda de 200 MBytes/s por disco y un consumo o	de 10W.
ΕΠ	kernel del programa a ejecutar en el servidor tiene 3 fases diferenciadas:	
1)	Fase secuencial. Ejecuta 1,2x10 <sup>9</sup> instrucciones dinámicas en el RISC.	
2)	Fase paralela de cálculo. Por simplicidad supondremos que esta fase es perfectam se ejecutan $2,4x10^9$ instrucciones y realiza $5x10^9$ operaciones de coma flotante e SIMD, esta es la única fase con operaciones de coma flotante del programa).	
3)	Fase de I/O. La velocidad de esta fase está siempre limitada por el rendimiento d de instrucciones que ejecuta es despreciable. La mitad de las operaciones de dis escrituras de muchos ficheros pequeños aleatoriamente distribuidos en el sistem	sco son lecturas y la otra mitad
pro	ra estimar el rendimiento que podemos obtener se realiza una ejecución secuenc ograma en un sistema (llamado SR) que dispone de un RISC y un disco. Una insta ecutarse. La fase 1 tarda el 20% de dicho tiempo, la fase 2 el 60% y la fase 3 el 20%	ncia del programa tarda 2s en
a)	Calcula el IPC (instrucciones por ciclo) de las fases 1, 2 y de todo el programa er	n el SR.
b)	Calcula los MFLOPS efectivos de las fases 1 y 2 y de todo el programa en el SR.	
	edimos el IvPC (instrucciones del VLIW, Iv por ciclo) y obtenemos una medida para le 2 una media de 1 IvPC.	a la fase 1 de 0,5 IvPC y para la
c)	Calcula el tiempo de cada una de las tres fases del programa en el VLIW con ul llamaremos SV).	n disco (a esta configuración la

	disco solo consume energía durante la fase 3 (los discos están apagados durante las fases 1 y 2), al menos un procesador debe estar encendido durante todas las fases (incluida la 3).
d) <b>Calcula</b> la	a ganancia en energía al ejecutar una instancia del programa del SV sobre el SR en porcentaje.
	a fase 3 se propone usar un sistema con 10 discos. Se desea evaluar el rendimiento y la capacidad de as: un RAID 01 (dos grupos de 5 discos) y un RAID 6.
e) <b>Calcula</b> la	a capacidad efectiva de cada alternativa.
•	l speedup en lectura, el speedup en escritura (ambos respecto a la configuración con un solo disco) y o de la fase 3 para cada RAID.
con procesado consumo insta	lluar la posibilidad de implementar dos sistemas multiprocesador, uno con procesadores RISC y otro ores VLIW (ambos usando el RAID 01 visto anteriormente). Por razones de coste tenemos un límite de ntáneo de 160 W. En cada fase se pueden apagar los componentes que no se usen, a excepción de 1 e tiene que estar encendido siempre.
	el número de componentes y el tiempo total de ejecución de una instancia del programa en cada va multiprocesador.
•	n potencia media consumida durante la ejecución del programa usando la alternativa multiprocesador da calculada en el apartado anterior.
mas rapio	ia calculada en el apartado anterior.