

ComplexCalc-HW — Revisión del esquema de alimentación

1 Propósito

Este documento resume los requisitos oficiales de alimentación del STM32F411CEUx (datasheet DocID026289 Rev. 7, STMicroelectronics) para el paquete **UFQFPN48**, y los compara contra lo que actualmente está routado en `design/ComplexCalc/ComplexCalc.kicad_sch` del repositorio UAA-F14/ComplexCalc-HW. Todas las figuras y tablas de referencia son capturas directas del datasheet oficial.

2 Pinout real: UFQFPN48

La Figura 1 (Figura 10 del datasheet, página 34) muestra la asignación exacta de pines del paquete que se usa en esta placa. De ahí se confirma:

- **3 pines VDD:** 24, 36, 48
- **3 pines VSS:** 23, 35, 47
- **1 solo pin VCAP_1** (pin 22) — este paquete *no* trae VCAP_2 (esa señal solo existe en LQFP100 y UFBGA100)
- VBAT: pin 1
- VDDA/VREF+: pin 9 · VSSA/VREF-: pin 8
- NRST: pin 7 · BOOT0: pin 44





Figura 1: Pinout UFQFPN48 — Figura 10, datasheet STM32F411xC/xE, pág. 34

3 Esquema oficial de alimentación

La Figura 2 (Figura 17, Sección 6.1.6, página 59) es el esquema de referencia de ST para el desacoplo de cada rama de alimentación.

6.1.6 Power supply scheme



1. To connect PDR_ON pin, refer to [Section 3.15: Power supply supervisor](#).
2. The 4.7 µF ceramic capacitor must be connected to one of the VDD pin.
3. VCAP_2 pad is only available on LQFP100 and UFBGA100 packages.
4. $V_{DDA}=V_{DD}$ and $V_{SSA}=V_{SS}$.

Caution: Each power supply pair (for example V_{DD}/V_{SS} , V_{DDA}/V_{SSA}) must be decoupled with filtering ceramic capacitors as shown above. These capacitors must be placed as close as possible to, or below, the appropriate pins on the underside of the PCB to ensure good operation of the device. It is not recommended to remove filtering capacitors to reduce PCB size or cost. This might cause incorrect operation of the device.

Figura 2: Power supply scheme — Figura 17, Sección 6.1.6, pág. 59

4 Capacitor de VCAP para paquetes de un solo pin

La Tabla 3 (Tabla 16, Sección 6.3.2, página 65) da el valor exacto que aplica específicamente cuando el paquete solo trae un pin VCAP (nuestro caso).

Table 16. VCAP_1/VCAP_2 operating conditions⁽¹⁾

Symbol	Parameter	Conditions
CEXT	Capacitance of external capacitor with a single VCAP pin available	4.7 μ F
ESR	ESR of external capacitor with a single VCAP pin available	< 1 Ω

1. When bypassing the voltage regulator, the two 2.2 μ F VCAP capacitors are not required and should be replaced by two 100 nF decoupling capacitors.

Figura 3: VCAP_1/VCAP_2 operating conditions — Tabla 16, Sección 6.3.2, pág. 65

5 Resumen: valores requeridos por pin

Pin(es)	Capacitor(es) requerido(s)	re-	Fuente
VDD / VSS (pines 24/23, 36/35, 48/47)	100 nF por cada par VDD/VSS (3 en total) + 1×4.7 μ F en cualquiera de los VDD		Figura 17, nota 2
VCAP_1 (pin 22) → GND	4.7 μF cerámico, ESR < 1 Ω (paquete de un solo VCAP)		Tabla 16, Sección 6.3.2
VDDA/VREF+ (pin 9) ↔ VSSA/VREF- (pin 8)	100 nF + 1 μ F (un solo par: en este paquete VDDA y VREF+ comparten pin)		Figura 17
VBAT (pin 1)	100 nF, o conexión directa a VDD si no se usa batería de respaldo		Figura 17
NRST (pin 7)	Ya trae pull-up interno — capacitor externo (100 nF, opcional) solo mejora inmunidad a EMI, no es obligatorio		Tabla 7 (leyenda NRST)
BOOT0 (pin 44)	Sin bias interno — resistencia externa (típico 10 k Ω pull-down para bootear de flash)		Sección 3.13 “Boot modes”

6 Comparación contra lo routeado en el esquemático real

Extraído del netlist de `ComplexCalc.kicad_sch` (exportado con `kicad-cli`) el 2 de septiembre de 2026.

Punto revisado	Requerido	En el es- quemático	Veredicto
VCAP_1 (C14)	4.7 μ F, ESR<1 Ω	2.2 μF	Por debajo del valor requerido — 2.2 μ F es el valor para paquetes con <i>dos</i> pines VCAP, no uno solo.
VBAT (pin 1)	Atado a batería o a VDD	Sin conexión (net aislada)	Flotando — no está ni en el net de 3.3V ni tiene capacitor.
VDD/VSS (3 pares)	3×100 nF + 1 bulk	C10, C11, C12 (100 nF c/u) + C13 (1 μ F) + C8 (22 μ F)	Cumple — bulk incluso más grande de lo mínimo pedido.
VDDA/VREF+ (pin 9)	100 nF + 1 μ F local	Mismo net de 3.3 V que VDD, con C13 (1 μ F) presente	Cumple eléctricamente — no se pudo verificar cercanía física del capacitor al pin desde el esquemático (revisar en el layout).
NRST	Pull-up interno ya suficiente; cap. típico 100 nF	R4 (10 k Ω externo, redundante) + C9 (1 μ F, no 100 nF)	Sugerido bajar a 100 nF — no es un error (sigue siendo funcional), pero 1 μ F alarga el tiempo de reset más de lo necesario. Confirmado contra el esquemático real del BlackPill (WeAct Studio): su circuito de reset usa exactamente 100 nF en el mismo nodo.
BOOT0 (R5)	Pull-down ~10 k Ω	10 k Ω	Correcto
BOOT1/PB2 (R6)	Definir nivel	10 k Ω pull	Correcto
Cristal HSE (Y1)	Coincidir con RCC.HSE_VALUE en firmware	Y1 = 8 MHz físico, pero el <code>.ioc</code> tiene HSE_VALUE=25000000	Revisar — si el firmware llega a habilitar HSE, el árbol de reloj debe recalcularse para 8 MHz, no 25 MHz.

Punto revisado	Requerido	En el es- quemático	Veredicto
Regulador (U2)	—	AMS1117-3.3 (no NCP1117-3.3)	Nota de documentación: corregido en el README del repo.

7 Acciones recomendadas

1. Cambiar C14 de 2.2 μF a **4.7 μF** en VCAP_1.
2. Conectar VBAT (pin 1) a la red de 3.3 V (o dejar un footprint de 100 nF si en el futuro se agrega batería de respaldo real para el RTC).
3. Bajar C9 (NRST) de 1 μF a **100 nF** — valor de libro y el que usa el BlackPill real de referencia en el mismo nodo.
4. Antes de habilitar el HSE en firmware, corregir `RCC.HSE_VALUE` a 8 MHz en el `.ioc` y regenerar el árbol de reloj en STM32CubeMX.
5. Verificar en el layout físico (no solo el esquemático) que los capacitores de VDD/VDDA queden lo más cerca posible de sus pines respectivos, dado que la capa inferior ya está ocupada por el teclado matricial.