


Laboratoire 05 – IP AXI4-Lite avec FPGA I/O

Objectifs du laboratoire

Ce laboratoire a pour but de réaliser une IP avec une interface AXI4-Lite et connectée sur le bus Lightweight HPS-to-FPGA à partir d'une implémentation VHDL fournie. Cette IP doit permettre d'accéder à des I/O câblées sur la partie FPGA via des registres.

Spécifications

L'objectif est d'interfacer à l'aide d'une IP AXI4-Lite toutes les I/O disponibles sur la FPGA, sans utiliser des composants PIO, soit les boutons (KEYs), les switches (SW), les LEDs et les afficheurs 7 segments.



Voici le plan d'adressage de l'IP :

Offset	Data	R/W
0x00	Constant (0xBADB100D)	R
0x04	Test Register	RW
0x08	Input register (Keys)	R
0x0C	Edge capture register (Keys)	RW
0x10	Input register (Switch)	R
0x14	Output register (LED)	RW
0x18	Set register (LED)	W
0x1C	Clear register (LED)	W
0x20	Output register (HEX3-0)	RW
0x24	Output register (HEX5-4)	RW

Les registres sont implémentés de manière générique. Les IO entre parenthèses servent uniquement à vous indiquer quel IO devra être connecté sur le registre dans le top.

Vous devez implémenter, dans le code VHDL de l'IP fourni, les fonctionnalités des cases en orange :

- Edge capture register (0x0C) : Lorsqu'un bit du registre d'input précédent (0x08) passe de 0 à 1, le bit correspondant dans ce registre (0x0C) est mis à 1. Ce bit ne revient à 0 que quand 1 est écrit à l'emplacement du bit sur ce registre (0x0C).
- Set register (0x18) : Ecrire 1 sur un bit à cette adresse met à 1 le bit correspondant dans le registre d'output précédent (0x14)
- Clear register (0x1C) : Ecrire 1 sur un bit à cette adresse met à 0 le bit correspondant dans le registre d'output précédent (0x14)

Spécifications du programme

Le programme doit permettre de tester toutes les fonctionnalités de l'IP, en commençant par vérifier la présence de celle-ci à l'aide de la constante et en faisant des test de lecture-écriture sur le registre prévu à cet effet.

Ensuite, les tests des autres registres sont laissés libres. Ceux-ci doivent être pertinent et suffisamment complet pour assurer le bon fonctionnement de l'IP. Au besoin, une procédure de test peut être mise en place.

Travail demandé

- 1) Récupérer les fichiers du laboratoire en effectuant un *git pull* dans le répertoire du labo. Le dossier "*axi4lite_io*" contient la structure habituelle des projets *ARM-DS* et *Quartus*. Le dossier "*IP_axi4lite_slave*" contient le fichier source de l'IP *AXI4-Lite* implémenté pour le laboratoire.
- 1) Implémenter les fonctionnalités supplémentaires demandées dans le fichier de l'IP *axi4lite_slave.vhd*
- 2) Créer un nouveau projet dans *Quartus* comme lors du premier laboratoire, puis ouvrir *Platform Designer*.
- 3) Dans le projet Qsys fourni, créer un nouveau composant (*File* → *New Component*) afin de rajouter votre IP à Qsys. Compléter les champs des différents onglets, et notamment :
 - Onglet "*Files*" :
 - Dans *Synthesis Files*, ajouter le fichier "*axi4lite_slave.vhd*"
 - Cliquer sur "*Analyse Synthesis Files*".
 - Onglet "*Signals & Interfaces*" :
 - Ajouter une interface "*AXI4Lite Slave*", "*Clock Input*", "*Reset Input*" et "*Conduit*".
 - Glisser les signaux depuis l'interface avalon dans leur interface correspondante et configurer les interfaces et les signaux associés.
 - Supprimer l'interface Avalon créée par défaut.
- 4) Ajouter le composant fraîchement créé dans le système Qsys, réaliser les connexions, les exports nécessaires ainsi que l'adressage du composant. Au besoin, ajouter les composants manquants
- 5) Générer les fichiers HDL du projet Qsys. ATTENTION : toute modification de l'IP impose de re-générer les fichiers HDL du projet Qsys avant de faire la synthèse avec Quartus, sous peine que les modifications ne soient pas prises en compte.
- 6) Adapter le top du projet (*DE1_SoC_top.vhd*).
- 7) Synthétiser et faire le placement-routage du projet.
- 8) Réaliser le code C de manière à respecter les spécifications données précédemment.
- 9) Créer un nouveau projet ARM-DS puis compiler le code et le tester sur la carte DE1-SoC.

Documents à rendre

Vous devez rendre un rapport à l'issue de ce laboratoire contenant les explications sur les différentes étapes de la réalisation de votre système.

Vous devez également rendre une archive avec les sources du projet pour Quartus, Qsys et le programme C. Utiliser le Makefile fourni pour générer votre archive à rendre en tapant "make zip" dans un terminal.

Les fichiers sont à rendre sur Cyberlearn.