

Laboratoire 02 – Utilisation des I/O de la partie FPGA via le HPS


Objectifs du laboratoire

Ce laboratoire a pour but d'accéder à des I/O câblés sur la partie FPGA. Il s'agira d'ajouter des blocs PIO pour interfacer ces I/O sur le HPS. Vous devrez comprendre comment ajouter des IP disponibles dans Qsys pour construire des interfaces permettant d'accéder aux I/O de la FPGA depuis le HPS.

Spécifications

Le but est d'allumer les LEDs et les afficheurs 7 segments selon l'état des boutons (KEY) et interrupteurs (switch) disponibles. La spécification du fonctionnement est la suivante :

- Le nombre représenté par les SW7 à 9 correspond à l'index d'un afficheur HEX.
- En tout temps, les LED3-8 sont allumées en fonction de l'afficheur sélectionné (LED3 pour HEX0, LED4 pour HEX1, ...). Si l'index n'est pas valide la LED9 est allumée.
- Appui sur KEY0 :
 - Les segments de l'afficheur sélectionné s'allume en fonction de la position des SW0 à 6 (SW0 à 1, alors segment 0 allumé, ...)
 - Si l'index de l'affiche n'est pas valide, les LED0 à 2 clignote trois fois
- Appui sur KEY1 :
 - L'état de tous les afficheurs est décalé sur la gauche. HEX0 prend l'état de HEX5 (HEX0 -> HEX1 -> ... -> HEX5 -> HEX0)
- Appui sur KEY2 :
 - L'état de tous les afficheurs est décalé sur la droite. HEX5 prend l'état de HEX0 (HEX5 -> HEX4 -> ... -> HEX0 -> HEX5)



Travail demandé

1ère partie : utilisation uniquement des LEDs et des Switches. L'application copie simplement l'états des Switches sur les LEDs (simple copie)

- 1) Récupérer votre projet du laboratoire d'introduction, il vous servira de base pour ce travail.
- 2) Ouvrir votre projet Qsys, éditer le composant HPS et activer le bridge AXI lightweight HPS-to-FPGA (32 bits).
- 3) Ajouter et configurer les composants nécessaires au fonctionnement du labo :
 - Clock Source : menu *Library* → *Basic Functions* → *Clocks ; PLL and Resets*
 - Fréquence d'horloge : 50MHz
 - PIO : menu *Library* → *Processors and Peripherals* → *Peripherals*
 - Utiliser un PIO par groupe de périphérique, soit un pour les LEDs et un pour les Switches. (Se référer au top fournit pour connaître *width*)
- 4) Exporter les connexions des PIOs en double-cliquant dans la colonne *Export* en face de *external_connection*. Donner un nom de votre choix, en restant explicite.
- 5) Aller dans l'onglet *Address Map* et configurer les adresses des PIO. Il faut tenir compte qu'un PIO a un minimum de 4 registres de 32 bits accessibles.
- 6) Revenir dans l'onglet *System Contents* et réaliser les connexions entre les différents composants en cliquant sur les petits ronds dans la colonne *Connections*.
- 7) Générer les fichiers HDL du projet Qsys.
- 8) Adapter le top du projet (« *DE1_SoC_top.vhd* ») en connectant les nouvelles entrées et sorties :
 - *CLOCK_50_i* : clock du système
 - Il n'y a pas de signal de reset
 - *SW_i* : Switches
 - *LEDR_o* : LEDs

Pour connaître le nom des entrées et sorties du système Qsys, il y a 2 possibilités :

- Dans Qsys, menu *Generate* → *Show Instanciation Template*
- Grâce au fichier « *qsys_system_inst.vhd* » dans le dossier « *hard/eda/qsys_system* »

Synthétiser et faire le placement routage du projet.

- 9) Dans un nouveau fichier « *fpga_gpio.c* », réaliser le code C pour que les LEDs s'allument en recopiant la position des switches.
- 10) Créer un nouveau projet Altera Monitor Program nommé « *fpga_gpio* ».
- 11) Compiler le code et le tester sur la carte DE1-SoC.

2ème partie : réaliser le fonctionnement complet comme décrit dans les spécifications

12) Adapter le système en tenant compte des spécifications complètes.

Rajouter autant de PIO que nécessaire pour gérer les I/O manquants.

Reprendre les étapes 2 à 7 précédentes.

- Dans « *DE1_SoC_top.vhd* » :

- *HEXx_o* : afficheur 7 segments n°x $\triangle$ actif à l'état bas, le point n'est pas câblé
- *KEY_i* : boutons (KEY) $\triangle$ actif à l'état bas

13) Compléter votre programme « *fpga_gpio.c* » afin de répondre à la totalité de la spécification.

14) Faire valider votre montage par l'assistant

Documents à rendre

Il n'y a pas de travail à rendre pour ce laboratoire.