

Laboratoire SCF

semestre de printemps 2025 - 2026

FIFO de taille générique

Objectifs pédagogiques

Cet exercice a pour but de réaliser une mémoire de type FIFO, en exploitant une mémoire et des paramètres génériques.

Cahier des charges

Il vous est demandé de réaliser une mémoire de type FIFO (First In First Out) de taille générique. Pour ce faire, séparez votre système en sous-modules en exploitant un composant mémoire (à vous de le développer).

Le nombre de mots mémorisés par la FIFO, ainsi que la taille de ces mots, est générique. Pour ce faire, deux paramètres génériques seront fournis :

- `FIFOSIZE` : Définit le nombre d'éléments que la FIFO doit contenir
- `DATASIZE` : Définit la taille des données

Les entrées/sorties sont :

Nom	Taille	Direction	Description
<code>clk_i</code>	1	in	Horloge du système
<code>rst_i</code>	1	in	Reset du système
<code>wr_i</code>	1	in	Indique une écriture
<code>rd_i</code>	1	in	Indique une lecture
<code>wr_data_i</code>	<code>DATASIZE</code>	in	Donnée d'écriture
<code>rd_data_o</code>	<code>DATASIZE</code>	out	Donnée de lecture
<code>full_o</code>	1	out	Indique que la FIFO est pleine
<code>empty_o</code>	1	out	Indique que la FIFO est vide

La FIFO doit indiquer si elle est vide, pleine, ou partiellement remplie, et ce en agissant sur les sorties `empty_o` et `full_o`.

Si une écriture est faite alors que la FIFO est pleine, la donnée est perdue. De même lire un élément d'une FIFO vide n'a pas de sens.

La donnée en sortie doit être disponible dès que la FIFO n'est plus vide, et l'activation du signal de lecture modifie cette sortie au prochain coup d'horloge.

Si vous en avez besoin, sachez que vous pouvez déclarer un entier défini dans un certain *range* de valeurs :

```
signal counter_s : integer range 0 to FIFOSIZE-1;
```

Travail à réaliser

1. Réfléchissez à la manière de réaliser le système (faut-il une machine d'états, des compteurs, de la logique combinatoire?)
2. Pour les entités à réaliser, décrire leur architecture en VHDL. Vous disposez déjà de l'entité de la FIFO, dans `src_vhdl/fifo.vhd`. L'usage d'IA est tout à fait autorisé.
3. Avant toute simulation, une synthèse permet de garantir que la description est bien synthétisable.
4. Qu'en est-il des ressources? Essayez avec différentes tailles... Est-ce que vous observez une différence entre l'usage de RAM distribuée par rapport aux block RAM?
5. Votre système est-il une machine de Moore ou de Mealy? Pourriez-vous en faire une machine de Medvedev?
6. Simuler votre système à l'aide des fichiers fournis.
 - Dans le répertoire `sim`, lancez la commande `vsim`, puis tapez `do ../scripts/sim.do` depuis la console Questasim.
 - Vous pouvez essayer plusieurs cas en ajoutant la taille de la FIFO suivi de la largeur des mots, à la manière suivante (exemple pour une profondeur de 16 et des mots de 32 bits): `do ../scripts/sim.do 16 32`
7. Vous pouvez également valider formellement votre FIFO à l'aide des fichiers fournis.
 - Allez dans le répertoire `comp`, lancez la commande `qverify -gui -do ../scripts/check.do`.
8. Pouvez-vous proposer une architecture décrite selon la méthode de Gaisler?
9. Le banc de test est en VHDL et n'offre pas une excellente structure. Pourriez-vous proposer des améliorations? Ou proposer une version SystemVerilog?