

Relatório ISA 12 bits

Por se tratar de uma arquitetura de **12 bits**, a organização das minhas **instruções** foi feita priorizando operações maiores com o registrador, tornando a codificação mais detalhada, porém, com uma maior capacidade.

Optei por usar 4 bits para o opcode, visando implementar até **16 instruções** diferentes. Embora não tenha conseguido implementar todas, o número de instruções desenvolvidas ainda assim ultrapassou as 8 instruções máximas que seriam possíveis caso tivesse optado por 3 bits para o opcode. Outro benefício dessa escolha foi não precisar me preocupar com o espaço geralmente reservado para a função (func), que é utilizada na **ULA**, aplicando isso a todos os tipos de formatos.

As instruções do tipo R funcionam no padrão: Registrador destino recebe ele mesmo com uma operação lógica-aritmética ($RD \leftarrow RD + RA$).

As instruções do tipo I possuem um registrador fixo onde será salvo o imediato de 8 bits, o que possibilita a não utilização de outro registrador. Uma das complicações encontradas é que essa abordagem impõe a necessidade de zerar o registrador fixo sempre que for adicionar outro imediato com a instrução ADDI, a fim de evitar a soma indevida dos imediatos.

As instruções do tipo J funcionam de maneira similar, onde, além do opcode, é incluído o endereço para onde se deseja pular.

Formato das instruções:

Tipo R:

OPCODE	RD	RS1
4	4	4

Tipo I:

OPCODE	IMM
4	8

Tipo J:

OPCODE	IMM
4	8

Tipo S:

OPCODE	RD	IMM
4	4	4

A convenção feita para essa ISA foi:

r0 > zero

r1 > retorno

(r2 - r7) > temporários

(r8 - r11) > argumentos

(r12 - r13) > salvos

r14 > stack

r15 > salva imm

Na implementação dentro do logisim, a **Unidade de Controle (UC)** vai usar essa tabela para gerenciar o circuito:

INST	OPCODE	M_IMM	M_ULA	WE_BR	FUNCT	SAVE	WE_ME	PC_OP	HEXADECIMAL CODE
ADD	0000	00	0	1	000	01	0	00	108
SUB	0001	00	0	1	001	01	0	00	1128
MUL	0010	00	0	1	010	01	0	00	2148
DIV	0011	00	0	1	011	01	0	00	3168
AND	0100	00	0	1	100	01	0	00	4188
OR	0101	00	0	1	101	01	0	00	51A8
ADDI	0110	01	1	1	000	01	0	00	6708
LW	0111	00	0	1	000	00	0	00	7100
SW	1000	00	0	0	000	01	1	00	800C
BEQ	1001	00	0	0	000	01	0	10	900A
J	1010	10	0	1	000	10	0	01	A911