

3V3_OBC
201 100nF
202 100nF
203 100nF
204 100nF
205 100nF
206 100nF
207 100nF
208 100nF
209 100nF
210 100nF
211 100nF
212 100nF
213 100nF
214 100nF
GND
SDRAM_D[0..31]
U201
SDRAM_D26 A1 DQ26
SDRAM_D24 A2 DQ24
GND A3 VSS_1
3V3_OBC A7 VDD_1
A8 DQ23
SDRAM_D23 A9 DQ21
SDRAM_D21 B1 DQ28
SDRAM_D28 B2 VDDQ_1
3V3_OBC B3 VSSQ_1
GND B7 VDDQ_2
GND B8 VSSQ_2
SDRAM_D19 B9 DQ19
GND C1 VSSQ_3
C2 DQ22
SDRAM_D27 C3 DQ27
SDRAM_D25 C7 DQ25
SDRAM_D22 C8 DQ22
SDRAM_D20 C9 DQ20
3V3_OBC D1 VDDQ_3
GND D2 VSSQ_4
SDRAM_D29 D3 DQ29
SDRAM_D30 D7 DQ30
SDRAM_D17 D8 DQ17
SDRAM_D18 D9 DQ18
3V3_OBC E1 VDDQ_4
3V3_OBC E2 VDDQ_5
SDRAM_D31 E3 DQ31
E7 NC_1
SDRAM_D16 E8 NC_2
GND E9 DQ16
GND F1 VSSQ_5
F2 VSS_2
SDRAM_NBL3 F3 DQM3
SDRAM_A3 F7 A3
SDRAM_A2 F8 A2
SDRAM_NBL2 F9 DQM2
3V3_OBC G1 VDD_2
SDRAM_A4 G2 A4
SDRAM_A5 G3 A5
SDRAM_A6 G7 A6
SDRAM_A10 G8 A10
SDRAM_A0 G9 A0
SDRAM_A1 H1 A1
SDRAM_A7 H2 A7
SDRAM_A8 H3 A8
SDRAM_A12 A12
NC_3 H7
BA1 H8 SDRAM_BA1
A11 H9 SDRAM_A11
CLK J1 R201 22Ω SDRAM_SDCLK
CKE J2 SDRAM_SDCKE0
A9 J3 SDRAM_A9
BA0 J7 SDRAM_BA0
CS J8 SDRAM_SDNE0
RAS J9 SDRAM_SDNRAS
DQM1 K1 SDRAM_NBL1
NC_4 K2
NC_5 K3
CAS K7 SDRAM_SDNCAS
WE K8 SDRAM_SDNWE
DQM0 K9 SDRAM_NBL0
VDDQ_6 L1 3V3_OBC
DQ8 L2
VSS_3 L3 GND
VDD_3 L7 3V3_OBC
DQ7 L8
VSSQ_6 L9 GND
VSSQ_7 M1 GND
DQ10 M2
DQ9 M3
DQ6 M7
DQ5 M8
VDDQ_7 M9 3V3_OBC
DQ12 N1 GND
DQ14 N2
DQ1 N3
DQ3 N7
VDDQ_8 N8
DQ11 N9 3V3_OBC
VDDQ_9 P1
VSSQ_9 P2 3V3_OBC
VDDQ_10 P3 GND
VSSQ_10 P7 3V3_OBC
DQ4 P8 GND
DQ13 P9
DQ15 R1
VSS_4 R2
VDD_4 R3 GND
DQ0 R7 3V3_OBC
DQ2 R8
R9
IS42S32160F-6BLI
SDRAM_BA1
SDRAM_SDCLK
SDRAM_SDCKE0
SDRAM_BA0
SDRAM_SDNE0
SDRAM_SDNRAS
SDRAM_NBL1
SDRAM_NBL[0..3]
SDRAM_SDNCAS
SDRAM_SDNWE
SDRAM_NBL0
SDRAM_A[0..12]
SDRAM_D[0..31]
SDRAM_D8
SDRAM_D7
SDRAM_D10
SDRAM_D9
SDRAM_D6
SDRAM_D5
SDRAM_D12
SDRAM_D14
SDRAM_D1
SDRAM_D3
SDRAM_D11
SDRAM_D4
SDRAM_D13
SDRAM_D15
SDRAM_D0
SDRAM_D2
3V3_OBC
C215 4,7uF
C216 4,7uF
GND
00_OBC_Top[7B], 02_MCU_Core[5A]
00_OBC_Top[7B], 02_MCU_Core[3A]
00_OBC_Top[7B], 02_MCU_Core[5A]
00_OBC_Top[7B], 02_MCU_Core[3A]
00_OBC_Top[7B], 02_MCU_Core[2C]
00_OBC_Top[7B], 02_MCU_Core[5A]
00_OBC_Top[7B], 02_MCU_Core[3C]
00_OBC_Top[7B], 01_Power[7A], 02_MCU_Core[7C], 04_Storage[2A], 05_Camera_IF[3A], 06_System_Bus[2C], 07_Supervision[3B], CAN_FD_Channel[2B], I2C_Buffer[3C]
Title
Size A4
Number
Revision
Date: 10/26/2026
Sheet of
File: C:\Users\..\03_SDRAM.SchDoc
Drawn By: