Universidad de Antioquia
Departamento de Ingeniería Electrónica y Telecomunicaciones

Laboratorio de Diseño de Productos Electrónicos

Práctica 4

Diseño Electrónico y Captura Esquemática

Tarjeta OBC del CubeSat UD34

Integrantes

José Manuel Arias Toro
Felipe Jiménez Ramírez

Tarjeta:	Computador de a bordo (OBC)
Software:	Altium Designer 26
Proyecto:	`p4_v07_Arias_Jimenez.PrjPcb`
Fecha:	26 de octubre de 2026

Índice

1. Descripción de la tarjeta y su función en el CubeSat **3**

2. Especificaciones y cambios frente a la práctica 3 **3**

2.1. Especificaciones de la OBC 4

3. Decisiones de diseño, componentes y cálculos **4**

3.1. Componentes seleccionados 4

3.2. Alternativas evaluadas 5

3.3. Librerías y correspondencia entre modelos 6

3.4. Presupuesto de potencia 6

3.5. Protección de entrada, shunt y medida de corriente 6

3.6. Rieles de 1,8 V y distribución 6

3.7. Cámara: memoria y ancho de banda 7

3.8. CAN-FD e I^2C 7

3.9. Telemetría analógica y temperatura 7

3.10. Supervisión y watchdog 8

3.11. Relojes y conexiones del MCU 8

4. Organización jerárquica y reutilización **9**

4.1. Diagrama funcional 9

4.2. Hojas del proyecto 9

5. Matriz de restricciones de PCB y condiciones de fabricación **10**

5.1. Restricciones eléctricas y de ubicación 10

5.2. Cálculo de ancho del riel de 3,3 V 13

5.3. Condiciones de fabricación 13

6. Registro de restricciones en Altium **13**

7. Revisión eléctrica y manual del diseño **14**

7.1. Recuperación de conectividad y auditoría 14

7.2. Validación del compilador/ERC 14

7.3. Correcciones realizadas y revisión de conexiones 15

7.4. Revisión manual 15

8. BOM y análisis de costos **15**

8.1. Lista de materiales generada en Altium 15

8.2. Precios consultados y criterio de cálculo 16

8.3. Comparación para 10, 100 y 1000 tarjetas 16

8.4. Gráfica y análisis 17

9. Referencias técnicas **17**

A. Lista de materiales de Altium **19**

1. Descripción de la tarjeta y su función en el CubeSat

En la práctica 3 planteamos el CubeSat UD34 para tomar imágenes de zonas cafeteras en Colombia y enviarlas a una estación terrestre en Medellín. Para hacerlo, el satélite necesita varios subsistemas: EPS para la energía, COMMS para las comunicaciones, ADCS para orientar el satélite, la carga útil de cámara y la OBC para coordinar las tareas.

En esta práctica nos correspondió diseñar **la tarjeta OBC**. Es la encargada de recibir los datos de la cámara y de los demás módulos, procesarlos, guardarlos en memoria y comunicarse con el resto del satélite. También debe poder detectar problemas de alimentación y recuperarse de algunos bloqueos mediante un circuito de supervisión.

En esta práctica desarrollamos la captura esquemática de la OBC en Altium Designer 26. Seleccionamos los componentes, conectamos sus bloques funcionales y calculamos las condiciones eléctricas y de diseño necesarias para continuar con la PCB. El enrutamiento y el desarrollo del firmware corresponden a otras etapas del proyecto.

La OBC se conecta al EPS, COMMS y ADCS por los conectores del Stack, además de disponer de una interfaz de cámara independiente. La idea es que cada tarjeta se pueda revisar por separado, pero que sus señales y alimentaciones queden claras para integrarlas después.

2. Especificaciones y cambios frente a la práctica 3

En el informe anterior definimos las funciones generales del CubeSat y sus interfaces. Al pasar al circuito detallado tuvimos que modificar algunas decisiones, sobre todo porque la captura de imágenes requiere más memoria y una conexión de mayor velocidad que la prevista inicialmente.

Tabla 1: Cambios entre el planteamiento de la práctica 3 y el esquemático actual.

Tema / origen	**Práctica 3**	**Práctica 4 y motivo del cambio**
Procesador / ESP-OB-01	Se planteaba una OBC basada en Cortex-M4, de 48 a 80 MHz.	Usamos STM32N657 (Cortex-M55) por sus periféricos para cámara, SDRAM y almacenamiento externo. El cambio exige revisar consumo y alimentación.
Cámara / IF-08	La interfaz de carga útil estaba planteada mediante SPI a 2 Mbps.	Se eligió MIPI CSI-2 para recibir directamente los datos de imagen de la cámara y se incorporó un conector FPC de 30 contactos.
Almacenamiento / ESP-OB-02	Se indicaban 128 MB de Flash no volátil.	Conservamos la NOR de 128 MB e incorporamos eMMC de 8 GB y SDRAM de 64 MB, para arranque, archivos e imágenes, respectivamente.
Buses / IF-02 a IF-04	Se planteaban I^2C, UART y CAN 2.0B entre subsistemas.	El esquema incluye dos canales CAN-FD, I^2C con buffers, dos UART, SPI y señales discretas para el Stack.
Consumo OBC	El presupuesto general reportaba 0,20 W nominal y 0,45 W máximo para la OBC.	Para dimensionar los rieles de alimentación utilizamos un presupuesto de diseño de 0,75 W nominal y 1,38 W durante captura.

La misión de observación de zonas cafeteras se mantiene. En esta etapa concretamos la solución electrónica para adquirir imágenes, guardarlas y comunicarlas a los demás subsistemas.

2.1. Especificaciones de la OBC

Tabla 2: Especificaciones de la OBC utilizadas en el diseño.

Aspecto	Objetivo o recurso	Implementación en el esquemático
Procesamiento	STM32N657, Cortex-M55, VFBGA264	El procesamiento y los periféricos se concentran en U8.
Adquisición	MIPI CSI-2 de dos carriles, interfaz de imagen RAW12	Conector J501 de 30 pines y circuitos de adaptación de niveles para las señales de control.
Memoria de trabajo	SDRAM de 64 MB, FMC de 32 bits	Capacidad para alojar dos tramas de imagen de aproximadamente 25,17 MB cada una, según el cálculo realizado.
Memoria no volátil	NOR 1 Gbit y eMMC 8 GB	Arranque y almacenamiento masivo, respectivamente.
Comunicaciones	CAN-FD A/B, I^2C SYS/ADCS, SPI S-Band, UART y GPIO	Buses conectados a través de la jerarquía y del Stack PC/104.
Supervisión	Watchdog independiente, alerta de potencia, telemetría ADC, temperatura	Monitoreo por ADC, TMP117 y circuito watchdog independiente.
Alimentación	Entrada 3V3_EPS y 5V_EPS; rieles internos 3V3, 1V8 y cámara	eFuse de entrada, conversión de 1,8 V y alimentación controlada de cámara.
Potencia OBC	0,75 W nominal y 1,38 W en captura, estimaciones del diseño actual	Presupuesto de diseño de la nueva arquitectura, con más memoria y periféricos.

3. Decisiones de diseño, componentes y cálculos

3.1. Componentes seleccionados

Tabla 3: Componentes principales de la solución.

Ref.	Referencia / fabricante	Bloque	Justificación de la selección
U8	STM32N657X0H3Q / ST	Procesamiento	CSI-2 RAW, FMC, XSPI, SDMMC, CAN y temporizadores; comercial no rad-hard.
U201	IS42S32160F-6BLI / ISSI	SDRAM	512 Mbit = 64 MB y organización de 32 bits.
U301	CYRS17B01G-133AZMB / Infineon	NOR de arranque	Memoria NOR de 1 Gbit para arranque y almacenamiento no volátil.
U302	MX52LM08A11XVI / Macronix	eMMC	Memoria eMMC de 8 GB conectada mediante SDMMC1.

Ref.	Referencia / fabricante	Bloque	Justificación de la selección
U1	TPS259470ARPWR / TI	eFuse	Limitación de corriente, UVLO/OVLO y señal de fallo.
U2	INA226AIDGSR / TI	Telemetría	Medición sobre shunt de 50 mΩ mediante I^2C.
U3	TPS62130ARGTR / TI	Buck 1,8 V	Conversión de potencia; salida PG monitorizada por el MCU.
U4–U5	TLV75518PDBVR / TI	LDO	1V8_AON y 1V8_A.
U6–U7	TPS22918DBVR / TI	Power switch	Habilitación selectiva de 5V_CAM y 3V3_CAM.
U501	PCA9306DCUR / TI	I^2C cámara	Traducción bidireccional entre 3,3 V y 1,8 V.
U502	SN74AVC4T774PWR / TI	Cámara	Adaptación de señales digitales con alimentación dual.
U601-A/B	TCAN334GDR / TI	CAN-FD	Dos transceptores independientes a 3,3 V.
U603 (2 inst.)	TCA4307DGKR / TI	I^2C	Buffer con recuperación y aislamiento lógico por canal.
U701	TPS3851G18EDRBR / TI	Supervisión	Supervisor de tensión y watchdog con salida de reset y entrada WDI.
U702	TMP117AIDRVR / TI	Temperatura	Sensor digital por I^2C, dirección `0x48`.
J501	FH12-30S-0.5SH(55) / Hirose	Cámara	Conector FPC de 30 contactos para líneas CSI-2 e I^2C de cámara.
H1–H2	ESQ-126-39-G-D	Stack CubeSat	Interfaz de apilamiento para alimentación y comunicación con otros módulos.

3.2. Alternativas evaluadas

Durante la selección se revisaron alternativas de microcontrolador para recibir imágenes y trabajar con memoria externa. En el diseño detallado se eligió el STM32N657 porque reúne los periféricos que necesitamos. Usar un procesador de aplicación habría agregado complejidad a la alimentación y a las memorias. La elección no significa que el componente esté calificado para operar en el espacio.

3.3. Librerías y correspondencia entre modelos

En Altium organizamos el STM32 en cinco partes que forman un solo componente U8. También empleamos un símbolo TQFP-100 para la memoria NOR y un símbolo multiparte para la eMMC. Utilizamos librerías de Altium y modelos importados de fabricantes; la numeración de pines, las huellas y los parámetros de identificación forman parte de la revisión de las librerías que acompañan al proyecto.

3.4. Presupuesto de potencia

Estimamos el consumo de la OBC sin contar el cabezal de cámara. Son cifras de diseño, no mediciones sobre una tarjeta fabricada.

Tabla 4: Presupuesto de potencia de la OBC.

Escenario	Potencia (W)	Corriente a 3,3 V (A)	Meta revisada (W)	Margen (W)
Nominal	0,75	0,227	0,80	+0,05
Captura	1,38	0,418	1,50	+0,12
Máximos simultáneos (hipótesis)	2,38	0,721	1,50	−0,88

El presupuesto de potencia es mayor que el definido en la práctica 3, debido a los recursos de memoria, captura de imagen y comunicaciones. El escenario nominal y el de captura se mantienen dentro de sus metas de referencia; el caso de máximos simultáneos ilustra el efecto de activar todas las cargas. La cámara dispone de rieles de alimentación independientes y conmutados.

3.5. Protección de entrada, shunt y medida de corriente

La alimentación entra por `3V3_EPS` → TVS D1 → FB1 → eFuse U1 → shunt R1 → `3V3_OBC`. El eFuse controla condiciones de habilitación, fallos y sobrecorriente; el INA226 mide la caída en R1.

Con $R_{\text{shunt}} = 50\,\text{m}\Omega$:

$$\Delta V_{\text{shunt}} = I R_{\text{shunt}}, \qquad P_{\text{shunt}} = I^2 R_{\text{shunt}}. \tag{1}$$

$$I = 0{,}72\,\text{A}: \quad \Delta V \approx 36\,\text{mV}, \qquad P \approx 26\,\text{mW}. \tag{2}$$

$$I = 1\,\text{A}: \quad \Delta V = 50\,\text{mV}, \qquad P = 50\,\text{mW}. \tag{3}$$

El shunt permite medir la corriente de entrada con una caída de tensión moderada. Para los umbrales UVLO/OVLO se calcularon $R2 = 3{,}32\,\text{k}\Omega$, $R3 = 143\,\text{k}\Omega$, $R4 = 100\,\text{k}\Omega$, $R5 = 215\,\text{k}\Omega$ y $R6 = 100\,\text{k}\Omega$, con valores objetivo aproximados de 2,92 V para arranque y 3,78 V para OVLO, y límite próximo a 1 A. El criterio de selección de D1 es que su tensión de trabajo y de sujeción sea compatible con la protección del riel de entrada de 3,3 V y con los umbrales del eFuse.

Los pines `AUXOFF`, `DVDT` e `ITIMER` de U1 se mantienen abiertos según el modo de operación elegido para el eFuse.

3.6. Rieles de 1,8 V y distribución

Desde `3V3_OBC` se genera `1V8_SMPS` mediante U3. Las ramas `1V8_AON` y `1V8_A` emplean LDO diferenciados para dominios siempre encendidos y dominios analógicos/condicionados. Los interruptores U6/U7 controlan `5V_CAM` y `3V3_CAM`. La señal `BUCK_PG`, de salida tipo drenador abierto, se conecta al MCU con una resistencia *pull-up* a `3V3_OBC`. El núcleo del STM32 dispone de su

propia arquitectura de regulación: **VDDCORE no se debe unir directamente al riel externo 1V8_SMPS**.

3.7. Cámara: memoria y ancho de banda

Para el cálculo se utiliza una resolución de 4096×3072 y almacenamiento de RAW12 expandido a 16 bits por píxel:

$$M_{\text{trama}} = 4096 \cdot 3072 \cdot 2 = 25\,165\,824 \text{ bytes} \approx 25{,}17\,\text{MB}. \tag{4}$$

Dos tramas requieren aproximadamente 50,33 MB; la SDRAM de 64 MB nominales dispone de capacidad suficiente para el doble búfer, sin descontar las reservas de firmware, estructuras de datos y organización del controlador.

Para evaluar el ancho de banda usamos un escenario de dos carriles MIPI CSI-2 a 0,7 Gbit/s por carril:

$$R_{\text{pix}} = \frac{2(0{,}7 \times 10^9)}{12} \approx 116{,}7 \times 10^6 \text{ píxeles/s}, \tag{5}$$

$$B_{\text{escrit.}} = 2R_{\text{pix}} \approx 233{,}3\,\text{MB/s}. \tag{6}$$

Con FMC de 32 bits a 166 MHz, el máximo ideal es 664 MB/s; suponiendo eficiencia del 60 % se obtienen 398,4 MB/s, margen aproximado $398{,}4/233{,}3 \approx 1{,}71$. A 75 MHz, la cifra sostenida estimada sería solamente 180 MB/s, insuficiente para ese escenario (margen 0,77). El cálculo sirve para comparar órdenes de magnitud de capacidad de interfaz y de memoria; no corresponde a una medición de transferencia real.

3.8. CAN-FD e I²C

Cada canal CAN dispone de transceptor TCAN334 con terminación dividida $R601 = R602 = 60{,}4\,\Omega$:

$$R_{\text{term}} = R601 + R602 = 120{,}8\,\Omega. \tag{7}$$

El condensador del punto medio a tierra es de 4,7 nF. En un bus CAN la terminación se coloca en los extremos físicos; la división en dos resistencias ayuda a filtrar el ruido de modo común. Los valores antiguos de 60,4 kΩ se corrigieron a 60,4 Ω en la revisión auditada.

Los buffers TCA4307 separan I^2C `SYS` y `ADCS` de los tramos del Stack. Se prevén resistencias *pull-up* de 2,2 kΩ por lado. En una línea a 3,3 V, la corriente de una resistencia totalmente en bajo es aproximadamente $I = 3{,}3/2200 = 1{,}5$ mA. Los condensadores de desacoplo de los buffers son de 100 nF.

3.9. Telemetría analógica y temperatura

Los divisores de la hoja 07 llevan tensiones de alimentación al ADC1 del STM32. Para un divisor ideal:

$$V_{\text{ADC}} = V_{\text{riel}} \frac{R_{\text{inferior}}}{R_{\text{superior}} + R_{\text{inferior}}}. \tag{8}$$

Tabla 5: Cálculos de telemetría para rieles supervisados.

Red	Resistencias (arriba/abajo)	Factor	Cálculo
ADC_3V3_OBC	30,1 kΩ/10 kΩ	0,2494	A 3,6 V: $V_{\mathrm{ADC}} \approx 0,898$ V.
ADC_5V_CAM	30,1 kΩ/10 kΩ	0,2494	A 5,5 V: $V_{\mathrm{ADC}} \approx 1,372$ V.
ADC_1V8	10 kΩ/10 kΩ	0,5	A 1,98 V: $V_{\mathrm{ADC}} = 0,990$ V.

Los cálculos usan una referencia del ADC de 1,5 V. Para los divisores 30,1/10 kΩ, la resistencia de Thévenin es aproximadamente 7,51 kΩ y, con 100 nF, la constante temporal es $\tau \approx 0{,}751$ ms. Por ello se reservan para telemetría lenta. El sensor TMP117 comparte I^2C1 con el INA226, utilizando la dirección 0x48 con ADD0 a tierra.

3.10. Supervisión y watchdog

El circuito U701 recibe alimentación de 3V3_OBC y pulsos de vigilancia WDI desde el MCU. La referencia colocada en el esquema es TPS3851G18EDRBR, cuya variante de umbral está diseñada para 1,8 V. Por esa diferencia, el esquema documenta el watchdog, pero no demuestra supervisión del umbral de 3,3 V.

El tiempo del watchdog con la opción extendida y $C_{WD} = 100$ nF se estima con la expresión indicada en la hoja de datos TI:

$$t_{WD}(\mathrm{ms}) \approx 77{,}4\, C_{WD}(\mathrm{nF}) + 55{,}2 = 7795{,}2\,\mathrm{ms} \approx 7{,}8\,\mathrm{s}. \tag{9}$$

La entrada OBC_RESET_EXT_N llega desde el Stack al MCU y se conecta mediante R705 de 100 Ω a la entrada MR del supervisor. La ruta de reinicio del hardware también incluye las señales WDO_N y MCU_NRST.

3.11. Relojes y conexiones del MCU

Se incluyeron un HSE de 24 MHz y un LSE de 32,768 kHz, sus condensadores, circuitería de arranque/BOOT y conector de depuración J1. Según la netlist analizada, MCU_SWDIO va de PA13 (U6) a J1-2, MCU_SWCLK de PA14 (T6) a J1-4 y MCU_SWO de PB5 (U12) a J1-6. La programación y la depuración se realizan desde J1, dentro de la hoja de MCU.

Las líneas SPI S-Band, UART Gyro, UART Comms, tres MTQ_DIR, tres MTQ_PWM y OBC_HEARTBEAT se integraron hacia el Stack. EFUSE_FLT y BUCK_PG se asignaron a PH3/B1 y PH4/F4. OBC_RESET_EXT_N se asignó a PG1/R9 como entrada de observación; esta lectura no reemplaza el reset físico por MR del supervisor. La asignación de pines se organiza por periféricos y por función, manteniendo las señales de control como entradas o salidas según corresponda.

4. Organización jerárquica y reutilización

4.1. Diagrama funcional




Figura 1: Organización funcional simplificada de la OBC; no representa todas las redes ni la topología física.

4.2. Hojas del proyecto

Organizamos el proyecto por funciones para no tener todos los circuitos en un solo plano. La hoja `00_OBC_Top.SchDoc` conecta los bloques y permite seguir las señales entre ellos. En total existen nueve hojas principales (incluida la raíz) y dos diseños reutilizables:

Tabla 6: Estructura jerárquica capturada en Altium.

Archivo	**Función**
`00_OBC_Top.SchDoc`	Integración de hojas, Sheet Symbols, Sheet Entries y Ports.
`01_Power.SchDoc`	Protección de entrada, medida de corriente, conversión a 1,8 V, rieles y switches de cámara.
`02_MCU_Core.SchDoc`	STM32N657, alimentación, desacoplo, osciladores, arranque, SWD/SWO y multiplexación de periféricos.
`03_SDRAM.SchDoc`	IS42S32160F y su interfaz FMC de 32 bits.
`04_Storage.SchDoc`	NOR de arranque CYRS17B01G y eMMC MX52LM08A11XVI.
`05_Camera_IF.SchDoc`	Conector J501, pares CSI-2, traducción I^2C y señales de control de cámara.
`06_System_Bus.SchDoc`	Integración de CAN-FD A/B y buffers I^2C de sistema y ADCS.
`07_Supervision.SchDoc`	Supervisor/watchdog, TMP117 y divisores de telemetría ADC.
`08_Stack_Connector.SchDoc`	Conectores H1/H2 hacia EPS, COMMS, ADCS, S-Band y actuadores.
`CAN_FD_Channel.SchDoc`	Subhoja reutilizada dos veces; designadores físicos independientes por canal.

Archivo	Función
`I2C_Buffer.SchDoc`	Subhoja reutilizada dos veces, separando lados IN/OUT de SYS y ADCS.

El MCU aparece en cinco partes, `U8A-U8E`, pero todas forman el mismo componente físico U8. El uso de conexiones jerárquicas permite verificar la dirección de los Ports y mantener separadas las redes de cada instancia. Particularmente, `I2C_SYS_SCL` y `I2C_SYS_SCL_STK` son redes diferentes, separadas por el buffer, y no deben unirse directamente.

5. Matriz de restricciones de PCB y condiciones de fabricación

5.1. Restricciones eléctricas y de ubicación

A partir de los componentes y sus interfaces establecimos las restricciones eléctricas y geométricas para el diseño físico. La matriz reúne los criterios de impedancia, temporización, alimentación, ubicación y fabricación junto con su fundamento y forma de comprobación.

Tabla 7: Matriz de restricciones eléctricas y de fabricación.

ID / origen	Restricción y alcance	Valor / naturaleza	Fundamento	Aplicación y verificación	Comprobación en PCB
PCB-01 / IF-01	Impedancia de los pares CSI_CK, CSI_D0 y CSI_D1.	$100\ \Omega \pm 10\,\%$; fuente técnica.	AN5967, D-PHY.	Clase CSI y Differential Pair; verificar con apilamiento y DRC.	Cálculo de stackup y DRC.
PCB-01a / IF-01	Desfase dentro de cada par CSI.	$\pm 0,127$ mm; fuente técnica.	AN5967.	Matched Length, medición de longitud diferencial.	Comprobación física.
PCB-01b / IF-01	Desfase relativo reloj–datos de CSI.	$\pm 2,54$ mm; fuente técnica.	AN5967.	Clase CSI y regla de igualación.	Comprobación física.
PCB-01c / IF-01	Máxima longitud/vías del enlace CSI.	≤ 203 mm; ≤ 2 vías; fuente técnica.	AN5967.	Length/Via Style; DRC posterior.	Comprobación física.
PCB-01d / IF-01	Retorno sin discontinuidades para pares CSI.	GND continuo; recomendación.	AN5967 / D-PHY.	Nota de ubicación y revisión de planos.	Inspección de montaje.
PCB-02 / CHG-03	Impedancia simple propuesta para FMC.	$50\ \Omega$; inferencia.	Criterio de integridad de señal para FMC.	Clase SDRAM; simulación/cálculo con stackup.	Cálculo de impedancia.
PCB-02a / CHG-03	Capacitancia por señal para modo FMC de 166 MHz.	≤ 20 pF; fuente técnica.	DS14791, condiciones de FMC.	Evaluar pin+cobre+vías/carga; documentación.	Comprobación de trazado.
PCB-02b / CHG-03	Igualación FMC respecto al reloj SDCLK.	Igualación respecto a SDCLK; criterio de temporización.	AN5967 + hoja SDRAM.	Matched Length, inspección de datos.	Comprobación de trazado.
PCB-02c / CHG-03	Pines FMC primarios y configuración RETIME.	Requisito técnico.	DS14791.	Pinout CubeMX y nota de firmware; revisar alternativa de 75 MHz.	Revisión de periféricos.
PCB-03 / IF-03	Longitud y sesgo XSPI2/NOR.	Longitudes controladas; criterio de temporización.	RM0486, hoja NOR.	Clase NOR, reglas de longitud.	Comprobación de trazado.
PCB-03a / IF-03	Longitud y sesgo SDMMC1/eMMC.	Longitudes controladas; criterio de temporización.	RM0486, hoja eMMC.	Clase eMMC, Matched Length.	Comprobación de trazado.
PCB-04 / IF-05	Lazo SMPS interno: L, condensadores y retorno próximos al MCU.	$L \approx 1\,\mu$H; $4\times15\,\mu$F; fuente técnica.	AN5967.	Nota de disposición, inspección de colocación.	Comprobación física.
PCB-05 / IF-05	Desacoplos cerca de bolas de alimentación del BGA.	Cualitativa; fuente técnica.	AN5967.	Nota e inspección de proximidad.	Comprobación física.
PCB-06 / ET-OBC-01	Cristales HSE/LSE próximos al MCU y retorno GND.	Cualitativa; recomendación.	AN5967.	Nota, inspección de rutas de reloj.	Comprobación física.
PCB-07 / IF-05	Riel 3V3_OBC para 1 A y caída menor de 1 %.	$\Delta V < 33$ mV; inferencia calculada.	Ley de Ohm; IPC-2221 preliminar.	Clase de potencia y Width; revisar apilamiento.	Comprobación de PCB.
PCB-08 / ET-OBC-01	Apilamiento propuesto con planos de retorno.	6 capas; recomendación.	Arquitectura MCU/interfaz CSI.	Layer Stack Manager, proveedor y geometría.	Apilamiento de referencia.
PCB-09 / IF-05	Lazo de buck 1V8 y retorno de potencia corto.	Cualitativa; recomendación.	Hoja del TPS62130.	Nota, inspección de ubicación.	Comprobación de PCB.
PCB-10 / IF-05	Dominios analógicos aislados del ruido de conmutación.	Cualitativa; fuente técnica.	AN5967.	Separación y desacoplo, revisión manual.	Comprobación física.

ID / origen	Restricción y alcance	Valor / naturaleza	Fundamento	Aplicación y verificación	Comprobación en PCB
PCB-11 / IF-01	Resistencia CSI_REXT próxima a la bola.	200 Ω, 1 %; fuente técnica.	DS14791 / AN5967.	Componente en esquema y nota de ubicación.	Inspección de montaje.
PCB-12 / IF-01	Geometría y pinout del enlace a J501/FPC.	Conector FPC y CSI-2; criterio de interfaz.	Datos de cámara y conector.	Clase CSI/J-CAM; revisar ficha final.	Interfaz J501.
PCB-13 / IF-07	CAN A/B y terminación solo en extremos.	120,8 Ω por canal si poblada; recomendación.	TCAN334, topología del bus.	Nota de opción de montaje/DRC.	Verificación topológica.
PCB-14 / RA-02	Disipación térmica y ubicación de sensor TMP117.	Ubicación de componentes sensibles al calor; criterio térmico.	DS14791, presupuesto OBC.	Estimar T_j, vías/plano y pruebas futuras.	Comprobación de PCB.
PCB-15 / paso 8	Capacidad de pistas, vías, máscara, distancias a borde y encapsulados.	Según servicio del proveedor; exigencia de guía.	Tabla de fabricación en sección siguiente.	Design Rules, comprobación contra la web del fabricante.	Reglas de fabricación.

5.2. Cálculo de ancho del riel de 3,3 V

Para una corriente de 1 A, tramo de 50 mm, cobre de 35 µm (1 oz), temperatura de referencia de 20 °C y caída permitida de 1 % de 3,3 V:

$$\Delta V_{\text{máx}} = 0{,}033\,\text{V}, \qquad w_{\Delta V} = \frac{\rho L I}{\Delta V_{\text{máx}} t} = \frac{1{,}72 \cdot 10^{-8} \cdot 0{,}05 \cdot 1}{0{,}033 \cdot 35 \cdot 10^{-6}} \approx 0{,}745\,\text{mm}. \tag{10}$$

Usando el cálculo térmico preliminar de la hoja `Calculo_pistas` (modelo IPC-2221, pista externa, aumento de 10 °C) se obtiene un mínimo aproximado de 0,30 mm. Controla, por tanto, la caída de tensión bajo esos supuestos. El cálculo lleva a un **ancho de referencia de 0,8 mm para el tramo analizado**, considerando la longitud, el cobre y la corriente utilizados.

5.3. Condiciones de fabricación

Como servicio de fabricación de referencia utilizamos las capacidades publicadas de JLCPCB, consultadas el 26 de octubre de 2026 (https://jlcpcb.com/capabilities/pcb-capabilities/). Los cálculos consideran una PCB de **6 capas, material FR-4, espesor 1,6 mm, cobre externo de 1 oz, interno de 0,5 oz y acabado ENIG**.

Tabla 8: Capacidades del fabricante y criterios de diseño del proyecto.

Concepto	Referencia del fabricante	Regla o consideración inicial
Pista / separación, multicapa 1 oz	Mínimo publicado aprox. 0,09/0,09 mm	Objetivo de diseño ≥0,12/0,12 mm para señales ordinarias.
Taladro mecánico	Mínimo de capacidad 0,15 mm	Taladro de referencia 0,30 mm.
Via pasante	Vías pasantes para servicio multicapa	Pad 0,60 mm, taladro 0,30 mm, anillo nominal 0,15 mm.
Anillo anular PTH, multicapa	Anillo mínimo próximo a 0,15 mm	Diseñar en función del paso y el escape de las bolas BGA.
Puente de máscara	Aproximadamente 0,10 mm para la referencia consultada	Considerar aperturas de máscara de BGA y FPC.
Distancia máscara/pista	Capacidad publicada desde 0,09 mm	Definir aperturas según los pads y la máscara.
Separación a borde / fresado	Condicionada por el contorno y fresado	Aplicar el retiro al borde indicado para el contorno de tarjeta.
Vías ciegas/enterradas	No disponibles en servicio estándar citado	Diseñar el escape con vías pasantes.

La geometría de los pares diferenciales de 100 Ω se determina con el apilamiento del fabricante; los mínimos de fabricación por sí solos no garantizan la impedancia ni la integridad de señal.

6. Registro de restricciones en Altium

Las restricciones se documentan mediante las denominaciones de red, la matriz técnica y las notas de diseño. En Altium se distingue entre la información capturada en el esquemático y las reglas geométricas propias de la PCB:

- **En el esquemático:** nombres de las redes CSI, FMC/SDRAM, NOR, eMMC y potencia, con las características y valores indicados en la matriz. Las clases y pares diferenciales se pueden expresar mediante directivas *Parameter Set*.
- **Durante el diseño físico:** impedancia diferencial CSI, igualación de longitudes, anchos de pista, separaciones y configuración de vías en el gestor de reglas o *Constraint Manager*.
- **Notas de ubicación:** cercanía de condensadores de desacoplo, retornos de SMPS, separación analógico/digital, proximidad del TMP117 y orientación del FPC.

El ERC permite comprobar conexiones eléctricas del esquemático. En la etapa de diseño físico se utilizan las reglas geométricas y el DRC para comprobar anchos, separaciones, impedancias y longitudes.

7. Revisión eléctrica y manual del diseño

7.1. Recuperación de conectividad y auditoría

Tuvimos un problema cuando se usó *Align to Grid* en hojas completas: algunos cables dejaron de tocar los pines. Recuperamos una versión anterior desde Altium 365 y comprobamos las conexiones de I^2C, NOR y supervisión. Se continuó el trabajo sobre esa base, no sobre el archivo dañado.

Tabla 9: Comparación de netlists recuperada y posterior.

Indicador	Base recuperada	Netlist posterior aportada
Componentes	235	236
Redes	172	190
Terminales referenciados	929	969

La NOR U301 recuperó 34 terminales conectados frente a solo seis en la versión afectada, y las redes I^2C1 SCL y SDA quedaron separadas. La netlist posterior incorpora las señales MTQ, heartbeat, reset, eFuse, PG y cámara.

7.2. Validación del compilador/ERC

El registro proporcionado, con fecha 26/10/2026 a las 01:07, reporta **compilación exitosa, cero errores y 110 advertencias**. Se clasificaron así en el análisis de revisión:

Tabla 10: Clasificación de advertencias en el registro disponible.

Categoría	Cantidad
Combinaciones de tipos eléctricos de pines y Ports	69
Redes con múltiples nombres	17
Redes sin fuente conductora identificada	17
Net Labels flotantes	3
Redes con un solo pin	3
Segmento de cable sin conexión	1
Total	**110**

Las advertencias de alimentación y de pines GPIO reflejan, en parte, las categorías eléctricas definidas en las bibliotecas. Otras corresponden a nombres de red, etiquetas o conectores. La revisión complementó el reporte ERC con una inspección manual de las conexiones.

7.3. Correcciones realizadas y revisión de conexiones

Durante el diseño y la revisión efectuamos varias correcciones de conectividad. La tabla resume las que quedaron registradas en la netlist analizada.

Tabla 11: Resultados de la revisión de conectividad.

Bloque	**Resultado de la revisión**
CAN A/B	Terminaciones divididas de $60,4\,\Omega + 60,4\,\Omega$ por canal.
I^2C y NOR	Líneas I^2C1 SCL/SDA independientes y 34 terminales conectados en U301.
Power	Señales `EFUSE_FLT` y `BUCK_PG` conectadas a las entradas U8-B1 y U8-F4.
Depuración	SWDIO, SWCLK y SWO conectadas desde U8 hasta el conector J1.
Stack	Señales SPI S-Band, UART, MTQ DIR/PWM, heartbeat y CAN/I^2C integradas entre MCU y conectores.
Reset externo	Conexiones desde H1 hacia PG1 y la entrada MR de U701, mediante R705.

El reporte ERC también identificó un nombre de red anómalo en `OBC_RESET_EXT_N`, etiquetas flotantes y una conexión de `NOR_RST_N` con un único terminal. Son observaciones del registro eléctrico del 26 de octubre y se distinguen de las conexiones confirmadas en la netlist. En la revisión de componentes también se observó que la variante `TPS3851G18EDRBR` corresponde a un umbral de 1,8 V, distinto del riel de 3,3 V empleado para la supervisión.

7.4. Revisión manual

Se inspeccionaron los bloques de alimentación, memoria, comunicaciones, depuración y enlaces jerárquicos. La verificación manual se concentró en los tipos de Port, los niveles de alimentación, las terminaciones CAN, las señales de reset y la separación de ambos lados de los buffers I^2C. La compilación sin errores se toma como resultado de revisión del esquemático, no como una prueba de funcionamiento del circuito físico.

8. BOM y análisis de costos

8.1. Lista de materiales generada en Altium

Exportamos la lista de materiales desde *Reports >Bill of Materials* del proyecto OBC y la organizamos por componentes equivalentes. La exportación tiene **67 grupos y 227 unidades por tarjeta**. Al compararla con la netlist de 236 componentes, encontramos que los **nueve elementos faltantes son TP1–TP9**, puntos de prueba que no quedaron incluidos en la BOM. La lista con los designadores, cantidades y huellas se encuentra completa en el Anexo A y en el Excel adjunto `OBC_UD34_BOM_Cotizaciones_Informe_Final.xlsx`.

La BOM se agrupó por valores y referencias, conservando las cantidades y huellas exportadas. Para los circuitos integrados, memorias y conectores identificados se incluyen sus referencias de fabricante. La tabla detallada aparece en el Anexo A y el Excel de costos acompaña los archivos de entrega.

8.2. Precios consultados y criterio de cálculo

Revisamos precios públicos por cantidad en DigiKey, Mouser y LCSC el 26 de octubre de 2026. Se tomaron como muestra económica **20 grupos de componentes** (27 unidades por OBC) con tarifas públicas por cantidad. Estos precios están documentados por referencia y enlace en el Excel. Para cada lote aplicamos el escalón de precio visible según el *número total de unidades del componente*, que no tiene por qué coincidir con el número de tarjetas:

$$Q_{i,N} = N\, q_i, \qquad C_N^{\text{parcial}} = \sum_{i \in \mathcal{C}} Q_{i,N}\, p_i(Q_{i,N}), \qquad c_N^{\text{parcial}} = \frac{C_N^{\text{parcial}}}{N}, \tag{11}$$

donde q_i es la cantidad por tarjeta y $\mathcal{C}$ reúne exclusivamente las piezas con precios publicados. Para comparar los lotes se aplicó el mismo criterio de cálculo, utilizando los escalones de precio publicados para las cantidades consultadas. Las cifras corresponden a valores de referencia por cantidad, no a una orden de compra.

Tabla 12: Principales componentes con precio público de referencia (USD por unidad, según la cantidad de piezas requeridas en cada lote).

Componente	U/OBC	10 OBC	100 OBC	1000 OBC	Origen
MX52LM08A11XVI	1	75.47	71.17	71.17	DigiKey
ESQ-126-39-G-D	2	11.73	9.51	6.04	DigiKey
STM32N657X0H3Q	1	18.19	17.43	16.42	Mouser
IS42S32160F-6BLI	1	14.97	12.87	12.87	LCSC
TCA4307DGKR	2	2.44	2.01	1.88	DigiKey
TMP117AIDRVR	1	4.78	4.21	3.79	DigiKey
TCAN334GDR	2	2.37	1.95	1.82	DigiKey
INA226AIDGSR	1	2.10	1.72	1.50	DigiKey
TPS62130ARGTR	1	1.70	1.38	1.19	DigiKey
FTSH-105-01-L-DV-K	1	1.37	1.07	0.75	DigiKey

Dentro de los componentes considerados en este cálculo, los de mayor participación son la eMMC, los conectores del Stack, el STM32 y la SDRAM. Se utilizaron referencias comerciales y escalones de precio publicados por distribuidores [13, 14, 15].

8.3. Comparación para 10, 100 y 1000 tarjetas

La tabla compara, con un criterio homogéneo, el subtotal de los 20 grupos de componentes seleccionados para la evaluación económica. Estas cifras sirven para observar el efecto del volumen de compra en las referencias cotizadas.

Tabla 13: Subtotales de las referencias seleccionadas para el análisis de costos.

Lote	Subtotal del lote (USD)	Subtotal por OBC (USD)
10 OBC	1,585.24	158.52
100 OBC	14,221.25	142.21
1000 OBC	131,972.89	131.97

8.4. Gráfica y análisis




Figura 2: Subtotales por tarjeta de las referencias cotizadas para los tres lotes.

El subtotal por tarjeta disminuye al aumentar el lote debido a los descuentos por volumen, especialmente en el microcontrolador, las memorias y los conectores. El análisis considera únicamente los componentes incluidos en la muestra de cotizaciones; excluye fabricación de PCB, ensamblaje, transporte e impuestos, siguiendo el alcance económico de la guía.

9. Referencias técnicas

[1] Departamento de Ingeniería Electrónica. *Práctica 4: Diseño Electrónico y Captura Esquemática*, guía de laboratorio suministrada al equipo, 2026.

[2] J. M. Arias Toro y F. Jiménez Ramírez. *Informe Técnico de Arquitectura y Especificación del CubeSat UD34 (Práctica 3)*, septiembre de 2026.

[3] Equipo CubeSat UD34. Guías de diseño de la OBC y matriz de restricciones utilizada durante la captura del esquemático, octubre de 2026.

[4] STMicroelectronics. *STM32N6x5xx/STM32N6x7xx Datasheet*, DS14791; revisar la revisión correspondiente a la pieza comprada. https://www.st.com/resource/en/datasheet/stm32n647a0.pdf.

[5] STMicroelectronics. *AN5967: Getting started with the hardware development for STM32N6 MCUs*. Referencia para alimentación, desacoplamiento y rutas críticas.

[6] STMicroelectronics. *RM0486: STM32N6 reference manual*. Configuración FMC, CSI, SDMMC y periféricos.

[7] Texas Instruments. *TPS25947xx eFuse datasheet*, referencia TPS259470ARPWR. https://www.ti.com/product/TPS25947/part-details/TPS259470ARPWR.

[8] Texas Instruments. *TPS3851 Precision Voltage Supervisor with Integrated Watchdog Timer*, Rev. B. https://www.ti.com/lit/ds/symlink/tps3851.pdf.

[9] Texas Instruments. Hojas técnicas de INA226, TPS62130, TLV75518, TPS22918, TCAN334, TCA4307, PCA9306, SN74AVC4T774 y TMP117, consultadas por referencia de parte.

[10] ISSI, Infineon y Macronix. Hojas de datos de IS42S32160F, CYRS17B01G y MX52LM08A11XVI, respectivamente.

[11] Teledyne e2v. *Emerald Gen2 12M USV* y ficha comercial de la familia Emerald Gen2.

[12] Altium. *Capturing Your Design Idea as a Schematic* y *Working with Directives on a Schematic*. https://www.altium.com/documentation/altium-designer/schematic; https://www.altium.com/es/documentation/altium-designer/schematic/directives.

[13] DigiKey. Fichas de producto y escalones de precio de STM32N657X0H3Q, MX52LM08A11XVI, TPS259470ARPWR y otros componentes; consulta de referencia 26 de octubre de 2026. https://www.digikey.com/.

[14] Mouser Electronics. Precio por cantidad para STM32N657X0H3Q. Consulta de referencia 26 de octubre de 2026. https://www.mouser.com/en/ProductDetail/STMicroelectronics/STM32N657X0H3Q.

[15] LCSC. Fichas comerciales de IS42S32160F-6BLI y FH12-30S-0.5SH(55), con precios por cantidad. Consulta de referencia 26 de octubre de 2026. https://www.lcsc.com/.

[16] Infineon Technologies. CYRS17B01G-133AZMB, memoria NOR espacial con cotización mediante contacto comercial. Consulta de referencia 26 de octubre de 2026. https://www.infineon.com/part/CYRS17B01G-133AZMB.

[17] JLCPCB. *PCB Manufacturing Capabilities*, consulta de referencia: 26 de octubre de 2026. https://jlcpcb.com/capabilities/pcb-capabilities/.