Fecha: 23-10-2020



Control:

Examen de Arquitectura de Computadores

Instrucciones generales para la realización de este examen

La respuesta debe escribirse en el hueco existente a continuación de cada pregunta con letra clara. Cada respuesta incorrecta, ilegible o vacía no suma ni

ni re	esta. En el caso de preguntas teóricas se valorará la capacidad de síntesis.
	Se ejecuta un benchmark multihilo, con 3 hilos, en dos computadores diferentes, A y B. El computador A tiene un procesador de 4 núcleo mientras que el procesador B es mononúcleo. El tiempo medio de respuesta del benchmark es de 15.7 segundos en el computador A y de 31. segundos en el computador B.
	a— (0.25 puntos) ¿Cuál es el rendimiento de cada computador utilizando la productividad?
	A: B:
	b — (0.5 puntos) ¿Cuál es la aceleración del computador A con respecto al computador B?
	c— (0.75 puntos) Se sutituye el procesador del computador B por uno multinúcleo con 4 núcleos. El tiempo de respuesta del benchmark s divide por el número de hilos que se pueden ejecutar de forma concurrente en el sistema. En este nuevo escenario, ¿cuál es la aceleración de computador B con respecto a A?
2 🗆	1 Sea una CPU segmentada con pipeline de 10 etapas y una productividad maxima de 400 MIPS.
Γ	a— (0.5 puntos) ¿Cuál es la frecuencia de esta CPU, expresada en GHz?
	b— (0.5 puntos) ¿Cuál debería ser el ancho de emisión de esta CPU si se decidiera convertirla en superescalar para lograr una productivida máxima de 2800 MIPS?
1 2 3 4	Se ejecuta el siguiente programa MIPS64 sobre una microarquitectura segmentada básica cuya única mejora es una unidad no segmentada d multiplicación/división de enteros de 5 ciclos. Las excepciones precisas no están soportadas. xori r4, r0, 1; r4 = 1 slt r2, r3, r4 bne r4, r0, label; branch on r4 not equal to r0 dsub r3, r9, r7 label: dmul r5, r9, r6 ori r5, r0, 7
'L	 a— (1 punto) Enumera las dependencias de datos que existen en el programa, especificando tipo junto con las instrucciones y registros involuciones. Ejemplo de respuesta: RAW => daddi, ori : r7 // dsub, xori : r3
	RAW =>
	WAW =>
	WAR =>
L	 b— (1 punto) Indica las duraciones de las detenciones expresadas en ciclos de reloj. Para los tipos RAW, WAW y estructural debe indicars además la instrucción que se detiene, mientras que para el tipo control la instrucción que la provoca. Si un tipo de detención no aparece indícalo con N/A. Si hay varias detenciones del mismo tipo deben indicarse todas. Ejemplo de respuesta, RAW: xor 1 ciclo // andi 2 ciclos
	RAW:
	WAW:
	Estructural:





c –	- (1 punto) ¿Cuántos ciclos de reloj son necesarios para ejecutar el código anterior? ¿Cuál es el CPI ignorando el transitorio inicial? Inc	dica
	la expresión matemática utilizada para obtener el CPI.	

Ciclos:	CPI:	
` .	odas las rutas de reenvío estuviesen implementadas o de respuesta: Salida EX daddi -> Entrada EX da	en esta microarquitectura, ¿qué rutas se activarían al ejecutar el program nul.
físico al final de lo originalmente con	la ejecución del programa y a qué registro físico es ntiene los registros rr32 a rr63 y a los que se van a	
Ejemplo de resp	uesta para esta pregunta: Registro r7 asignado a rr	43.

4 ☐ Una microarquitectura MIPS64 implementa evaluación clásica de saltos (en la etapa MEM), predición de saltos siempre no tomado y sin rutas de reenvío. Sobre esta microarquitectura se ejecuta el siguiente código.

```
daddi
                r9. r0. 648
       daddi
                r7, r0, 33
startloop:
       daddi r8, r15, r10
       daddi r9, r9, -1
       beqz r9, exitloop
                           ; Branch on Equal Zero
       daddi r7, r7, -3
                             ; r7 decrement by -3
       bneqz r7, startloop
                             ; Branch on NOT Equal Zero
exitloop:
       sd
              r8, 100(r0)
       xor
              r8, r8, r8
```

a— (1.5 puntos) Rellena todas las filas del siguiente cronograma con la evolución de las primeras instrucciones del programa sobre el pipeline.

Instrucción \ Ciclo	1	2	3	4	5	6	7	8	9	10	11	12	13	14
daddi r9, r0, 648	IF													
daddi r7, r0, 33														
-														
-														

b— (0.5 puntos) Teniendo en cuenta las dos instrucciones de salto del programa. Para el programa completo, ¿Cuántas veces en total acierta la predicción el predictor siempre no tomado? ¿Y cuántas veces en total falla la predicción? Nota: el predictor solo se aplica a las instrucciones de salto condicional.

Núm. aciertos:	Núm. fallos:

c— (0,5 puntos) Si el predictor de saltos siempre no tomado se sustituye por un predictor dinámico de 2 bits con el valor 01 por defecto del historial (weak not taken), ¿cuántos ciclos de reloj se detendría el pipeline en la ejecución del programa completo debido a la instrucción beqz r9, exitloop y a la instrucción bneqz r7, startloop?

```
beqz r9, exitloop: bneqz r7, startloop:
```

d— (0,5 puntos) Si el programa se ha cargado a partir de la dirección de memoria C7ECh ¿Cuáles serán los valores de las entradas en la tabla BHT+BTB correspondientes a las instrucciones de salto al finalizar la ejecución del programa?

Dirección	Destino	Historial