

(laborator 1 - S1)

Salima Cenda (salima.cenda17@gmail.com)

Note:

- > temă lab
- > test S7-8
- > test S13

- maxim 2 laboratoare recuperate
- proiect pt mărire dacă e nevoie

Verilog HBL

```

1 module <nume_modul>(<tip_port_1>, <tip_port_2>, ...);
2
3     // se scrie direct numele, fara < >
4
5 endmodule
6

```

- 1) Numele modulului ar trebui să fie același cu numele fișierului.
- 2) Tipuri de porturi
 - input
 - output
 - inout
- 3) Variabile locale
 - wire
 - reg

WIRE vs. REG

Sunt utilizate pentru legături între module și pentru asignarea de rezultate parțiale în circuite combinatoriale

-> un element de tip WIRE își schimbă valoarea doar în blocuri de tip assign sau ca ieșire a unui modul.

-> un element de tip REG își schimbă valoarea doar în blocuri de tip always

-> nici WIRE, nici REG nu își pot schimba valoarea în mai mult de un bloc.

-> assign ↔ combinatoriale, reg ↔ secvențiale

and_gate.v

```
1 // output trebuie pus prima data
2 // 'input a' == 'input [0:1]a'
3 // in mod normal, a va fi reprezentat pe un bit
4 module and_gate(output o, input a, input b);
5     assign o=a&b; // or and(o,a,b);
6     // where 'and' is a primitive in verilog
7 endmodule
8
```

and_gate_tb.v (tb = testbench)

```
1 module and_gate_tb;
2     // inputs
3     // folosim reg pt a asina valori variabilelor
4     reg a;
5     reg b;
6
7     // outputs
8     // wire pt ca folosim always
9     wire o;
10
11     // 'main' este numele primul modul
12     // 'uut' == unit under test
13     // 'dut' == device under test
14     // nu are importanta ce folosim aici
15     and_gate uut(
16         .o(o),
17         .a(a),
18         .b(b)
19     );
20     // .o referinta 'main' module 'o',
21     // facem legatura cu o -ul declarat aici
22
23     initial begin
24         a = 0;
25         b = 0;
26         // asteptam 100 de nanosecunde sa fim
27         //siguri ca operatiile s-au executat
28         #100;
29     end
30
31     always begin
32         #20 a = ~a;
33         #30 b = ~b;
34     end
35
36 endmodule
37
```

În fișierul run.txt:

```
1 # add all your source files to the sourcefiles list
2 # add the files separated by spaces
3 # Example:-----
4
5 # set sourcefiles {mux_1s.v mux_2s.v mux2s_tb.v}
6 #adaugam toate fisierele verilog folosite cu spatiu intre ele
7
8 set sourcefiles {and_gate.v and_gate_tb.v}
9
10
11
12 # set name of the top module in variable topmodule
13 # Example:-----
14
15
16 # set topmodule mux2s_tb
17 #adaugam numele modulului de instantiere
18 set topmodule and_gate_tb
19
20 #####
21 #####DO NOT MODIFY THE SCRIPT BELLOW THIS LINE####
22 #####
23
24 # quit current simulation if any
25 quit -sim
26
27 # empty the work library if present
28 if [file exists "work"] {vdel -all}
29 #create a new work library
30 vlib work
31
32 # run the compiler
33 if [catch "eval vlog $sourcefiles"] {
34     puts "correct the compilation errors"
35     return
36 }
37
38 vsim -voptargs=+acc $topmodule
```

Pentru a simula:

1. do run.txt
2. add wave *
3. run -all

În fișierul prj.tcl :

- vom avea de modificat numele fișierului + modulului
- vom asigna led-wri și switch-wri pt variabile
 - ↓
 - output
 - ↓
 - input

```
1 project_new example1 -overwrite
2
3 set_global_assignment -name FAMILY MAX10
4 set_global_assignment -name DEVICE 10M50DAF484C7G
5
6 set_global_assignment -name BDF_FILE example1.bdf
7
8 //adaugam numele la fisierul verilog folosit
9
10 set_global_assignment -name VERILOG_FILE and_gate.v
11
12 set_global_assignment -name SDC_FILE example1.sdc
13
14 //adaugam numele la fisierul verilog folosit dar fara extensia '.v'
15
16 set_global_assignment -name TOP_LEVEL_ENTITY and_gate
17 set_location_assignment -to clk PIN_AH10
18
19 //aici scriem pinii pe care ii folosim pt switch-uri si led-uri
20
21 set_location_assignment PIN_C10 -to a    ;# SW[0]
22 set_location_assignment PIN_C11 -to b    ;# SW[1]
23
24 set_location_assignment PIN_A8  -to o    ;# LED[0]
25
26
27 load_package flow
28 execute_flow -compile
29
30 project_close
31
```