


- $\square$  Dacă S, R sunt active  $\rightarrow$  ieşirile sunt 0
- □ Dacă S, R sunt dezacticate simultan:
  - Pt porți care au exact aceași întârziere: Latch-ul intră într-o stare de oscilație ( $t_{10}+1.4$  ns ieșirile sunt 1,  $t_{10}+2.8$  ns ambele ieșiri sunt 0)
  - Pt porți cu întârzieri diferite: Latch-ul intră într-o stare nedefinită (poarta cu întârzierea mai mare își impune valoarea de ieșire la 1 logic)
- ☐ SR-latch-ul pt. S,R dezactivate simulatan are un comportament nedeterministic
- ☐ Regula ca S, R să nu fie dezactivate simultan e greu de impus unui design:
  - Multe căi cu întârzieri diferite pentru unele situații greu de estimat ( de ex. activitatea de comutare la design time)
  - Se impune regula mai strictă ca S şi R să nu fie activate simultan


$$\begin{array}{c|cccc}
\hline
S & Q \\
\hline
C \\
R & \overline{Q} \\
\hline
\end{array}$$


em.

S	R	С	Q_next	Q_next	
0	0	1	Q	$\overline{Q}$ -	-> se parthear
0	1	1	0	1	t l
1	0	1	1	0	
1	1	1	-	-	
*	*	0	Q	Q	


- ☐ Când semnalul C este activ valorile de la intrare sunt propagate prin latch
- ☐ Semnalele de intrare nu trebuie să se modifice în intervalul t<sub>setup</sub> și t<sub>hold</sub> al frontului descrescător








## Latch sincron vs. FF sincron






# Modalitati de descriere: circuite secvențiale

- □ Tabelul caracteristic:
  - Pentru fiecare combinație de intrare, funcție de starea curentă este precizată starea următoare
- □ Ecuația caracteristică:
  - Ecuația rezultată în urma aplicării unei metode de minimizare
- □ Tabelul excitatiilor:
  - Folosit la sinteza circuitului
  - Specifică intrările necesare pentru a trece din starea curentă în starea următoare
- □ Diagrame/grafuri de stare:
  - Graf orientat, în care valorile posibile (stările) sunt reprezentate prin cercuri, iar tranzițiile prin arce

#### □ Circuitele secvențiale:


- **MEALY** sunt caracterizate prin faptul că starea următoare și ieșirea la un moment dat depind de starea **prezentă** si de **intrarea prezentă**;
- MOORE sunt caracterizate prin faptul că ieşirea depinde numai de starea circuitului. Starea următoare depinde de intrarea prezentă;
- Modelele matematice ale circuitelor secvenţiale se numesc in teoria comutaţiilor automate finite.
- circuite de tip Mealy:
  - fiecare nod se notează cu simbolul stării pe care o reprezintă,
  - arcul care pleacă din nod se notează cu perechea intrarea care a generat tranziţia circuitului/ ieşirea generată în timpul tranziţiei.




**Starea inițială** se marchează printr-o săgeată aplicată nodului respectiv.

#### circuite de tip Moore:


- nodurile diagramei de stări se notează simbolul stării corespondente şi ieşirile
- arcul are notată intrarea care a generat tranziția.






### Transformarea diagramei de stări Moore în diagramă de stări Mealy


se realizează transferând ieşirile din nodurile modelului Moore pe arcele ce conduc spre nodul respectiv.



☐ fiecărei stări din modelul Mealy i se asociază tot atâtea stări în modelul Moore echivalent, câte ieşiri diferite generează modelul Mealy în timpul tranziţiei spre starea respectivă, ieşirile fiind generate in noile stări ale modelului MOORE.



Flip-flop name	State diagram
SR	S,R=0,0 $Q=0$ $S,R=0,1$ $S,R=0,0$ $Q=1$ $S,R=0,0$
JК	J,K=0,0 $Q=0$ $J,K=0,1  or  1,1$ $J,K=0,0$ $J,K=0,1  or  1,1$
D	D=0 $Q=0$ $D=1$ $Q=1$ $D=1$
Т	T=1 $Q=0$ $T=1$ $T=0$ $Q=1$ $T=0$



## Avantajele logici undrone

- Simplifică analiza timpilor de propagare în cadrul unui circuit design care prezintă un semnal de tact comun pentru toate elementele de memorare.
  - Astfel analiza de timp (timpul de setup şi timpul de hold, precum si timpul de propagare cand frecvenţele de lucru se apropie de frecvenţa maximă admisă) se reduce la analiza în raport cu un singur element de memorare.
- Modelul sincron separă partea de design aferentă logicii combinaționale de cea secvențială.
- ☐ De asemenea oferă protecţie în ceea ce priveşte hazardul specific logicii combinaţionale.