

Análisis del CPU

Emilio Rojas Badillo

Instituto Tecnológico de Querétaro

Arquitectura de Computadoras

Orlando Hernández Pérez

2026-09-05

Índice

1. Arquitecturas del CPU	6
1.1. Arquitectura Clásica / Von Neumann	6
1.1.1. ¿Qué es?	6
1.1.2. Componentes principales	6
1.1.3. Limitaciones	7
1.2. Arquitectura CISC	8
1.2.1. ¿Qué es?	8
1.2.2. Características	9
1.2.3. Ventajas	10
1.2.4. Desventajas	11
1.3. Arquitectura RISC	11
1.3.1. ¿Qué es?	11
1.3.2. Ventajas	13
1.3.3. Desventajas	14
1.4. Arquitectura Superescalar	14
1.4.1. ¿Qué es?	14
1.4.2. Principios básicos	14
1.4.3. Características	15
1.4.4. Ventajas	16
1.4.5. Desventajas	17
2. Tipos y Características	18

2.1. CPUs de Escritorio	18
2.1.1. Fundamentos	18
2.1.2. El Rol y Vigencia de la Arquitectura x86_64	18
2.1.3. Gestión Energética y Dinámica de Consumo (TDP y Límites de Energía) . . .	19
2.2. CPUs de Servidores y Centros de Datos	20
2.2.1. ¿Qué es?	20
2.2.2. Integridad de Datos	22
2.2.3. Conectividad	22
2.2.4. Análisis Comparativo	23
2.3. CPUs Móviles y SoCs	24
2.3.1. Arquitectura SoC	24
2.3.2. El Paradigma RISC: ARM vs. RISC-V	26
2.4. Características generales	26
2.4.1. ¿Qué es?	26
2.4.2. Características	27
2.4.3. Partes del CPU	27
2.5. Características avanzadas	29
2.5.1. Núcleos	29
2.5.2. Hyperthreading	30
2.5.3. Conjuntos de instrucciones avanzados	30
2.5.4. Funciones adicionales del procesador	31
3. Funcionamientos	32

3.1. ALU	32
3.1.1. ¿Qué es?	32
3.1.2. Funcionamiento	32
3.1.3. Partes	33
3.2. Unidad de control	35
3.2.1. ¿Qué es?	35
3.2.2. Componentes	36
3.2.3. Funciones de la unidad de control	37
3.2.4. ¿Cómo interactúa con otros componentes de la CPU?	37
3.2.5. ¿Cómo ejecuta instrucciones la unidad de control?	37
3.3. Registros	38
3.3.1. ¿Qué es?	38
3.3.2. Tamaños de los registros de la CPU	39
3.3.3. Tipos de registros de la CPU	39
3.3.4. ¿Cómo interactúan los registros con los demás componentes de la CPU? .	41
3.4. Buses internos	42
3.4.1. ¿Qué es?	42
3.4.2. Tipos de Buses Internos	42
3.4.3. Flujo de Comunicación Interna	43
3.4.4. Buses Avanzados	44
3.4.5. Mecanismos de Arbitraje y Control de Tráfico	44
3.4.6. Ancho de Bus	45

4. Conclusión	46
5. Referencias	47

1. Arquitecturas del CPU

1.1. Arquitectura Clásica / Von Neumann

1.1.1. ¿Qué es?

La arquitectura de Von Neumann es un modelo teórico propuesto en 1945 por el matemático y físico John Von Neumann. Este diseño define cómo deben organizarse los componentes de un sistema informático para ejecutar programas de manera eficiente.

En lugar de tener unidades separadas para los datos y los programas, Von Neumann planteó que ambos podían almacenarse en una misma memoria. Este concepto, conocido como principio de programa almacenado, fue una auténtica revolución.


Antes de esta idea, las máquinas solo podían ejecutar tareas fijas o requerían reconfiguraciones físicas para cambiar de función. Con el modelo de Von Neumann, los ordenadores pasaron a ser programables, abriendo el camino hacia los sistemas que usamos hoy en día.

1.1.2. Componentes principales

El modelo de Von Neumann se compone de cinco elementos esenciales que, en conjunto, permiten el funcionamiento de cualquier sistema informático:

- Unidad central de procesamiento (CPU): es el núcleo del sistema. Contiene la unidad de control, que coordina las operaciones, y la unidad aritmético-lógica (ALU), encargada de realizar cálculos y operaciones lógicas.
- Memoria principal: almacena tanto los datos como las instrucciones del programa. Esta memoria puede ser volátil (RAM) o no volátil.

- Dispositivos de entrada: permiten introducir información e instrucciones (por ejemplo, teclado, ratón o sensores).
- Dispositivos de salida: muestran o transmiten los resultados procesados (como pantallas, impresoras o altavoces).
- Bus de datos: actúa como una autopista que conecta todos los componentes anteriores, permitiendo el intercambio de información entre ellos.



1.1.3. Limitaciones

Aunque este modelo marcó un antes y un después en la historia de la informática, también presenta algunas limitaciones, conocidas como el cuello de botella de Von Neumann. Este problema surge porque la CPU y la memoria comparten el mismo canal de

comunicación (bus de datos), lo que limita la velocidad de transmisión. Como resultado, el procesador puede quedar inactivo mientras espera a recibir datos o instrucciones.

Además, esta arquitectura no se adapta fácilmente a los sistemas que requieren procesamiento paralelo o simultáneo, como los algoritmos de inteligencia artificial o el análisis de big data. Por ello, la evolución tecnológica ha impulsado el desarrollo de modelos más complejos, aunque todos conservan la esencia del diseño original de Von Neumann.

1.2. Arquitectura CISC

1.2.1. ¿Qué es?

CISC, que significa «Computadora con Conjunto de Instrucciones Complejo», es una arquitectura informática donde una sola instrucción puede ejecutar varias operaciones de bajo nivel, por ejemplo, «cargar desde la memoria una operación aritmética y almacenar en memoria». Los procesadores CISC también son capaces de ejecutar operaciones de varios pasos o modos de direccionamiento con una sola instrucción.

Hasta hace poco, todos los principales fabricantes de microprocesadores habían utilizado diseños basados en CISC para desarrollar sus productos. Esto se debía a que CISC se introdujo a principios de la década de 1970, donde se utilizaba para plataformas electrónicas sencillas, como equipos de música, calculadoras y videojuegos, no para ordenadores personales, lo que permitía que la tecnología CISC se utilizara para este tipo de aplicaciones, ya que era más adecuada.

Sin embargo, con el tiempo, los microprocesadores CISC se incorporaron a las computadoras personales para satisfacer la creciente demanda de los usuarios. Los fabricantes de CISC comenzaron a centrar sus esfuerzos en la computación de alto rendimiento, en lugar de en diseños de propósito general.


Ventajosamente, los procesadores CISC ayudaron a simplificar el código y a hacerlo más corto para reducir los requisitos de memoria.

En los procesadores CISC, cada instrucción consta de varias operaciones de bajo nivel. Esto hace que las instrucciones CISC sean cortas, pero complejas.

1.2.2. Características

Como se mencionó anteriormente, el objetivo principal de los procesadores CISC es minimizar el tamaño del programa reduciendo el número de instrucciones en el mismo.

Sin embargo, para ello, CISC debe integrar algunas instrucciones de bajo nivel en una única instrucción compleja. Esto significa que, al decodificarse, dicha instrucción genera varias microinstrucciones para su ejecución.



- Unidad de control de microprograma:

La unidad de control del microprograma utiliza una serie de microinstrucciones del microprograma almacenadas en la “memoria de control” de la unidad de control del microprograma y genera señales de control.

- Unidad de control:

Las unidades de control acceden a las señales de control, que son producidas por la unidad de control del microprograma; además, controlan el funcionamiento del hardware de los procesadores.

- Instrucciones y ruta de datos:

Las instrucciones y la ruta de datos recuperan/obtienen el código de operación y los operandos de las instrucciones desde la memoria.

- Memoria caché y memoria principal:

Aquí es donde se almacenan los instructores y operandos del programa.

Las instrucciones en CISC son complejas y ocupan más de una palabra en la memoria. Al igual que en RISC, CISC también utiliza LOAD/STORE para acceder a los operandos de memoria; sin embargo, CISC también cuenta con un atributo de instrucción «MOVE», que se utiliza para acceder a los operandos de memoria.

Una característica ventajosa de la operación «MOVE» es su mayor alcance. Esto permite que las instrucciones CISC accedan directamente a los operandos de memoria.

1.2.3. Ventajas

- El consumo de memoria se minimiza debido al tamaño del código.
- La ejecución de una sola instrucción también ejecutará y completará varias tareas de bajo nivel.
- El acceso a la memoria es más flexible gracias al modo de direccionamiento complejo.

- Las ubicaciones de memoria pueden ser accedidas directamente mediante instrucciones CISC.
- La microprogramación es fácil de implementar y menos costosa que el cableado de una unidad de control.
- Si se van a añadir nuevos comandos al chip, no es necesario modificar la estructura del conjunto de instrucciones. Esto se debe a que la arquitectura CISC utiliza hardware de propósito general para ejecutar los comandos.
- El compilador no tiene por qué ser complicado, ya que los conjuntos de instrucciones del microprograma se pueden escribir para que coincidan con las construcciones del lenguaje de alto nivel.

1.2.4. Desventajas

- Aunque el tamaño del código se minimiza, este requiere varios ciclos de reloj para ejecutar una sola instrucción, lo que reduce la eficiencia del sistema.
- La implementación de la segmentación de instrucciones en CISC se considera complicada.
- Para simplificar el software, la estructura del hardware debe ser más compleja.
- CISC se diseñó para minimizar los requisitos de memoria cuando esta era más pequeña y costosa. Sin embargo, hoy en día la memoria es económica y la mayoría de los sistemas informáticos nuevos cuentan con una gran cantidad de memoria, en comparación con la década de 1970, cuando surgió CISC.

1.3. Arquitectura RISC

1.3.1. ¿Qué es?

La arquitectura RISC (Reduced Instruction Set Computer) es un tipo de arquitectura informática que opera con un conjunto de instrucciones pequeño y altamente optimizado,

en lugar del conjunto de instrucciones más especializado que se encuentra en otros tipos de arquitecturas. Esta arquitectura implica que el microprocesador tendrá menos ciclos por instrucción.


El término «conjunto de instrucciones reducido» puede interpretarse erróneamente como una «reducción del número de instrucciones». Si bien no es así, en realidad significa que la cantidad de trabajo que realiza cada instrucción disminuye en términos del número de ciclos.

Debido al diseño de la Máquina de Computación Automática de Alan Turing de 1946, esta tenía muchas características que se parecían a la arquitectura RISC; además, muchos rasgos de las arquitecturas RISC se observaron en la década de 1960 debido a que incorporaban el enfoque de carga/almacenamiento.

Dicho esto, el término RISC fue utilizado por primera vez por David Patterson, del proyecto Berkeley RISC, considerado un pionero en el diseño de procesadores RISC. Actualmente, Patterson es vicepresidente del Consejo de Administración de la Fundación RISC-V.

Un chip RISC no requiere muchos transistores, lo que reduce los costos de diseño y producción. Una de las características principales de los chips RISC es que su conjunto de instrucciones contiene instrucciones relativamente simples y básicas a partir de las cuales se pueden generar instrucciones más complejas.

Los procesadores/arquitecturas RISC se utilizan hoy en día en una amplia gama de plataformas, desde tabletas y teléfonos inteligentes hasta supercomputadoras (por ejemplo, en la lista Summit top500 de 2018).



1.3.2. Ventajas

- Gracias a que la arquitectura cuenta con un conjunto de instrucciones, esto permite que los compiladores de lenguajes de alto nivel produzcan código más eficiente.
- Esta arquitectura RISC permite la simplicidad, lo que significa que ofrece a los desarrolladores la libertad de utilizar el espacio del microprocesador.
- Los procesadores RISC utilizan los registros para pasar argumentos y almacenar variables locales.
- La arquitectura RISC utiliza solo unos pocos parámetros; además, los procesadores RISC no pueden llamar a instrucciones y, por lo tanto, utilizan instrucciones de longitud fija, lo que facilita la segmentación de instrucciones.
- El uso de la arquitectura RISC permite minimizar el tiempo de ejecución, al tiempo que aumenta la velocidad de la operación general, maximizando así la eficiencia.

- Como se mencionó anteriormente, RISC es relativamente simple, debido a que tiene muy pocos formatos de instrucción, un número reducido de instrucciones y pocos modos de direccionamiento necesarios.

1.3.3. Desventajas

- El rendimiento de los procesadores RISC depende del compilador o del programador. Las instrucciones siguientes pueden depender de la instrucción anterior para finalizar su ejecución.
- Los procesadores RISC requieren sistemas de memoria muy rápidos para alimentar las distintas instrucciones, por lo que se necesita una gran memoria caché.

1.4. Arquitectura Superescalar

1.4.1. ¿Qué es?

El término Arquitectura Superescalar se refiere a un enfoque de diseño utilizado dentro de la Informática. Esta metodología de diseño es específica de las Unidades Centrales de Procesamiento (CPU) en el contexto de un sistema informático. Este principio tiene su importancia en el hecho de que puede aumentar significativamente la eficacia y la velocidad de procesamiento de un sistema informático. La base misma de un procesador superescalar reside en el concepto de «paralelismo a nivel de instrucción» (ILP), que esencialmente es el solapamiento potencial entre la ejecución de instrucciones.

1.4.2. Principios básicos

Un procesador superescalar mantiene su base en el principio de ejecutar varias instrucciones simultáneamente. Esto está orquestado por determinados componentes de los sistemas, cada uno de los cuales tiene sus propias responsabilidades.


Componente	Responsabilidad
Unidad de obtención de instrucciones	Obtiene instrucciones de la memoria

Componente	Responsabilidad
Unidad de decodificación de instrucciones	Decodifica las instrucciones obtenidas en microoperaciones
Unidad de ejecución	Ejecuta las microoperaciones

1.4.3. Características

Hay varios aspectos y características clave asociados a las funcionalidades y especificaciones de la Arquitectura de CPU Superescalar. Para comprender todo el alcance de sus implicaciones en el ámbito de la informática, es crucial entender las siguientes terminologías de ejecución:

- **Búsqueda de instrucciones:** Este mecanismo obtiene instrucciones de la memoria.
 - **Decodificación de instrucciones:** La etapa de decodificación traduce cada instrucción en sus componentes constituyentes.
 - **Ejecución:** La etapa en la que tiene lugar la acción real, es decir, se ejecutan las instrucciones decodificadas.
 - **Acceso a la memoria:** Esta fase consiste en acceder a la memoria principal del ordenador para realizar operaciones de lectura y escritura.
 - **Escritura:** La etapa final de ejecución, en la que los resultados calculados se escriben de nuevo en los registros del procesador.



1.4.4. Ventajas

Una característica fundamental que contribuye a ello es el Pipelining Dual, que divide los pipelines del procesador en «U» y «V», cada uno capaz de ejecutar instrucciones de forma independiente, aumentando aún más el rendimiento. Esta característica mejora la capacidad del procesador para manejar tareas complejas con eficacia, respondiendo a las necesidades de las aplicaciones más exigentes. Además, la arquitectura superescalar pone sobre la mesa velocidades de reloj más rápidas. Como las instrucciones se procesan simultáneamente, la CPU no siempre tiene que esperar a que termine una instrucción para pasar a la siguiente. Esto, a su vez, permite que el reloj de la CPU marque más rápido, lo que se traduce en una ejecución más rápida de las instrucciones. Otra ventaja clave es su Escalabilidad. La arquitectura superescalar, en teoría, permite ejecutar simultáneamente un número

infinito de instrucciones dentro de un mismo ciclo. Con la progresión de la tecnología, la arquitectura puede escalarse fácilmente para ejecutar más instrucciones simultáneamente sin necesidad de modificaciones significativas en el diseño.

1.4.5. Desventajas

Aunque la arquitectura superescalar aporta muchas ventajas, también tiene sus limitaciones. Una de estas limitaciones es la complejidad del diseño. La inclusión de múltiples unidades de ejecución y el hardware necesario para gestionar la lógica de emisión de instrucciones complica significativamente la arquitectura. Esta complejidad puede provocar un mayor consumo de energía y tiempos de diseño más largos. También está el reto de la Dependencia. No todas las instrucciones pueden ejecutarse en paralelo. Algunas instrucciones dependen de las salidas de otras instrucciones. Por lo tanto, el límite práctico del número de instrucciones ejecutadas simultáneamente es mucho menor que el máximo teórico establecido por la arquitectura. Otra limitación notable es el aumento de la longitud de la ruta de instrucciones. Para facilitar la ejecución simultánea de varias instrucciones por ciclo, a menudo son necesarias etapas de pipeline adicionales. Esto puede provocar un aumento de la latencia de las instrucciones individuales. Por último, está la cuestión de los Rendimientos Decrecientes. A partir de cierto punto, añadir más unidades de ejecución a un procesador superescalar no se traduce necesariamente en una mejora lineal del rendimiento, debido a las limitaciones inherentes que plantean las dependencias de las instrucciones y las complejidades arquitectónicas.

2. Tipos y Características

2.1. CPUs de Escritorio

2.1.1. Fundamentos

Las CPUs diseñadas para equipos de escritorio (desktop) y estaciones de trabajo (workstations) priorizan maximizar la capacidad de cómputo en bruto por núcleo (rendimiento monohilo) y escalar eficientemente ante cargas masivas de procesamiento en paralelo (rendimiento multihilo sostenido). A nivel microarquitectónico, esto se traduce en:


- Pipelines de ejecución profundos y complejos: Diseñados con técnicas avanzadas de predicción de saltos (branch prediction) y ejecución fuera de orden (out-of-order execution) de alta latencia optimizada para maximizar las instrucciones por ciclo (IPC).
- Jerarquía de Caché Masiva: Inclusión de grandes volúmenes de caché L2 y L3 (e incluso tecnologías con memoria 3D V-Cache) para mitigar los cuellos de botella de la memoria RAM y acelerar el acceso a conjuntos de datos repetitivos en compilación, renderizado o simulaciones científicas.
- Evolución del Silicio (Monolítico vs. Chiplets): Mientras que los diseños tradicionales se basaban en un único dado monolítico de silicio para reducir latencias internas de comunicación, la industria actual combina arquitecturas basadas en chiplets interconectados mediante buses de alta velocidad (como Infinity Fabric), permitiendo escalar el conteo de núcleos sin comprometer los rendimientos de fabricación.

2.1.2. El Rol y Vigencia de la Arquitectura x86_64

A pesar de la incursión de arquitecturas basadas en conjuntos de instrucciones reducidos (RISC/ARM) en segmentos móviles y de bajo consumo, el ecosistema x86_64 sigue

siendo el estándar dominante en estaciones de trabajo y escritorios de alto rendimiento debido a:

- **Compatibilidad y Retrocompatibilidad Binaria:** Capacidad nativa para ejecutar décadas de software heredado, sistemas operativos complejos, entornos de virtualización pesados (KVM, Docker, Hyper-V) y herramientas de desarrollo empresarial sin penalizaciones de emulación.
- **Extensiones Vectoriales y Aceleración de Propósito Específico:** Integración profunda de conjuntos de instrucciones vectoriales avanzadas (AVX2, AVX-512) y bloques dedicados para procesamiento de matrices e inferencia de Inteligencia Artificial (como extensiones de matriz integradas y unidades NPU), facilitando tareas de preprocesamiento de datos y modelado sin depender exclusivamente de aceleradores gráficos dedicados.



2.1.3. Gestión Energética y Dinámica de Consumo (TDP y Límites de Energía)

El consumo energético en este segmento es altamente flexible y se adapta dinámicamente a la carga de trabajo mediante estados de energía avanzados:

- **Rango Operativo (65W a >250W):** Los procesadores de nivel de entrada o de bajo consumo operan en rangos de 65W a 105W para entornos con restricciones térmicas, mientras que

los procesadores entusiastas y de gama alta superan fácilmente los 170W a 250W+ bajo picos de trabajo sostenido.

- Límites de Potencia (PL1/PL2 y PPT): Los fabricantes definen umbrales duales. El TDP nominal (PL1 o Base Power) define la disipación térmica sostenida bajo carga continua, mientras que los límites de ráfaga (PL2 o Package Power Tracking) permiten elevar el consumo de forma agresiva durante ventanas de tiempo limitadas para maximizar las frecuencias de reloj (boost clocks).
- Desafío Térmico: La disipación de densidades de calor tan elevadas en áreas reducidas de silicio exige soluciones de refrigeración complejas, que van desde disipadores de aire de doble torre de altas prestaciones hasta sistemas de refrigeración líquida de circuito cerrado (AIO) o bloques personalizados.


2.2. CPUs de Servidores y Centros de Datos

2.2.1. ¿Qué es?

Las CPUs para centros de datos y servidores están diseñadas con un enfoque prioritario en la disponibilidad, la tolerancia a fallos (Reliability, Availability, and Serviceability - RAS) y el rendimiento determinista en entornos multitenant. A diferencia de las CPUs de consumo, que buscan frecuencias de reloj pico a expensas de un consumo cuadrático de energía, las CPUs de servidor optimizan la eficiencia energética por vatio (Performance per Watt) a través de:

- Topologías de Silicio y Chiplets: Diseños de interconexión basados en múltiples troqueles de silicio (Compute Tiles o CCD) unidos mediante mallas o interconexiones de alta velocidad. Esto permite escalar horizontalmente hasta 96, 128 o más núcleos físicos en un solo socket, gestionando cientos de hilos de ejecución simultáneos (Hyper-Threading / SMT).

- Virtualización Acelerada por Hardware: Extensiones a nivel de instrucción e interconexión diseñadas para aislar máquinas virtuales (VMs) y contenedores, garantizando que el tráfico de E/S y la asignación de memoria no sufran degradación por interferencia de vecinos ruidosos (noisy neighbors).



2.2.2. Integridad de Datos

El fallo en un único bit de la memoria del sistema puede provocar caídas del sistema o corrupción silenciosa de datos (Silent Data Corruption). Para evitar esto, las plataformas de servidor emplean tecnologías avanzadas de subsistema de memoria:

- Memoria ECC (Error-Correcting Code): Utiliza algoritmos como Hamming o Chipkill para detectar y corregir errores de un solo bit en tiempo real y detectar errores de múltiples bits antes de que impacten al sistema operativo.
- Arquitectura Multicanal (8 a 12 Canales por Socket): A diferencia de los 2 canales del segmento doméstico o los 4 canales de las estaciones de trabajo ligeras, las CPUs de servidor modernas soportan configuraciones de 8, 10 o 12 canales de memoria DDR5 por socket. Esto proporciona anchos de banda masivos (del orden de cientos de GB/s a TB/s) fundamentales para alimentar la masa de núcleos de cómputo evitando cuellos de botella por latencia de acceso a datos.

2.2.3. Conectividad

Las cargas de trabajo modernas en centros de datos no dependen únicamente del cómputo tradicional, sino de la transferencia masiva de datos hacia almacenamiento NVMe rápido, tarjetas de red de alta velocidad (NICs de 100/400 GbE) y aceleradores externos (GPUs, TPUs y FPGAs).

- Capacidad Masiva de Líneas PCIe: Un procesador de servidor típico proporciona de 128 a 160+ líneas PCIe de alta generación (PCIe 5.0), lo que permite conectar múltiples placas aceleradoras de doble ancho en enlaces completos x16 sin degradar el ancho de banda.
- Coherencia de Memoria (CXL - Compute Express Link): Protocolo construido sobre la capa física de PCIe 5.0/6.0 que permite el procesamiento heterogéneo con coherencia de

memoria. CXL permite que la CPU, las GPUs y las FPGAs compartan un espacio de dirección de memoria unificado, reduciendo el overhead de la copia de datos entre el host y los aceleradores.

2.2.4. Análisis Comparativo

Característica / Métrica	AMD EPYC (p. ej., Generaciones Genoa / Bergamo / Turin)	Intel Xeon Scalable (p. ej., Generaciones Sapphire Rapids / Emerald Rapids / Granite Rapids)
Enfoque Arquitectónico	Dominio de la densidad bruta de núcleos mediante chiplets (hasta 128/192 núcleos) con grandes volúmenes de caché L3 por troquel.	Integración de aceleradores dinámicos especializados en el propio silicio (AMX, IAA, QAT) para tareas específicas.
Aceleración de IA y Matemática	Soporte de instrucciones vectoriales masivas (AVX-512) y extensiones de precisión mixta (BF16, FP16).	Inclusión de AMX (Advanced Matrix Extensions) para acelerar directamente operaciones de inferencia/entrenamiento de redes neuronales sin GPU dedicada.

Sub-Variantes de Arquitectura	División entre núcleos «P» estándar (desempeño completo) y núcleos «C» densos (optimizados para cargas nativas de la nube/ contenedores).	Estructuras modulares basadas en tiles heterogéneos y uso de memoria integrada de alto ancho de banda (HBM) en versiones específicas.
Caso de Uso Principal	Infraestructuras de nube de alta densidad, HPC (Cómputo de Alto Rendimiento), bases de datos en memoria masivas y virtualización a gran escala.	Centros de datos empresariales, inferencia de IA en el borde (Edge), procesamiento financiero de baja latencia y análisis de datos en tiempo real.

2.3. CPUs Móviles y SoCs


2.3.1. Arquitectura SoC

A diferencia de los esquemas tradicionales de computación modular, donde la CPU, la GPU y el controlador de memoria son componentes físicos independientes conectados mediante un bus en la placa base, el concepto de SoC (System on Chip) integra la totalidad del sistema de procesamiento en una única pastilla o troquel de silicio.

- **Procesamiento Heterogéneo e Interconexión Unificada:** En un SoC moderno, la CPU coexiste con componentes especializados:
 - GPU (Unidad de Procesamiento Gráfico): Optimizada para renderizado 3D y procesamiento en paralelo de coma flotante.
 - NPU (Unidad de Procesamiento Neuronal): Bloque

de hardware dedicado a acelerar la multiplicación de matrices de baja precisión (INT8, FP16) para inferencia de Inteligencia Artificial con una fracción del consumo de una GPU. – ISP (Image Signal Processor): Algoritmos en silicio para el procesamiento de imágenes y video en tiempo real desde los sensores de cámara. – DSP (Digital Signal Processor): Manejo eficiente de señales de audio, sensores contextuales y telecomunicaciones.

- Arquitectura de Memoria Unificada (UMA): Todos los bloques de cómputo (CPU, GPU, NPU) comparten un mismo bus de alta velocidad y un pool de memoria RAM (LPDDR5/5X) o caché de nivel de sistema (System Level Cache - SLC). Esto elimina la necesidad de duplicar datos o transferirlos mediante buses lentos a través del sistema, reduciendo drásticamente la latencia y el consumo energético.



2.3.2. El Paradigma RISC: ARM vs. RISC-V

La decisión de emplear arquitecturas de conjunto de instrucciones reducidas (RISC) en el entorno móvil obedece a la simplicidad del decodificador de instrucciones frente a las arquitecturas CISC (x86), optimizando el área física de silicio y la eficiencia energética.

- Arquitectura ARM (ARMv8 / ARMv9): Es el estándar dominante en la industria comercial.

Licenciada mediante dos modelos:

- Licencia de Arquitectura Completa: Utilizada por empresas como Apple (Serie A/M) o Qualcomm (Oryon), permitiendo diseñar microarquitecturas de núcleos personalizadas basadas en el conjunto de instrucciones ARM.

- Licencia IP (Cortex): Diseños prefabricados por ARM Ltd. (núcleos Cortex-X, Cortex-A7xx, Cortex-A5xx) adoptados por fabricantes como MediaTek, Samsung (Exynos) y Google (Tensor).

- RISC-V: Un estándar de arquitectura de conjunto de instrucciones (ISA) abierto y libre de regalías. Está ganando adopción masiva en microcontroladores, procesadores integrados de baja potencia, coprocesadores de IA y se posiciona como una alternativa estratégica a largo plazo para SoCs móviles de propósito general al eliminar la dependencia de licencias propietarias.

2.4. Características generales

2.4.1. ¿Qué es?

CPU es la abreviación de Unidad Central de Procesamiento, un componente básico de todo dispositivo que procesa datos y realiza cálculos matemáticos-informáticos.

El CPU proporciona la capacidad de programación y, junto con la memoria y los dispositivos de entrada/salida, es uno de los componentes presentes en la historia de los ordenadores. Con el tiempo, los microprocesadores de un chip fueron reemplazando a los

CPU, usualmente cuando se hace referencia a este término se habla de los microprocesadores.

Algunas de las funciones básicas del CPU son recolectar información, decodificarla en partes menores y llevar a cabo instrucciones, que luego ejecuta.

2.4.2. Características

Existen ciertas características que diferencian a un CPU de otro:


- Consumo energético. Refiere a la cantidad de energía que consume el CPU al ejecutar acciones, a mayor calidad, mayor el consumo energético.
- Frecuencia de reloj. Refiere a la velocidad de reloj que tiene el CPU y que determina la cantidad de acciones que puede ejecutar en un período de tiempo.
- Número de núcleos. A mayor cantidad de núcleos, mayor la cantidad de acciones que pueden realizarse en forma simultánea.
- Número de hilos. Ayuda al procesador a manejar y ejecutar acciones de forma más eficiente. Divide las tareas o procesos para optimizar los tiempos de espera entre una acción y la otra.
- Memoria caché. Almacena datos y permite acceder a ellos de manera rápida. La velocidad y capacidad de la memoria caché mejora el desempeño del dispositivo.
- Tipo de bus. Refiere a la comunicación que establece el CPU con el resto del sistema.

2.4.3. Partes del CPU

Un CPU está compuesto internamente de los siguientes componentes:

- Núcleo. Es la unidad base que constituye a un CPU, que interpreta y ejecuta acciones. Originariamente los procesadores solo tenían uno (single core), pero actualmente lo mínimo es dos.

- Unidad de control. Es un circuito digital que extrae la instrucción de la memoria, la descifra y la ejecuta.
- Unidad aritmética lógica. Es un circuito digital que lleva a cabo las operaciones lógicas, matemáticas y aritméticas entre los datos.
- Unidad de coma flotante. Es un componente especializado en el cálculo de operaciones con coma flotante.
- Memoria caché. Es la memoria en la que se almacenan los datos que el usuario consulta con frecuencia, esto permite ganar velocidad al procesador.
- Registros. Es una memoria de alta velocidad que permite controlar y almacenar las instrucciones en ejecución.
- Controlador de memoria. Es un circuito que puede estar integrado al procesador y que regula el flujo de datos entre el procesador y la memoria.
- Bus. Es un sistema digital que envía y recibe datos entre los componentes.
- Procesador gráfico. Es el componente que procesa los datos de video e imagen, que puede estar integrado al procesador o funcionar como una tarjeta gráfica independiente.



2.5. Características avanzadas

La mejor CPU destaca por su rendimiento, eficiencia y flexibilidad, lo que le permite gestionar de forma eficaz una amplia gama de tareas informáticas. A continuación, detallamos algunas características avanzadas.

2.5.1. Núcleos

Si bien un procesador de un solo núcleo era estándar en el pasado, en la actualidad, todas las CPU tienen varios núcleos físicos. Un núcleo es una unidad de procesamiento individual dentro de una CPU. Más núcleos permiten que la CPU gestione varios subprocesos (secuencias de instrucciones) en paralelo, lo que mejora significativamente el rendimiento general. Las aplicaciones pueden aprovechar el diseño de varios núcleos dividiendo las tareas en subtareas más pequeñas que se pueden completar de forma simultánea.

2.5.2. Hyperthreading

Hyper-threading es una implementación simultánea de varios subprocesos desarrollada por Intel que permite que cada núcleo de la CPU ejecute varios subprocesos a la vez. Permite que cada núcleo físico aparezca como dos núcleos virtuales en el sistema operativo. El software utiliza los recursos de hardware disponibles de manera más eficiente.

2.5.3. Conjuntos de instrucciones avanzados

Las CPU modernas también cuentan con conjuntos de instrucciones y tecnologías avanzados diseñados para acelerar tareas específicas. Estos conjuntos de instrucciones van más allá de las operaciones aritméticas y lógicas fundamentales y proporcionan funciones adicionales para manejar cálculos complejos de manera más eficiente.


Por ejemplo, las CPU pueden incluir conjuntos de instrucciones específicos para estas tareas:

- Tareas multimedia, como la decodificación de video, la codificación de audio y el procesamiento de imágenes.
- Algoritmos de cifrado y descifrado, como el estándar de cifrado avanzado (AES) y el algoritmo de hash seguro (SHA).
- Tareas de instrucción única y datos múltiples (SIMD), que requieren que la CPU realice simultáneamente la misma operación en conjuntos de datos grandes. Estas son tareas como la representación de gráficos, las simulaciones científicas y el procesamiento digital de señales.
- Tareas de virtualización, que permiten que las máquinas virtuales (VM) funcionen de manera más eficiente.
- Cargas de trabajo de IA, como las operaciones de redes neuronales.

2.5.4. Funciones adicionales del procesador

La CPU también puede gestionar instrucciones de flujo de control, como saltos y ramificaciones, junto con interrupciones, señales generadas por dispositivos externos o eventos que requieren atención inmediata. Cuando se produce una interrupción, la CPU suspende temporalmente la tarea actual, guarda su estado y pasa a una rutina de servicio de interrupciones. Después de procesar la interrupción, la CPU reanuda la tarea anterior.

Las CPU modernas suelen utilizar técnicas como el paralelismo y la canalización de instrucciones para mejorar el rendimiento. Varias instrucciones pueden estar en diferentes etapas del ciclo simultáneamente, lo que permite un uso más eficiente de los recursos de la CPU.



3. Funcionamientos

3.1. ALU

3.1.1. ¿Qué es?

La Unidad Aritmético-Lógica (ALU) es la parte de una computadora que realiza operaciones aritméticas con números binarios.

Por el contrario, la FPU (Unidad de Punto Flotante) trabaja con valores decimales. Esta ALU está compuesta por la CPU (Unidad Central de Procesamiento), la FPU (Unidad de Punto Flotante) y la GPU (Unidad de Procesamiento Gráfico). Por lo tanto, una sola CPU o FPU puede contener varias ALU.

Las entradas de una ALU son los datos sobre los que debemos realizar operaciones. Se denominan operandos. Estos operandos realizan la operación necesaria y el resultado es la salida de dicha operación.


Así, la ALU consta de entrada, salida o ambas. Contiene los resultados de operaciones previas o de la operación actual, así como registros. Los registros se utilizan para almacenar, recuperar y procesar datos, y son utilizados por la Unidad Central de Procesamiento (CPU). Los registros del procesador son los que utiliza la CPU para el procesamiento.

Los ordenadores modernos contienen unidades aritmético-lógicas muy complejas. Además, también pueden contener la unidad de control (UC).

Los datos se transfieren entre la ALU, la memoria y los registros, y esta operación la realiza la Unidad Central de Procesamiento (CPU).

3.1.2. Funcionamiento

La ALU realiza operaciones aritméticas y lógicas.



Las operaciones aritméticas incluyen la suma, la resta, la multiplicación y la división.

Las operaciones lógicas incluyen operaciones que utilizan AND, OR y NOT. Realizan comparaciones de operaciones.

La computadora manipula y almacena números en términos de 0 y 1. Para realizar estas operaciones se utilizan interruptores de transistor, ya que solo aceptan valores en términos de 0 y 1.

Se utiliza el concepto de interruptor abierto y cerrado.

Un interruptor abierto es un dispositivo por el que no pasa corriente y representa el valor "0". Un interruptor cerrado es un dispositivo por el que pasa corriente y representa el valor "1".

Se pueden conectar varios transistores y obtener la salida resultante. El primer transistor se conecta al segundo y, a su vez, controla el funcionamiento de este último. El segundo transistor se puede encender o apagar según el estado del primer transistor. Esto se denomina compuerta lógica (o puerta lógica). Una compuerta permite el paso de la corriente.

3.1.3. Partes

La unidad aritmético-lógica consta de:

- Acceso de entrada y salida al controlador (Unidad Central de Procesamiento).

- Memoria principal o memoria de acceso aleatorio (RAM)
- Dispositivos de entrada/salida.

El circuito electrónico por el que fluyen las entradas y salidas se denomina bus.

La entrada a veces consiste en un código operacional (opcode) que contiene la instrucción (instrucción de máquina) y, en ocasiones, incluso un código de formato.

El código de operación (Opcode) le indica a la computadora qué operación debe realizarse y también prepara el terreno para que el operando lleve a cabo la tarea. Aquí entra en juego la separación aritmético-lógica.

Puede simplemente sumar dos números, lo que se denomina operación aritmética, o puede comparar dos números y producir un resultado, lo que se denomina operación lógica.

El resultado deseado se verifica mediante el código de formato. Este indica si el resultado obtenido es un número de bits fijo (un entero) o un número de bits de coma flotante (un decimal).

El resultado se coloca entonces en un lugar llamado Registro.

Los registros son espacios de almacenamiento temporal disponibles en la computadora. El procesador accede a ellos rápidamente. Generalmente ocupan poco espacio, pero suelen ser muy rápidos. A veces consisten en dispositivos de hardware, que pueden ser de solo lectura o de solo escritura.

Los registros comprueban si la operación indicada se ha realizado correctamente.

Si la salida no se almacena en los Registros,

En ocasiones, se almacena en la palabra de estado de la máquina. La palabra de estado de la máquina ocupa el espacio permanente en la memoria, mientras que los registros son temporales. A continuación, determina el resultado de la operación realizada.

En general, la ALU está compuesta por los espacios de almacenamiento para las entradas que proporcionan los usuarios de TTE, las operaciones que realiza el usuario y la salida que se extrae.

Los resultados acumulados se almacenan en el acumulador.

El acumulador se usa generalmente para almacenar resultados intermedios. Las operaciones realizadas y el flujo de bits entre ellas son controlados por las compuertas lógicas (SLU). Estas compuertas son controladas por las unidades lógicas de secuencia (SLU). Utilizan un algoritmo o fórmula independiente para cada código en ejecución. En la ALU, también se pueden almacenar valores negativos. Se pueden comparar dos operadores y, en este caso, los bits no coinciden.

Las unidades aritmético-lógicas, denominadas segmentos ALU, realizan operaciones sobre un solo bit. Existe un único segmento ALU por cada bit de la operación.

3.2. Unidad de control


3.2.1. ¿Qué es?

La unidad de control (UC) es uno de los tres bloques funcionales principales en los que se divide una unidad central de procesamiento (CPU). Los otros dos bloques son la Unidad de proceso y el bus de entrada/salida. Su función es buscar las instrucciones en la memoria principal, decodificarlas (interpretación) y ejecutarlas, empleando para ello la unidad de proceso. Existen dos tipos de unidades de control, las cableadas, usadas generalmente en máquinas sencillas, y las microprogramadas, propias de máquinas más complejas. En el primer caso, los componentes principales son el circuito de lógica secuencial, el de control de estado, el de lógica combinacional y el de emisión de reconocimiento de señales de control. En el segundo caso, la microprogramación de la unidad de control se encuentra almacenada en una micromemoria, a la cual se accede de manera secuencial para posteriormente ir

ejecutando cada una de las microinstrucciones. En computadoras, la unidad de control fue históricamente definida como una parte distinta del modelo de referencia de 1946 de la Arquitectura de von Neumann. En diseños modernos de computadores, la unidad de control es típicamente una parte interna del CPU.

3.2.2. Componentes

- Registro de instrucción: Es el encargado de almacenar la instrucción que se está ejecutando.
- Registro contador de programas: Contiene la dirección de memoria de la siguiente instrucción a ejecutar
- Controlador y decodificador: Se encarga de interpretar la instrucción para su posterior proceso. Es el encargado de extraer el código de operación de la instrucción en curso.
- Secuenciador: Genera microórdenes necesarias para ejecutar la instrucción.
- Reloj: Proporciona una sucesión de impulsos eléctricos a intervalos constantes.



3.2.3. Funciones de la unidad de control

Las funciones realizadas por la unidad de control varían grandemente por la arquitectura interna del CPU, pues la unidad de control realmente implementa esta arquitectura. En un procesador regular que ejecuta las instrucciones x86 nativamente, la unidad de control realiza las tareas de leer (fetch), decodificar, manejo de la ejecución y almacenamiento de los resultados. En un procesador x86 con un núcleo RISC, la unidad de control tiene considerablemente más trabajo que hacer.[cita requerida] Ella maneja la traducción de las instrucciones x86 a las microinstrucciones del RISC, maneja la planificación de las microinstrucciones entre las varias unidades de ejecución, y maneja la salida de estas unidades para cerciorarse de que terminen donde supuestamente deben ir. En uno de estos procesadores la unidad de control está dividida en otras unidades debido a la complejidad del trabajo que debe realizar (tales como una unidad de planificación para manejar la planificación y una unidad de retiro para ocuparse de los resultados que vienen de la tubería (pipe)).

3.2.4. ¿Cómo interactúa con otros componentes de la CPU?

La unidad de control interactúa con otros componentes a través de señales de control. Se comunica con la unidad lógica aritmética (ALU) para realizar operaciones matemáticas y lógicas, coordina las transferencias de datos con la unidad de gestión de memoria (MMU) y controla las operaciones de entrada/salida (E/S) para gestionar el flujo de datos hacia dispositivos externos.

3.2.5. ¿Cómo ejecuta instrucciones la unidad de control?

La ejecución de instrucciones sigue un ciclo conocido como ciclo de ejecución. La unidad de control busca la instrucción en la memoria, la decodifica para entender su operación, obtiene datos si es necesario, utiliza la ALU para realizar cálculos, y finalmente almacena los resultados en registros o en la memoria principal.

3.3. Registros

3.3.1. ¿Qué es?

Los registros son un tipo de memoria de computadora integrada directamente en el procesador o CPU (Unidad Central de Procesamiento) que se utiliza para almacenar y manipular datos durante la ejecución de instrucciones. Un registro puede contener una instrucción, una dirección de almacenamiento o cualquier tipo de dato (como una secuencia de bits o caracteres individuales).

Un registro está compuesto por varios biestables, que son circuitos electrónicos capaces de almacenar un solo bit de información, representado mediante datos binarios : un 0 o un 1. Al combinar varios biestables, los registros pueden almacenar valores binarios más grandes, como bytes o palabras.

Los registros también contienen circuitos de lógica de control, que permiten coordinar el flujo de datos e instrucciones dentro de la CPU. Esto puede incluir operaciones como la decodificación de señales de control, la manipulación de datos (como la carga, el almacenamiento o las operaciones aritméticas) y el uso de multiplexores para dirigir los datos a una ubicación específica dentro del registro.

Los biestables y la lógica de control trabajan conjuntamente dentro de los registros. Los biestables proporcionan la capacidad de almacenamiento, mientras que la lógica de control facilita la coordinación de la transferencia, manipulación y sincronización de datos con otros componentes de la CPU. Esto permite que los registros almacenen y procesen datos de manera eficiente durante la ejecución de instrucciones.

3.3.2. Tamaños de los registros de la CPU

El número y el tamaño de los registros en una CPU están determinados por el diseño del procesador y pueden tener un impacto significativo en su rendimiento y capacidades.

La mayoría de los procesadores de computadora modernos incluyen:

- Registros de 8 bits: Estos registros pueden almacenar 8 bits de datos (1 byte). Se utilizan con frecuencia para operaciones aritméticas básicas y manipulación de datos.
- Registros de 16 bits: Estos registros pueden almacenar 16 bits de datos (2 bytes). Se encuentran comúnmente en procesadores antiguos o en arquitecturas específicas que requieren operaciones de 16 bits.
- Registros de 32 bits: Estos registros pueden almacenar 32 bits de datos (4 bytes). Se utilizan ampliamente en muchos procesadores y son capaces de manejar mayores cantidades de datos y cálculos más complejos.
- Registros de 64 bits: Estos registros pueden almacenar 64 bits de datos (8 bytes). Son comunes en los procesadores modernos y ofrecen mayor potencia de cálculo y capacidad de direccionamiento de memoria.

3.3.3. Tipos de registros de la CPU


Dependiendo de la arquitectura y el diseño de la CPU, el tipo y la cantidad de registros pueden variar. Los tipos comunes de registros que se encuentran en una CPU pueden incluir:

- Contador de programa (PC) : El contador de programa realiza un seguimiento de la dirección de memoria de la siguiente instrucción que se debe buscar y ejecutar.
- Registro de Instrucciones (IR) : El Registro de Instrucciones almacena la instrucción que se está ejecutando actualmente y que se ha obtenido previamente.

- Acumulador (ACC) : El acumulador es un registro de propósito general que se utiliza para operaciones aritméticas y lógicas. Almacena resultados intermedios durante los cálculos.
- Registros de propósito general (R0, R1, R2...) : Estos registros se utilizan para almacenar datos durante cálculos y manipulación de datos. El programador puede acceder a ellos y utilizarlos para diversos fines.
- Registros de direcciones (AR) : Los registros de direcciones almacenan direcciones de memoria para el acceso a datos o para la transferencia de datos entre diferentes ubicaciones de memoria.
- Puntero de pila (SP) : El puntero de pila apunta a la parte superior de la pila, que es una región de memoria utilizada para el almacenamiento temporal durante las llamadas a funciones y otras operaciones.
- Registros de datos (DR) : Estos registros almacenan datos extraídos de la memoria u obtenidos de operaciones de entrada/salida.
- Registro de estado/Registro de indicadores (SR) : El registro de estado o registro de indicadores contiene bits individuales que señalan el resultado de las operaciones, como acarreo, desbordamiento, resultado cero, entre otros. Estos indicadores ayudan a tomar decisiones y a controlar el flujo del programa en función de los resultados de las operaciones anteriores.
- Registros de control (CR) : Los registros de control gestionan diversos ajustes y parámetros relacionados con el funcionamiento de la CPU, como el manejo de interrupciones, la gestión de memoria y la configuración del sistema.

3.3.4. ¿Cómo interactúan los registros con los demás componentes de la CPU?

Las CPU están compuestas por diversos componentes que, al utilizarse conjuntamente, les permiten procesar datos y realizar cálculos. Los componentes principales incluyen la Unidad de Control (UC), la Unidad Aritmético-Lógica (ALU), los Registros, el Reloj, la Memoria Caché y los Buses.



La interacción entre los registros, la ALU y la CU se puede resumir en los siguientes pasos:

- La unidad de control (CU) obtiene una instrucción de la memoria y la coloca en el registro de instrucciones.

- La unidad de control (CU) decodifica la instrucción para determinar la operación que se debe realizar e identifica los registros involucrados.
- La unidad de control (CU) emite señales de control para seleccionar los registros apropiados y enruta los datos a la unidad lógica aritmético-lógica (ALU).
- La ALU realiza la operación aritmética o lógica sobre los datos de los registros seleccionados.
- El resultado de la operación se almacena en un registro, en función de las señales de control de la unidad de control.

3.4. Buses internos

3.4.1. ¿Qué es?

Los buses internos (o buses del sistema / buses del chip) son las autopistas de comunicación físicas dentro del propio silicio del procesador. Su función es conectar la Unidad de Control (UC), la Unidad Aritmético-Lógica (ALU) y los Registros, permitiendo el intercambio continuo de datos, direcciones y órdenes durante el ciclo de instrucción.

3.4.2. Tipos de Buses Internos

- Bus de Datos Interno (Data Bus)
 - Función: Transporta los operandos que van a ser procesados y los resultados generados por la ALU.
 - Direccionalidad: Bidireccional (los datos se mueven en ambas direcciones entre los registros, la ALU y los búferes de interfaz).
 - Ancho de Bus: Determina la arquitectura nativa del procesador (32 bits, 64 bits). Por ejemplo, un bus de 64 bits puede mover 8 bytes de datos en un solo ciclo de reloj.
- Bus de Direcciones Interno (Address Bus)

- Función: Transporta la posición específica de memoria o el registro de destino al que la CPU necesita acceder para leer o escribir.
- Direccionalidad: Unidireccional (sale de registros como el Program Counter (PC) o el Memory Address Register (MAR) hacia los controladores de memoria/caché).
- Capacidad: El número de líneas de dirección determina la cantidad máxima de memoria física direccionable por el procesador (2^n posiciones, donde n es el número de bits del bus).
- Bus de Control Interno (Control Bus)
 - Función: Transporta señales de sincronización, órdenes de ejecución y estados del sistema emitidos por la Unidad de Control.
 - Direccionalidad: Bidireccional (envía órdenes a los componentes y recibe señales de respuesta o interrupciones de los mismos).
 - Señales típicas:
 - Lectura/Escritura (R/W): Indica si se extrae o se almacena información.
 - Clock: Señal del reloj del sistema que sincroniza las operaciones.
 - Reset: Reinicia el estado interno del procesador.
 - Interrupt: Notifica eventos que requieren atención prioritaria.

3.4.3. Flujo de Comunicación Interna

Ejemplo: Suma de dos números

Paso	Bus Utilizado	Acción Interna
Lectura	Bus de Direcciones	La UC coloca la dirección del Registro R1 para extraer el primer operando.

Paso	Bus Utilizado	Acción Interna
Transporte	Bus de Datos	El valor de R1 viaja hacia la primera entrada de la ALU.
Orden	Bus de Control	La UC envía la señal de control con el código de la operación SUMAR a la ALU.
Resultado	Bus de Datos	El resultado de la operación se envía desde la ALU de regreso al registro destino R3.

3.4.4. Buses Avanzados

- Crossbar Switch: Una matriz de conmutación que permite conectar múltiples núcleos de CPU con múltiples bancos de memoria o caché L3 de forma directa y simultánea.
- Ring Bus: Un anillo de comunicación de muy alta velocidad utilizado por procesadores de varios núcleos para compartir caché y líneas de control con latencia constante.
- Mesh Interconnect (Red en Chip - NoC): Red bidimensional de buses usada en procesadores de alta densidad (como CPUs de servidores/workstations) que conecta procesadores, controladores de memoria y líneas PCIe mediante nodos tipo router.

3.4.5. Mecanismos de Arbitraje y Control de Tráfico

Cuando múltiples componentes internos (por ejemplo, el decoder, la ALU de enteros, la ALU de punto flotante y la unidad de carga/almacenamiento) necesitan usar el bus interno simultáneamente, la Unidad de Control activa algoritmos de arbitraje:

- Fixed Priority (Prioridad Fija): Ciertos registros (como la interrupción del sistema o el Program Counter) tienen prioridad absoluta sobre los buses para evitar bloqueos del procesador.

- Round-Robin (Turno Rotativo): Distribuye el acceso de forma equitativa entre las distintas unidades de ejecución para garantizar que ninguna quede famélica de datos (starvation).
- Multiplexado por Bus: Se utilizan multiplexores dirigidos por las señales de control para seleccionar exactamente qué registro coloca su dato en el bus en un ciclo de reloj determinado.

3.4.6. Ancho de Bus

En los procesadores modernos con microarquitectura Superescalar y ejecución Out-of-Order (OoO), el bus interno no solo transporta instrucciones x86_64, sino microoperaciones simplificadas tipo RISC.

- Bus de Reserva (Reservation Stations): Conecta la unidad de decodificación con las estaciones de reserva. Puede despachar de 4 a 8 ops por ciclo de reloj de forma paralela a través de múltiples canales internos.
- Result Buses (Buses de Bypass / Forwarding): Para evitar esperar a que la ALU escriba un resultado en el banco de registros y luego lo vuelva a leer, existen buses internos de desvío rápido (Bypass Networks). Estos envían el resultado recién calculado por la ALU directamente a la entrada de otra ALU en el siguiente ciclo de reloj

4. Conclusión

El análisis del CPU es extremadamente extenso y complejo para que al final sea una de las revoluciones y avances mas grandes de la humanidad, el CPU se compone por muchas etapas como lo son los buses de comunicacion, los registros, etc.

Desde el primer CPU se a ido modificando gradualmente la arquitectura de estas, alguna por simple optimización y mejora de rendimientos, y otras por el objetivo del CPU, no es lo mismo un CPU de escritorio que un CPU para servidores o satélites, tienen procesos y arquitecturas diferentes y de distinta complejidad.

Los CPU's son un componente esencial y fundamental en nuestro dia a dia de casi, si no es que de todas las personas que de alguna forma u otra, es por esta razon que grandes empresas como Intel, AMD, Samsung, etc. Continuan con el desarrollo de nuevas arquitecturas y de nuevos diseños de CPU esto con el fin de eficientar el uso y reducir los costos de desarrollo de estos componentes.

5. Referencias

- Amazon Web Services. (s. f.). ¿Qué es una CPU? <https://aws.amazon.com/es/what-is/cpu/>
- Bonilla, L. (2023, 1 de septiembre). CPU (Unidad Central de Procesamiento): guía completa. Data Center Market. <https://www.datacentermarket.es/dcm-xl/cpu-unidad-central-de-procesamiento-guia-completa/>
- Concepto. (s. f.). CPU. <https://concepto.de/cpu/>
- Educarte. (2012). Reparación: Unidad de control [Archivo PDF]. https://www.educarte.com.uy/envios/entrega2012set/Reparacion_Unidad%20de%20Control.pdf
- Fernandez-Gallego, J. A., & Alvarez, J. A. (2011). Arquitectura de procesador SoC tipo RISC [Ilustración]. ResearchGate. https://www.researchgate.net/figure/ARQUITECTURA-DE-PROCESADOR-SOC-TIPO-RISC-TOMADO-DE-1_fig1_287409519
- Jarroba. (2019, 30 de julio). Cómo funcionan los servidores y servicios de hosting. <https://jarroba.com/como-funcionan-los-servidores-y-servicios-de-hosting/>
- Lenovo. (s. f.). Unidad de control en computadoras: ¿qué es y para qué sirve? <https://www.lenovo.com/mx/es/glosario/unidad-de-control/>
- Sotor, D. (2017, 13 de marzo). Partes del procesador. Bitácora Sistemas Operativos. <https://chsos20171914562blog.wordpress.com/2017/03/13/partes-del-procesador/>
- Teach Computer Science. (s. f.-a). Arithmetic logic unit. <https://teachcomputerscience.com/arithmetic-logic-unit/>
- Teach Computer Science. (s. f.-b). RISC and CISC processors. <https://teachcomputerscience.com/risc-and-cisc-processors/>

- Total Phase. (2023, 10 de mayo). What is register in CPU & how does it work? <https://www.totalphase.com/blog/2023/05/what-is-register-in-cpu-how-does-it-work/>
- Universidad Europea. (2025, 11 de noviembre). ¿Qué es la arquitectura de Von Neumann? <https://universidadeuropea.com/blog/arquitectura-von-neumann/>