Vysoké učení technické v Brně Fakulta informačních technologií




Návrh číslicových systémů Projekt

Elizaveta Syanova (xsyano00) 25. května 2022

1 Architektura navrženého obvodu (na úrovní RTL)

1.1 Schéma obvodu



1.2 Popis funkce

- FSM Finite State Machine
- CNT_TIME počítá dobu mezi jednotlivými bity, od start bitu do mid bitu
- CNT_BIT počet bitu
- DEMULTIPLEXOR přepínač

Podle vnitřního stavu FSM nastavuje EN CNT_TIME a RECS. CNT_TIME se obnovuje na základě stavu CNT_BIT, vlastního stavu a FSM. Obnovuje se po dosažení 24 hodinových taktů ve stavu WAIT_FIRST_BIT,


nebo 16 hodinových taktů ve stavu DATA (záleží na CNT_BIT, RECS a VLD_DATA).

Stavy CNT_BIT a RECS jsou vzájemně závislé, obnovují se po dosažení 8 bitu.

Na základě signálu RECS a CNT_BIT demultiplexor posíla bity do registru.

2 Návrh automatu (Finite State Machine)

2.1 Schéma automatu



2.2 Popis funkce

- WAIT_START_BIT čeká na start bit (0)
- WAIT_FIRST_BIT po nalezení start bitu čeká 24 hodinových taktů než začne snímat data (midbit)
- DATA počet bitu a zápis do registru
- WAIT_STOP_BIT čeká na stop bit (1)
- VALID nastavení VLD_DATA na '1' po dobu jednoho taktu

Celý process spustíme po nastavení start bitu na '0'