- 1.2.- Arquitecturas de computadoras
- 1.2.1.- Arquitectura de Von Neumann
- 1.2.2.- Arquitectura RISC y CISC
- 1.2.3.- Arquitectura Harvard
- 1.2.4.- Arquitectura escalar
- 1.2.5.- Arquitectura Superescalar
- 1.2.6.- Arquitectura Vectorial

- 1.2.- Arquitecturas de computadoras
- 1.2.1.- Arquitectura de Von Neumann
- 1.2.2.- Arquitectura RISC y CISC
- 1.2.3.- Arquitectura Harvard
- 1.2.4.- Arquitectura Superescalar
- 1.2.5.- Arquitectura Vectorial

Clasificación de las arquitecturas atendiendo a la memoria del computador

**Arquitectura Von Neumann** 

**Arquitectura Harvard** 

# Clasificación de las arquitecturas atendiendo al formato de las instrucciones

**Arquitectura CISC** 

**Arquitectura RISC** 

Clasificación de las arquitecturas con referencia al flujo de datos e instrucciones (Taxonomia de Flynn)

SISD

SIMD

**MIMD** 

**MISD** 

- 1.2.- Arquitecturas de computadoras
- 1.2.1.- Tipos de arquitecturas según su hardware (su memoria)
  - 1.2.1.1.- Arquitectura de Von Neumann
  - 1.2.1.2.- Arquitectura Harvard
- 1.2.2.- Tipos de arquitecturas según su Software (conjunto de instrucciones)
  - 1.2.2.1.- Arquitectura RISC
  - 1.2.2.2.- Arquitectura CISC
- 1.2.4.- Taxonomía de Flynn (Atendiendo al flujo de datos e instrucciones)
  - 1.2.4.1.- Arquitectura escalar
  - 1.2.4.1.- Arquitectura Superescalar
  - 1.2.4.2.- Arquitectura Vectorial

- 1.2.- Arquitecturas de computadoras
- 1.2.1.- Tipos de arquitecturas según su hardware (su memoria)

- 1.2.1.1.- Arquitectura de Von Neumann
- 1.2.1.2.- Arquitectura Harvard

- 1.2.- Arquitecturas de computadoras
- 1.2.1.- Tipos de arquitecturas según su hardware (su memoria)
  - 1.2.1.1.- Arquitectura de Von Neumann
  - 1.2.1.2.- Arquitectura Harvard

				Datos de n bit
				Instrucciones de n bit

1.2.- Arquitecturas de computadoras

1.2.1.- Tipos de arquitecturas según su hardware (su memoria)

1.2.1.1.- Arquitectura de Von Neumann

1.2.1.2.- Arquitectura Harvard

En manuales de Intel las memorias tipo von Neuman son referenciadas como memorias unificadas

En manuales de Intel las memorias tipo Harvard son referenciadas como memorias divididas

Sección de datos
Sección de texto
Sección de Pila

1.2.1.- Tipos de arquitecturas según su hardware (su memoria)

# 1.2.1.1.- Arquitectura de Von Neumann

# **Arquitectura Von Neumann:**

Es aquella en la que existe un solo concepto de memoria. En la misma memoria se almacenan:

- A) programa [instrucciones]
- B) datos

1.2.1.- Tipos de arquitecturas según su hardware (su memoria)

# 1.2.1.2.- Arquitectura Harvard

Arquitectura Harvard: Es aquella en la que existen dos conceptos de memoria.

- A) Una memoria para programa [Instrucciones]
- B) Otra memoria para datos.

Actualmente la clasificación **Harvard** y **Von Neumann** tiene aplicación en los temas de:

- A).- Microcontroladores
- B).- Y en procesadores de propósito general, en las memorias Caché

#### **Microcontroladores**

La memoria se encuentra dentro del chip del microcontrolador y es Harvard

Una sección de la memoria está dedicada para datos

Otra sección de la memoria está dedicada para instrucciones (programa)

# Las memorias caché en procesadores de propósito general

Se clasifican en niveles (Level): Caché L1, Cache L2

Algunos procesadores cuentan hasta con nivel L3, dependiendo de la aplicación

Caché nivel 1 (L1) es memoria dividida (Harvard)

Caché nivel 2 (L2) es memoria unificada (Von Neumann)

#### ATENDIENDO AL FORMATO DE LAS INSTRUCCIONES

1.2.2.1.- Arquitectura CISC

1.2.2.2.- Arquitectura RISC

Para los propósitos de los temas siguientes se indica que un "programa" se compone de "instrucciones"

Un programa es un conjunto o secuencia de instrucciones introducidos al procesador y tiene como propósito resolver una tarea especificada.

#### ATENDIENDO AL FORMATO DE LAS INSTRUCCIONES

1.2.2.2.- Arquitectura CISC

CISC son las siglas de Complex Instruction Set Computer

Computador con conjunto complejo de instrucciones

Computador con conjunto de instrucciones complejas

#### ATENDIENDO AL FORMATO DE LAS INSTRUCCIONES

# 1.2.2.2.- Arquitectura CISC

CISC son las siglas de Complex Instruction Set Computer

La traducción al español más aceptable es: Computador con conjunto de instrucciones complejas

#### Las dos características más sobresalientes de esta filosofía son:

Por cada instrucción se trata de ejecutar más de una operación simple, o varias operaciones simples

Conjunto de instrucciones de longitud variable. La longitud, o número de bits por instrucción puede variar de un tipo de instrucción a otro tipo

La principal bondad, es que el código de un programa en ensamblador tiene pocas líneas

#### ATENDIENDO AL FORMATO DE LAS INSTRUCCIONES

1.2.2.1.- Arquitectura RISC

RISC son las siglas de *Reduced Instructions Set Computer* 

Computador con un Conjunto Reducido de Instrucciones

Computador con un Conjunto de Instrucciones reducidas (en complejidad)

#### ATENDIENDO AL FORMATO DE LAS INSTRUCCIONES

1.2.2.1.- Arquitectura RISC

RISC son las siglas de *Reduced Instructions Set Computer* 

Computador con un Conjunto Reducido de Instrucciones

Computador con un Conjunto de Instrucciones reducidas

Ambas traducciones son aceptables en el sentido de que:

#### ATENDIENDO AL FORMATO DE LAS INSTRUCCIONES

# 1.2.2.1.- Arquitectura RISC

RISC son las siglas de *Reduced Instructions Set Computer* 

Computador con un Conjunto Reducido de Instrucciones

Computador con un Conjunto de Instrucciones reducidas

La principal tendencia de la filosofía RISC es hacer instrucciones menos complejas

Otra tendencia igualmente importante es hacer más pequeño el número de instrucciones del set de instrucciones

#### ATENDIENDO AL FORMATO DE LAS INSTRUCCIONES

# 1.2.2.1.- Arquitectura RISC

RISC son las siglas de *Reduced Instructions Set Computer* 

#### Las tres características más sobresalientes de esta filosofía son:

Por cada instrucción se trata de ejecutar una sola operación simple

Conjunto de instrucciones de longitud fija. La longitud, o número de bits por instrucción es el mismo para todo tipo de instrucción

Reducido conjunto de instrucciones

#### ATENDIENDO AL FORMATO DE LAS INSTRUCCIONES

# 1.2.2.1.- Arquitectura RISC

RISC son las siglas de *Reduced Instructions Set Computer* 

Las tres características más sobresalientes de esta filosofía son:

Como desventaja, el código de programa en lenguaje ensamblador tiene un mayor número de líneas de código

#### ATENDIENDO AL FORMATO DE LAS INSTRUCCIONES

# 1.2.2.1.- Arquitectura RISC

RISC son las siglas de *Reduced Instruction Set Computer* 

# Un poco de historia

En IBM surgió el 801 con tecnología RISC, En Stanford surgió el MIPS, y en Berkeley los RISC 1 y 2

Empezó a gestarse en investigaciones de IBM, Universidad de Stanford y Universidad de Berkely a finales de la década de 1970

#### ATENDIENDO AL FORMATO DE LAS INSTRUCCIONES

# 1.2.2.1.- Arquitectura RISC

RISC son las siglas de Reduced Instruction Set Computer

Un poco de historia

En IBM surgió el 801 con tecnología RISC, En Stanford surgió el MIPS, y en Berkeley los RISC 1 y 2

Empezó a gestarse en investigaciones de IBM, Universidad de Stanford y Universidad de Berkely a finales de la década de 1970

El IBM 801 fue diseñado por John Cocke

El MIPS de la Universidad de Stanford fue diseñado por el profesor John Hennessy

El primero en acuñar el término **RISC** fue el profesor David A. Patterson de la Universidad de Berkeley

#### ATENDIENDO AL FORMATO DE LAS INSTRUCCIONES

1.2.2.1.- Arquitectura RISC



#### RISC architecture

The first prototype computer to use reduced instruction set computer (RISC) architecture was designed by IBM researcher John Cocke and his team in the late 1970s. For his efforts, Cocke received the Turing Award in 1987, the US National Medal of Science in 1994, and the US National Medal of Technology in 1991.

01/03

John Cocke was considered a brilliant man whose deep understanding of

#### ATENDIENDO AL FORMATO DE LAS INSTRUCCIONES

# 1.2.2.1.- Arquitectura RISC

RISC son las siglas de *Reduced Instruction Set Computer* 

John Cocke de IBM, estableció los conceptos fundamentales de la arquitectura RISC:

- A).- Pocas instrucciones
- B).- Instrucciones con tamaño fijo y con formato fijo
- C).- Ejecución de toda instrucción en un solo ciclo
- D).- acceso a memoria únicamente mediante operaciones Load (carga) / Store (almacenar).
- E).- Estos conceptos fueron mejorados posteriormente por un grupo de investigadores en la Universidad de Berkeley en California, liderado por David Patterson, quien acuñó el término RISC.

#### ATENDIENDO AL FORMATO DE LAS INSTRUCCIONES

# 1.2.2.1.- Arquitectura RISC

RISC son las siglas de *Reduced Instruction Set Computer* 

John Cocke de IBM, estableció los conceptos fundamentales de la arquitectura RISC:

- A).- Pocas instrucciones
- B).- Instrucciones con tamaño fijo y con formato fijo
- C).- Ejecución de toda instrucción en un solo ciclo
- D).- acceso a memoria únicamente mediante operaciones Load (carga) / Store (almacenar).
- E).- Hacer una sola operación simple por cada instrucción

#### ATENDIENDO AL FORMATO DE LAS INSTRUCCIONES

# 1.2.2.1.- Arquitectura RISC

Sin embargo el procesador MIPS de la Universidad de Stanford, diseñado por el profesor John Hennessy, ha tenido éxito hasta nuestros días debido a que su arquitectura de instrucciones es muy clara, para la enseñanza en las universidades, de la filosofía RISC.

#### ATENDIENDO AL FORMATO DE LAS INSTRUCCIONES

# 1.2.2.1.- Arquitectura RISC

Actualmente, las principales características de los procesadores RISC son:

- A).- Un número grande de registros de uso general auxiliado por el uso de compiladores para optimizar el uso de registros
- B).- Un número pequeño de instrucciones en el set, con instrucciones enfocadas a llevar a cabo operaciones muy simples
- C).- Uso del concepto de segmentación de instrucciones, la ejecución de las instrucciones es dividida en etapas