



PRÁCTICA 5 "MENSAJE MULTIPLEXADO"

Código VHDL

```
1 --Santos Mèndez Ulises Jesùs
 2 --2CV8
 3 --Practica 5 "Mensaje Multiplexado"
 4 library ieee;
 5 use ieee.std logic 1164.all;
 7 entity mensaje is
 8 port(clr,clk: in std logic;
        display: out std logic vector(6 downto 0);
10
        cat: inout std logic vector(2 downto 0));
11
12
        attribute pin numbers of mensaje: entity is
13
        "display(6):23 display(5):22 display(4):21 "
14 €
        "display(3):20 display(2):19 display(1):18 "
15 €
        "display(0):17 cat(2):16 cat(1):15 cat(0):14 ";
16 end mensaje;
17
18 architecture dismux of mensaje is
19 constant dO: std logic vector(6 downto 0) := "01111110"; --- U
20 constant d1: std logic vector(6 downto 0) := "1011011"; --- S
21 constant d2: std logic vector(6 downto 0) := "0110011"; ---4
22 begin
23
      deco: process(cat)
24
      begin
```





```
25
           case cat is
               when "110" => display <= d0;
26
               when "101" => display <= d1;
27
               when "011" => display <= d2;
28
               when others => display <= "----";
29
30
           end case:
31
     end process deco;
32
33
      tiempo: process(clk,clr)
34
      begin
35
          if(clr='1')then
36
               cat <= "110";
37
          elsif(rising edge(clk))then
               cat <= to_stdlogicvector(to_bitvector(cat)
38
39
               rol 1);
40
           end if:
41
      end process tiempo;
42 end dismux;
```






Análisis de la Máquina de Moore con Flip Flop T

antos Mondez Ulises Jesús Tarea - Práctica 5							011/1011 -358								
Realizar r	náquina d	. Mo	ore	, (or	, ft	'T	con	८००	30 G	ray					
	A/Li	\ \	-	c/'	3	/	8	123			A > B > C >	0 /			
Edo-Act	Edo_Sig	Do	D,	02	a	16	c	13	e	ŧ	3	1			
A	8	1	1	0	0	1	1	1	1	1	0	I.	_ i		
В	c	1	0	t	1	0	1	1	0	1	1	!	-1		
C	A	0	1	1	0	10	ŧ	0	0	1	1	1	-!		
Edo_Act	E90-26	Do	10,	102	a	16	c	19	C	15	13	Ti	10		
Q. Qo	Qit aot														
0 0	0 1	1	1	0	0	1	1	1	1	1	0	0	1		
0 1	1 1	1	0	r	(0	t	1	0	t	t	1	0		
1 1	0 0	0	1	1	0	ı	1	0	0	1	1	1	1		
0 0 (1 1 0 (1 Ti = G		0 0 00		· 67 (a. o	000	0 0		1 0	0					






















Name	Value	Sti	- 1	5,0	ı	100	ī	150	1	200	ī	250	ı	300	ī	350	1	4(
⊏ dk	0	Clock				l				L				L				
⊏ dr	1	<= 1																
± ⇔ cat	6		()(€)
± ⇔ display	3E		(X3E															\supset







C22V10

clk	= 1	24 *	not used
clr	= 2	23 =	display(6)
not used	* 3	22 =	display(5)
not used	* 4	21 =	display(4)
not used	* 5	20 =	display(3)
not used	* 6	19 =	display(2)
not used	* 7	18 =	display(1)
not used	* 8	17 =	display(0)
not used	* 9	16 =	cat(2)
not used	* 10	15 =	cat (1)
not used	* 11	14 =	cat(0)
not used	* 12	13 *	not used

Cuestionario:

- 1) ¿Cuántos dispositivos PLD 22V10 son necesarios para el desarrollo de esta práctica? R= 1 PLD 22V10.
- 2) ¿Cuántos dispositivos de la serie 74xx (TTL) ó 40xx (CMOS) hubieras necesitado para el desarrollo de esta práctica?
 - R= 2 FF 4013, NE 555, 1 7408, 1 7432.
- 3) ¿Cuántos pines de entrada/salida de los PLD 22V10 se usan en el diseño?R=2 de entrada y 10 de salida.
- 4) ¿Cuántos términos producto ocupan las ecuaciones para cada señal de salida y que porcentaje se usa en total de los PLD 22V10?
 - R= 1 término producto por cada señal de salida, en total son 10 términos producto y se ocupa un 54% del PLD 22V10.
- 5) ¿A partir de que frecuencia se observa el mensaje nítido y sin parpadeo? R=a partir de 50 Hz.
- 6) ¿Cuántos FF's se ocupan en el PLD para implementar la Máquina de Moore? R= 2 Flip Flops del PLD 22V10.
- 7) ¿Cuántas terminales de salida se usan en PLD2?R= No hay PLD2 pero en el PLD se ocupan 10 salidas.
- 8) ¿Qué puedes concluir de esta práctica?
 - R= Está práctica nos dio una forma distinta de crear variables para un uso más específico así como el uso a nivel hardware del display multiplexado, también el diseño de una máquina de Moore.