


# Curso:

VHDL (VHSIC Hardware Description Language)

VHSIC - Very High Speed Integrated Circuit



Departamento de la Defensa de los E.U.A. Programa: Very High Speed **Integrated Circuits (VHSIC)** 1983 **↑** VHDL Desarrollo: IBM, Texas Instruments e **Intermetrics** Estándar IEEE VHDL Estándar IEEE -1076-1987 Revisiones Estándar IEEE -1076-1993 Estándar IEEE -1076-2000 Estándar IEEE -1076-2002

#### Ventajas de VHDL

Notación Estandarizada

Disponibilidad al Público

Independencia del Sistema de Desarrollo (con algunas excepciones)

Independencia de la Metodología de Diseño (PLDs, ASICs, FPGAs)

Independencia de la Tecnología y Proceso de Fabricación (CMOS, Bipolar, BiCMOS)

Reutilización de Código

Capacidad descriptiva del comportamiento del sistema en distintos niveles de abstracción:

Algoritmo, RTL (Register Transfer Logic), Lógico y Compuerta

Facilitar la Verificación/Prueba del Sistema siendo diseñado.

Adición de la extensión analógica (IEEE1076.1) que permite la especificación, simulación y síntesis de sistemas digitales, analógicos y mixtos

Elementos sintácticos del VHDL			
Comentarios	Se consideran comentarios después de dos guiones medios seguidos ""		
Símbolos especiale	S Existen caracteres especiales sencillos como (&, #) o dobles como (:=, <=)		
Identificadores	Es lo que se usa para dar nombre a los diferentes objetos del lenguaje		
Números	Se considera que se encuentra en base 10, se admite la notación científica convencional es posible definir números en otras bases utilizando el símbolo # : 2#11000100#		
Caracteres	Es cualquier letra o carácter entre comillas simples: '3', 't'		
Cadenas	Son un conjunto de caracteres englobados por comillas dobles: "hola"		
Cadenas de bits Los tipos bit y bit_vector son en realidad tipo carácter y arreglo de caracteres respectivamente, se coloca un prefijo para indicar la base : O"126", X"FE"			
Palabras reservadas Son las instrucciones, órdenes y elementos que permiten definir sentencias.			

#### **Identificadores**

Nombres o etiquetas que se usan para referirse a: Variables, Constantes, Señales, Procesos, Entidades, etc.

Están formados por números, letras (mayúsculas o minúsculas) y guión bajo "\_" con las reglas especificadas en la tabla siguiente.

Longitud (Número de Caracteres): Sin restricciones

Palabras reservadas por VHDL no pueden ser identificadores

En VHDL, un identificador en mayúsculas es igual a su contraparte en minúsculas

Reglas para especificar un identificador	Incorrecto	Correcto
Primer carácter debe ser siempre una letra máyúscula o minúscula	4Suma	Suma4
Segundo carácter no puede ser un guión bajo ( _ )	S_4bits	S4_bits
Dos guiones bajos no son permitidos	Resta_4	Resta_4_
Un identificador no puede utilizar símbolos especiales	Clear#8	Clear_8

## Lista de palabras reservadas en VHDL

abs	downto	library	postponed	subtype
access	else	linkage	procedure	then
after	elsif	literal	process	to
alias	end	loop	pure	transport
all	entity	map	range	type
and	exit	mod	record	unaffected
architecture	file	nand	register	units
array	for	new	reject	until
assert	function	next	rem	use
attribute	generate	nor	report	variable
begin	generic	not	return	wait
block	group	null	rol	when
body	guarded	of	ror	while
buffer	if	on	select	with
bus	impure	open	severity	xnor
case	in	or	shared	xor
component	inertial	others	signal	
configuration	inout	out	sla	
constant	is	package	sra	
disconnect	label	port	srl	



4		Precedencia de operadores						
			NOT	ABS	**			
			*	/	MOD	REM		
			+ (signo)	- (signo)				
			+	-	&			
			sll	srl	sla	sra	rol	ror
			=	/=	<	<=	>	>=
Me	nor		AND	OR	NAND	NOR	XOR	XNOR

La precedencia de operadores se encuentran ordenados de mayor (arriba) a menor (abajo), los operadores que se encuentran en la misma fila tienen la misma precedencia.

Los operadores anteriores se definen de la siguiente manera:

- 1. Operadores lógicos binarios: and or nand nor xor xnor.
- 2. Operadores relacionales: =/=<<=>=.
- 3. Operadores de desplazamiento: sll srl sla sra rol ror.
- 4. Operadores de adición: + & (concatenación).
- 5. Operadores de signo: + -
- 6. Operadores de multiplicación: \* / mod rem.
- 7. Operadores misceláneos: **not abs** \*\*


Cuando no se usan los paréntesis, los operadores de la clase 7 tienen la mayor precedencia y se aplican primero, seguidos en ésta por los de la clase 6, luego la 5 y así sucesivamente. Los de la clase 1 tienen la menor precedencia y se aplican al último. Los operadores de la misma precedencia se aplican de izquierda a derecha en la expresión.

El orden de la precedencia puede cambiarse mediante los paréntesis.

### Ejercicio:

Realizar las siguientes operaciones al vector  $\mathbf{A} = \mathbf{10010101}$ ":

A sll 2 (desplazamiento lógico hacia la izquierda llenando con ceros "0"):



$$A \text{ sll 2} = 01010100$$

### Ejercicio:

Realizar las siguientes operaciones al vector  $\mathbf{A} = \mathbf{10010101}$ ":


A srl 3 (desplazamiento lógico hacia la derecha llenando con ceros "0"):

$$A \text{ srl } 3 = 00010010$$

### Ejercicio:

Realizar las siguientes operaciones al vector  $\mathbf{A} = \mathbf{10010101}$ ":


A sla 3 (desplazamiento aritmético hacia la izquierda llenando con el bit a la derecha):



### Ejercicio:

Realizar las siguientes operaciones al vector  $\mathbf{A} = \mathbf{10010101}$ ":


A sra 2 (desplazamiento aritmético hacia la derecha llenando con el bit a la izquierda):



### Ejercicio:

Realizar las siguientes operaciones al vector  $\mathbf{A} = \mathbf{10010101}$ ":


A rol 3 (rotación a la izquierda):



### Ejercicio:

Realizar las siguientes operaciones al vector  $\mathbf{A} = \mathbf{10010101}$ :

A ror 5 (rotación a la derecha):



#### Ejercicio:

En la siguiente expresión, A, B, C y D son del tipo bit\_vector.

$$(A \& not B \text{ or } C \text{ ror } 2 \text{ and } D) = "110010"$$

Entonces, los operadores se aplicarán en el siguiente orden:

**not**, &, **ror**, **or**, **and**, =

Si A= "110", B= "111", C= "011000" y D= "111011", las operaciones se realizan como se muestra a continuación:

**not** B = "000" (complemento bit por bit)

A & not B = "110000" (concatenación)

C ror 2 = "000110" (rotación a la derecha dos lugares)

(A & not B) or (C ror 2) = "110110" (operación or bit por bit)

(A & not B or C ror 2) and D = "110010" (operación and bit por bit)

[(A & not B or C ror 2 and D) = "110010] = TRUE (el paréntesis fuerza a la prueba de igualdad al final, resultando en verdadero (TRUE))

Op. lógicos bin.: and or nand nor xor xnor.

Operadores relacionales: = /= < <= >=.


Op. de desplazamiento: sll srl sla sra rol ror.

Operadores de adición: + - & (concatenación).

Operadores de signo: + -

Operadores de multiplicación: \* / mod rem.

Operadores misceláneos: not abs \*\*



# Objetos de Datos

Un objeto de datos en VHDL es un elemento que toma un valor de algún tipo de dato determinado. Según sea el tipo de dato, el objeto poseerá un conjunto de propiedades. En VHDL los objetos de datos son generalmente una de las tres clases siguientes:

#### **Constantes**

Una constante es un elemento que puede tomar un único valor de un tipo dato, las constantes pueden ser declaradas dentro de entidades, arquitecturas, procesos y paquetes.

**CONSTANT** identificador : tipo := valor;

*Ejemplo* 

**CONSTANT** byte: integer := 8;

#### **Variables**

Las variables pueden ser modificadas cuando sea necesario, pueden ser declaradas solamente dentro de los procesos y subprogramas.

**VARIABLE** identificador : tipo [:= valor];

Ejemplo

**VARIABLE** aux1, aux2: bit;

#### Señales


Las señales sí pueden almacenar o pasar valores lógicos, por lo tanto, representan elementos de memoria o conexiones y si pueden ser sintetizadas. Son declaradas en las arquitecturas antes del **BEGIN**.

**SIGNAL** identificador : tipo [:= valor];

*Ejemplo* 

**SIGNAL** A, B : bit := '0';

**SIGNAL** dato: bit\_vector (7 **downto** 0);




entidad (**entity**) → Bloque elemental de diseño



Circuitos elementales digitales que forman de manera individual o en conjunto un sistema digital



*Ejemplos:* Compuertas, Flip-Flops, Sumadores/Restadores, Multiplexores, Contadores, Multiplicadores, ALUs, Neurona-Digital, etc.



Declaración de una entidad → Consiste en la descripción de los puertos de entrada o salida de un circuito, el cual es identificado como una entidad (entity)



### ¡Importante!

No se describe cómo será realizado o implementado el circuito, es decir, su Arquitectura

#### Descripción de un Puerto **Nombre** Modo Tipo de Dato Conjuntos de Valores que se les ha asignado un nombre Identificador in = Entrada(p.ej. bit, boolean, bit vector, etc), de tal forma que un objeto (p.ej. una Señal) de un determinado Tipo (p.ej. el out = Salida tipo bit\_vector) pueda tomar cualquier valor dentro del conjunto de valores que define al Tipo especificado. inout Valores de '0' o '1' **bit** (pkg.standard) Lógico •Puerto de Entrada (Lectura) y Salida (Escritura) •El valor leído (Entrada) es aquél que <u>llega</u> al puerto, y Define valores de boolean no el valor que se le asigna (Salida), en caso de existir. cierto o falso de (pkg.standard) acuerdo con una buffer expresión •Similar al Puerto de Salida (Escritura), pero además Conjunto de bits bit vector puede ser leído. que representa a un (pkg.standard) •El valor leído (Entrada) es el mismo valor asignado grupo de señales de (Salida) al puerto. ent. o sal. Números enteros integer (pkg.standard) Paquete (pkg.) en el cual es definido el tipo. Valores 'U', 'X', std\_logic Ver: "Uso de Librerías y Paquetes" '0', '1', 'Z', 'W', (pkg.std\_logic\_1164) 'L', 'H', '-'

## Más tipos

std\_logic\_vector


(pkg.std\_logic\_1164)


Se irán introduciendo conforme avance el curso


Arreglos de

std logic


## Ejemplo-2a








Línea	Comparador – Uso de dos datos con longitudes de 4-bit
N°.	(Declaración de Entidad)
1	Declaracion de la entidad
2	entity circuito is
3	<b>port</b> (a3, b3, a2, b2, a1, b1, a0, b0: <b>in</b> bit;
4	F: <b>out</b> bit);
5	end circuito;





#### Declaración de Puertos Tipo-Vector

port (vector\_A, vector\_B: in bit\_vector (3 downto 0);

vector\_SUMA: out bit\_vector (3 downto 0));

Sumador-completo de dos datos con longitudes de 4-bit (Declaración de Entidad – Uso de Vectores)

entity sumador is

port (A, B: in bit\_vector (3 downto 0);


Cin: in bit;

Cout: out bit;


SUMA: **out** bit\_vector (3 **downto** 0));


end sumador;

Para ordenar en forma ascendente utilizar **to** en lugar de **downto** (p.ej. 0 **to** 3)



Línea	Comparador – Uso de dos datos con longitudes de 4-bit
N°.	(Declaración de Entidad – Uso de Vectores)
1	Declaracion de la entidad
2	entity circuito is
3	<pre>port (a, b: in bit_vector (3 downto 0);</pre>
4	F: <b>out</b> bit);
5	end circuito;






Para llamar un paquete es necesario llamar a la librería/biblioteca que lo contiene (donde ha sido compilado)

Sintaxis: use nombre\_librería.nombre\_paquete.all;

Ejemplo: use ieee.std\_logic\_1164.all;

Permite el uso de todos los componentes almacenados en el paquete

lincluido en la biblioteca ieee



### Ejemplo-7



Multiplicador de dos datos con longitudes de 2-bit
(Declaración de Entidad – Uso de Biblioteca y Paquete)

library ieee;
use ieee.std\_logic\_1164.all;
entity multiplica is


port (X0, X1, Y0, Y1: in std\_logic;
Z3, Z2, Z1, Z0: out std\_logic);
end multiplica;

### arquitectura (architecture)


Unidad de Diseño Secundaria que describe el comportamiento interno de una entidad.




¿Cómo? - A través de la programación de varios procedimientos que permitan que la entidad (entity) cumpla con las condiciones de operación o comportamiento deseadas.



**Funcional** - En este caso, se describen las relaciones entre las entradas y salidas, sin importar la estructura o implementación física del sistema o circuito.




Línea Nº	Arquitectura - Comparador de Igualdad de dos Datos de Long. = 2Bits
1	Ejemplo de una descripción abstracta (funcional)
2	library ieee;
3	use ieee.std_logic_1164.all;
4	entity comp is
5	<pre>port (a,b: in bit_vector (1 downto 0);</pre>
6	c: out bit);
7	end comp;
8	architecture funcional of comp is
9	begin
10	compara: <b>process</b> (a,b)
11	begin
12	if $a = b$ then
13	c <= '1';
14	else
15	c <= '0';
16	end if;
17	end process compara;
18	end funcional;



a	b	f1
0	0	0
0	1	1
1	0	1
1	1	1

Línea Nº	Arquitectura - Compuerta OR de dos entradas
1	Ejemplo de una descripción abstracta (funcional)
2	library ieee;
3	use ieee.std_logic_1164.all;
4	entity com_or is
5	<pre>port (a,b: in std_logic;</pre>
6	f1: <b>out</b> std_logic);
7	end com_or;
8	architecture funcional of com_or is
9	begin
10	process (a,b) begin
11	<b>if</b> (a = '0' <b>and</b> b='0') <b>then</b>
12	f1 <= '0';
13	else
14	f1 <= '1';
15	end if;
16	end process;
17	end funcional;


**Flujo de Datos** - En este caso, se describe la forma en la que los datos se pueden transferir entre los diferentes módulos operativos que constituyen la entidad (sistema o circuito)




12

**Flujo de Datos** - En este caso, se describe la forma en la que los datos se pueden transferir entre los diferentes módulos operativos que constituyen la entidad (sistema o circuito)

### **➤** Uso de **ecuaciones booleanas**




**Estructural** - En este caso, el comportamiento de un sistema o circuito es descrito mediante modelos lógicos establecidos de los componentes que conforman al sistema o circuito, como son: Compuertas, Sumadores, Contadores, etc.



## Ejemplo-12

Comparador (Ejemplo-8)



instrucción La signal se declara dentro de arquitectura y no en la entidad, debido a que no representan a una terminal externa y sólo se utilizan para conectar bloques de manera interna a la entidad.

Línea Nº	Arquitectura - Comparador de Igualdad de dos Datos de Long. = 2Bits
1	library ieee;
2	use ieee.std_logic_1164.all;
3	use work.compuertas.all;
4	entity comp is
5	<pre>port (a,b: in bit_vector (0 to 1);</pre>
6	c: out bit);
7	end comp;
8	architecture estructural of comp is
9	signal x: bit_vector (0 to 1);
10	begin
11	U0: $xnor2$ <b>port map</b> $(a(0), b(0), x(0));$
12	U1: $xnor2$ <b>port map</b> $(a(1), b(1), x(1));$
13	U2: and 2 <b>port map</b> $(x(0), x(1), c)$ ;
14	end estructural;

En resumen, se puede decir que:

La descripción **funcional** se basa principalmente en el uso de procesos y de declaraciones *secuenciales*. Esta descripción es similar a la hecha en un lenguaje de programación de alto nivel, por su alto nivel de abstracción.

Mas que especificar la estructura o la forma en que se deben conectar los componentes de un diseño, nos limitamos a describir su comportamiento.

Una descripción **funcional** consiste de una serie de instrucciones, que ejecutadas *secuencialmente*, modelan el comportamiento del circuito.

La ventaja de este tipo de descripción, es que no se requiere enfocar a un nivel de compuerta para implementar un diseño.

En VHDL una descripción funcional necesariamente implica el uso de por lo menos un bloque PROCESS (if-then-else)

## Definición de instrucción secuencial:

Las instrucciones secuenciales son aquellas que son ejecutadas serialmente, una después de otra. La mayoría de los lenguajes de programación, como C o Pascal, utilizan este tipo de instrucciones.

En VHDL las instrucciones *secuenciales* son implementadas únicamente dentro del bloque **PROCESS**.

### **COMENTARIO**:

Dentro de una arquitectura en **VHDL**, no existe un orden específico de ejecución de las asignaciones. El orden en el que las instrucciones son ejecutadas depende de los eventos ocurridos en las señales, similar al funcionamiento del circuito.

## Descripción por flujo de datos:

La descripción por flujo de datos indica la forma en que los datos se pueden transferir de una señal a otra sin necesidad de declaraciones *secuenciales*.

Este tipo de descripciones permite definir el flujo que tomarán los datos entre módulos encargados de realizar operaciones: **when-else**.

Esta forma de descripción, puede realizarse también mediante ecuaciones booleanas, en donde se emplean los operadores correspondientes: **or**, **and**, **nand**, **nor**, **xor**, **xnor**.

### **Descripción estructural**:

Este tipo de descripción basa su comportamiento en modelos lógicos establecidos (compuertas, sumadores, contadores, etc.).

El usuario puede diseñar estas estructuras y guardarlas para su uso posterior o tomarlas de los *paquetes* contenidos en las *librerías* de diseño del software que se esté utilizando.

## Comparación entre los estilos de diseño.

El estilo de diseño utilizado en la programación del circuito depende del diseñador y de la complejidad del proyecto. Por ejemplo, un diseño puede describirse por medio de **ecuaciones booleanas**, pero si es muy extenso quizá sea más apropiado emplear **estructuras** jerárquicas para dividirlo.

Ahora bien, si se requiere diseñar un sistema cuyo funcionamiento dependa sólo de sus entradas y salidas, es conveniente utilizar la descripción **funcional**, la cual presenta la ventaja de requerir menos instrucciones y el diseñador no necesita un conocimiento previo de cada componente del circuito.

Las instrucciones *concurrentes* (*flujo de datos y estructural*) se utilizan fuera de un bloque **PROCESS**, a diferencia de las instrucciones *secuenciales*, que únicamente se utilizan dentro del bloque **PROCESS**.

Entonces, las descripciones se pueden distinguir entre **secuenciales** (funcional) y **concurrentes** (flujo de datos y estructural).

## Para la siguiente declaración:

```
library ieee;
use ieee.std_logic_1164.all;
entity selección is port (
x: in std_logic_vector(0 to 3);
f: out std_logic);
end selección;
```

#### Indicar:

nombre de la entidad:\_\_\_\_\_\_los puertos de entrada:\_\_\_\_\_los puertos de salida:\_\_\_\_\_\_

el tipo de dato:\_\_\_\_\_

## Para la siguiente declaración:

library ieee;
use ieee.std\_logic\_1164.all;
entity seleccion is port (
x: in std\_logic\_vector(0 to 3);
f: out std\_logic);
end selección;

### Indicar:

Señale cuál de los siguientes identificadores son correctos o incorrectos:

1logico\_\_\_\_\_

Desp\_laza\_\_\_\_

con\_trol\_\_\_\_

N\_ivel\_\_\_\_

Pagina\_\_\_\_\_

architecture\_\_\_\_

registro\_\_\_\_\_

S\_uma#\_\_\_\_

2Suma\_\_\_\_\_

Res\_\_ta\_\_\_\_

Señale cuál de los siguientes identificadores son correctos o incorrectos:

1logico\_\_\_\_**×**\_\_

Desp\_laza\_\_\_\_\_

con\_trol\_\_ ✓ \_\_\_\_

N\_ivel\_\_\_\_ × \_

Pagina\_\_\_ ✓ \_\_\_\_

architecture\_ ✓ \_


registro\_\_\_\_

S\_uma#\_\_\_\_ **×** \_\_\_

2Suma\_\_\_ **×** \_\_\_


Res\_ta\_\_\_ 🗶 \_\_

## Describir la siguiente función por VHDL.



	Entradas			
S0	S0 X0 X1			
0	0	0	0	
0	0	1	0	
0	1	0	1	
0	1	1	1	
1	0	0	0	
1	0	1	1	
1	1	0	0	
1	1	1	1	

# **MULTIPLEXOR**



**ENTITY** multiplexor **IS PORT** (s0, x0, x1: **IN** bit; z0: **OUT** bit); **END** multiplexor; ARCHITECTURE data\_flow OF multiplexor IS **SIGNAL** temp: bit\_vector (2 **to** 0); **BEGIN** z0 <= '0' **WHEN** temp = "000" **ELSE** '0' **WHEN** temp = "001" **ELSE** '1' **WHEN** temp = "010" **ELSE** '1' **WHEN** temp = "011" **ELSE** '0' **WHEN** temp = "100" **ELSE** '1' **WHEN** temp = "101" **ELSE** '0' **WHEN** temp = "110" **ELSE '1'**: temp <= so & x0 & x1; -- concatenación -- de las entradas en un -- solo bus

**END** data flow;

	Salidas		
S0	X0	X1	Z0
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

Para la primera descripción que se mostrará, se empleará el código de la tabla extendida, resultando en el siguiente listado VHDL.


	ENTRADA	SALIDA
X0 $X1$ $Z0$	S0	<b>Z</b> 0
$\rightarrow$ S0	0	X0
	1	<b>X</b> 1

ENTITY multiplexor IS				
<b>PORT</b> (s0, x0, x1: <b>IN</b> bit;				
z0: <b>OUT</b> bit);				
END multiplexor;				
ARCHITECTURE data_flow OF multiplexor IS				
SIGNAL temp: bit_vector (2 to 0);				
BEGIN				
z0 <= '0' <b>WHEN</b> temp = "000" <b>ELSE</b>				
'0' <b>WHEN</b> temp = "001" <b>ELSE</b>				
'1' <b>WHEN</b> temp = "010" <b>ELSE</b>				
'1' <b>WHEN</b> temp = "011" <b>ELSE</b>				
'0' <b>WHEN</b> temp = "100" <b>ELSE</b>				
'1' <b>WHEN</b> temp = "101" <b>ELSE</b>				
'0' <b>WHEN</b> temp = "110" <b>ELSE</b>				
'1'; <b>←</b>				
temp <= so & x0 & x1; concatenación				
de las entradas en un				
solo bus				

**END** data\_flow;

	Entradas			
S0	S0 X0 X1			
0	0	0	0	
0	0	1	0	
0	1	0	1	
0	1	1	1	
1	0	0	0	
1	0	1	1	
1	1	0	0	
1	1	1	1	


Los valores asignados al tipo bit\_vector deber ser especificados con comillas dobles ("\_'") y los valores asignados al tipo bit simple, son asignados con comillas simples ('\_').



**ENTITY** multiplexor **IS PORT** (s0, x0, x1: **IN** bit; z0: **OUT** bit); **END** multiplexor; ARCHITECTURE data\_flow OF multiplexor IS **SIGNAL** temp: bit\_vector (2 **to** 0); **BEGIN** z0 <= '0' **WHEN** temp = "000" **ELSE** '0' **WHEN** temp = "001" **ELSE** '1' **WHEN** temp = "010" **ELSE** '1' **WHEN** temp = "011" **ELSE** '0' **WHEN** temp = "100" **ELSE** '1' **WHEN** temp = "101" **ELSE** '0' **WHEN** temp = "110" **ELSE '1'**: temp <= so & x0 & x1; -- concatenación -- de las entradas en un -- solo bus **END** data flow;

	Entradas			
S0	S0 X0 X1			
0	0	0	0	
0	0	1	0	
0	1	0	1	
0	1	1	1	
1	0	0	0	
1	0	1	1	
1	1	0	0	
1	1	1	1	


Se empleó el objeto de datos SIGNAL para crear el bus "temp" y concatenar "s0", "x0" y "x1" en un solo objeto de datos y así facilitar la descripción.



TONIONINA 1.º 1 TO
ENTITY multiplexor IS
<b>PORT</b> (s0, x0, x1: <b>IN</b> bit;
z0: <b>OUT</b> bit);
<b>END</b> multiplexor;
ARCHITECTURE data_flow OF multiplexor IS
SIGNAL temp: bit_vector (2 to 0);
BEGIN
z0 <= '0' <b>WHEN</b> temp = "000" <b>ELSE</b>
'0' <b>WHEN</b> temp = "001" <b>ELSE</b>
'1' <b>WHEN</b> temp = "010" <b>ELSE</b>
'1' <b>WHEN</b> temp = "011" <b>ELSE</b>
'0' <b>WHEN</b> temp = "100" <b>ELSE</b>
'1' <b>WHEN</b> temp = "101" <b>ELSE</b>
'0' <b>WHEN</b> temp = "110" <b>ELSE</b>
'1';
temp <= so & x0 & x1; concatenación
de las entradas en un
solo bus
END data_flow;

	Salidas		
S0	X0	X1	Z0
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

¿Qué tipo de descripción se realizó en este multiplexor?



ENTITY multiplexor IS

PORT (s0, x0, x1: IN bit;
z0: OUT bit);

END multiplexor;

ARCHITECTURE data\_flow OF multiplexor IS
SIGNAL temp: bit\_vector (2 to 0);

BEGIN
z0 <= '0' WHEN temp = "000" ELSE
'0' WHEN temp = "001" ELSE
'1' WHEN temp = "010" ELSE
'1' WHEN temp = "011" ELSE
'0' WHEN temp = "100" ELSE
'1' WHEN temp = "100" ELSE
'0' WHEN temp = "101" ELSE
'0' WHEN temp = "101" ELSE
'0' WHEN temp = "101" ELSE

-- de las entradas en un

-- solo bus

**'1'**:


**END** data\_flow;

temp <= so & x0 & x1; -- concatenación

	Salidas		
S0	X0	X1	<b>Z</b> 0
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

¿Qué tipo de descripción se realizó en este multiplexor?

**FLUJO DE DATOS** 



**PORT** (s0, x0, x1: **IN** bit;

z0: **OUT** bit);

**END** multiplexor;

**ARCHITECTURE** data\_flow **OF** multiplexor **IS BEGIN** 


 $z0 \le x0$  **WHEN** s0 = '0' **ELSE** x1

**END** data\_flow;

	Entradas			
S0	X0	X1	Z0	
0	0	0	0	
0	0	1	0	
0	1	0	1	
0	1	1	1	
1	0	0	0	
1	0	1	1	
1	1	0	0	
1	1	1	1	

La siguiente descripción se deriva de la tabla simplificada, ya que se ve que Z0 depende solamente del estado de S0.

Por lo tanto, la descripción resulta más sencilla.



**PORT** (s0, x0, x1: **IN** bit;

z0: **OUT** bit);

**END** multiplexor;


**ARCHITECTURE** data\_flow **OF** multiplexor **IS BEGIN** 

 $z0 \le x0$  **WHEN** s0 = '0' **ELSE** x1

**END** data\_flow;

	Entradas			
S0	S0 X0 X1			
0	0	0	0	
0	0	1	0	
0	1	0	1	
0	1	1	1	
1	0	0	0	
1	0	1	1	
1	1	0	0	
1	1	1	1	

¿Qué tipo de descripción se realizó en este multiplexor?



**PORT** (s0, x0, x1: **IN** bit;

z0: **OUT** bit);

**END** multiplexor;

**ARCHITECTURE** data\_flow **OF** multiplexor **IS BEGIN** 


 $z0 \le x0$  **WHEN** s0 = '0' **ELSE** x1


**END** data\_flow;

Entradas			Salidas
S0	X0	X1	Z0
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

¿Qué tipo de descripción se realizó en este multiplexor?

**FLUJO DE DATOS** 





**PORT** (s0, x0, x1: **IN** bit;

z0: **OUT** bit);

**END** multiplexor;

ARCHITECTURE data\_flow OF multiplexor IS

**SIGNAL** not\_s0, and1, and2: bit;

#### **BEGIN**

 $z0 \le and1$  **OR** and2;

and  $1 \le \text{not so } AND x0$ ;


not\_s0 <= **NOT** s0;


and  $\leq s0$  **AND** x1;

**END** data flow;

Entradas			Salidas
S0	X0	X1	Z0
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

La descripción mostrada a continuación, hace uso del siguiente diagrama explícito del multiplexor.





**PORT** (s0, x0, x1: **IN** bit;

z0: **OUT** bit);

**END** multiplexor;

 $\boldsymbol{ARCHITECTURE} \ data\_flow \ \boldsymbol{OF} \ multiplexor \ \boldsymbol{IS}$ 

SIGNAL not\_s0, and1, and2: bit;;

**BEGIN** 

 $z0 \le and1$  **OR** and2;

and1 <= not\_s0 **AND** x0;


not\_s0 <= **NOT** s0;


and  $2 \le s0$  **AND** x1;

**END** data\_flow;

Entradas			Salidas
S0	X0	X1	Z0
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

¿Qué tipo de descripción se realizó en este multiplexor?





**PORT** (s0, x0, x1: **IN** bit;

z0: **OUT** bit);

**END** multiplexor;

 $\boldsymbol{ARCHITECTURE} \ data\_flow \ \boldsymbol{OF} \ multiplexor \ \boldsymbol{IS}$ 

SIGNAL not\_s0, and1, and2: bit;;

**BEGIN** 

 $z0 \le and1$  **OR** and2;

and  $\leq \text{not\_s0 } \mathbf{AND} \times 0$ ;

not\_s0 <= **NOT** s0;

and  $\leq s0$  **AND** x1;

**END** data flow;

Entradas			Salidas
S0	X0	X1	<b>Z</b> 0
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

¿Qué tipo de descripción se realizó en este multiplexor?

FLUJO DE DATOS CON ECUACIONES BOOLEANAS.