




# PRÁCTICA 10 "SENSORES"

## Análisis a mano con FF'JK y Código Grey







t E	Edo_ 518	S		100
00	90	00	90-	000
01	94	0 0	91-	001
10	91	00		0.0
00	90	00	92-	011
01	94	00		
10	91	00	93-	010
1 1	92	0 0	6.4-	1110
00	90	0 0	477	
10	91	00	95->	111
t i		00	1	
00	90	01	96->	101
0 1	93	00		
t o	91	01	97-	100
1 1	5 9	00		
60	90 94	00		
10	91	00		
10	95	00		
00	- 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1	00		
01	90	00		
10	96	00		
11	93	00		
00	90	10		
0/	94			
10	96	00		
00	95	00		
01	90	00		
10	91	00		
11	97	00		






Q Q Qo	Erto	Edo-Sig	5150	25	K2	Ji	k <sub>1</sub>	Jo	ko
0 -			00	0	X	0	×	0	×
000	00	000	00	1	×	1	×	0	X
000	-	110	00	0	X	0	×	1	×
000	16	0 0 1	00	1	X	0	20	0	×
000	111	100	00	0	X	0	X	X	1
001	00	000	00	1	X	1	30	X	1
001	01	110	00	. 0	X	0	×	X	0
001	10	001	00	0	×	1	×	X	0
001	1 1	000	00	0	×	x	1	X	1
0 1 1	00	010	00	0	×	X	0	X	1
0 1 1	10	001	00	0	X	X	1	X	0
0 / /	11	011	00	0	×	X	0	X	0
0 1 1	00	000	01	0	×	X	1	0	X
016	01	010	00	0	X	X	0	0	X
010	10	001	01	0	×	X	1	1	×
010	11	011	00	0	*	¥	0	1	X
110	00	000	0.0	X	1	×	1	0	×
110	01	110	00	X	0	X	0	0	X
110	10	001	00	X	1	X	1	1	×
110	1 1	111	00	X	0	X	0	11	X
1 3 1	00	000	00		1	X	1	X	1
111	0 /	110	00	×	0	Y	0	X	1
111	10	101	00	X	0	X.	1	X	0
111	11	111	00	X	0		0	X	0
101	00	000	10	X	1	0	X	X	t
1 0 1	0 1	0 11	10	Y	0	1	X	Y	1
101	10	101	0.0	X	0	0	XXXX	X	0
101	1 1	111	00	X	0	1		X	0
100	00	000	00	X X	1	0	×	0	X
100	01	110	00	X	0	1	X	0	X
100	10	001	00	X	1	0		11	×××
100	1 1	100	00	X	0	0	X	0	×


















_								
9000	10 01	11 10	66	00	01	//	10	S1 = 020,00 E
00 (	0	00	00	61	O	0	6	S1 = 020, 00 E
01 (	0 0	0 0	01	T	D	0	0	
116	0	.00	11	6	O	0	0	
10	0 0	14 19	10	0	6	0	0	
800		Qz=0	6		02	= /		
2000	000	1 11 10	000	00	01	11	10	So=020,00
00	0 0		200	0	0	0	0	Eo Eo
01	6	9	0/	0	0	o	0	
11	0 0	-	=	0	0	0	6	
10	. / !	0 0 (	10	0		O	0	
		62=0			Δ	22=	1	
				F		11		
				L	Ħ			
1					H			
				H				
						П		
							- 1 - 1 - 1	
					11			
HIL								





### Código VHDL

#### GAL1

```
1 -- Ulises Jesùs Santos Mèndez
 2 -- Pràctica 10 "Sensores"
 3 library ieee;
 4 use ieee.std logic 1164.all;
 5 use ieee.std logic unsigned.all;
 6 use ieee.std logic arith.all;
 7
8 entity contador is
 9 port(clk,clr: in std logic;
       sen: in std logic vector(1 downto 0);
10
       uni: out std logic vector(3 downto 0);
11
12
       dec: out std logic vector(2 downto 0));
13
14
       attribute pin numbers of contador: entity is
       "clr:13 sen(1):2 sen(0):3 dec(2):20 dec(1):19 "
15
16 €
       "dec(0):18 uni(3):17 uni(2):16 uni(1):15 "
17 €
       "uni(0):14 ";
18 end contador;
19
20 architecture arggal of contador is
21 -- Estados de la màquina de Mealy
22 type estados is (q0,q1,q2,q3,q4,q5,q6,q7);
23 signal act, sig: estados;
24 signal sal: std logic vector(1 downto 0);
```





```
25 begin
26
27 -- Proceso cambio de estado para estado actual
      process(clk,clr)
29
      begin
30
           if(clr='1')then
31
               act <= q0;
32
           elsif(rising edge(clk))then
33
               act <= sig;
34
           end if:
35
       end process;
36
37 -- Proceso para determinar el estado siguiente
38
       process (sen, act)
39
      begin
40
           case act is
41
               when q0 =>
42
                   if(sen = "00") then
43
                       sal <= "00";
44
                       sig <= q0;
45
                   elsif(sen = "01")then
46
                       sal <= "00";
47
                       sig <= q4;
48
                   elsif(sen = "10")then
```





```
49
                        sal <= "00";
50
                        sig <= q1;
51
                    else
52
                        sal <= "00";
53
                        sig <= q7;
54
                    end if:
55
               when q1 =>
56
                    if(sen = "00") then
57
                        sal <= "00";
58
                        sig <= q0;
                    elsif(sen = "01")then
59
60
                        sal <= "00";
61
                        sig <= q4;
62
                    elsif(sen = "10")then
63
                        sal <= "00";
64
                        sig <= q1;
65
                    else
66
                        sal <= "00";
67
                        sig <= q2;
68
                    end if:
69
               when q2 =>
70
                    if(sen = "00") then
71
                        sal <= "00";
72
                        sig <= q0;
```





```
73
                   elsif(sen = "01")then
74
                       sal <= "00";
75
                       sig <= q3;
76
                   elsif(sen = "10")then
77
                       sal <= "00";
78
                       sig <= q1;
79
                   else
80
                       sal <= "00";
81
                       sig <= q2;
82
                   end if:
               when q3 =>
83
                   if(sen = "00")then
84
85
                       sal <= "01";
86
                       sig <= q0;
87
                   elsif(sen = "01")then
                       sal <= "00";
88
89
                       sig <= q3;
90
                   elsif(sen = "10")then
91
                       sal <= "01";
92
                       sig <= q1;
93
                   else
94
                       sal <= "00";
95
                       sig <= q2;
96
                   end if:
```





```
97
                when q4 =>
98
                     if(sen = "00") then
99
                         sal <= "00";
100
                         sig <= q0;
                    elsif(sen = "01")then
101
102
                         sal <= "00";
103
                         sig <= q4;
104
                    elsif(sen = "10")then
105
                         sal <= "00";
106
                         sig <= q1;
107
                    else
108
                         sal <= "00";
109
                         sig <= q5;
110
                    end if:
111
                when q5 =>
112
                     if (sen = "00") then
                         sal <= "00";
113
114
                         sig <= q0;
115
                    elsif(sen = "01")then
116
                         sal <= "00";
117
                         sig <= q4;
118
                    elsif(sen = "10")then
119
                         sal <= "00";
                         sig <= q6;
120
```





```
121
                     else
122
                         sal <= "00";
123
                         sig <= q5;
124
                     end if:
125
                 when q6 =>
126
                     if(sen = "00") then
127
                         sal <= "10";
128
                         sig <= q0;
129
                     elsif(sen = "01")then
130
                         sal <= "10";
131
                         sig <= q4;
132
                     elsif(sen = "10")then
133
                         sal <= "00";
134
                         sig <= q6;
135
                     else
136
                         sal <= "00";
137
                         sig <= q5;
138
                     end if:
139
                when q7 =>
140
                     if(sen = "00") then
141
                         sal <= "00";
142
                         sig <= q0;
143
                     elsif(sen = "01")then
144
                         sal <= "00";
```





```
145
                          sig <= q4;
146
                     elsif(sen = "10")then
147
                          sal <= "00";
148
                         sig <= q1;
149
                     else
150
                         sal <= "00";
151
                         sig <= q7;
152
                     end if:
153
            end case;
154
        end process;
155 -- Proceso contador de decada
156
        process(clk,clr)
157
        begin
158
             if(clr='1')then
159
                 uni <= (others => '0');
160
                 dec <= (others => '0');
161
            elsif(rising edge(clk))then
162
                 if (sen="00") then
163
                     uni <= uni;
164
                     dec <= dec:
                 elsif(sen="01")then
165
166
                          if (uni="1001") then
167
                              uni <= "0000";
168
                              dec <= dec+1;
169
                         else
170
                             uni <= uni+1;
171
                        end if:
172
                elsif (sen="10") then
173
                         if (uni="0000") then
174
                             uni <= "1001";
175
                             dec <= dec-1;
176
                         else
177
                             uni <= uni-1;
178
                        end if:
179
                end if:
180
            end if:
181
        end process:
182 end arggal;
```





#### GAL<sub>2</sub>

```
1 -- Ulises Jesús Santos Mèndez
 2 -- Pràctica 10 "Sensores"
 3 library ieee;
 4 use ieee.std logic 1164.all;
 6 entity saldisp is
 7 port(clk,clr: in std logic;
       uni: in std_logic_vector(3 downto 0);
9
        dec: in std logic vector(2 downto 0);
        cat: inout std logic vector(2 downto 0);
10
        display: out std logic vector(6 downto 0));
11
12
13
        attribute pin numbers of saldisp: entity is
14
        "clr:13 uni(3):8 uni(2):9 uni(1):10 uni(0):11 "
15 €
       "dec(2):5 dec(1):6 dec(0):7 cat(2):22 cat(1):23 "
        "cat(0):14 display(6):21 display(1):20 display(4):19 "
16 €
17 €
        "display(3):18 display(2):17 display(5):16 "
        "display(0):15 ";
18 €
19 end saldisp;
20
21 architecture argsal of saldisp is
22 signal su: std_logic_vector(3 downto 0):= "0000";
23 constant sd: std_logic_vector(3 downto 0):= '0'&dec;
24 signal bcd: std logic vector(3 downto 0);
```






```
25 begin
26 -- Contador de anillo
27
       process(clk,clr)
28
       begin
29
            if (clr='1') then
30
                cat <= "011";
31
            elsif(rising edge(clk))then
32
                cat <= to stdlogicvector(to bitvector(cat)
33
                ror 1);
34
            end if:
35
       end process;
36
37 -- Multiplexor
38
       process(bcd, uni, dec, cat, sd, cat, su)
39
       begin
40
                if (cat="011") then
41
                    bcd <= su;
42
                elsif(cat="101")then
43
                    bcd <= sd;
44
                elsif(cat="110")then
45
                    bcd <= uni;
46
                else
47
                    bcd <= "----";
48
                end if:
49
       end process;
50
51 -- Decodificador
52
       process (bcd)
53
       begin
54
           case bcd is
55
               when "0000" => display <= "1111110";--0//7E
56
               when "0001" => display <= "0110000"; --1//30
57
               when "0010" => display <= "1101101"; --2//6D
58
               when "0011" => display <= "1111001"; --3//79
59
               when "0100" => display <= "0110011"; --4//33
60
               when "0101" => display <= "1011011";--5//5B
61
               when "0110" => display <= "1011111";--6//5F
62
               when "0111" => display <= "1110001"; --7//71
63
               when "1000" => display <= "1111111"; --8//7F
64
               when "1001" => display <= "1110011";--9//73
65
               when others => display <= "----";
66
           end case:
       end process;
67
68 end argsal;
```





#### Simulación en Active HDL-Sim

#### 2 entradas



#### 3 salidas

Name	Value	Sti	1	5,0	,	100	ı	150	,	200	,	250	,	300	,	350	,	400	,	450	,	5(
r- dk	0	Clock				L				L				l				l				
r dr	0	<= 0																				
⊕ sen	2		1							X2												
⊕ ⇔ dec	7		Œ																	$\square$ X	7	
± ⇔ uni	9		Œ		1			_X2				$\square$ X	1				)				9	

#### **CUESTIONARIO:**

- ¿Cuántos dispositivos PLD 22V10 son necesarios para el desarrollo de esta práctica?
   R= 2 dispositivos PLD 22V10
- 2. ¿Cuántos dispositivos de la serie 74xx (TTL) ó 40xx (CMOS) hubieras necesitado para el desarrollo de esta práctica?
  - R= 8 4013, 1 555, 6 7408, 6 7432, 5 7404, 1 74ls149.
- 3. ¿Cuántos pines de entrada/salida del PLD1 22V10 y PLD2 22V10 se usan en el diseño? R=4 pines de entrada y 7 de salida del PLD1 22V10 y 9 pines de entrada y 10 de salida del PLD2 22V10.
- 4. ¿Cuántos términos producto ocupan las ecuaciones para cada señal de salida y que porcentaje se usa en total del PLD1 22V10 y PLD2 22V10?
  R=52 términos producto y se ocupa un 50% del PLD1 22V10, para el PLD2 22V10 se ocupan
  - 65 términos producto, y se ocupa un 86% del PLD.
- 5. ¿Qué puedes concluir de esta práctica? R= Fue muy importante para comenzar a crear proyectos con otro tipo de descripción, en este caso se modelo una máquina con muchos Flip Flops solo con una directiva type, entonces es una buena forma de ocupar las herramientas sobre la que se trabaja.