

# TP ARCHITECTURE DES ORDINATEURS

## Analyse Détaillée des Questions 2, 5 et 8

### Rapport de Groupe

#### Groupe 2

**Membre 1 :** Nzau Lumendo Ulrich

**Membre 2 :** Mukabi Ngombo Nelson

**Membre 3 :** Lungi Selemani Josué

**Membre 4 :** Mugaruka Tshioka Jeff

16 juin 2025

1ICE

### Table des matières

<b>1</b>	<b>Introduction</b>	<b>3</b>
<b>2</b>	<b>Question 2 : Multiplieur Binaire</b>	<b>3</b>
2.1	i) Étapes de la multiplication binaire . . . . .	3
2.2	ii) Implémentation avec portes logiques . . . . .	3
2.3	iii) Défis pour grandes tailles . . . . .	3
2.4	iv) Design Verilog et testbench . . . . .	3
<b>3</b>	<b>Question 5 : Multiplexeur 4 :1</b>	<b>4</b>
3.1	i) Fonction et utilisation . . . . .	4
3.2	ii) Conception d'un multiplexeur 4 :1 . . . . .	4
3.3	iii) Applications pratiques . . . . .	4
3.4	iv) Design Verilog et testbench . . . . .	4
<b>4</b>	<b>Question 8 : Convertisseur Binaire vers Décimal</b>	<b>5</b>
4.1	i) Principe de fonctionnement . . . . .	5
4.2	ii) Implémentation avec circuits logiques . . . . .	5

4.3	iii) Applications pratiques . . . . .	5
4.4	iv) Design Verilog et testbench . . . . .	5
<b>5</b>	<b>Répartition des tâches</b>	<b>6</b>
<b>6</b>	<b>Conclusion</b>	<b>6</b>
	<b>Annexes</b>	<b>6</b>

# 1 Introduction

Ce rapport présente l'analyse, la réalisation et la vérification des modules Verilog répondant aux questions 2, 5 et 8 du TP d'architecture des ordinateurs. Chaque question est traitée par l'ensemble des membres du groupe 2, avec une répartition équitable des tâches de conception, implémentation et test.

## 2 Question 2 : Multiplieur Binaire

### 2.1 i) Étapes de la multiplication binaire

1. Génération des produits partiels : ET logique entre chaque bit du multiplicande et du multiplicateur
2. Alignement des produits partiels selon leur poids binaire
3. Addition séquentielle ou parallèle des produits partiels
4. Gestion des retenues propagées sur toute la largeur du résultat

### 2.2 ii) Implémentation avec portes logiques

L'implémentation utilise trois niveaux d'additionneurs :

- Demi-additionneurs (HA) pour les bits de poids faible
- Additionneurs complets (FA) pour les additions intermédiaires
- Chaînage des retenues entre les étages

```
1 module multiplier_4x4(  
2     input  [3:0] a, b,  
3     output [7:0] p  
4 );  
5     // Génération des produits partiels  
6     wire [3:0] pp0 = a & {4{b[0]}};  
7     wire [3:0] pp1 = a & {4{b[1]}};  
8     wire [3:0] pp2 = a & {4{b[2]}};  
9     wire [3:0] pp3 = a & {4{b[3]}};  
10  
11     // Addition des produits partiels  
12     // ... (3 niveaux d'additionneurs)  
13 endmodule
```

Listing 1 – Structure du multiplieur 4x4

### 2.3 iii) Défis pour grandes tailles

- **Latence** : Temps de propagation  $O(n)$  pour les multiplieurs en array
- **Complexité** : Nombre de portes  $O(n^2)$  pour  $n$  bits
- **Consommation** : Puissance dissipée importante
- **Solutions** : Architectures avancées (Wallace Tree), pipeline

### 2.4 iv) Design Verilog et testbench

Testbench exhaustif vérifiant les 256 combinaisons possibles :

```

1 initial begin
2     for (int i = 0; i < 16; i++) begin
3         for (int j = 0; j < 16; j++) begin
4             a = i; b = j; #10;
5             if (p != i*j) $error("Erreur %0d*%0d", i, j);
6         end
7     end
8     $display("Tous tests russis");
9 end

```

Listing 2 – Testbench du multiplieur

### 3 Question 5 : Multiplexeur 4 :1

#### 3.1 i) Fonction et utilisation

Le multiplexeur (MUX) permet de sélectionner une source parmi plusieurs entrées selon un code de sélection. Applications principales :

- Routage de données dans les processeurs entre mémoires et bus de données
- Systèmes de communication multiplexés

#### 3.2 ii) Conception d'un multiplexeur 4 :1

Équation logique :  $Y = (\overline{S1} \cdot \overline{S0} \cdot D0) + (\overline{S1} \cdot S0 \cdot D1) + (S1 \cdot \overline{S0} \cdot D2) + (S1 \cdot S0 \cdot D3)$

```

1 module mux4to1(
2     input [3:0] data_in,
3     input [1:0] sel,
4     output reg out
5 );
6     always @(*) begin
7         case(sel)
8             2'b00: out = data_in[0];
9             2'b01: out = data_in[1];
10            2'b10: out = data_in[2];
11            2'b11: out = data_in[3];
12            default: out = 1'bx;
13        endcase
14    end
15 endmodule

```

Listing 3 – Implémentation Verilog

#### 3.3 iii) Applications pratiques

- Sélection d'opérandes dans les ALU
- Gestion de bus de données multiples de périphériques d'E/S
- Conversion parallèle-série

#### 3.4 iv) Design Verilog et testbench

Validation exhaustive avec 4 entrées fixes et 4 sélections :

```

1 initial begin
2     data_in = 4'b1010; // Configuration fixe
3     for (int i = 0; i < 4; i++) begin
4         sel = i; #10;
5         $display("Sel=%b, Out=%b", sel, out);
6     end
7 end

```

## 4 Question 8 : Convertisseur Binaire vers Décimal

### 4.1 i) Principe de fonctionnement

Algorithme Double Dabble :

1. Initialisation du registre BCD avec le binaire en LSB
2. Pour chaque bit (MSB en premier) :
  - Décalage à gauche du registre BCD
  - Ajout de 3 aux digits 5
3. Extraction des digits décimaux après 8 itérations

### 4.2 ii) Implémentation avec circuits logiques

- Registre à décalage 20 bits
- Comparateurs 4 bits pour la condition 5
- Additionneurs +3 pour l'ajustement
- Machine à états pour le contrôle

### 4.3 iii) Applications pratiques

- Affichage numérique (calculatrices, instruments) utilisateur avec écrans LCD
- Systèmes embarqués basse consommation
- Traitement de données décimales (finances)

### 4.4 iv) Design Verilog et testbench

Implémentation de l'algorithme Double Dabble :

```

1 module bin2bcd8(
2     input [7:0] bin,
3     output reg [3:0] centaines, dizaines, unites
4 );
5     reg [19:0] bcd;
6     integer i;
7
8     always @(*) begin
9         bcd = 20'd0;
10        bcd[7:0] = bin;
11        for (i = 0; i < 8; i = i+1) begin
12            if (bcd[11:8] >= 5) bcd[11:8] += 3;
13            if (bcd[15:12] >= 5) bcd[15:12] += 3;
14            if (bcd[19:16] >= 5) bcd[19:16] += 3;

```

```

15         bcd = bcd << 1;
16     end
17     centaines = bcd[19:16];
18     dizaines = bcd[15:12];
19     unites = bcd[11:8];
20 end
21 endmodule

```

Listing 4 – Convertisseur bin2bcd

Test des valeurs critiques :

```

1 task test(input [7:0] value);
2     bin = value; #10;
3     $display("Bin=%0d => %0d%0d%0d", value, centaines, dizaines, unites);
4 endtask
5
6 initial begin
7     test(0);
8     test(10);
9     test(99);
10    test(128);
11    test(255);
12 end

```

## 5 Répartition des tâches

Membre	Question 2	Question 5	Question 8
Nzau Lumendo Ulrich	Conception	Testbench	Documentation
Mukabi Ngombo Nelson	Testbench	Documentation	Conception
Lungi Selemani Josué	Documentation	Conception	Testbench
Mugaruka Tshioka Jeff	Intégration	Validation	Validation

TABLE 1 – Répartition des tâches au sein du groupe

## 6 Conclusion

Ce TP a permis au groupe de maîtriser trois composants fondamentaux en architecture des ordinateurs :

- Le multiplieur structurel avec gestion optimisée des retenues
- Le multiplexeur pour le routage de données
- Le convertisseur numérique par algorithme Double Dabble

Les testbenches exhaustifs ont validé le fonctionnement correct des trois modules dans tous les cas limites.

## Annexes

Les codes sources complets sont disponibles sur dépôt Git :  
<https://github.com/Ulrich930/archi-tp>