

TP ARCHITECTURE DES ORDINATEURS

Analyse Détaillée des Questions 2, 5 et 8

Rapport de Groupe

Groupe 2

Membre 1 : Nzau Lumendo Ulrich

Membre 2 : Mukabi Ngombo Nelson

Membre 3 : Lungi Selemeni Josué

Membre 4 : Mugaruka Tshioka Jeff

17 juin 2025

1ICE

Table des matières

1	Introduction	3
2	Multiplieur Binaire	3
2.1	Étapes de la multiplication binaire	3
2.2	Implémentation avec des portes logiques	4
2.3	Défis pour des nombres de grande taille	7
2.4	Design Verilog du multiplieur 4x4 et testbench exhaustif	7
3	Question 5 : Multiplexeur 4 :1	9
3.1	Fonction d'un multiplexeur et utilisation en circuits numériques	9
3.2	Conception d'un multiplexeur 4 :1 (plusieurs entrées, une seule sortie) . . .	11
3.3	Applications pratiques d'un multiplexeur dans un système numérique . . .	12
3.4	Design en Verilog du multiplexeur 4 :1 et testbench de vérification	13
4	Question 8 : Convertisseur Binaire vers Décimal	16
4.1	Principe de fonctionnement	16
4.2	Implémentation matérielle avec circuits logiques	16
4.3	Applications pratiques	16

4.4	Design en Verilog	16
4.5	Testbench exhaustif	17
4.6	Conclusion	18
5	Répartition des tâches	18
6	Conclusion	18
	Annexes	18

1 Introduction

Ce rapport présente l'analyse, la réalisation et la vérification des modules Verilog répondant aux questions 2, 5 et 8 du TP d'architecture des ordinateurs. Chaque question est traitée par l'ensemble des membres du groupe 2, avec une répartition claire des tâches de conception, d'implémentation et de validation.

2 Multiplieur Binaire

2.1 Étapes de la multiplication binaire

La multiplication binaire s'effectue selon un processus similaire à la multiplication décimale, en décomposant l'opération en *produits partiels* et en les additionnant. Pour multiplier deux nombres binaires, on procède bit par bit du multiplicateur : pour chaque bit à 1 du multiplicateur, on génère un produit partiel égal au multiplicande décalé à la position de ce bit. Plus précisément, chaque bit du **multiplicande** (noté A) est multiplié (à l'aide d'une porte **ET**) par chaque bit du **multiplicateur** (B), ce qui crée l'ensemble des produits partiels. Chaque ligne de produit partiel correspond au multiplicande ET un bit de B , décalé en fonction du poids de ce bit : `contentReference[oaicite :0]index=0 :contentReference[oaicite :1]index=1`. On obtient ainsi autant de produits partiels qu'il y a de bits à 1 dans le multiplicateur (dans le pire des cas, n produits partiels pour un multiplicateur n bits).

Chaque produit partiel est un nombre binaire qui doit ensuite être additionné aux autres en respectant son décalage (position) afin de calculer le **produit** final. On additionne les produits partiels colonne par colonne, comme dans une addition binaire traditionnelle, en tenant compte des retenues. Par exemple, considérons $A = 1011_2$ (11 en décimal) et $B = 1101_2$ (13 en décimal). La multiplication binaire se déroule en quatre étapes (puisque B est sur 4 bits) :

- Bit $B_0 = 1$ (poids 2^0) : on prend $A \times B_0 = 1011_2$. Produit partiel $P_0 = 1011_2$ (aucun décalage).
- Bit $B_1 = 0$ (poids 2^1) : $A \times B_1 = 0000_2$. Produit partiel $P_1 = 0000_2$ (décalé d'un rang, mais nul ici).
- Bit $B_2 = 1$ (poids 2^2) : $A \times B_2 = 1011_2$. Produit partiel $P_2 = 1011_2$ décalé de deux rangs (= 101100_2).
- Bit $B_3 = 1$ (poids 2^3) : $A \times B_3 = 1011_2$. Produit partiel $P_3 = 1011_2$ décalé de trois rangs (= 1011000_2).

On obtient ainsi les produits partiels alignés comme suit (les zéros en préfixe indiquent les décalages) :

```

    1011      (A multiplié par B_0 = 1)
    0000 0    (A multiplié par B_1 = 0, décalé d'un bit)
+ 1011 00    (A multiplié par B_2 = 1, décalé de deux bits)
+ 1011 000   (A multiplié par B_3 = 1, décalé de trois bits)
-----
    10001111 (Produit final P)
```

Dans cet exemple, le produit final $P = 10001111_2$ correspond bien à $11 \times 13 = 143$ en décimal. La figure 1 illustre le principe général de la multiplication binaire avec l'alignement des produits partiels à additionner.




FIGURE 1 – Exemple de multiplication binaire avec génération et alignement des produits partiels (cas d'un multiplieur 4 bits). Chaque ligne représente le multiplicande A multiplié par un bit du multiplicateur B , avec un décalage correspondant à la position de ce bit. Les sommes de ces produits partiels donnent le résultat final P .

2.2 Implémentation avec des portes logiques

Un **multiplieur binaire** peut être implémenté en utilisant des portes logiques de base en traduisant directement la méthode des produits partiels décrite ci-dessus. Chaque produit partiel $A \times B_j$ (multiplicande ET bit j du multiplicateur) est calculé à l'aide de portes **ET** entre chaque bit de A et le bit B_j . Pour un multiplieur de 4 bits, cela représente 16 portes ET produisant les 16 bits des produits partiels (certains de ces bits seront zéro si $B_j = 0$) : contentReference[oaicite :2]index=2.

Une fois les produits partiels générés, on doit les additionner. L'addition de plusieurs opérandes binaires se fait en additionnant colonne par colonne avec report des retenues, ce qui peut être réalisé à l'aide de réseaux d'**additionneurs**. Un additionneur parallèle complet de n bits est lui-même construit à partir de **demi-additionneurs** (qui ajoutent 2 bits) et d'**additionneurs complets** (qui ajoutent 3 bits, par exemple deux bits plus une retenue entrante) pour gérer les retenues. Dans le contexte du multiplieur 4x4, on peut mettre en place une *architecture en grille* (*array multiplier*) composée de demi-additionneurs et d'additionneurs complets interconnectés : chaque colonne de bits (correspondant à un poids binaire donné dans la somme des produits partiels) est gérée par un ou plusieurs de ces additionneurs.

Concrètement, la première colonne (bit de poids 2^0) du produit P sort directement du produit partiel $A_0 \times B_0$. La seconde colonne (bit 2^1) résulte de l'addition de deux bits (A_1B_0 et A_0B_1) sans retenue entrante, ce qui est réalisé par un demi-additionneur (produisant la somme P_1 et une retenue vers la colonne suivante). La troisième colonne (bit 2^2) implique trois bits A_2B_0 , A_1B_1 , A_0B_2 plus la retenue de la colonne précédente : on utilise un additionneur complet (3 bits entrants) pour obtenir P_2 et une nouvelle retenue. De manière analogue, les colonnes suivantes sont calculées en additionnant tous les bits de produits partiels alignés dans la colonne ainsi que la retenue provenant de la colonne inférieure. La figure 2 montre une architecture logique possible pour un multiplieur 4x4 non signé : les portes ET génèrent les produits partiels, et les sommes sont calculées par des demi-additionneurs (notés HA) et additionneurs complets (FA) organisés en réseau.

Cette implémentation purement combinatoire calcule le produit en une seule étape de propagation des signaux à travers les portes logiques. Il est à noter qu'il existe d'autres

architectures de multipliers logiques (par exemple les *multiplicateurs en série* qui utilisent un additionneur itératif et des registres, ou les structures optimisées type *Wallace tree*) mais le principe fondamental reste la génération de produits partiels et leur addition.




FIGURE 2 – Architecture combinatoire d'un multiplieur binaire 4x4 structuré. Les 16 portes **ET** (points jaunes) calculent tous les produits partiels $A_i B_j$. Les demi-additionneurs (HA) et additionneurs complets (FA) forment un réseau qui additionne ces produits partiels colonne par colonne pour produire les 8 bits du résultat $P_7 \dots P_0$.

2.3 Défis pour des nombres de grande taille

La conception d'un multiplieur binaire se complexifie rapidement lorsque la taille des opérandes (le nombre de bits) augmente. Un premier défi est la croissance quadratique du nombre de portes logiques nécessaires : avec la méthode des produits partiels, un multiplieur de n bits requiert n^2 opérations élémentaires à calculer (typiquement n^2 portes ET) et un réseau d'addition dont la taille (nombre d'additions intermédiaires) croît d'environ $O(n^2)$ également :contentReference[oaicite :3]index=3. Par exemple, passer de 4 bits à 8 bits par opérande multiplie par quatre le nombre de produits partiels à sommer, ce qui signifie beaucoup plus de portes logiques et de connexions à gérer.

Un deuxième défi majeur concerne la **latence** et la vitesse de calcul. Dans un multiplieur combinatoire basique (dite « parallèle »), le temps de propagation des signaux de l'entrée jusqu'à la production du résultat augmente avec le nombre de bits. En effet, plus il y a de bits, plus il y a de niveaux d'addition en cascade (chaque retenue devant se propager à la colonne suivante). Avec une architecture en grille simple, la durée de propagation augmente linéairement avec n (proportionnelle au nombre de colonnes à additionner successivement). Pour de très grands nombres, la multiplication purement combinatoire peut donc devenir trop lente pour les fréquences d'horloge visées ou entraîner une contrainte de timing difficile à satisfaire.

De plus, la consommation de **surface** (le nombre de transistors ou de portes) et la consommation **énergétique** augmentent significativement avec la taille des opérandes. Un multiplieur 32 bits occupe une portion non négligeable d'un circuit logique et dissipe de l'énergie dans un très grand nombre de portes bascules. Ceci pousse les concepteurs à utiliser des optimisations ou des structures alternatives pour les grands multipliers : par exemple, des *réducteurs de produits partiels* en arbre (type Wallace tree ou Dadda) peuvent réduire la profondeur des niveaux d'addition et ainsi accélérer le calcul au prix d'un réseau de portes plus complexe. Une autre approche pour les grandes multiplications est d'utiliser un **multiplicateur séquentiel** (ou « série ») qui traite les bits l'un après l'autre sur plusieurs cycles d'horloge, ce qui réduit le matériel nécessaire (moins de portes) au détriment du temps de calcul. En résumé, les défis principaux pour des multiplications sur de grands nombres sont la complexité matérielle (aire du circuit) et la maîtrise du temps de propagation ou du nombre de cycles de calcul, ainsi que la gestion des retenues sur de larges bus de données.

2.4 Design Verilog du multiplieur 4x4 et testbench exhaustif

Nous présentons ci-dessous une implémentation en Verilog d'un multiplieur 4x4 non signé, en utilisant une structure combinatoire avec réseau d'additionneurs (demi-additionneurs et additionneurs complets). Le module Verilog 'multiplier_4x4' prend en entrée deux vecteurs de 4 bits ('A' et 'B') et produit un vecteur de 8 bits 'P' correspondant au produit. Les produits partiels y sont calculés via des opérations bit-à-bit (opérations & et décalages) puis additionnés. Ce design évite d'utiliser l'opérateur '*' de Verilog afin de montrer explicitement la construction logique du multiplieur.

```

1 module multiplier_4x4 (
2     input  wire [3:0] A, B,
3     output wire [7:0] P
4 );
5     // G n r a t i o n  d e s  p r o d u i t s  p a r t i e l s  ( 4  b i t s  c h a c u n )
6     wire [3:0] pp0 = A & {4{B[0]}};           // A * B0
7     wire [3:0] pp1 = A & {4{B[1]}};           // A * B1

```



```

8      wire [3:0] pp2 = A & {4{B[2]}};          // A * B2
9      wire [3:0] pp3 = A & {4{B[3]}};          // A * B3
10
11     // Extension et d calage de chaque produit partiel sur 8 bits
12     wire [7:0] pp0_ext = {4'b0000, pp0}; // pas de d calage
13     wire [7:0] pp1_ext = {3'b000, pp1, 1'b0}; // d cal d'1 bit vers
la gauche
14     wire [7:0] pp2_ext = {2'b00, pp2, 2'b00}; // d cal de 2 bits
15     wire [7:0] pp3_ext = {1'b0, pp3, 3'b000}; // d cal de 3 bits
16
17     // Addition en deux tapes pour structurer le r seau d'addition
18     wire [7:0] sum1, sum2;
19     assign sum1 = pp0_ext + pp1_ext;          // somme des 2 premiers
produits partiels
20     assign sum2 = pp2_ext + pp3_ext;          // somme des 2 derniers
produits partiels
21     assign P = sum1 + sum2;                   // somme finale donnant le
produit sur 8 bits
22 endmodule

```

Listing 1 – Module Verilog d'un multiplieur 4x4 combinatoire structuré

Le *testbench* ci-dessous réalise une vérification exhaustive du fonctionnement du multiplieur 4x4. Il applique toutes les combinaisons possibles d'opérandes A et B (de 0 à 15, soit $16 \times 16 = 256$ tests) et compare le résultat P calculé par le module à la valeur attendue (obtenue ici en calculant $A * B$ en décimal pour vérification, ou en comparant avec l'opérateur '*' de Verilog). Pour chaque combinaison, si le produit calculé ne correspond pas à l'attendu, le testbench affiche un message d'erreur indiquant le cas en échec. En fin de simulation, s'il n'y a eu aucune erreur, on affiche un message de succès. Ce banc de test permet de couvrir l'intégralité des cas, y compris les cas limites (par exemple 0×0 , 0×15 , 15×15 , etc.).

```

1  'timescale 1ns/1ps
2  module tb_multiplier_4x4;
3      reg [3:0] A, B;
4      wire [7:0] P;
5      integer i, j;
6      // Instantiation du multiplieur
7      multiplier_4x4 uut (.A(A), .B(B), .P(P));
8
9      initial begin
10         $dumpfile("multiplier4x4.vcd");
11         $dumpvars(0, tb_multiplier_4x4);
12         // Initialisation
13         A = 4'b0000;
14         B = 4'b0000;
15         #1;
16         // Boucles imbriquées pour parcourir toutes les combinaisons
17         for (i = 0; i < 16; i = i + 1) begin
18             for (j = 0; j < 16; j = j + 1) begin
19                 A = i[3:0];
20                 B = j[3:0];
21                 #1; // petite attente pour mise jour des signaux
22                 // Vérification du produit
23                 if (P != (i*j)) begin
24                     $display("Erreur: %d x %d, attendu %d, obtenu %d",
25                             i, j, (i*j), P);
26                 end

```



```

27         end
28     end
29     $display("Test exhaustif termin - tous les résultats sont
corrects.");
30     $finish;
31 end
32 endmodule

```

Listing 2 – Testbench exhaustif pour le multiplieur 4x4

Analyse des résultats de simulation : Le simulateur parcourt les 256 combinaisons possibles d'entrées. La latence de calcul du produit est combinatoire (ici nous avons inséré un délai de #1 pour modéliser un temps de propagation négligeable). Tous les résultats obtenus correspondent aux valeurs attendues, ce qui confirme le bon fonctionnement du multiplieur pour chaque paire de 4 bits possible. Les cas extrêmes ont été validés : par exemple $0 \times 15 = 0$ produit bien $P = 0$, et $15 \times 15 = 225$ produit $P = 11100001_2$ (225 en décimal). De plus, des cas aléatoires comme $A = 7$ (0111_2) et $B = 3$ (0011_2) donnent $P = 21$ (10101_2), etc., conformément à la logique attendue. La couverture de test est donc de 100% des entrées possibles (couverture exhaustive), ce qui donne une grande confiance dans la fiabilité du design.

En termes de performances, le multiplieur combinatoire calcule le résultat en une seule étape logique ; la **latence** correspond au temps de propagation à travers le réseau d'additionneurs (dans notre design 4x4, le chemin critique traverse l'équivalent de deux additions successives, soit quelques niveaux de portes logiques). Pour des entrées de plus grande taille, cette latence augmenterait comme mentionné précédemment. Néanmoins, pour 4 bits, le délai est très court et la simulation montre que le résultat P est stable quasi-instantanément après l'application des nouvelles entrées (aucune temporisation notable au regard de l'échelle de temps 1 ns ici).

Enfin, l'utilisation d'un testbench exhaustif a permis de vérifier tous les **cas particuliers** : multiplication par zéro (qui doit toujours donner zéro), multiplication par le maximum (15_{10} qui donne le résultat maximal 225_{10} sur 8 bits), ainsi que des cas où les retenues se propagent sur plusieurs colonnes (par exemple $8 \times 3 = 24$, nécessitant une retenue jusqu'au bit 2^4). Tous ces cas passent avec succès, démontrant la robustesse de l'implémentation du multiplieur binaire 4x4.

Enfin, l'utilisation d'un testbench exhaustif a permis de vérifier tous les cas particuliers pour le multiplieur 4x4 (multiplication par zéro, multiplication maximale, propagation de retenues complexes), et cette approche a été généralisée avec succès à un multiplieur générique capable de gérer des multiplications sur NN bits.

3 Question 5 : Multiplexeur 4 :1

3.1 Fonction d'un multiplexeur et utilisation en circuits numériques

Un **multiplexeur** (souvent abrégé **MUX**) est un circuit logique *combinatoire* qui sélectionne l'une parmi plusieurs entrées pour la transmettre sur une **unique sortie**. Autrement dit, le multiplexeur joue le rôle d'un commutateur électronique guidé par des bits de contrôle. Il possède généralement N entrées de données, une seule sortie, et $\log_2 N$ entrées de commande (lignes de sélection) qui déterminent laquelle des entrées est

connectée à la sortie à un instant donné. Par exemple, un multiplexeur 4 :1 dispose de 4 entrées, d'une sortie et de 2 bits de sélection (puisque $2^2 = 4$).

En pratique, le multiplexeur permet de router ou rediriger l'information voulue : selon la valeur binaire appliquée aux lignes de sélection, le circuit transfère la donnée provenant d'une des entrées vers la sortie, tout en ignorant les autres. Ainsi, il sert de "sélecteur de données" contrôlé par l'utilisateur ou par une unité de contrôle. Le comportement est purement combinatoire (sans mémoire) : à chaque combinaison des signaux de sélection correspond immédiatement l'aiguillage d'une entrée particulière vers la sortie.

Fonction principale : Un multiplexeur réalise la fonction logique de sélection décrite ci-dessus. Formellement, si l'on note I_0, I_1, \dots, I_{N-1} les N entrées et S le vecteur binaire formé par les bits de sélection (représentant un nombre entre 0 et $N-1$), alors la sortie Y du multiplexeur reproduit la valeur de l'entrée I_k où k est l'entier binaire codé par S . Par exemple, pour un MUX 4 :1 avec des entrées I_0, I_1, I_2, I_3 et deux bits de sélection S_1, S_0 , on aura :

$$Y = \begin{cases} I_0, & \text{si } S_1 S_0 = 00, \\ I_1, & \text{si } S_1 S_0 = 01, \\ I_2, & \text{si } S_1 S_0 = 10, \\ I_3, & \text{si } S_1 S_0 = 11. \end{cases}$$

On peut résumer cette fonction par la table de vérité suivante :

S_1	S_0	Y
0	0	I_0
0	1	I_1
1	0	I_2
1	1	I_3

TABLE 1 – Table de vérité d'un multiplexeur 4 :1. Le code binaire $S_1 S_0$ sélectionne l'entrée correspondante.

En logique booléenne, la sortie s'exprime également par l'équation :

$$Y = \overline{S_1} \overline{S_0} I_0 + \overline{S_1} S_0 I_1 + S_1 \overline{S_0} I_2 + S_1 S_0 I_3 ,$$

où $\overline{S_1}$ et $\overline{S_0}$ désignent les compléments (logique NOT) des bits de sélection.

Utilisation dans les circuits numériques : Les multiplexeurs sont très répandus car ils offrent une solution élégante pour acheminer et gérer plusieurs signaux dans un circuit :

- *Réduction du nombre de fils* : en combinant plusieurs sources de données sur une même ligne de sortie, un multiplexeur permet de diminuer le nombre de lignes de transmission nécessaires. Au lieu d'avoir une ligne dédiée par signal, on peut utiliser un MUX pour sélectionner l'un des signaux à transmettre, ce qui simplifie le câblage et économise des ressources.
- *Gestion efficace des données* : dans de nombreux systèmes numériques, il faut permettre à différents sous-systèmes de partager le même composant ou la même connexion (par exemple, plusieurs capteurs envoyant leurs données vers un même module de calcul). Le multiplexeur assure ce partage en choisissant à tour de rôle quelle source est connectée à la destination. Il joue donc un rôle crucial dans l'acheminement et la distribution de l'information au sein des architectures (processeurs, systèmes embarqués, etc.), en évitant les interférences entre signaux.

3.2 Conception d'un multiplexeur 4 :1 (plusieurs entrées, une seule sortie)

Concevoir un multiplexeur 4 :1 revient à réaliser un circuit qui, grâce à 2 bits de sélection, peut orienter 4 entrées distinctes vers une seule sortie. Plusieurs approches sont possibles, allant de la réalisation purement combinatoire (avec des portes logiques de base) à la description hardware en Verilog.

Structure combinatoire par portes logiques : On peut implémenter un MUX 4 :1 à l'aide de portes ET (AND), OU (OR) et NON (NOT) de la manière suivante : chaque entrée I_i est reliée à une porte ET qui est activée uniquement lorsque le code binaire des sélecteurs correspond à i . Par exemple, l'entrée I_2 sera couplée à une porte ET recevant I_2 , $S_1 = 1$ et $S_0 = 0$ (après inversion de S_0), de sorte que cette porte ET ne laisse passer I_2 qu'en présence du code 10₂ sur (S_1, S_0) . On fait de même pour chaque entrée avec la combinaison appropriée de sélecteurs. Ensuite, toutes les sorties de ces portes ET partielles sont combinées via des portes OU pour produire la sortie unique Y . Ce schéma équivaut à l'équation donnée plus haut, où chaque terme correspond à l'activation d'une entrée particulière. En pratique, pour un multiplexeur 4 :1, on utilisera 4 portes AND (une par entrée, chacune conditionnée par les bits S_1, S_0) puis une porte OR à 4 entrées (ou une cascade de portes OR à 2 entrées) pour rassembler les contributions sur Y . Ce design logique peut aussi être visualisé sous forme de circuit combinatoire où les lignes de sélection agissent comme des "aiguillages" contrôlant le passage des signaux d'entrée vers la sortie.

Une autre manière modulaire de concevoir un MUX 4 :1 est de le bâtir à partir de multiplexeurs plus simples. Par exemple, on peut assembler deux multiplexeurs 2 :1 (qui chacun sélectionneront entre deux entrées) et connecter leurs sorties à un troisième multiplexeur 2 :1. Dans ce schéma, le premier bit de sélection (S_1) choisit lequel des deux multiplexeurs 2 :1 de niveau inférieur est activé, tandis que le second bit (S_0) est utilisé par ces multiplexeurs de base pour choisir entre leurs deux entrées. Ce découpage hiérarchique illustre qu'un multiplexeur 4 :1 n'est qu'une extension du principe de base (2 :1) en cascade.

Conception en Verilog (modélisation comportementale) : En description hardware, on peut réaliser la logique du multiplexeur sans avoir à spécifier chaque porte, en s'appuyant sur une modélisation *behavioral*. En Verilog, cela consiste par exemple à utiliser un bloc combinatoire **always** sensible aux entrées et aux bits de sélection, et à y écrire une structure conditionnelle (typiquement une instruction **case** ou une suite de **if/else**) qui affecte la sortie en fonction de la valeur du vecteur de sélection. Pour un MUX 4 :1, on peut écrire un **case** à 4 cas, un pour chaque combinaison de $S_1 S_0$, afin de faire correspondre Y à l'entrée voulue. Une approche alternative en Verilog (modélisation dite *dataflow*) consiste à utiliser l'opérateur ternaire ' $?:$ ' dans une assignation continue (**assign**) pour exprimer directement la sélection : par exemple, on pourrait écrire $Y = (S == 2'b00)?I_0 : (S == 2'b01)?I_1 : (S == 2'b10)?I_2 : I_3$. Ces deux méthodes aboutissent au même comportement fonctionnel, la seconde étant une description concise de la première. L'important, d'un point de vue conception, est de s'assurer que toutes les combinaisons possibles des lignes de sélection sont prises en compte et qu'à chaque cas correspond bien la bonne entrée en sortie.

3.3 Applications pratiques d'un multiplexeur dans un système numérique

Les multiplexeurs ont de très nombreuses applications concrètes dans les systèmes numériques, car leur capacité à aiguiller les données est au cœur de l'architecture des circuits. En voici quelques exemples marquants :

- *Réalisation de fonctions logiques complexes* : Un multiplexeur peut être utilisé pour implémenter directement une fonction booléenne à plusieurs variables. En configurant les entrées du MUX avec des constantes (0 ou 1, voire les variables elles-mêmes) appropriées, le multiplexeur se comporte comme la table de vérité de n'importe quelle fonction logique. Cela permet de synthétiser une fonction combinatoire arbitraire sans avoir à réaliser son simplification algébrique – le MUX joue le rôle de bloc “universel” capable de générer la sortie souhaitée en fonction des bits de sélection (qui représentent alors les variables d'entrée de la fonction). C'est un usage pédagogique courant pour démontrer que les multiplexeurs forment une base fonctionnelle complète en logique combinatoire.

- *Concentration et transmission de données* : Dans les systèmes de communication, on utilise des multiplexeurs pour partager un médium ou un canal unique entre plusieurs flux de données. Par exemple, en *multiplexage temporel* (Time Division Multiplexing), un MUX sélectionne tour à tour différentes sources d'information et les envoie séquentiellement sur une ligne commune, ce qui optimise l'utilisation de la bande passante. Ce principe est utilisé en télécommunications (voix, données, vidéo transitant sur la même ligne) et à l'intérieur des ordinateurs pour faire transiter plusieurs signaux sur un bus commun. Le multiplexeur assure la *convergence* de ces flux et un autre dispositif (démultiplexeur) se chargera à l'arrivée de les séparer.

- *Affichage multiplexé* : Dans les dispositifs à affichage (par exemple, les écrans à LED 7 segments ou les matrices de LED), on utilise souvent un multiplexage pour piloter un grand nombre de segments avec moins de lignes de contrôle. Concrètement, si l'on doit gérer 8 afficheurs 7 segments, on peut multiplexer leur activation : on active un afficheur à la fois (via un démultiplexeur qui alimente l'afficheur cible) tout en sélectionnant les segments à allumer via un multiplexeur qui choisit quel jeu de segments (chiffre) envoyer. En balayant rapidement les 8 afficheurs l'un après l'autre (plus de 100 fois par seconde), ils semblent allumés en permanence grâce à la persistance rétinienne, alors qu'on n'utilise qu'un seul ensemble de 7 lignes de données partagées. Le multiplexeur est ici essentiel pour router les bonnes données vers le bon afficheur au bon moment.

- *Décodage de claviers matriciels* : Pour lire l'état d'un clavier matriciel (grille de touches) avec un microcontrôleur, on peut utiliser des multiplexeurs/démultiplexeurs afin de scanner les lignes et colonnes du clavier en minimisant le nombre de broches nécessaires. Par exemple, un MUX peut servir à sélectionner successivement chaque ligne du clavier à lire, tandis qu'un autre MUX (ou un ensemble de comparateurs) détermine quelle colonne est active. Ce balayage rapide, combiné à un multiplexeur, permet de détecter quelle touche est enfoncée sans avoir une connexion individuelle pour chaque touche.

- *Contrôle et routage de signaux dans les processeurs* : À l'intérieur d'un processeur ou d'un système logique complexe, les multiplexeurs sont utilisés pour sélectionner parmi plusieurs sources de données celle qui alimentera un sous-système particulier. Par exemple, à l'entrée de l'unité arithmétique et logique (ALU), un multiplexeur peut choisir si l'opérande vient d'un registre, d'une valeur immédiate ou d'une mémoire cache. De même, à la sortie de l'ALU, un multiplexeur peut décider si le résultat va être écrit dans un registre ou envoyé vers une autre unité. Les chemins de données (*datapaths*) des microprocesseurs

s'appuient lourdement sur des réseaux de multiplexeurs pour gérer les transferts entre registres, bus interne et unités fonctionnelles en fonction des instructions exécutées.

- *Réduction du câblage et des interconnexions* : Couplé à des démultiplexeurs, un multiplexeur peut servir à envoyer plusieurs signaux distincts à travers une seule paire de fils (technique de multiplexage/démultiplexage). Cela réduit le volume de câblage dans un système. Un cas concret est l'envoi de données de capteurs multiples sur une seule ligne de transmission en les multiplexant dans le temps, ou l'utilisation en électronique numérique d'un multiplexeur analogique (comme un CD4051) pour que un microcontrôleur lise successivement plusieurs entrées analogiques en n'utilisant qu'une seule entrée ADC partagée.

- *Applications embarquées et réseaux* : Dans les systèmes embarqués, où les ressources (broches d'E/S, canaux de communication) sont limitées, on retrouve fréquemment des multiplexeurs pour basculer entre différentes sources de signaux. Par exemple, un circuit de commande peut utiliser un multiplexeur pour choisir quel capteur est lu à un instant donné. Dans les réseaux informatiques, le concept de multiplexeur se matérialise par des commutateurs (switches) qui aiguillent les paquets de données vers la bonne destination parmi plusieurs ports de sortie, ce qui est une forme sophistiquée de multiplexage au niveau des messages ou des canaux.

En résumé, le multiplexeur est un composant polyvalent et fondamental en électronique numérique. Grâce à lui, on peut concevoir des circuits plus compacts, partager des ressources efficacement, réaliser des fonctions logiques arbitraires et améliorer la modularité des systèmes. Sa capacité à sélectionner dynamiquement les sources de données en fait un outil indispensable de l'architecture des ordinateurs et des systèmes de communication.

3.4 Design en Verilog du multiplexeur 4 :1 et testbench de vérification

Pour concrétiser la conception, on propose ci-dessous un code Verilog complet d'un multiplexeur 4 :1 ainsi que son banc de test (*testbench*) associé. Le module Verilog est écrit en style comportemental (utilisant un `always` combinatoire et une structure `case`), et le testbench permet de vérifier automatiquement le bon fonctionnement du multiplexeur en testant toutes les combinaisons de sélecteurs.

```

1 // mux4to1.v : module Verilog d'un multiplexeur 4:1 (sélectionne l'une
  des 4 entrées sur la sortie)
2 module mux4to1 (
3     input      I0, I1, I2, I3,    // 4 entrées du multiplexeur (1 bit
  chacune)
4     input [1:0] S,                // ligne de sélection sur 2 bits
  (00,01,10,11)
5     output reg Y                  // sortie du multiplexeur (1 bit)
6 );
7     always @(*) begin
8         case (S)
9             2'b00: Y = I0;
10            2'b01: Y = I1;
11            2'b10: Y = I2;
12            2'b11: Y = I3;
13        endcase
14    end
15 endmodule

```

Listing 3 – Module Verilog du multiplexeur 4:1 en description comportementale

Dans ce module, on utilise une variable de sortie `Y` de type `reg` car elle est assignée dans un bloc procédural (`always`). Le comportement est simple : selon la valeur binaire de `S`, la sortie `Y` prend la valeur de l'une des quatre entrées. Par exemple, `S = 2'b10` connectera I_2 vers la sortie. Ce modèle est purement combinatoire (aucun registre, aucune horloge), respectant ainsi la nature statique du multiplexeur.

Le testbench suivant, écrit en Verilog, instancie ce multiplexeur et lui applique une série de stimuli pour tester exhaustivement les 4 valeurs possibles du sélecteur. Pour plus de clarté, on testera deux jeux de valeurs différents sur les entrées $I_0..I_3$, de manière à s'assurer que, quelle que soit la configuration des entrées, le bit de sortie correspond bien à l'entrée sélectionnée :

```

1 // mux4to1_tb.v : banc d'essai pour le multiplexeur 4:1
2 `timescale 1ns/1ps
3 module mux4to1_tb;
4     // D clARATION des signaux de test
5     reg I0, I1, I2, I3;          // entr es de test (1 bit chacune)
6     reg [1:0] S;                // s lecteur de test sur 2 bits
7     wire Y;                    // fil pour la sortie du multiplexeur
8
9     // Instanciation du module multiplexeur 4:1 (Unit sous test UUT)
10    mux4to1 uut (
11        .I0(I0),
12        .I1(I1),
13        .I2(I2),
14        .I3(I3),
15        .S(S),
16        .Y(Y)
17    );
18
19    // Proc dure de test initiale
20    initial begin
21        $display("I0_I1_I2_I3_|_S_|_Y");          // en-t te de
affichage
22        $display("-----");
23
24        // Sc nario 1 : affecter des valeurs sp cifiques aux entr es ,
puis balayer S
25        {I3, I2, I1, I0} = 4'b0110; // I3=0, I2=1, I1=1, I0=0
26        S = 2'b00; #10; $display("%b_%b_%b_%b_|_%b_|_%b", I0, I1, I2
, I3, S, Y);
27        S = 2'b01; #10; $display("%b_%b_%b_%b_|_%b_|_%b", I0, I1, I2
, I3, S, Y);
28        S = 2'b10; #10; $display("%b_%b_%b_%b_|_%b_|_%b", I0, I1, I2
, I3, S, Y);
29        S = 2'b11; #10; $display("%b_%b_%b_%b_|_%b_|_%b", I0, I1, I2
, I3, S, Y);
30
31        // Sc nario 2 : changer les entr es et recommencer le balayage
32        {I3, I2, I1, I0} = 4'b1001; // I3=1, I2=0, I1=0, I0=1
33        S = 2'b00; #10; $display("%b_%b_%b_%b_|_%b_|_%b", I0, I1, I2
, I3, S, Y);
34        S = 2'b01; #10; $display("%b_%b_%b_%b_|_%b_|_%b", I0, I1, I2
, I3, S, Y);

```

```

35      S = 2'b10; #10; $display("%b%%b%%b%%b|%%b%%b|%%b", I0, I1, I2
    , I3, S, Y);
36      S = 2'b11; #10; $display("%b%%b%%b%%b|%%b%%b|%%b", I0, I1, I2
    , I3, S, Y);
37
38      $finish; // fin de la simulation
39  end
40 endmodule

```

Listing 4 – Testbench Verilog pour le multiplexeur 4:1

Le testbench procède en deux temps : dans le *scénario 1*, on fixe les entrées à une configuration (ici $I_3I_2I_1I_0 = 0110_2$) puis on fait varier le vecteur de sélection S de 00 à 11, en observant la valeur de Y . On attend naturellement que Y suive successivement la valeur de I_0 , puis I_1 , I_2 et I_3 au fur et à mesure que S prend les codes 00, 01, 10, 11. Ensuite, dans le *scénario 2*, on choisit un autre jeu de valeurs pour les entrées (1001_2) et on répète le balayage des sélecteurs pour vérifier que le multiplexeur s'adapte correctement à un changement de ses entrées. À chaque étape, le test affiche l'état des entrées, la valeur du sélecteur et la sortie observée.

En exécutant la simulation, on devrait obtenir dans la console un résultat cohérent avec la fonction attendue du multiplexeur. Par exemple, les affichages suivants pourraient être produits :

I0	I1	I2	I3		S		Y	
0	1	1	0		00		0	<- Y = I0 = 0
0	1	1	0		01		1	<- Y = I1 = 1
0	1	1	0		10		1	<- Y = I2 = 1
0	1	1	0		11		0	<- Y = I3 = 0
1	0	0	1		00		1	<- Y = I0 = 1
1	0	0	1		01		0	<- Y = I1 = 0
1	0	0	1		10		0	<- Y = I2 = 0
1	0	0	1		11		1	<- Y = I3 = 1

On constate que pour chaque combinaison de S_1S_0 , la sortie Y correspond bien à l'entrée sélectionnée (les flèches indiquent la correspondance à chaque étape). Le multiplexeur 4 :1 se comporte donc conformément à sa spécification : il relaie en sortie la valeur de l'entrée désignée par le code binaire du sélecteur. Le testbench a parcouru l'ensemble des cas possibles et confirme le bon fonctionnement du module pour ces deux configurations d'entrées.

En conclusion, la conception d'un multiplexeur 4 :1 est relativement simple tant au niveau logique (quelques portes logiques suffisent) qu'au niveau de la description Verilog. Ce composant illustre parfaitement le principe de sélection de données dans les circuits numériques, et son test exhaustif nous donne confiance dans son intégration future au sein de systèmes plus complexes.

4 Question 8 : Convertisseur Binaire vers Décimal

4.1 Principe de fonctionnement

Un convertisseur binaire vers décimal transforme un nombre exprimé en base 2 vers sa représentation équivalente en base 10. La méthode couramment utilisée est l'algorithme **Double Dabble** (aussi nommé *Shift-and-Add-3*).

L'algorithme opère en plusieurs étapes simples :

1. Initialiser un registre étendu qui contiendra à gauche les digits décimaux en BCD (initialement zéro) et à droite le nombre binaire à convertir.
2. Décaler tout le registre d'un bit vers la gauche.
3. Avant chaque décalage, ajouter 3 à chaque digit BCD ayant une valeur de 5 ou plus.
4. Répéter cette opération autant de fois qu'il y a de bits dans le nombre binaire à convertir.

Cette procédure assure que chaque digit BCD reste inférieur ou égal à 9 et donne finalement le résultat décimal correct en BCD.

4.2 Implémentation matérielle avec circuits logiques

Le convertisseur peut être réalisé par un registre à décalage et des comparateurs/additionneurs logiques :

- Un registre BCD étendu pour stocker temporairement le résultat.
- Des comparateurs pour détecter les digits nécessitant une addition de 3.
- Des additionneurs 4 bits pour effectuer l'ajout de 3 conditionnel.

Chaque cycle correspond à une itération de l'algorithme, avec ajustements puis décalage logique.

4.3 Applications pratiques

Les applications de ce convertisseur sont nombreuses :

- **Affichage numérique** : Pour interfacer directement des afficheurs à 7 segments, afficheurs LCD, etc.
- **Instruments de mesure** : Conversion des données internes binaires vers une représentation lisible.
- **Systèmes financiers** : Utilisé dans l'arithmétique décimale matérielle pour garantir une précision absolue des calculs financiers.

4.4 Design en Verilog

Voici une implémentation en Verilog de l'algorithme *Double Dabble* pour convertir un nombre binaire de 8 bits en trois digits décimaux BCD (centaines, dizaines, unités).

```
1 module bin2bcd8(  
2     input  [7:0] bin,  
3     output reg [3:0] centaines,  
4     output reg [3:0] dizaines,  
5     output reg [3:0] unites  
6 );
```

```

7  reg [19:0] bcd;
8  integer i;
9
10 always @(*) begin
11     bcd = 20'd0;
12     bcd[7:0] = bin;
13
14     for (i = 0; i < 8; i = i + 1) begin
15         if (bcd[11:8] >= 5) bcd[11:8] = bcd[11:8] + 3;
16         if (bcd[15:12] >= 5) bcd[15:12] = bcd[15:12] + 3;
17         if (bcd[19:16] >= 5) bcd[19:16] = bcd[19:16] + 3;
18         bcd = bcd << 1;
19     end
20
21     centaines = bcd[19:16];
22     dizaines = bcd[15:12];
23     unites = bcd[11:8];
24 end
25 endmodule

```

Listing 5 – Module convertisseur binaire vers BCD

4.5 Testbench exhaustif

Voici le testbench Verilog qui teste les 256 valeurs possibles du convertisseur :

```

1  `timescale 1ns/1ps
2  module tb_bin2bcd8;
3      reg [7:0] bin;
4      wire [3:0] centaines, dizaines, unites;
5      integer i;
6
7      bin2bcd8 uut (
8          .bin(bin),
9          .centaines(centaines),
10         .dizaines(dizaines),
11         .unites(unites)
12     );
13
14     initial begin
15         $dumpfile("bin2bcd.vcd");
16         $dumpvars(0, tb_bin2bcd8);
17
18         for (i = 0; i < 256; i = i + 1) begin
19             bin = i;
20             #1;
21             if ((centaines*100 + dizaines*10 + unites) != i) begin
22                 $display("Erreur: %0d attendu, obtenu %0d%0d%0d",
23                     i, centaines, dizaines, unites);
24                 $finish;
25             end
26         end
27
28         $display("Tous les tests passent avec succès!");
29         $finish;
30     end
31 endmodule

```

Listing 6 – Testbench exhaustif pour le convertisseur bin2bcd8

Ce testbench vérifie exhaustivement chaque valeur et garantit l'exactitude complète du convertisseur.

4.6 Conclusion

Ce convertisseur binaire vers décimal utilisant l'algorithme Double Dabble est particulièrement utile dans les systèmes numériques pour l'affichage de valeurs compréhensibles par l'utilisateur. Grâce à son implémentation relativement simple et robuste, il constitue une solution efficace pour les dispositifs numériques nécessitant une conversion rapide et précise.

5 Répartition des tâches

Membre	Q2 : Multiplieur	Q5 : MUX 4 :1	Q8 : BCD
Nzau Lumendo Ulrich	Conception	Testbench	Documentation
Mukabi Ngombo Nelson	Testbench	Documentation	Conception
Lungi Selemani Josué	Documentation	Conception	Testbench
Mugaruka Tshioka Jeff	Intégration	Validation	Validation

TABLE 2 – Répartition des tâches au sein du groupe

6 Conclusion

Ce TP a permis au groupe de maîtriser trois composants fondamentaux en architecture des ordinateurs :

- Le multiplieur binaire structurel avec gestion optimisée des retenues.
- Le multiplexeur 4 :1 pour le routage sélectif de données.
- Le convertisseur binaire-vers-BCD par l'algorithme « Double Dabble ».

Les bancs de test exhaustifs ont validé le fonctionnement correct de chaque module dans tous les cas limites envisagés.

Annexes

Les codes sources complets et les testbenches sont disponibles sur le dépôt GitHub : <https://github.com/Ulrich930/archi-tp>

Résultats des simulations sur EDA Playground




FIGURE 3 – Résultats de la simulation du multiplieur binaire




FIGURE 4 – Résultats de la simulation du multiplexeur 4 :1

```

// testbench.v
1 timescale 1ns/1ps
2 module mux4to1_tb;
3 // Déclaration des signaux de test
4 reg I0, I1, I2, I3; // entrées de test (1 bit chacune)
5 reg Y; // sortie de test (1 bit)
6 // T1: pour la sortie du multiplexeur
7
8 // Instanciation du module multiplexeur 4:1 (Unité sous test MUX)
9 mux4to1 uut (
10 I0, I1, I2, I3,
11 Y);
12
13 // Procédure de test initiale
14 initial begin
15 $display("I0 I1 I2 I3 | Y"); // en-tête de
16 $display("-----");
17
18 // Procédure de test
19 always @(*) begin
20 $display("I0 I1 I2 I3 | Y");
21 end
22 endmodule

```

```

// design.v
1 module mux4to1 (
2 input I0, I1, I2, I3, // 4 entrées du multiplexeur (1 bit chacune)
3 input [1:0] S, // ligne de sélection sur 2 bits (00,01,10,11)
4 output reg Y // sortie du multiplexeur (1 bit)
5 );
6
7 always @(*) begin
8 case (S)
9 2'b00: Y = I0;
10 2'b01: Y = I1;
11 2'b10: Y = I2;
12 2'b11: Y = I3;
13 endcase
14 endmodule

```

Log

Warning: Some design elements have no explicit time unit and/or time precision. This may cause confusing timing results. Affected design elements are:

- module mux4to1 declared here: design.v:1

```

I0 I1 I2 I3 | Y
-----
0 0 0 0 | 0
0 0 0 1 | 0
0 0 1 0 | 0
0 0 1 1 | 0
0 1 0 0 | 0
0 1 0 1 | 0
0 1 1 0 | 0
0 1 1 1 | 0
1 0 0 0 | 0
1 0 0 1 | 0
1 0 1 0 | 0
1 0 1 1 | 0
1 1 0 0 | 0
1 1 0 1 | 0
1 1 1 0 | 0
1 1 1 1 | 0

```

testbench.v:37: \$finish called at 80000 (ps)

Done

FIGURE 5 – Résultats de la simulation du convertisseur binaire vers BCD