# 数字集成电路 EDA 实验

# 指导书

V1.7

2026 年 9 月

# 目录

**第一章 课程与项目总览.....6**
1.1 课程目标.....6
1.2 项目设计任务与要求.....6
1.3 实验环境与配套资源.....8
1.4 SRAM 输入与本地时间恢复.....9
1.5 学时安排与阶段成果.....10
1.6 AI 协同与考核规则.....11
1.7 开放研究与方法选择.....12
**第二章 总体技术方案与系统控制.....13**
2.1 导航系统组成与定位原理.....14
2.2 北斗 B1I 信号体制.....15
2.3 BPSK 调制与中频采样的物理含义.....16
2.4 系统模块与并行控制结构.....17
2.5 起始条件与资料阅读.....18
2.6 总体技术方案任务.....18
2.7 总体控制与卫星管理任务.....19
2.8 核心接口与资源预算.....20
2.9 AI 协同方法与思考问题.....22
2.10 验收要求.....22
**第三章 信号捕获电路设计.....23**
3.1 原理与易错点.....23
3.2 备选方案引导.....25
3.3 起始条件与输入输出.....30
3.4 设计任务与接口要求.....30
3.5 计算预算与定点设计.....31
3.6 AI 协同与理解问题.....32
3.7 验证方法与问题定位.....32
3.8 验收与衔接.....33
**第四章 码跟踪与相关器设计.....34**
4.1 原理与注意事项.....34

4.2 备选方案引导.....36
4.3 相关器与码环计算的时间尺度.....39
4.4 起始条件与输入输出.....39
4.5 码 NCO 与相关器任务.....40
4.6 环路实现与共享资源.....40
4.7 AI 协同与思考问题.....41
4.8 验证与问题定位.....41
4.9 验收与衔接.....42
**第五章 载波跟踪与动态性能.....43**
5.1 原理与注意事项.....43
5.2 备选方案引导.....44
5.3 速度 加速度与加加速度的载波效应.....48
5.4 带宽 积分时间与动态能力的联合设计.....48
5.5 跟踪方案比较与验证.....49
5.6 起始条件与接口.....50
5.7 NCO 与环路设计任务.....50
5.8 多普勒与汽车动态要求.....51
5.9 AI 协同与思考问题.....52
5.10 验证与故障定位.....52
5.11 验收与衔接.....53
**第六章 同步 电文解调与观测输出.....54**
6.1 信号时间结构与设计原理.....54
6.2 备选方案引导.....55
6.3 观测形成与导航接口的基本原理.....58
6.4 起始条件与接口.....58
6.5 NH 同步与位同步任务.....59
6.6 帧同步与电文解调任务.....59
6.7 时间恢复与伪距形成任务.....60
6.8 标准接口与输出有效性.....60
6.9 AI 协同与思考问题.....61
6.10 验证与验收.....62

**第七章 多通道集成与接收性能评价.....63**
7.1 原理与测试起点.....63
7.2 备选方案引导.....63
7.3 集成与控制验证任务.....64
7.4 评价编号与统一测试方法.....65
7.5 灵敏度与时间统计.....66
7.6 初次定位时间与定位精度.....66
7.7 动态场景与判据.....67
7.8 AI 协同与思考问题.....68
7.9 验收与问题定位.....69
**第八章 Design Compiler 逻辑综合与约束分析.....70**
8.1 原理与注意事项.....70
8.2 备选方案引导.....71
8.3 起始条件与环境探索.....72
8.4 脚本规范与约束任务.....72
8.5 时序路径的完整覆盖与检查方法.....74
8.6 AI 协同生成与执行.....77
8.7 时序与资源分析.....77
8.8 思考与验收问题.....78
8.9 验收与后续条件.....78
**第九章 ICC 布局布线与时序收敛.....79**
9.1 原理与注意事项.....79
9.2 备选方案引导.....80
9.3 起始条件与脚本规范.....80
9.4 布局与电源任务.....81
9.5 放置 时钟树与布线任务.....82
9.6 最终时序要求与分析.....82
9.7 ICC 阶段检查与问题定位方法.....83
9.8 AI 协同与思考问题.....84
9.9 验收要求.....84
**第十章 物理验证与最终修复.....85**
10.1 物理验证原理与验收要求.....85

10.2 DRC 与 LVS 的检查对象 85
10.3 起始条件与验证规范 86
10.4 DRC 分析与修复任务 87
10.5 LVS 分析与修复任务 87
10.6 AI 协同与理解问题 88
10.7 最终验收与封存 88
**第十一章 项目总结与成果验收 89**
11.1 项目报告的组织 89
11.2 性能与工程结果的报告要求 89
11.3 方案权衡与仿真证据 90
11.4 创新点说明与科研论文拓展 91
11.5 最终工程清单 92
11.6 成果展示与理解核验 92
**第十二章 接口附件 测试记录与阅读资料 93**
12.1 配套配置核对表 93
12.2 模块接口规范模板 94
12.3 脚本规范与 AI 决策记录模板 95
12.4 测试记录模板 95
12.5 常见问题的定位顺序 96
12.6 资料阅读与引用要求 97
12.7 原理扩展的参考文献与阅读任务 98
**附录 1 面向对象的硬件架构设计方法 101**
A1.1 面向对象的硬件架构思想及优势 101
A1.2 自顶向下确定功能和时间预算 102
A1.3 自底向上核验实现能力 102
A1.4 融合两种方向的架构过程 103
A1.5 将时间约束写入对象接口 104
A1.6 在本项目中确定核心控制信号 105
A1.7 通过运行场景核查架构 106
A1.8 架构阶段的记录与验收 107
**附录 2 AI 协同设计方法建议 108**
A2.1 AI 与 EDA 结合的工作方式 108

A2.2 用三个文档组织每项任务.....108
A2.3 设计者的规划、判断与决策.....109
A2.4 使用 Nature skills 辅助资料和方案.....110
A2.5 建立适量、明确的设计上下文.....111
A2.6 方案探索、RTL 实现与独立验证.....111
A2.7 DC 与 ICC 脚本的探索和审核.....112
A2.8 组织一次可复查的 AI 迭代.....113
A2.9 可调整的任务提示模板.....113
A2.10 过程记录、创新与成果评价.....114
A2.11 方法参考资料.....114

# 第一章 课程与项目总览

导航接收机能够从十分微弱的无线信号中恢复时间和卫星轨道，再据此求出位置。本实验围绕其中的数字基带处理部分，完成一个北斗 B1I 信号处理器：从 SRAM 读取两位中频采样值，逐步找到卫星、跟住信号、读出电文并形成观测值，最后使用配套软件评价定位结果。接收功能实现后，继续将 RTL 转换为工艺单元和版图，完成数字集成电路的综合、布局布线与物理验证。课程共 72 学时，采用两人一组、AI 协同设计的方式开展，以工程、测试记录和项目报告参加验收。

## 1.1 课程目标

本课程通过一个完整的导航基带处理器项目，训练综合运用所学知识完成工程开发的能力，并学习 AI 时代的协同设计方法。数字电路决定怎样保存和计算数据，信号处理解释怎样从噪声中恢复信息，集成电路流程检验这些计算怎样落实为可实现的电路。课程目标是把这些知识连在一起，用于需求分析、方案选择、实现、验证及问题修复。

**（1）完成从需求到电路实现的项目开发。**能够分解系统功能与指标，确定模块组成、控制过程和接口，在进度与资源条件下完成设计、集成及提交，并说明各项结果所依据的测试条件。

**（2）理解模块之间的联系并分析系统问题。**能够解释捕获、跟踪、同步、解调和观测形成的执行关系，分析算法、位宽、计算延迟与物理实现之间的影响，依据波形和报告定位故障、比较改进方案。

**（3）掌握 AI 协同设计与独立验证的方法。**能够提出明确的问题，提供适用资料和约束，利用 AI 探索方案、生成实现、分析结果，并核查关键依据、验证输出、修正错误。最终提交的代码、脚本和结论均应能够独立解释。

## 1.2 项目设计任务与要求

本项目设计一个支持北斗 B1I D1 信号的 12 通道基带信号处理器。处理器从 SRAM 读取预先存储的两位实中频样本，依次完成卫星搜索与捕获、码和载波跟踪、NH 与位帧同步、电文解调、观测形成及输出。总体控制器协调各阶段，卫星管理模块安排搜索和通道使用，测量与广播参数经配套适配器形成 RINEX 文件，再送入定位软件评价。完成接收功能后，对同一版 RTL 开展逻辑综合、布局布线和物理验证。下面分别说明功能要求、性能要求及评价方式，具体原理在后续章节逐步介绍。

功能要求包括信号输入、接收处理、系统控制和结果输出四部分。各部分分别对应输入样本的接纳、单星信息的恢复、多星资源的管理和定位数据的提交。

**（1）信号与输入。**处理 MEO 和 IGSO 卫星的 B1I D1 信号，中频为 4.092 MHz，采样率为 16.368 MHz，每个样本 2 bit。配套信号源生成采样数据并装入 SRAM；处理器从 SRAM 读出采样值，完成输入重构和后续处理。设计 SRAM 访问与内部缓存，按规定采样节拍验证持续处理能力。

**（2）接收处理。**完成捕获、码跟踪、载波跟踪、NH 同步、位同步、帧同步、电文解调和测量形成。设置 12 个独立逻辑跟踪通道；捕获模块可配置并行度，采用共享或独立计算资源均可，具体结构由运算和存储预算确定。

**（3）系统控制。**完成总体控制和卫星管理，支持无辅助搜索、捕获结果移交、通道分配、新星加入、短时遮挡恢复、持续失锁后的重新捕获或通道释放，以及输入输出异常处理。分别维护跟踪、同步、时间和测量的有效状态。

**（4）结果输出。**输出带身份、时间和有效标志的观测及导航参数记录，由配套适配器形成 RINEX 3.05 OBS 与 NAV 文件。观测值和电文均由接收处理恢复；定位软件使用当时已经输出的有效数据进行解算。

性能要求包括频偏与动态覆盖、接收性能评价和电路实现验收。频偏与动态按规定场景验证；灵敏度、捕获时间、初次定位时间和定位精度作为实测评价指标，记录实际达到的水平及改进效果。

**表 1-1 项目设计任务与要求**

| 性能项目 | 要求性质 | 测试或验收要求 |
| --- | --- | --- |
| 总载波频偏 | 功能覆盖要求 | 相对标称中频覆盖−10 至+10 kHz，检查捕获与跟踪 |
| 用户侧动态 | 功能覆盖要求 | 等效速度±50 m/s，加速度±5 m/s²，加加速度±5 m/s³；按 D01 至 D04 验证 |
| 灵敏度 | 实测评价指标 | 测量整体、捕获、跟踪保持和解调灵敏度 |
| 捕获时间 | 实测评价指标 | 测量单星捕获与系统搜索时间，计入规定的调度、计算和复核时间 |
| 初次定位时间 | 实测评价指标 | 测量完整冷启动 TTFF，计入同步、电文等待、观测形成（本项目中只要生成 4 颗卫星电文及观测值即可） |

| 性能项目 | 要求性质 | 测试或验收要求 |
| --- | --- | --- |
| 定位精度 | 实测评价指标 | 测量固定位置的水平、垂直、三维误差及有效解比例 |
| 时序 | 电路实现验收要求 | 最终布线后提取寄生，时序路径约束完备，全部指定条件下 setup 与 hold 收敛 |
| DRC 与 LVS | 电路实现验收要求 | 同一最终版本的 DRC 全部通过，LVS 全部匹配，无遗留错误 |

时序分析用于检查数据能否在规定的时钟边沿被正确采样。setup 检查数据是否提前足够时间到达，hold 检查数据是否在采样后保持足够时间。本实验要求时序路径约束完备，并在最终布线后、全部指定模式与分析角下实现 setup 与 hold 收敛。报告中两类检查的最差裕量均应非负，总负裕量为零，其他适用时序检查通过；逐项核对未约束端点和例外路径，确认应检路径得到完整分析。

工艺库、目标时钟、输入输出约束、RC 条件和允许的时序例外按配套配置执行。设计优化在这些条件下进行。面积、资源使用和功耗估计用于说明方案取舍，按实际结果报告。灵敏度、捕获时间、TTFF 和定位精度按第 7 章统一方法评价，不预设统一的 $C/N_0$、时间或米级精度合格线。

### 1.3 实验环境与配套资源

实验配套环境提供设计所需的输入、检查方法和实现工具。仿真信号源与 SRAM 模型提供数字中频样本，评估程序和定位软件检查接收结果，EDA 工具链及工艺库支持电路实现，参考资料用于核查信号定义和算法。使用这些资源开展设计与分析即可，配套环境开发不占用 72 学时。

**（1）信号源与 SRAM 环境。**仿真信号源按星历、位置、起始时间和每星 $C/N_0$ 产生 16.368 MHz 采样的 2 bit 实中频数据，并通过配套初始化过程存入 SRAM。初始化文件仅用于装载存储内容，接收电路通过 SRAM 读接口获取采样值。固定位置场景用于定位评价；公共用户侧动态场景用于测试加速度和加加速度下的跟踪能力。场景真值和绝对起始时间保留在评估程序中。

**（2）评估与定位软件。**配套独立检查程序用于比较比特、观测和性能，RINEX 适配器用于输出标准文件，定位软件用于计算位置和钟差、统计定位误差。使用已有测试入口配置场景、编写本设计的断言和分析记录。评估真值保留在检查端，接收处理按第 12 章规定的输入信息运行。

**（3）EDA 工具链与工艺库。**配套商业工具支持 RTL 仿真、逻辑综合、布局布线、寄生提取、时序分析、DRC 和 LVS，逻辑综合采用 Synopsys Design Compiler（DC），布局布线采用 Synopsys IC Compiler（ICC）。工艺资源包括标准单元、适用存储宏、物理视图和检查规则。具体工具版本、目标时钟、分析角和入口以发布清单为准。先查询实际工具帮助并验证命令，再形成脚本规范和可执行脚本。

**（4）规范与参考资料。**配套资料包括 B1I ICD、RINEX 规范、GNSS-SDR 文档、捕获与跟踪论文、RTL 专题资料及参考工程。引用时记录版本、章节和适用条件。复用代码前核对支持信号、接口、许可、定点定义和工艺实现方式；参考 B1C 工程时，按 B1I 定义重新设计主码、调制、同步及电文处理。

### 1.4 SRAM 输入与本地时间恢复

SRAM 是一种存储器，本实验用它保存按时间先后排列的两位采样值。读取一个样本，只能得到某一时刻的量化幅度，无法直接知道是哪颗卫星、何时发射。卫星身份需要通过相关识别，导航时间需要结合电文与码相位恢复。SRAM 接口因此提供地址、读控制、读数据及必要的读有效信号，每个样本不附带源 ID 或导航时间。下面分别说明怎样取数、怎样保持处理顺序，以及怎样从信号中建立时间。

**（1）存储组织确定如何取得两位样本。**码字 00、01、10、11 分别映射为 -3、-1、+1、+3，内部重构值至少使用有符号 3 bit。若 SRAM 按字节组织，每字节存四个样本，最早样本占 bit 7:6，其后依次为 5:4、3:2 和 1:0；字节 0x1B 依次表示 -3、-1、+1、+3。实际字宽、地址单位、读延迟和样本总数由配套配置给出，接口按该配置取数。

**（2）本地采样节拍维持接收顺序。**输入控制根据读返回有效条件取得新样本，按 Fs＝16.368 MHz 对应的采样时间间隔推进接收状态。用本地计数记录已处理的新样本数量，可得到相对经过时间 Δt＝ΔN/Fs；这个计数在电路内部产生，其位宽与复位规则由设计确定。捕获为不同候选重复读取同一段 SRAM 时，读访问次数不代表新的接收时间，不能据此重复推进跟踪状态。

**（3）窗口与流水延迟在本地统一管理。**积分窗口可用本地起点和长度、起止计数或固定时序约定表示。先使用当前码相位和载波相位处理当前样本，再更新状态；积分结果包含窗口最后一次乘加。捕获窗口的参考位置和结果的生效位置通过内部控制约定关联，持续跟踪以新样本顺序推进。无需向每级数据通路附加一个来自信号源的编号。

**（4）导航时间由接收处理逐级恢复。**捕获获得周期内的粗码位置；码环连续维护分数码相位和码周期；NH、位及帧同步确定更长时间边界；电文提供相应的时间信息。将这些信息组合，恢复各星发射时刻，并建立共同接收历元。接收机本地时钟的公共偏差由定位软件与位置一起估计。BDT 周数的解释按配套周配置执行，精确周内时刻由接收信号恢复。

**（5）访问能力与时间正确性分别验收。**按 SRAM 字宽、读延迟、端口数和并发负载预算带宽，检查 12 通道跟踪与后台捕获同时运行时的读写冲突、重复或遗漏取数、缓存溢出和结束条件。仿真墙钟耗时仅反映仿真运行速度；捕获时间与 TTFF 按电路执行和信号时间统计。到达有效样本末尾后停止产生新样本，排空已接纳处理，保持末尾与卫星失锁的原因可区分。

## 1.5 学时安排与阶段成果

项目按先理解系统、再实现模块、最后完成整机与工艺验证的顺序推进。课程共 12 周，每周 6 学时；第一周第 1 至 2 学时介绍实验安排和导航基本原理，前 12 学时完成项目理解、原理学习、模块接口及总体方案。之后的阶段各有可检查的成果，便于发现问题后及时修订。

第 3 至第 5 章共同使用捕获相关与跟踪的 16 学时，建议分别安排 6、5、5 学时。两人可根据方案调整组内分工和模块时间，在 72 学时总安排内完成阶段成果。

**表 1-2 学时安排与阶段成果**

| 阶段 | 学时 | 累计节点 | 验收成果 |
| --- | --- | --- | --- |
| 总体技术方案 | 12 | 第 12 学时 | 需求分解、模块职责、接口迭代、架构控制、方案比较、预算及验证计划 |
| 捕获相关与跟踪 | 16 | 第 28 学时 | 捕获模块、相关器、码环和载波环及验证证据 |
| 同步电文与测量 | 12 | 第 40 学时 | NH 位帧同步、解调、测量及有效性控制 |
| 多通道与定位评价 | 4 | 第 44 学时 | 12 通道回归、标准输出和性能评价 |
| 逻辑综合与分析 | 6 | 第 50 学时 | 脚本规范、约束、网表和综合分析 |
| 布局布线与时序 | 12 | 第 62 学时 | 布局布线、寄生提取和时序分析 |
| 物理验证与修复 | 6 | 第 68 学时 | DRC、LVS、修复回归及版本封存 |

| 阶段 | 学时 | 累计节点 | 验收成果 |
| --- | --- | --- | --- |
| 成果展示与总结 | 4 | 第 72 学时 | 可复现工程、总项目设计报告和现场说明 |

总体控制器、卫星管理和接口联调从总体设计阶段持续推进。模块验证通过后及时接入系统，第 41 至 44 学时完成整机回归和定位评价。长场景测试使用配套计算资源批处理，课堂时间用于设计、结果分析和问题修复。

### 1.6 AI 协同与考核规则

本实验采用 AI 协同的方法完成设计。开始一项任务时，先说明要解决什么问题，再安排实施步骤，并把代码、接口或脚本应遵循的规则写成设计规范。AI 据此辅助探索与实现，组内成员负责规划、核查阶段结果和作出最终决定。附录 2 给出方法建议，三个文档可按任务规模简写，并随已确认的设计变更更新。

两名成员轮换设计与核对角色，共同掌握总体控制和公共接口，并保存关键决策与验证记录。

AI 生成的实现采用独立依据验证，例如 ICD 序列、手工算例、已有参考模型或配套检查结果。同一 AI 生成的设计与自测可能包含相同错误，应检查两者的共同假设，并补充能够识别这些错误的验证。

关键决策记录包括工程问题、输入依据、备选方案、采用原因、实际验证、发现错误、修订及版本。选取影响架构、正确性或性能的案例保存，无需提交全部聊天历史。引用 ICD、RINEX 和工具文档时标明版本及章节，对尚未确认的命令或位定义查阅原始资料。

**表 1-3 AI 协同与考核规则**

| 考核项 | 比例 | 评价内容 |
| --- | --- | --- |
| 项目过程 | 60% | 指标证据、阶段任务、中间文档、设计验证、修订及 AI 协同 |
| 考勤 | 10% | 按课程公布的签到、请假和出勤认定规则执行 |
| 期末总项目设计报告 | 30% | 完整项目论证、方案权衡、仿真与工程结果分析、创新说明及 AI 协同反思 |

实测性能按统一条件下的结果、优化效果及分析质量评价。时序、DRC 和 LVS 按电路实现要求分别验收。现场说明用于核实项目参与和原理理解，计入既定评价内容，不另设独立答辩比例。

### 1.7 开放研究与方法选择

本实验允许围绕同一接收目标探索不同实现。第 1.2 节规定的功能、性能覆盖、电路实现验收要求和评价项目共同确定项目要求；在这些要求及配套环境条件下，可自主选择算法、模块划分、控制结构、实现方法和研究顺序，也可采用本指导书之外的技术路线。

各章的原理说明、备选方案、结构图、命令入口和步骤建议用于帮助理解问题与开展探索。可根据设计需要调整、替换或组合这些方法，并在报告中说明依据。共同输入输出约定、统一测试条件、72 学时安排和 60% / 10% / 30%的考核比例保持一致，使不同设计的结果能够比较。

项目研究应记录方案选择的过程及其证据。对影响正确性、性能或实现代价的关键选择，提出可比较的候选方案，说明预期收益、代价和适用条件，再用仿真或工程分析检验。候选算法可先建立行为模型比较，最终采用的方案完成 RTL 和系统验证；无需为每个备选方案制作完整芯片版图。

各部分均可按问题、依据、比较和验证组织探索。先明确要判断的行为及观察量，再查询 ICD、论文、工具帮助或工艺规则；建立候选方案后选择能够区分它们的测试，保留成功与失败结果。AI 可协助检索、建模和分析，方案结论由可核查的资料与实际结果支持。

鼓励提出新思路并分析其创新潜力。对已有方法的改进，应说明具体变化、适用条件和验证结果；对仍处于设想阶段的内容，标明待验证问题。具有研究价值的成果可进一步整理为科研论文并自愿投稿，论文投稿和录用均不作为课程完成条件。

# 第二章 总体技术方案与系统控制

接收机刚开始工作时，输入只是随时间变化的采样值，其中没有可以直接读出的卫星号或位置。处理器先用捕获模块找出可能存在的卫星，并给出粗略的码位置和频率；再由 12 个跟踪通道持续校正这些估计。同步与解调模块在跟踪结果中识别电文边界、恢复时间和广播参数，测量与输出模块据此形成定位软件所需的数据。总体控制器协调运行与异常恢复，卫星管理模块安排搜索、通道分配和卫星替换。下面先了解导航原理和 B1I 信号，再沿着这条处理顺序认识系统结构及核心接口。





**图 2-1 基带处理器总体架构、控制事件与配套定位流程**

## 2.1 导航系统组成与定位原理

卫星导航利用信号传播时间测量距离，再利用多个距离推算位置。完成这件事，需要知道信号何时发出、何时收到，以及卫星发射时位于哪里。北斗卫星广播的测距码和导航电文分别帮助恢复时间与轨道信息，接收机把它们转换为测量，定位软件再求解位置和钟差。先认识系统组成，再看距离怎样成为空间几何约束。

星历是一组描述卫星轨道的参数，接收机可用它计算指定时刻的卫星位置。卫星钟差参数说明卫星时钟相对系统时间的偏差。它们通过导航电文广播，和接收机测得的传播时间一起用于定位。

**（1）导航系统由空间段、地面段和用户段组成。**空间段的导航卫星广播测距码和导航电文；地面段监测卫星运行，确定并更新轨道、钟差等广播参数；用户段的接收机接收信号，完成测量和位置解算。本实验使用的 SRAM 采样数据等效于用户接收机前端输出，设计范围从数字中频输入开始。

**（2）信号传播时间提供距离测量。**卫星发出的信号经过传播后到达接收机。接收端用本地 PRN 与输入相关，估计周期内码相位；结合码周期计数、位帧位置和电文时间恢复发射时刻，再与接收机时刻比较。两端时钟存在差异，因此测得的距离称为伪距，其中包含接收机钟差和卫星钟差的影响。

**（3）多颗卫星的伪距共同约束接收机位置。**若已知卫星位置和传播距离，一条距离约束对应以卫星为球心的球面，多条约束的交会确定空间位置。实际接收机还需求解公共钟差，因此通常使用至少四颗卫星的有效观测。三维位置与伪距的基本关系为：

$$\rho_i = \sqrt{[(x-x_i)^2+(y-y_i)^2+(z-z_i)^2]} + c(\delta t_r - \delta t_i) + \varepsilon_i。$$

式中，$\rho_i$ 为第 i 颗卫星的伪距；$(x,y,z)$ 为接收机坐标；$(x_i,y_i,z_i)$ 为卫星发射时刻的位置；c 为光速；$\delta t_r$ 和 $\delta t_i$ 分别为接收机与卫星钟差；$\varepsilon_i$ 表示其他模型残差和测量误差。各坐标采用一致的坐标系，卫星位置和钟差由广播参数计算。

定位软件以接收机位置和钟差的近似值计算预测伪距，将观测与预测之差用于线性化求解，再迭代更新未知量。多于四颗卫星时，可用最小二乘方法综合多条观测；几何分布影响误差放大，卫星数足够时仍需检查几何条件和解算有效性。配套软件完成这些计算，实验中通过观测与电文质量分析定位结果。相关算法参见第 12 章所列 ESA《GNSS 数据处理》资料。

**（4）基带处理逐步恢复测距与解算所需信息。**捕获识别 PRN 并估计码相位与频差；码与载波跟踪持续修正估计；NH、位同步和帧同步恢复数据边界；电文解调取得

时间、轨道和钟差参数；测量单元在共同接收历元形成观测。分别保存各阶段的有效状态，完整伪距在所需时间信息建立后输出。

捕获、跟踪和同步在不同通道上并行运行。捕获一颗星后继续搜索其他候选；位帧同步期间码与载波环持续工作；恢复一组星历后继续接收更新电文和健康状态。状态机按信息依赖启动任务，同时保留这些持续运行的处理。

## 2.2 北斗 B1I 信号体制

导航电文变化很慢，直接用它难以精细测量传播时间。B1I 在数据之外加入高速 PRN 码，作为识别卫星和测量时间的标尺，再叠加 NH 次级码并调制到载波上。理解载波、PRN、NH 和数据这四层，就能看出为什么接收机需要捕获、跟踪及多级同步。

PRN 是伪随机噪声码的简称。序列外观近似随机，但按确定规则产生，接收机能够生成完全相同的副本。PRN 中的一个符号称为码片，chip 是其英文单位；码片速率用 chip/s 或 cps 表示，Mcps 表示每秒百万码片。NH 是叠加在 PRN 周期上的已知次级码，数据则携带接收机需要读出的信息。

卫星发射的 B1I 信号可以看成导航数据、NH 次级码和卫星专属 PRN 主码相乘，再调制到载波上。本课程只实现 MEO 和 IGSO 卫星的 D1 分支；GEO 的 D2 分支在数据速率与结构上不同，接收时需采用相应的 D2 处理流程。这里的 I 表示 B1 频点的指定分量，不表示输入数据已经是数字 I 路基带。[R1]

主码的作用首先是区分卫星并提供精细时间标尺。不同卫星使用不同 PRN 序列，在同一频带同时发射。接收机用指定卫星的本地码做相关，匹配信号能够积累，其他卫星和噪声大多不能同样积累。PRN 按确定规则生成，启动时使用指定初始状态。自相关旁瓣和卫星间互相关存在残余值。因此强星可能影响弱星的检测，选择 PRN 正确只是捕获判据的一部分。

NH 码叠加在每个完整主码周期上，改变该周期的符号。NH 影响相干积分与同步，卫星身份由指定 PRN 区分。导航数据携带时间、轨道、钟差、健康状态及其他广播参数，速率远低于主码。载波提供高频传输及精细相位参考；接收机估计接收波形相对本地副本的时间、频率与相位状态。

**表 2-1 北斗 B1I 信号体制**

| 信号层次 | B1I D1 基本参数 | 对应接收任务 |
| --- | --- | --- |
| 射频载波 | 1561.098 MHz | 中频混频、载波频率与相位跟踪 |
| PRN 主码 | 2.046 Mcps；2046 chip；1 ms | 卫星识别、码相位搜索和码跟踪 |

| 信号层次 | B1I D1基本参数 | 对应接收任务 |
| --- | --- | --- |
| NH次级码 | 20个码片；每码片1 ms；序列20 ms | 次级码相位估计、去NH及积分边界控制 |
| D1传输数据位 | 50 bit/s；每位20 ms | 位同步、软积累和判决 |
| D1电文结构 | 每子帧300 bit、6 s；每主帧1500 bit、30 s | 帧同步、校验、字段解析与时间恢复 |

D1传输数据位包括电文组织和编码后的比特，净信息速率还受电文组织与编码开销影响。应区分chip、NH码片、数据位、字、子帧和主帧。每个NH码片对应一个1 ms主码周期；20个NH码片构成一个NH序列，与一个20 ms数据位对应。同步章节进一步说明连续数据位、NH边界与主码周期之间的关系。

### 2.3 BPSK调制与中频采样的物理含义

卫星发送的是连续变化的无线波形，数字电路处理的是一串数值。前端先把射频信号变换到较低的中频，再按固定间隔采样，并把幅度表示为有限位数。本实验从这串中频采样值开始。下面先看BPSK怎样用相位表示符号，再说明采样、两位量化以及I/Q处理各自的含义。

用±1表示主码c、NH码h和数据d，则单星无噪声信号的基本关系为$s(t)=A\cdot d(t)h(t)c(t)\cos\theta(t)$。三层符号的乘积为+1时载波保持相位，为−1时相位翻转π；这就是理解BPSK的基本出发点。信号传播后，码、NH和数据共同出现延迟，载波相位也随传播距离变化。传播延迟应同时作用于PRN、NH和数据。

同一输入中所有卫星信号先相加，再叠加接收噪声并进行两位量化。各星的幅度、延迟、初相位和频率可以不同。单个两位样本表示多星叠加波形在该采样时刻的量化幅度，卫星与导航数据通过后续相关和解调恢复。即使时域波形近似噪声，只要匹配码和频率正确，相关处理仍可能恢复信号。

B1I常记为BPSK(2)，括号中的2以1.023 Mcps为基准，对应2.046 Mcps主码速率。理想矩形码片模型的主瓣首零点位于中心频率两侧约2.046 MHz，首零点间宽度约4.092 MHz。真实前端滤波会改变谱形与相关峰，确定抽取率时应结合实际通带、过渡带及混叠要求。[R1]

采样率说明每秒取得多少个幅度值，码率说明PRN每秒前进多少个码片。为了让一个标称码片对应整数个样本，本实验取每码片8个样本，再保留采样率为中频四倍的关系。由B1I码率反推：

Fs＝8Rc＝8×2.046 MHz＝16.368 MHz；fIF＝Fs/4＝4.092 MHz。

因此，一个标称 PRN 周期 1 ms 含 2046×8＝16368 个样本，一个中频周期含 4 个样本，每样本仍为 2 bit。这组参数使标称码片与采样边界之间的关系更容易观察。按理想 BPSK 主瓣估计，中心位于 4.092 MHz、两侧各约 2.046 MHz，也处在 Fs/2＝8.184 MHz 以内；实际输入仍按配套前端滤波与抗混叠配置生成。

整数比例描述标称速率，并不表示所有接收码片始终恰好占 8 个样本。传播运动和时钟误差会改变接收码速，初始传播延迟也可以落在任意分数采样位置。因此，本地码仍使用分数相位的数控振荡器（NCO）：它保存码的数值位置，每个新样本到来时累加一个相位增量，允许码片边界随估计变化。采样节拍表示信号经过的时间，电路运算时钟按配套配置设置，两者在资源预算中分别使用。

两位量化用四个幅度等级近似表示输入波形。它减少存储量，也会损失一部分幅度信息；读取码字后，先按第 1.4 节映射为有符号数值，再参与乘加。码片与采样值是不同概念：一个码片是 PRN 序列中的一个符号，一个采样值则是多颗卫星与噪声叠加后在某一时刻的幅度。

I 表示同相分量，Q 表示与其相差四分之一周期的正交分量。将实中频分别乘以本地 cos 和−sin，再抑制高频成分，可得到便于处理幅度和相位的复基带 I＋jQ。这里的复数由两路数值表示，其两路分量在接收机内部形成。

数控振荡器 NCO 用寄存器保存相位，并在每个采样节拍增加一个数值；相位回绕表示进入下一周期。载波 NCO 的相位送入正余弦发生器，码 NCO 的相位用于选择 PRN 码片，两者各自按所需频率推进。

载噪密度比 $C/N_0$ 表示单星信号功率与噪声功率谱密度的比值，常用 dB-Hz 表示。信噪比 SNR 还取决于测量噪声的带宽；在相同噪声模型下，线性 SNR 约为 $(C/N_0)/B$，B 为噪声带宽。比较灵敏度时固定定义和测量位置，不直接混用 SNR 与 $C/N_0$ 数值。

## 2.4 系统模块与并行控制结构

多颗卫星同时出现在同一串输入样本中，但各自的码位置、频率和电文进度不同。接收机为每颗被跟踪的卫星保存一组独立状态，这组状态及其处理称为一个逻辑通道，包括码与载波估计、相关累加、同步状态和电文缓存。本项目设置 12 个逻辑通道；它们可以使用独立电路，也可以在分别保存状态的条件下共享运算资源。

总体结构采用捕获搜索与多通道持续跟踪并行运行的方式。捕获提供码频初值，跟踪连续修正估计，同步与解调恢复时间和星历；总体控制器管理整机，卫星管理模块分配资源，各通道维护自身环路和同步状态。

接收开始时，处理器不知道哪颗候选卫星确实存在，不知道 PRN 处于周期内哪个位置，也不知道准确载波频率和相位。捕获先在 PRN、码相位与频率上搜索，给出可信的粗估计；跟踪围绕这个估计连续校正。随后 NH 和位同步建立 20 ms 边界，帧同步识别电文结构，解调恢复时间及广播参数，测量单元才有条件建立完整观测。

各处理阶段在已具备输入条件的通道上分别运行。某颗星进入跟踪后仍持续相关，其他星可以继续捕获；同步和电文处理使用已锁定通道的低速结果，与捕获并行运行。不同通道可以同时处于搜索、拉入、NH 确认、帧确认或稳定输出等不同状态。总体控制器负责运行与异常策略，卫星管理负责候选搜索、通道分配和重试，通道内部负责自身环路和同步状态。

总体控制协调模块间的任务与事件，支持多通道并发和按依赖范围恢复；各模块内部控制在相应设计阶段确定。

相关器把接收数据与本地码相乘并积分。Prompt 使用当前估计码位置，Early 和 Late 分别使用稍超前和稍滞后的码位置；三路关系及误差形成见第 4 章。后续接口表中的 E/P/L 分别表示这三路相关结果。

## 2.5 起始条件与资料阅读

开始画架构前，先把输入看懂。用一小段已知 SRAM 内容检查读数顺序、两位解包和本地计数，再对照 B1I ICD 确认信号层次，能够避免后续模块共同建立在错误输入假设上。资料阅读围绕信号定义、存储接口和运行配置展开，随后把每项需求关联到拟采用的验证方法。

阅读 B1I ICD 中的信号结构、测距码和 D1 电文部分，阅读第 1 章输入约定与第 12 章配置清单。核对 SRAM 字宽、地址范围、读延迟、初始化入口和工艺配置，用短数据检查取值及顺序。仿真信号源和定位软件由配套环境提供。

每组建立需求编号与验证编号的映射，并列出可自行选择的内容，如捕获并行度、积分策略、环路阶次、位宽和资源复用；同时列出不可自行改变的输入格式、候选 PRN 范围、验收场景、工艺条件和评价口径。

## 2.6 总体技术方案任务

总体技术方案描述本组接收机从输入到输出怎样运行。可以沿一个样本进入处理器后的去向展开：哪些电路处理它，何时产生捕获结果，怎样启动通道，什么时候能输出有效观测和电文。再补充搜索、恢复、存储及计算时间，使模块连接与系统运行过程能够互相对应。

按照输入缓存、并行捕获、12 路跟踪、同步解调、测量输出和两级管理结构完成总体方案。确定模块职责、核心交换信号、统一时基和资源分配，形成系统框图、状态图、接口表及计算存储预算。

**（1）总体方案文档应覆盖从需求到验证的完整设计依据。**文档须包含需求与指标分解、完整系统框图、总体控制和分层状态图、模块与核心信号表、统一时基和测量方案、算法及定点方案、计算与存储预算、分工及验证计划。框图每条箭头写明传输的数据或事件。

**（2）模块职责应明确功能边界和共享状态的控制权。**总体控制器管理复位、运行模式、启动停止、错误仲裁及恢复；卫星管理模块维护候选 PRN、搜索队列、通道分配、质量记录、重试与替换；通道控制管理本通道的跟踪和同步。为每个共享状态确定唯一写入者，避免多个控制模块同时改变通道归属。

**（3）公共本地时基使并行运算关联同一接收位置。**SRAM 读取控制与窗口管理为捕获保存窗口参考位置，向跟踪提供顺序采样值。捕获返回的码相位和频偏对应明确的本地参考位置；启动跟踪时结合经过的样本时间转换初值。测量使用共同历元，不把模块完成运算的先后次序解释为不同卫星的接收时刻。

## 2.7 总体控制与卫星管理任务

总体控制器决定整机怎样推进和恢复，卫星管理模块决定接下来搜索谁、把哪颗星放入哪个通道。两者需要协作，因为天空中可能几何可见的卫星并不一定都能被接收到，已经跟踪的卫星也可能因遮挡而消失。设计时沿启动、新星加入、暂时遮挡和持续失锁等场景，确定请求、结果和状态之间的关系。

**（1）全局状态管理配置、运行和结束。**复位后核查 SRAM 数据长度、输入格式和处理参数，再接纳搜索任务；正常运行允许捕获、跟踪、解调和输出并行；有效采样数据用尽后先排空已接纳处理，再结束本次实验。正常取数结束、存储访问故障和卫星失锁分别记录原因。

**（2）通道是否占用与接收结果是否有效需要分别维护。**通道资源状态至少区分空闲、预留、运行和回收。接收有效性分别记录跟踪稳定、NH 对齐、位同步、帧同步、时间有效和测量有效。捕获成功后预留通道，清理旧上下文，再装载初值；同步建立前不输出伪造的有效观测。

**（3）恢复范围应与失效信息的依赖范围一致。**跟踪仍正常而帧同步丢失时，撤销依赖该同步的信息并局部重新搜索帧。确认跟踪失锁时，撤销测量有效，允许有限次

数的快速重捕；多次失败后回到完整搜索或释放通道。短时质量下降需结合持续时间判断，达到规定持续条件后再触发相应恢复。

**（4）任务身份与事件优先级保证迟到结果不会污染新状态。**每个异步任务带 task_id，每次通道重分配增加 generation。结果接纳条件至少包含 PRN、任务号、通道代次和参考时刻一致。复位、取消或有效性撤销与结果同周期到达时，优先处理取消和撤销；被取消任务的迟到结果按任务身份丢弃。

**（5）无辅助搜索需要在存在和不存在的候选之间公平分配资源。**无辅助冷启动按配套候选 PRN 集合搜索，候选集合同时包含有信号和无信号的卫星。几何可见不代表一定能被接收；一次捕获失败也不代表卫星永远不存在。维护最后搜索时刻、失败次数及重试条件，限制单颗不存在卫星对捕获资源的占用。

**（6）卫星变化应驱动有迟滞的资源分配与替换。**新星出现时安排搜索并分配资源；卫星短暂遮挡后优先考虑局部恢复；持续消失后释放或替换通道。12 个通道已满时保留后台搜索机会，按质量、稳定性和等待时间制定替换策略，并设置防止频繁替换的条件。可用星少于四颗时仍输出合法记录和状态，导航有效性由相应条件决定。

## 2.8 核心接口与资源预算

模块连接正确，需要同时说清楚传什么以及何时传。接口约定数据的物理含义、单位、有效条件和接纳方式，资源预算则检查计算与存储能否按时提供这些数据。先列出每个模块需要的输入和产生的结果，再核算最繁忙场景下的等待与处理时间，具体方法可参照附录 1。

吞吐率与延迟描述两种不同能力。吞吐率是单位时间能持续接纳或完成多少数据，延迟是一次输入到对应结果可用需要多久。流水线可能每周期接纳新任务，却要若干周期才给出结果；因此仅列计算周期数还不足以说明资源是否够用。有效 valid 表示当前数据可用，接纳 ready 表示下游能够接收，二者同时满足时才按约定推进一次传输。

按 16.368 MHz 采样率核算持续输入速率；按相关积分、环路更新、观测历元和捕获移交安排完成期限。分别列出计算延迟、任务启动间隔、等待上界和缓冲容量，用周期统计和最繁忙场景验证资源能否按期服务 12 个通道。处理期限由本组方案推导并验证，捕获总耗时仍按项目规定作为评价指标。

模块交换样本、搜索任务、初始状态、相关结果、状态事件和输出记录。为这些信息定义数值格式、身份、时间及握手规则，再按 12 通道与后台捕获同时运行的负载核算计算周期、缓存和存储带宽。

表 2-2 核心接口与资源预算

| 信息组 | 交换方向 | 交换字段 |
| --- | --- | --- |
| SRAM 采样 | 存储至输入处理 | 读地址、读使能、读数据；内部取样有效信号 |
| search_req | 管理至捕获 | PRN、task_id、搜索范围、积分配置、窗口参考 |
| search_result | 捕获至管理 | 成败、PRN、task_id、码相位、频偏、参考时刻、质量 |
| allocate 与 init | 管理及控制至通道 | channel_id、generation、PRN、初值及生效时刻 |
| correlator_result | 相关器至环路与同步 | E/P/L 复相关、窗口完成及本地参考约定、PRN 与通道代次 |
| channel_status | 通道至控制与管理 | 分层有效位、质量、失锁原因、发生时刻 |
| recover 与 cancel | 控制与管理之间 | 任务身份、最后估计、重试次数及取消原因 |
| obs 与 nav | 通道至输出 | 公共历元、测量或参数、有效位、身份及可用时刻 |

接口约定应同时说明数值含义和传输行为。接口规范逐项明确位宽、有无符号、小数位、单位、范围、生产者、消费者、更新条件、复位值和异常行为。命名可调整，但语义应完整。采用 ready/valid 时，未被接纳的数据和标签保持稳定；采用固定延迟接口时，应证明接收端每次都能接纳。跨时钟域的多位信息采用能够保证字一致性的数据传输机制，并验证接收时序；逐位同步可能造成多位数据来自不同更新时刻。

资源预算以最不利并发条件下的数据不丢失为依据。按最不利配置计算运算次数、并行度、缓存深度和内存读写带宽。基准关系为可用周期数＝处理时钟频率×允许处理时间；所需周期应在可用预算内。把 12 通道调度、捕获后台读数、环路计算、输出阻塞和流水线排空一起计入。缓存深度同时覆盖平均吞吐需求与允许的连续阻塞区间。

## 2.9 AI 协同方法与思考问题

AI 可以协助把接收原理整理成接口和控制场景，但总体方案仍需逐项核对信息来源。围绕一个正常接收过程和一个失锁恢复过程，让 AI 解释各模块何时开始、需要什么、何时给出结果，再依据 ICD、输入约定和时间预算检查其建议。按附录 2 保存总体方案、实施步骤及设计规范，以下问题用于进一步核查。

先让 AI 依据本课程需求生成“需求—模块—接口—验证”矩阵，逐项核查后生成状态表和资源预算。补充边界条件及假设限制，完成接口和控制评审后，再分模块生成 RTL。组内一人沿数据流审查，另一人沿控制事件审查，再交换角色。

思考一：捕获成功为何不能立即产生完整伪距？请在状态图上标出尚缺的信息。

思考二：哪些模块在帧同步成功后仍应持续运行？

思考三：如何区别从未存在、新出现、短暂遮挡和持续消失的卫星？分别画出一个控制事件序列。

思考四：捕获结果已经延迟数毫秒才移交时，应更新哪些初值，哪些信息不能凭空恢复？

思考五：通道重分配后为什么仅检查 channel_id 不够？

思考六：捕获重复读取一个 SRAM 窗口时，为什么不能把读访问次数当作接收时间？怎样证明 12 通道同时运行时的访问和计算预算足够？

## 2.10 验收要求

总体方案阶段的验收重点是说明这套架构怎样共同工作。用总体图、接口表、时间预算和场景记录展示从输入到结果的过程，并能够解释控制器在成功、等待和失败时分别怎样处理。具体内部算法可在后续模块阶段继续探索，已有的功能和时间约定随验证结果修订。

前 12 学时建议按每 2 学时安排课程与导航导入、信号与输入、捕获跟踪、同步与测量、架构控制接口、预算与评审。评审至少推演冷启动、部分卫星不存在、新星加入、短时遮挡、持续失锁、局部失步、通道重分配和有效采样结束八类场景。

提交总体方案、带数据标注的框图、状态表、核心接口表、预算表、需求验证矩阵和分工计划。现场展示一条捕获移交及一条失锁恢复的时序关系。此阶段不要求完成全部 RTL，但关键状态须有进入条件、退出条件和可观察证据，性能测试须对应 P01 至 P09 及 D01 至 D05。

# 第三章 信号捕获电路设计

捕获要先回答三个问题：输入中有没有某颗卫星的信号，接收码在一个周期的什么位置，载波频率偏离标称值多少。由于这些信息起初未知，接收机生成不同的本地信号，与输入逐一或并行比较，寻找可信的相关峰。捕获给出的是能够启动跟踪的粗估计，后续码环和载波环会继续提高精度。本章从相关的含义讲起，介绍搜索、积累和判决的共同结构，再比较滑动相关、并行相关器、时间域匹配滤波与 FFT 等方法，并用仿真评价检出能力、误判和处理时间。

## 3.1 原理与易错点

捕获的基本方法是生成一个本地副本，再观察它与输入是否匹配。这里的副本包含指定卫星的 PRN 码、一个假定的码位置和一个假定的载波频率。三者组成一个“候选”；改变其中任一项，就得到另一个待检验的候选。所有码位置和频率候选排列起来，就是捕获的搜索网格。

相关运算把“是否匹配”变成可计算的数值。对一段接收样本，先用候选载波进行混频，再与本地 PRN 逐样本相乘，最后把乘积相加。本地副本匹配时，目标信号的贡献大体同向累加；不匹配时，正负贡献较多地抵消。噪声也参与计算，因此一次较大的相关值还需要经过判决和复核，才能作为发现卫星的证据。

载波的初相位未知，所以相关计算保留 I 和 Q 两路结果。可以把它们看作同一个相关量在两个正交方向上的分量，合起来写成 $R = I + jQ$。用 $I^2 + Q^2$ 度量相关强度，可以避免仅观察 I 路时，因初相位不同而低估信号。码相位接近正确位置时，这个强度通常在搜索结果中形成峰值；残余频差过大时，I/Q 方向在积累期间转动，峰值会降低。

积分窗口决定一次相加使用多长的信号。窗口内先保留 I/Q 的正负号相加，称为相干积分；把若干窗口的 $I^2 + Q^2$ 再相加，称为非相干积累。前者利用了相位一致性，后者放松了不同窗口之间的相位要求。增加积累时间有助于抑制噪声，但也增加处理时间，并使频率失配、运动及符号翻转的影响更明显。

上述过程可用基本关系 $R(q,f) = \Sigma x[n]c(q[n])\exp\{-j\theta f[n]\}$ 表示。$x[n]$ 是重构样本，$c$ 是取值 $\pm 1$ 的本地码，$q$ 表示候选码相位，$\theta f$ 对应标称中频加候选频偏。若把多个窗口的相关能量合并，可写成 $S(q,f) = \Sigma h|Rh(q,f)|^2$，$h$ 表示窗口编号。实现时重点分清“先带符号相加再求能量”和“先求各窗能量再相加”，两者的数值与统计特性不同。

B1I 的 NH 码使积分边界格外重要。主码每 1 ms 重复一次，每个 NH 码片也持续 1 ms；20 个 NH 码片组成 20 ms 序列，与一个 D1 数据位对应。输入起点未必与这些边界重合。如果窗口跨过 NH 或数据的符号翻转，原本能够同向相加的信号可能相互抵消。因此，选择积分方法时要同时考虑本地主码、真实主码和 NH 边界的位置关系。

判决要在发现弱信号和减少误报之间作出取舍。目标 PRN 不存在却报告成功，称为虚警；目标存在却未在规定搜索与判决中正确报告，称为漏检。提高门限通常会减少虚警，也可能增加漏检。噪声峰、相关旁瓣和错误候选都可能影响结果，所以门限应按完整搜索任务统计，分别记录单格点概率和整任务概率，并检查捕获初值能否真正启动跟踪。

图 3-1 将不同算法共有的过程画成搜索、相关、积累和判决几个部分。后续选择滑动相关或 FFT 等结构时，可以改变内部运算组织，输入、结果及控制含义保持明确。





**图 3-1 捕获模块的搜索、相关与判决总体结构**

### 3.2 备选方案引导

计算同一张搜索网格，可以采用不同的电路组织。滑动相关逐个推进候选，并行相关器同时处理多个候选，FFT 利用变换减少重复运算；弱信号方案还会改变积累和确认方式。这些选择都服务于“相关—能量比较—判决”的共同过程。下面分别介绍每种方法针对的问题与主要代价，再由本组比较搜索精度、存储、运算量及统计表现。

#### 滑动相关

滑动相关从最直接的搜索想法出发：先固定一个频率和一个码位置算相关，再移动本地码，比较下一个位置。它便于理解相关峰怎样出现，也适合用作其他结构的数值参照。

滑动相关也称串行码相位搜索。对一颗候选卫星，先固定一个频率假设，擦除载波，再让本地 PRN 相对输入依次移动；每个位置完成一次积分和判决。对全部码相位完成搜索后，推进频率假设。也可交换码和频率的遍历顺序，物理目标相同，缓存复用和中间结果保存方式不同。

本地码的延迟随候选推进，在相关结果中寻找匹配位置。可在不同候选上依次使用新采样，也可让不同候选重复读取同一 SRAM 窗口。前者各候选观察的信号时间不同，后者需要预算重复访问及运算耗时。窗口复用属于捕获内部的数据访问方式，接收时间由本地新样本节拍维护。

码步进、频率步进和积分时间是联合选择。对理想矩形码、无数据翻转和恒定残余频率，频率失配引起的相干功率比例约为 $L=[\sin(\pi\,\Delta f T)/(\pi\,\Delta f T)]^2$。T 越长，允许的残余频差越小。例如 T＝1 ms 时，500 Hz 网格的中点误差 250 Hz 约损失 0.91 dB；T＝10 ms 且残余频差仍为 250 Hz 时损失约 17.9 dB。该例隔离频率失配；B1I 设计还需单独分析 NH 边界。

码相位步进 0.5 chip 时，最近格点最不利偏差为 0.25 chip；理想三角相关峰的幅度约降至 0.75，功率损失约 2.50 dB。实际前端滤波会改变这个数值。由此应思考：更细网格增加多少搜索量，是否值得用插值或第二级细搜减少粗搜阶段代价，通过粗搜与细搜分配各维计算量。

滑动相关适合作为小规模可验证的基准，也可以通过资源复用形成低面积实现。对全码周期、多个频率和多颗卫星逐一长积分时，时间可能过长；最终需用运算预算证明选定并行度能够满足本组目标。参考[R2]的复杂度与存储分析方法，但应换成本课程实际采样率、位宽和搜索范围。

### 并行相关器与时间域匹配滤波

逐个搜索码位置可能耗时较长，于是可以把多组乘码累加电路并排放置，让同一段输入同时与多个移位副本比较。时间域匹配滤波也利用已知码序列组织这些乘加，使不同延迟的匹配结果陆续产生。

并行相关器是在同一时刻安排多个相关单元处理不同假设。最常见的是同一频率下并行不同码相位，也可并行频率或卫星。它可与滑动搜索结合：P 路相关器一次处理 P 个码候选，再推进到下一批。应写明并行的是哪一维，避免把“12 个跟踪通道”误当成“同时覆盖 12 颗卫星的全部捕获搜索空间”。

部分并行的收益取决于相关运算以外的开销。例如同一频率下使用 16 个相关器，共享混频后的输入，每路使用不同码相位和独立累加器。与单路相比，理想相关计算批次数可约降为原来的十六分之一；但混频、窗口装载、结果扫描、存储访问和控制开销未必同步下降。并行 PRN 时可共享频率擦除，但码读取和累加状态增多；并行频率则往往需要更多复旋转单元。

时间域匹配滤波器将一段已知码作为抽头，对输入延迟线加权求和，随着新样本进入连续产生不同延迟的相关输出。若一次覆盖整段码，需要大量抽头、加法树或充分的时分复用；它和“多路逐候选积分器”的状态组织并不相同，但两者都在计算匹配相关。符号抽头可简化乘法，却不会消除输入延迟线、加法树深度与布线负载。

并行结构应从数据通路、存储和物理连接共同比较。设计比较至少包括相关器数量、每周期处理样本数、内存读写口数、累加器数量、峰值扫描时间和广播扇出。增加并行度会影响后续综合面积、布局拥塞和时序，应给出实际资源与时间曲线，并与算法级加速比比较。

### FFT 并行码相位搜索

许多码位置之间存在重复计算。快速傅里叶变换 FFT 把时间序列转换为频率分量，可以利用频域乘法计算相关，再通过逆变换恢复不同延迟的结果。这里的“频域计算”主要改变相关运算方式，码相位和载波偏移的搜索含义保持不变。

FFT 并行码相位搜索通常称 PCPS，IFFT 表示逆快速傅里叶变换，conj 表示复共轭。对一个频率候选，先将输入擦除载波得到复序列 x；对输入做 FFT，与本地码频谱的共轭逐点相乘，再做 IFFT，得到一组循环相关值。基本关系为 R = IFFT[FFT(x) • conj(FFT(c))]。这样一次频率假设便可计算一组码延迟，不需要为每个码相位重新执行完整时间域相关。[R3]

PCPS 并不自动消除频率搜索，也不自动完成多颗卫星搜索。对于同一频率、同一输入窗口，输入 FFT 可在不同 PRN 间共享；本地码频谱可预先保存；每颗卫星仍需对应的频域乘法、逆变换和峰值处理。若每个频率都重新计算输入变换，频率格点数仍是主要成本之一。

本课程标称 1 ms 有 16368 个实中频样本，对应 2046 个码片、每码片 8 个样本。16368 并非 2 的整数次幂，选择 FFT 结构时可研究适用长度的变换、经论证的内部重采样，或采用正确边界处理的线性相关。直接补零到 16384 点会改变循环长度，不能把全部循环移位结果直接解释为一个真实 PRN 周期内的码相位。先规定输入长度、本地码长度、补零位置、输出截取和相位换算，再用时间域参考结果核对。重采样还需分析抗混叠滤波、群延迟与插值误差；任何长度选择都要处理 NH、数据翻转和码多普勒。

循环相关假设块边界可以周期衔接。B1I 的主码虽周期重复，NH 和数据符号可能在块内或连接处翻转，导致该假设被破坏。可考虑额外输入、线性相关所需的零填充、分块组合和经论证的 1＋1 ms 处理等方法。不同论文的补零与截取定义不同，采用时应写出实际输入长度、填充位置和输出范围。对非周期长度的线性相关，N＋M-1 是避免时域混叠的基本长度条件；实际 FFT 点数还要满足所选硬件结构。[R2][R4][R5]

FFT 硬件可选择迭代复用蝶形结构或流水结构。前者通常节省运算单元但依赖存储带宽和调度；后者可提高持续吞吐率但增加蝶形、延迟存储和布线。还需选择基 2 或其他基数、自然序或位倒序、逐级缩放或块浮点、旋转因子位宽以及饱和处理。验证要能从一个已知输入，逐级解释 FFT、频域乘法、IFFT 及相关峰的数值比例。

**分段匹配滤波与并行频率搜索**

当频率候选较多时，可以先把长相关分为若干短段，再利用各段结果随时间的相位变化同时比较多个频率。这样既缩短单段相干时间，也改变频率搜索的计算组织，但需要保留段间时间和相位关系。

部分匹配滤波加 FFT（PMF-FFT）先对短段输入去码积分，再对段间复相关序列进行 FFT，估计残余频率。码相位由外层搜索处理；段长、段数、NH 翻转和频率别名共同限制可用范围。

部分匹配滤波加 FFT 常记作 PMF-FFT。其出发点是：在一个码相位假设附近，将较长观测分成多个短段，每段先做去码后的相干积累；残余载波频率使各段的复相关值沿时间旋转，对这串低速复数做 FFT，可同时观察多个残余频率候选。

PMF-FFT 与 PCPS 分别利用不同序列的 FFT。PCPS 利用卷积相关关系并行计算码延迟；PMF-FFT 对分段相关序列做频谱分析，主要利用段间旋转估计频率。码相位仍需滑动、并行匹配或其他调度，PRN 与码相位的覆盖单独计算。

若每段时长 Ts，共 M 段，总观察时间为 M • Ts，则段间采样的频率无模糊范围受约 ±1/(2Ts)限制，FFT 格点间隔约为 1/(M • Ts)。增加零填充可以加密谱线显示与插值，真实频率分辨能力仍由观察时间及有效信号决定。每段内部残余频率仍会造成相干损失，NH 翻转又会改变段间符号，均需纳入设计。

掌握时间域相关与 FFT 后，可将该结构作为拓展方案比较。应先写出段长、段数、码候选推进、NH 处理、频率别名及细搜方法，再比较是否优于 PCPS 或部分并行相关。在框图中进一步标出分段积分、变换、候选推进和峰值处理的接口及执行时序。

**高灵敏度积累与多级确认**

弱信号在单个短窗口中可能没有明显峰值。提高灵敏度的一个方向是汇集更多信号证据，另一个方向是先筛出可能候选，再花更多时间确认。积累过程中怎样处理 NH、数据翻转与残余频差，决定了延长时间能否真正带来收益。

弱信号捕获通过积累相关结果提高检测能力，同时处理 NH 翻转、残余频偏和动态造成的损失。可组合短时相干积累、非相干积累、NH 候选搜索及多级确认，在相同检测条件下比较灵敏度、搜索时间和硬件代价。

灵敏度设计首先需要让正确假设下的能量能够有效积累。短时相干积累保留复数方向，对频率、动态和符号变化敏感；非相干积累相加各段能量，能够容忍段间整体符号改变，但无法挽回某段内部已经发生的抵消，并存在非相干损失。差分积累使用相邻段的复乘积，可减弱绝对相位影响，却引入噪声乘积和新的频率与符号条件，灵敏度变化需在这些条件下测量。

对 B1I 可比较三类 NH 处理。第一类缩短积分并采用多个窗口或分段组合，降低单次跨翻转的损失，结构相对直接。第二类显式搜索 20 个 NH 位置，对候选符号去除后再进行较长相干积累，代价是增加搜索维度、缓存和确认。第三类采用 NH 预调制、特定序列规避或差分等专门方法，需要依据论文核对成立条件与完整流程。[R4][R5]

高灵敏度常采用粗搜、确认、频率细化和跟踪移交的多级结构。粗搜优先减少平均无星搜索时间，确认阶段再使用独立窗口或更长积累降低误报。独立确认使用新的噪声窗口；重复选择同一窗口的最大峰会保留原有噪声偏差。变长积累与提前终止可改善平均效率，但应保留最不利耗时、目标缺失时的停机条件及低信号失败概率。

表 3-1 备选方案引导

| 捕获结构 | 主要优势 | 主要代价与适用边界 |
| --- | --- | --- |
| 串行滑动相关 | 数据通路直接，易验证与复用 | 完整搜索耗时大，适合作为初始方案或低并行度实现 |
| 部分并行相关器 | 并行度可调，便于分批搜索 | 累加状态、码读口、广播与扫描开销增加 |
| 时间域匹配滤波 | 连续输出不同延迟的相关值 | 抽头、延迟线和加法树开销可能较大 |
| FFT PCPS | 单个频率下批量计算码延迟 | 变换、存储、缩放及块边界处理复杂 |
| PMF-FFT | 分段积累后批量搜索频率 | 需额外处理码维度、段内失配、NH 及频率别名 |

NH 处理、相干与非相干积累以及并行度，均可与上述结构组合。不要把它们列成互不相关的互斥算法。每组详细比较至少两种可行结构，选定一种完成实现。改进可从 NH 处理、积累方式或并行度中的一项开展，记录选择依据、主要损失、硬件代价和验证结果。

### 多级判决与门限形式

搜索越多格点，就越容易碰到一个偶然较大的噪声值。判决需要说明当前峰值相对噪声或其他候选是否足够突出，还可用独立窗口再次确认。先理解所比较的统计量，再选择门限形式。

为降低全空间长时间搜索的平均代价，可先粗搜、再以独立窗口确认并细化频率。绝对能量门限适合输入增益受控的情况；峰均比通过背景估计减小幅度变化影响；峰次峰比比较候选优势，但需要排除主峰邻域并考虑互相关。任何形式均以目标缺失实验校准整任务虚警，无法仅凭一个比值给出固定正确门限。

### FFT 运算单元的实现组织

FFT 公式由许多重复的小运算组成，常见基本运算称为蝶形，包含加减及适用的旋转因子乘法。实现时可以复用少量蝶形，也可以铺成流水结构；区别主要体现在完成时间、存储访问和资源规模。

为把 FFT 计算落实为电路，可比较迭代复用蝶形与流水蝶形。蝶形是将若干复数加减并乘旋转因子的基本运算。迭代结构重复使用少量蝶形单元，依赖 RAM 地址调度；流水结构把变换级展开，依赖级间延迟存储。两者均应检查输入输出排列、逐级缩放和旋转因子精度。

### 3.3 起始条件与输入输出

捕获任务既需要待搜索的卫星和范围，也需要一段确定的样本。由于计算结束时输入可能已经继续前进，返回码相位时还要说明它对应哪个本地参考位置。这里的任务身份和窗口关系由接收机内部管理。先核验本地 PRN，再规定搜索请求、结果、取消行为及移交时的相位换算。

输入包括搜索请求、候选 PRN、从 SRAM 取得的样本窗口、码相位与频率范围、积分配置和取消事件。窗口起点与长度由本地控制保存。输出包括任务状态、PRN、task_id、码相位、频偏、峰值与噪声度量、结果有效信号和异常原因；接口约定相位对应的本地参考位置。周期内码相位按 2046 chip 回绕，完整时间还需结合整数周期和电文恢复。

本地码的正确性需要独立依据保证。PRN 序列应依据 ICD 核查。若使用 ROM，记录其来源并逐码片验证；若使用 LFSR，核查寄存器编号、移位方向、初始状态、码生成关系和周期复位。用于验证的 PRN 序列应来自独立依据，并核查设计与参考是否存在相同的生成假设。

### 3.4 设计任务与接口要求

实现捕获时，可以沿一次搜索任务安排电路：接纳并保存请求，依次产生候选，计算相关和检测度量，最后报告结果或结束原因。搜索调度负责选择下一候选，数据通路完成运算，任务控制处理暂停或取消，结果接口则把有效初值交给跟踪。四部分的配合比单独得到一个相关峰更能说明捕获模块已经工作完整。

**（1）搜索结构决定候选覆盖方式和计算资源分配。**从“备选方案引导”选择相关结构并说明依据。选择依据包括全码周期和 ±10 kHz 覆盖、积分长度、计算量、缓存、频率格点及 NH 处理。缩小搜索窗可用于模块调试，但报告无辅助冷启动性能时应恢复完整范围。

**（2）相关与判决通路将输入样本转化为可复核的搜索度量。**重构样本后擦除载波、生成候选码、完成复相关和能量积累，再进行峰值搜索及复核。相关器的积分结束标志、PRN、格点编号和本地窗口状态应经过与运算数据相同的流水线延迟。写明判决使用绝对门限、峰均比或其他度量的依据与适用条件。

**（3）调度状态机负责完整任务的推进、阻塞和取消。**至少处理空闲、锁存请求、准备窗口、初始化候选、积分、能量更新、候选推进、判决、复核、报告和取消。搜索配置一旦接纳，在任务完成前不受外部寄存器变化影响。输出阻塞期间保持结果稳定；取消后排空或丢弃残余流水线数据。

**（4）捕获与跟踪的衔接应保持相位参考一致。**控制器记录捕获所用窗口的本地参考位置，在启动跟踪时按经过的样本时间与估计码速更新码相位初值。可采用内部参考计数或固定调度加窗口位置的方式实现，无需外部采样源 ID。频率或动态不确定度过大时，重新确认结果再启动跟踪；载波环继续估计相位并完成拉入。

### 3.5 计算预算与定点设计

捕获通常是运算较多的模块，先估算搜索量才能判断方案是否能在预期时间内完成。格点数决定要检验多少候选，积分样本数决定每个候选使用多少数据，缓存与读口决定这些数据能否及时送入运算。电路还需要为数值分配有限位宽，这称为定点设计；位宽过少会溢出或丢失精度，过多又增加资源。下面用简单预算说明怎样作出选择。

**（1）搜索维度的乘积决定直接穷举的基本代价。**示例网格取 0.5 chip 步进，共 4092 个码候选；频偏−10 至+10 kHz、250 Hz 步进，共 81 个频率候选。若每候选直接使用 10 ms、163680 个样本，则约需 4092×81×163680＝54252063360 次样本相关操作。此例给出直接穷举的计算量，可据此比较其他步进与并行结构。

**（2）缓存容量只是存储预算的一部分，还需核对访问和重排代价。**10 ms 两位输入窗口占 40920 字节。多路捕获可共享输入、混频或码存储，但要分析读口和广播负载。FFT 方案需要说明变换长度、缩放、循环相关与线性边界、存储重排以及 NH 处理；FFT 运算应落实为可综合的数据通路与调度。

**（3）定点位宽应先覆盖最不利累积，再依据误差证据优化。**对 N 个有符号乘积累加，依据乘积最大幅值 M 估计最大累加幅值 NM，选择能够覆盖该范围的有符号位宽。平方前确认符号扩展，两个平方相加再留进位，多窗口非相干累积继续增加位宽。先在短测试中实现与定点参考一致，再通过统计量化误差缩减位宽。饱和与回绕应明确选择并记录计数，用溢出检查区分异常数值与真实相关峰。

**（4）NCO 频率控制字应对应实际采样率和相位定义。**对 W 位相位累加器，FCW＝round[(fIF＋f)/Fs×2^W]，本课程 Fs＝16.368 MHz、fIF＝4.092 MHz。先核对比例，再计算位宽和量化误差；标称载波增量等于四分之一周，即 W 位累加器的 2^(W−2)；频

偏修正叠加在标称值上。码相位按估计码速推进，标称 Fs/Rc＝8，初始延迟及接收码多普勒仍用分数相位和分数增量表示。

### 3.6 AI 协同与理解问题

捕获方案的 AI 讨论可以从一颗卫星、一个候选开始，先解释怎样形成相关值，再扩展到完整搜索和门限统计。对 AI 提出的高灵敏度方法，分别核对 NH 处理、运算预算和虚警依据。按附录 2 记录方案、步骤和规范，利用以下问题检查自己能否解释每个选择。

用 AI 比较捕获结构的运算量和失效条件，完成规格后分块生成 RTL。以下问题用于检查 NH、频率网格、并行度、统计判决及结果延迟对本组设计的影响。

先要求 AI 给出候选算法的完整运算预算和失败条件，核查后选择方案并形成捕获规格。将 PRN、混频符号、积分边界、搜索顺序和取消行为写清后，分块生成 RTL。验证时用独立脚本检查格点遍历数、边界标签和峰值，同时检查 acq_success 的产生条件。

思考一：为什么相关峰的幅值会随起始 NH 相位变化？

思考二：频率步进与相干积分时间怎样共同影响峰值损失？

思考三：更多并行相关器在哪些条件下不再缩短搜索时间？

思考四：数据翻转、码相位错误与频偏错误各会怎样改变相关结果？

思考五：门限固定后增加候选数量为什么可能提高整任务虚警？

思考六：为何只比较成功试验中的最短时间会误导结论？

思考七：结果延迟产生时，怎样判断还能否用于跟踪？回答应引用本组结果标签和缓存预算。

### 3.7 验证方法与问题定位

捕获失败可能来自码生成、混频、窗口边界或门限，整机结果往往难以直接区分。验证时先固定候选检查单次数值，再扩大到全范围搜索，最后加入无星、弱星和异常任务。把峰值位置、统计判决及跟踪移交分别观察，可以逐步缩小错误范围。

**（1）搜索覆盖验证应由可控单星逐步扩展到边界和异常。**首先验证无噪声单星的正负频偏和码相位边界，再验证无目标 PRN、多星、弱信号、NH 边界、候选格点中点和任务取消。检查全 2046 chip 周期与±10 kHz 范围确实遍历；单个格点测试通过不代表完整捕获通过。

**（2）可用捕获结果需要满足估计精度，并能够稳定启动跟踪。**P02、P03 中捕获结果须满足 PRN 正确，相对参考时刻的码误差不超过 0.5 chip、频率误差不超过 250

Hz，并经移交后 200 ms 稳定跟踪复核。记录初报和复核结束两时刻，统一捕获计时终点包含复核。按此条件判断捕获结果可用，再将实测时间作为评价指标。

**（3）统计验证应同时保留目标存在、目标缺失和未完成任务。**每档进行 100 个独立有星任务和 100 个目标 PRN 缺失任务，输出检出率、虚警率及置信区间。捕获观察窗为 10 s；未完成结果保留为观察窗内未完成并记录时间下界，按未完成样本参与完成率统计。需要延长时按统一配置复测。

**（4）捕获故障可按峰值、位置、任务身份和移交表现定位。**若无峰，先检查解包、PRN 和混频方向，再检查积分样本数与溢出；若峰位置固定偏移，检查当前相位和下一相位的使用顺序；若取消后出现旧结果，检查 task_id 及流水线排空；若捕获成功但跟踪立即失锁，检查初值参考时刻、频率单位和码相位定义。

## 3.8 验收与衔接

捕获的阶段成果应说明“发现了信号，而且给出的初值能够继续使用”。除相关峰和检测统计外，保留一次将结果移交给跟踪的仿真，核对 PRN、码相位、频率单位及参考位置。随后码环和载波环在这个初值附近继续校正。

提交捕获规格、算法取舍、计算与存储预算、RTL 及配置、定点说明、格点覆盖记录、统计曲线和捕获移交波形。结果接口应能启动第 4、5 章的通道，并提供移交后的跟踪结果。任何辅助信息或缩小的调试范围都应在记录中标明。

# 第四章 码跟踪与相关器设计

捕获找到了一个接近正确的位置，但接收码会随传播距离和时钟误差缓慢移动。如果一直使用捕获时的码相位，本地码与接收码就会逐渐错开，相关峰也会下降。码跟踪环的作用是不断测量这点偏差，并小幅调整本地码，使两者持续对齐。本章通过超前、即时和滞后三路本地码解释偏差怎样被测出，再把相关器、误差鉴别器、滤波器和码发生器连成反馈环路。连续的码相位和周期计数，也是后续恢复发射时间、形成伪距的基础。

## 4.1 原理与注意事项

码跟踪需要知道本地码偏早还是偏晚。只观察当前相关峰的高度，通常难以判断调整方向，因为峰的两侧都可能得到相同的幅度。于是，在当前估计位置两侧各放置一个本地码副本，通过比较两侧相关结果，获得带方向的偏差信息。

三路本地码分别称为Prompt、Early和Late。Prompt（P，即时支路）使用当前估计的码相位；Early（E，超前支路）的对应跳变比P早 δ 个码片；Late（L，滞后支路）的对应跳变比P晚 δ 个码片。三路处理同一段接收数据，差别仅在本地码位置。每路分别对I和Q乘码累加，得到IE、QE、IP、QP、IL、QL六个积分量。

图4-1用同一段码序列表示这种关系，横向距离表示时间。若E至P的间隔 δ = 0.5 chip，P至L也为0.5 chip，E至L总间隔就是1 chip。这里的“超前”表示同一跳变较早出现。δ 是可选择参数，在公式、接口和测试中都要说明采用的是半间隔还是总间隔，以免环路增益相差一倍。





**图 4-1 三路本地码的相位关系（δ＝0.5 chip 示例）**

鉴别器把两侧相关量转换成误差估计。设 $PE=IE^2+QE^2$、$PL=IL^2+QL^2$，一种常用形式是 $e=(PE-PL)/(PE+PL)$。两侧功率接近时，误差接近零；两侧不平衡时，误差指示偏移方向。归一化有助于减小信号幅度变化的影响，但分母很小时，噪声可能被放大，此时应把误差标为无效或采用经验证的保护方法。

环路滤波器将含噪声的误差变成平稳的码速修正，码 NCO 再按修正后的速度推进本地码。NCO 即数控振荡器，在这里可以理解为保存“码走到哪里”的数值累加器：每接纳一个新样本，相位增加一小步；跨过码片或主码周期边界时，推进相应序列和计数。下一窗口的本地码受到上一轮误差的影响，这样的反馈结构称为延迟锁定环 DLL。

反馈方向和增益需要通过简单实验确认。给本地码施加已知的正、负小偏移，画出误差随偏移变化的曲线，观察正误差应当增加还是减小 NCO 增量。曲线斜率就是设计滤波系数所需的鉴别增益，它受相位定义、δ 及前端响应影响。先确认方向和有效范围，再连接反馈，能够把数值定义错误与环路参数问题区分开。

码环最终保存的是连续码相位和码周期计数。它们提供精细的时间标尺，但一个周期内的位置还不能指出绝对发射时刻；整数毫秒及更长时间范围的对应关系，将在第 6 章结合 NH、位帧和电文恢复。图 4-2 展示从相关量到误差、滤波修正和码相位更新的整体过程。





**图 4-2 码跟踪环路与相关器总体结构**

## 4.2 备选方案引导

了解码环的共同结构后，可以分别选择怎样提取误差、怎样滤波，以及怎样安排相关运算。前两项影响噪声和动态响应，后一项影响资源、延迟及通道调度。下面的备选方案说明各选择的用途与代价，组合时再检查它们是否使用一致的增益、时间和接口定义。

### 码鉴别器

E 和 L 提供偏差两侧的测量，鉴别器负责把它们转换成控制环路可用的误差。不同公式对信号幅度、噪声和载波残差的依赖不同，因此先看输入条件，再比较曲线与实现代价。

为从相关峰两侧提取误差，可按对幅度与载波相位的依赖选择以下结构。功率差省去除法，但增益随幅度变化；归一化功率差减轻幅度影响；包络差使用复幅度，需评估开方近似；相干形式在载波相位可靠时利用带符号相关值。

Early 与 Late 的能量差只有在符号定义一致时才能形成负反馈。设当前 Prompt 相对正确对齐位置有少量误差。若 Early 比 Late 更接近相关峰，Early 输出能量通常更大；反之 Late 更大。鉴别器把这种不平衡转成带符号误差，滤波器将其转成码速修正，码 NCO 通过逐样本相位推进逐渐消除误差。这条链路中每一处符号都应与“本地码超前还是落后”的定义一致。

对理想矩形码片，单星主相关峰可近似看作宽约 2 chip 的三角形。Early 与 Late 间隔越小，比较的位置越靠近峰顶；在适当带宽和插值条件下可改善测量噪声或部分

多径误差，但线性区、鉴别增益和采样分辨率也发生变化。间隔需兼顾线性区与采样分辨率，远离峰顶时还需检查拉入方向。

常见鉴别器有非相干功率 Early 减 Late、归一化功率差、包络差及相干形式。未可靠锁住载波相位时，直接用单个 I 路作码误差容易受到残余相位影响；使用 $I^2+Q^2$ 的非相干形式更便于与未知数据极性共存。归一化可降低幅度变化对环路增益的影响，但需要分母保护和除法近似；未归一化结构简单，却要处理输入强弱变化造成的增益变化。[R6]

**表 4-1 备选方案引导**

| 码鉴别方案 | 信息与运算 | 设计时主要检查 |
| --- | --- | --- |
| 功率差 PE-PL | 平方、求和与相减 | 幅度依赖、增益标定和累加位宽 |
| 归一化功率差 | 功率差除以 PE＋PL | 低能量分母、除法量化和有效性 |
| 包络归一化差 | 使用 E 与 L 的复幅度 | 开方或幅度近似误差及硬件代价 |
| 相干码鉴别 | 利用可靠载波相位后的相关量 | 相位及符号前提、失锁时回退策略 |

建议先以归一化非相干 E/P/L 结构完成初始实现，用开环码偏差扫描获得 S 曲线，再讨论是否简化运算。通过 S 曲线确定零点、附近斜率、可用范围、正反馈风险及低信号失效条件。不同鉴别器输出即使都称为 e，也未必具有相同单位或增益。

### DLL 阶数与载波辅助

传播距离变化会同时影响码速和载波频率，因此载波估计可为码环提供辅助。滤波器则决定码环自身怎样响应误差随时间的变化，两者共同影响噪声和动态表现。讨论阶数前，要分清整个闭环与滤波器本身。

DLL 可采用一阶、二阶或更高阶反馈，并利用可靠载波估计辅助码速。阶数影响持续码速变化下的稳态误差，载波辅助补偿共同运动项；选择时比较噪声、动态偏差、定点稳定性和辅助失效后的恢复。

DLL 直接控制码相位推进速度。只采用与误差成比例的频率修正，再由 NCO 积分形成相位，可构成一阶闭环；加入误差积分记忆，可形成常见二阶闭环。环路阶数按包含 NCO 的闭环方程确定，结合滤波器与 NCO 的状态关系分析。详细的阶数与动态对应关系见第 5 章。

一阶 DLL 结构简单，但存在持续码速差时通常需要非零码误差维持修正；二阶 DLL 能够在理想条件下消除恒定码速差的稳态误差，更适合作为通用方案。高阶 DLL 可增

强特定动态下的跟随能力，同时增加噪声、系数和定点稳定性设计难度；不宜在低阶结构尚未验证时直接叠加积分器。

载波辅助利用载波频率对运动更敏感、通常估计更精细的特点，把可信运动项按 Rc/fB1I 缩放成码速前馈。DLL 再校正残余码误差。这样可以在保留动态跟随能力的同时，探索较窄码环带宽。辅助来自实际载波环估计；辅助标志失效后应平滑撤销或退回独立 DLL，避免把载波失锁传染到码环。

码环起步可比较二阶独立 DLL 与二阶载波辅助 DLL；E 至 P 半间隔可从 0.25 或 0.5 chip 等候选值起步，噪声带宽可从 1 或 2 Hz 等候选值探索。这些候选值用于参数比较，实际系数按前端响应和离散结构确定，验收按统一场景进行。应先校准鉴别增益，再比较静态码抖动、动态偏差、恢复和硬件开销。

### 相关器并行与时分复用

E、P、L 三路计算形式相似，可以各用一套电路，也可以轮流使用同一套电路。复用能减少运算器，但每路的累加状态和结果归属仍需分别保存，并在规定窗口内完成。

为减小 12 通道相关计算的面积，可比较独立 E/P/L 计算与共享运算单元。独立结构每支路保存累加器，时序直观；共享结构按通道与支路选择状态，需在下一新样本到达前完成所有指定运算，或以经预算的缓存吸收延迟。两种实现均使用各通道的相位和窗口状态，禁止把共享运算的先后次序当成信号时间差。

### 积分窗口组织

积分把连续样本合成一次相关结果，窗口起止因此影响结果包含哪些信号。窗口可按固定样本数安排，也可跟随本地码周期；选择时关注 NH 边界、码多普勒以及环路更新节拍。

相干积分时间 Tcoh 不一定等于环路更新周期 Tu。例如可以连续形成 1 ms 相关，组合若干有效短相关后每 5 ms 更新一次；也可以使用重叠窗口提高更新频度。重叠窗口的噪声相关性和额外状态应建模，性能分析中应保留重叠结果的统计相关性。

### 并行相关器的调度检查

资源共享后，算术结果正确还不足以说明调度正确。一个通道的状态可能被另一个通道覆盖，或某一路结果错过更新时间。沿状态读取、计算、写回和结果使用的顺序检查，才能发现这些问题。

全并行 E/P/L 实现易于保持同拍，时分复用实现节省资源。选择时分结构时，应先列出一份样本在 12 个通道及 E/P/L 中的全部处理次数，确认状态读取、乘加和写回能在下一份样本到达前完成，或确认缓存能够承受相应延迟。积分末样本、窗口交接和上下文回写应有明确时序，检查资源争用最集中的处理时刻。

**离散码环系数**

电路按固定时刻更新，理论中的连续变化需要改写成离散递推。系数不仅与带宽有关，还与更新周期、鉴别增益及控制字单位有关；选择一种离散方法后，用实际递推方程检查响应。

离散滤波系数需明确包含的时间尺度。以一种比例积分更新形式为例，u[k]＝u[k-1]＋Kp(e[k]-e[k-1])＋Ki・Tu・e[k]，其中 Tu 为更新间隔。该式给出一种状态更新与时间尺度的关系，也可选用其他经验证的离散结构。采用归一化系数时应注明 Tu 是否已包含，使离散更新中的时间尺度一致。

## 4.3 相关器与码环计算的时间尺度

同一个码环中，不同计算并非每个时钟周期都执行。样本逐个到来，相关器积累一段样本后才产生结果，滤波器按环路更新周期计算，观测单元又按测量历元读取状态。区分这四种时间尺度，才能判断哪些运算可以复用，以及 12 通道的结果能否及时更新。

样本处理以 MHz 量级进行，相关积分以 ms 量级输出，环路滤波按更新周期 Tu 运行，观测值按 1 s 历元形成。用同一个计数器模糊代替这些时间尺度，会导致“输出次数正确、物理时间错误”。即使环路计算只在每 1 ms 做一次，PRN 相位和载波相位仍需对每个已接纳样本连续推进。

## 4.4 起始条件与输入输出

码环从捕获得到初始码位置，从连续 I/Q 样本中测量后续偏差，必要时还接收载波环提供的辅助。它产生的相关结果送往载波与同步模块，连续码相位和周期计数则送往测量单元。因此，接口既要说明数值，也要标明所属通道与积分窗口；单独调试和整机联调分别记录实际输入条件。

输入为载波擦除后的 I/Q 样本及有效信号、捕获码相位初值、PRN 和通道身份，以及可选载波辅助。窗口控制在本地管理积分边界和参考位置。输出包括 E/P/L 六路积分值、窗口完成标志、码相位、码周期计数、码误差、质量及失锁事件，Prompt 相关结果供载波环与同步模块使用。

隔离调试用于分离误差来源，最终结论仍需来自实际联调。调试初期可以由配套入口注入正确载波估计以隔离码环，随后应与实际载波环联调。记录各项辅助用途，完整接收链在撤除理想辅助后重新验证。

### 4.5 码 NCO 与相关器任务

码 NCO 负责让本地 PRN 按估计速度前进，相关器负责测量当前对齐程度。两者的边界要一致：当前样本使用哪个相位、跨码片时何时换码、窗口结束时是否已经计入最后一个乘积。先把这些时间关系写成短算例，再实现相位发生、E/P/L 相关、窗口控制和误差反馈。

**（1）分数码相位推进需要保持平均码速及周期计数准确。**令 q[n]为单位 chip 的本地码相位，q[n＋1]＝(q[n]＋Rc 估计/Fs) mod 2046。可用定点相位累加器实现，当前样本使用 q[n]查码，更新后回绕时递增码周期计数。复位、装载初值和连续更新分别定义，装载初值的周期保持规定相位，随后按更新规则推进。

**（2）E/P/L 相关需要对同一输入窗口使用一致的相位和身份。**以 q＋δ、q、q-δ产生三路本地码，负索引和末尾索引均按 2046 回绕。输入 I/Q 分别乘±1 码值并累加，三路共享积分边界和通道标签。检查首末 chip、跨周期边界和真实码速变化下的样本数。

**（3）积分窗口管理应保证边界处样本不重不漏。**可以按本地码周期积分，也可使用固定样本窗，但须解释与真实主码及 NH 边界的关系。码速发生变化时，一个本地码周期的样本数不一定总为 16368。积分完成输出应包含最后一次乘加，下一窗口从后一个样本开始，不重复、不遗漏。

**（4）鉴别滤波与有效性控制共同决定何时修正码速。**给出误差单位、鉴别器增益、系数来源、更新间隔和饱和策略。积分器在无效误差、复位或初值装载时的行为应明确；短时低能量可冻结或预测，但需限制持续时间并报告状态。

### 4.6 环路实现与共享资源

相关器积累后，滤波器才需要更新一次，因此低速计算有机会在多个通道之间共享。共享的是运算电路，每个通道的历史误差、滤波状态和码相位仍独立保存。使用载波辅助时，再把载波估计按约定比例换成码速修正，并检查单位、有效性和读取顺序。

载波辅助码环可减轻共同运动应力，基本比例关系为 ΔRc≈Rc・fD/fB1I。用于辅助的频偏须与码速变化来自同一物理扰动；纯本振偏差或仅载波注入的测试不一定具

有相同比例，应按配套模型和辅助标志处理。仅将符合配套模型的频偏分量按比例用于码辅助。

共享相关器时每个通道单独保存码相位、积分值、环路状态和窗口标签。读出上下文、计算、写回之间的冲突要有调度证明；同一通道在前次状态未写回前再次进入流水线时，应等待或采用明确的旁路策略。资源复用后各通道仍保留本地参考时刻。

### 4.7 AI 协同与思考问题

使用 AI 分析码环时，先让它解释已知码偏移怎样改变 E、L 两侧相关，再讨论滤波系数和资源共享。将解释与手工算例、鉴别曲线及闭环仿真对照，能够识别反馈符号或时间约定上的错误。按附录 2 组织记录，并围绕以下问题继续探索。

用 AI 辅助推导鉴别曲线和离散更新方程，将码发生、相关器、鉴别器和滤波器分别生成与验证。结合以下问题检查采样比例、反馈方向、低能量保护和相位连续性。

先让 AI 根据 E/P/L 定义生成鉴别曲线预测和符号测试，再核对数值结果。将码发生、相关器、鉴别器、滤波器分开生成和验证，要求 AI 对每个寄存器写明物理含义及更新时间。位宽优化前保存全精度参考结果，用误差和资源变化证明修改价值。

思考一：标称每码片 8 个样本，动态下为何仍需调整码边界？偏差怎样进入观测？

思考二：鉴别器间隔变小时，噪声、斜率和可拉入范围怎样变化？

思考三：为何锁定标志为真仍可能存在码相位漂移？

思考四：归一化分母过低应如何处理，恢复能量后是否立即更新积分器？

思考五：环路计算延迟增加后，即使系数不变，闭环为何可能振荡？

思考六：整数码周期计数在何时更新，与被输出的分数相位属于同一时刻吗？请给出跨周期边界的逐样本示意。

### 4.8 验证与问题定位

码环验证先分开测量与反馈，再把两者连接起来。开环扫描是暂不自动修正本地码，主动改变偏移并观察鉴别曲线；闭环测试则允许误差反馈，观察偏差能否减小。随后加入噪声、动态、周期回绕和多通道调度，利用码相位、积分结果及控制修正的波形定位问题。

码环验证首先确认误差方向与鉴别增益，再确认闭环响应。先开环扫小码偏差，检查鉴别曲线奇对称性、符号和近零斜率；再闭环验证初始偏差、恒定码速差、能量下降和动态扰动。检查无效误差、最小负数取绝对值、除零保护及积分器饱和恢复。

时序边界与共享调度需要单独验证。验证样本有效空隙、周期回绕、初值重装、多个通道交替和输出阻塞。对同一输入，单通道实现与 12 通道调度后的对应输出应一致或符合已记录的量化差异。波形至少包含本地采样计数、码相位、wrap、积分窗口、E/P/L 功率、误差、修正量与有效位。

码环故障应结合误差趋势及发生条件判断。码误差持续向一个方向增大时，优先查控制符号和名义码速；周期性跳变时查模 2046 及边界进位；多通道独立通过但并行失败时查上下文写回和标签；误差突然变大而能量很低时查分母门限及状态冻结。完成静态码环测试后，按第 7 章执行整机动态验收。

### 4.9 验收与衔接

码跟踪验收要同时展示连续对齐和时间记录正确。鉴别曲线说明误差怎样测出，闭环曲线说明偏差怎样消减，边界波形说明码周期计数和积分结果是否一致。通过这些检查后，相关结果可供载波与同步使用，码状态可供观测形成使用。

提交码环规格、PRN 验证记录、NCO 及 E/P/L RTL、鉴别曲线、环路系数与定点依据、边界波形和问题修订记录。输出 Prompt 与统一窗口标签供载波和同步使用，输出码计数及分数相位供第 6 章形成测量。

# 第五章 载波跟踪与动态性能

捕获已把载波频率限定在一个较小范围，接下来的任务是进一步估计准确频率和相位，并跟随它们的变化。这就是载波跟踪。残余频差会使相位不断偏移，既妨碍相关结果积累，也影响导航数据的判读；载波环通过观察相关结果中的相位变化，调整本地载波，逐步减小误差。本章先解释频率与相位的关系，再介绍锁频环、锁相环及其组合，并讨论噪声、积分时间、环路阶数和汽车运动动态之间的取舍。码环与载波环在同一通道中持续配合，为同步和解调提供稳定的相关结果。

## 5.1 原理与注意事项

频率表示载波每秒振荡多少周，相位表示当前走到一周中的哪个位置。两路载波即使起初对齐，只要频率相差一点，相位差就会随时间积累。例如，残余频差为 100 Hz 时，经过 1 ms 就积累 0.1 周，即 36° 的相位差。这说明捕获提供的粗频率还需要继续校正，尤其是在较长积分窗口中。

本地载波与输入相乘后，接收机观察两者的差异。按 $I = x \cdot \cos\theta$ 、$Q = -x \cdot \sin\theta$ 进行下变频时，相关结果的残余相位等于接收相位减去本地相位。去除码调制后，Prompt 可写成 $P = I + jQ$：它的方向反映残余相位，方向随时间转动的速度反映残余频差。载波环就是从这些变化中提取误差，再调整本地载波。

锁频环 FLL 主要校正频率差，锁相环 PLL 进一步校正相位。FLL 比较相邻有效 Prompt 的方向变化，有助于把频率拉近；PLL 根据当前相位误差进行精细跟踪。由初始粗估计逐渐进入稳定跟踪的过程称为拉入。可以直接使用适合 BPSK 的 PLL，也可以先使用 FLL 再切换到 PLL，或在一定阶段联合两者；具体选择取决于捕获精度、噪声和动态条件。

两种环路都遵循“测量误差—滤波—调整本地载波”的反馈过程。鉴别器从 Prompt 提取相位或频率误差，环路滤波器在响应速度和噪声之间作取舍，载波 NCO 保存数值相位并逐样本累加，再生成混频所需的正余弦。更新频率时通常改变相位增量并延续已有相位，以保持本地波形连续。

B1I 的 NH 和数据会引起 π 相位翻转，这种翻转本身是信号的一部分。若直接把每次翻转作为载波误差，环路就会追着数据符号调整。Costas 鉴别器利用 BPSK 的特点，使相反符号对应同一载波误差；可靠去除符号后，也可采用相应相位估计。环路保留的 π 模糊由后续电文极性确认处理。

码环和载波环互相提供工作条件。码对齐后，Prompt 才有足够的相关能量供载波环估计；载波频差减小后，相关积分又更可靠。因此，拉入过程要协调两环的初值、更新节拍及有效状态。混频的 Q 符号、鉴别器符号和滤波修正方向也要一致；修改其中一项后，用已知频差和相位的输入重新核对反馈方向。





**图 5-1 载波跟踪的频相反馈与状态控制**

## 5.2 备选方案引导

载波跟踪有一个共同反馈结构，但不同阶段面对的问题不同：刚捕获时频差较大，稳定后更关心噪声，运动时又需要及时跟随变化。可以据此选择相位或频率鉴别器、滤波结构及模式切换。下面先说明各选项解决什么问题，再比较拉入、精度、动态和电路代价。

### 相位鉴别与 Costas 处理

PLL 根据 Prompt 方向估计残余相位，Costas 鉴别按 π 折叠相位，使 BPSK 整体反相对应相同反馈误差。设计时选择鉴相结构、标定增益与有效范围，并以持续能量、相位和频率证据判断锁定。

Prompt 复向量是 PLL 感知残余相位的直接依据。将 Prompt 复相关写成 P＝I＋jQ。载波频率已经接近时，P 的方向反映残余载波相位；若残余频差不为零，P 随时间持续转动。PLL 通过鉴相、滤波和 NCO 反馈减小这种相位误差，因此既需要正确的初始频率附近范围，也需要足够稳定的 Prompt 能量。

普通四象限鉴相 atan2(Q,I)能够表达完整相位，但 BPSK 数据或 NH 符号反转会使 I、Q 同时反号，相位跳变 π。Costas 方法把相位按 π 折叠，使相反的数据符号对应同一载波误差；代价是不能仅靠环路判断绝对数据极性。电文模块检查正反极性，并单独记录导航比特极性的确认状态。

鉴相器选择需比较可用区间、增益和实现延迟。实现可选两象限反正切、经象限处理的 CORDIC、归一化乘积或符号型近似鉴别器。反正切在定义区间内易于解释，但有运算延迟；近似鉴别器硬件较轻，其线性范围和增益通常依赖相位或幅度。应画出本组鉴相曲线，检查 ±π/2 附近折返、零分母和极小幅度的处理。[R7]

载波锁定需要持续证据；噪声、码错误或符号翻转也可能使 Q 短时接近零。应组合能量、相位稳定性、频率残差和连续窗口证据，并区分拉入、稳定、暂时质量下降及失锁。对 π 模糊、整周周跳和真实失锁分别保留诊断，便于后续载波观测及电文解释。

**FLL 与 PLL 的组织**

FLL 通过相邻 Prompt 的方向变化估计频差，PLL 通过 Prompt 相位进行精细跟踪。可采用先 FLL 后 PLL 或 FLL 辅助 PLL，扩大适用的拉入条件；切换与辅助过程应统一单位、增益和状态装载方式。

FLL 主要比较相邻 Prompt 方向的变化，估计频率差，而不直接维持某个绝对相位。若相邻有效积分结果为 P[k]和 P[k-1]，可从 P[k]·conj(P[k-1])的相角得到 Δφ，再用 Δf≈Δφ/(2πTu)换算残余频率。相邻结果应属于同一通道、连续参考时刻并处理数据符号变化。

由于相位只在有限区间内可区分，普通相位差形式的无模糊频率范围约为 ±1/(2Tu)。若为消除 BPSK 符号影响把差分相位按 π 折叠，范围通常进一步缩为 ±1/(4Tu)。例如 Tu＝1 ms 时，后一形式约为 ±250 Hz；实际可拉入范围还受噪声、残余相位和离散实现影响。捕获结果若接近此边缘，应考虑频率细化、缩短差分间隔或其他经验证的 FLL 鉴别方法。[R8]

FLL 适合处理较大的初始频差和部分动态变化，但单独锁频不能保证低相位误差或精确载波相位。PLL 在已拉入后可实现精细相位跟踪，拉入范围和弱信号稳定性又受参数影响。两者可以先后切换，也可以在一定阶段构成 FLL 辅助 PLL。辅助不能简单地把两个未定义单位的控制量相加。

表 5-1 备选方案引导

| 载波环路方案 | 主要用途 | 需要解决的问题 |
| --- | --- | --- |
| 直接 Costas PLL | 初始频差较小时的直接相位跟踪 | 拉入范围、随机初相位和噪声下误锁 |
| FLL 后切 PLL | 先消除较大频差，再精细跟相 | 切换条件、状态装载与相位连续 |
| FLL 辅助 PLL | 动态或拉入阶段联合约束频相 | 两路增益、带宽与辅助退出的一致性 |
| 可变带宽 PLL | 拉入较宽、稳定后较窄 | 参数切换瞬态、迟滞和误判 |
| Kalman 或矢量跟踪 | 研究级状态估计与跨星辅助 | 模型、计算代价、辅助来源和失配风险 |

本课程建议先比较直接 PLL 与 FLL 转 PLL，建立可解释的标量通道。矢量跟踪需要导航状态反馈到各通道，涉及配套导航软件接口变化，列为认识性拓展；本项目采用 SRAM 采样输入和单向导航评估。可选用其他结构，但应对额外依赖和验证范围做出说明。

**环路阶数与离散滤波**

增加滤波器的记忆，可以帮助环路跟随持续变化，但也会增加状态和稳定性设计的要求。“阶数”说明闭环动态包含多少阶状态关系，“型别”关注开环中有多少积分环节。先从比例与积分怎样作用于误差理解，再比较它们对频差、加速度和加加速度的响应。

PLL 阶数按包含 NCO 的闭环定义，滤波器阶数按滤波器自身定义。分析时用包含 NCO 在内的线性化闭环特征多项式阶数表示环路阶数，同时记录环路型别。型别由开环传递中的积分环节数决定，与稳态动态误差直接有关。额外低通极点可以提高闭环阶数，却不一定增加积分型别，也不一定改善同一阶动态的稳态误差。

在最常见的基本结构中，NCO 把频率积成相位，本身提供一个积分环节。比例滤波器加 NCO 可形成一阶Ⅰ型环；PI 滤波器加 NCO 可形成二阶Ⅱ型环；具有两重积分项的适当滤波器加 NCO 可形成三阶Ⅲ型环。真实数字实现还包含采样保持、计算延迟及可能的附加极点，应按实际方程核验，由实际状态更新方程确定积分环节。

表 5-2 备选方案引导

| 基本载波环结构 | 典型滤波部分 | 理想稳态动态表现 |
| --- | --- | --- |
| 一阶Ⅰ型 PLL | 比例项 P，加 NCO 积分 | 恒定频差需要有限相位误差；对持续加速度应力不足 |
| 二阶Ⅱ型 PLL | 比例积分 PI，加 NCO 积分 | 恒定频差可零稳态误差；恒定频率变化率产生有限相位误差 |
| 三阶Ⅲ型 PLL | 比例与两重积分项，加 NCO 积分 | 恒定频率变化率可零稳态误差；恒定频率二阶导数产生有限相位误差 |

表中结论以稳定、小误差线性化、正确增益和理想连续模型为前提。“有限误差”可能仍超过鉴相器可用范围并导致失锁，“零稳态误差”也不表示没有过渡过程或热噪声。三阶环还需要正确设置阻尼或极点，增加积分项后应重新设计极点与参数，并验证加加速度场景。

离散实现可以使用增量式 PI、状态空间更新或由连续传递函数离散化得到的 IIR 形式。后向欧拉和双线性变换的系数、状态及频率响应不同。选择后要记录 Tu、鉴别器增益 Kd、NCO 增益 KO、噪声带宽 Bn 及所有系数单位。滤波器返回“Hz 修正”还是“NCO 频率控制字修正”应固定，所有运算统一单位，转换处记录比例关系。

**离散滤波的运算组织**

同一环路思想可以写成不同递推形式。比例项随当前误差调整，积分项把历史误差不断累积，状态空间形式则显式保存所估计状态。选择表达方式时，既考虑公式是否易于核对，也考虑寄存器、乘法及反馈延迟。

为把连续环路变为按窗口更新的电路，可比较增量 PI、状态空间更新与 IIR 差分形式。增量 PI 直接更新控制量，便于保存少量状态；状态空间显式保存频率、漂移等估计，便于表达动态但矩阵运算更多；IIR 把输入输出历史写成差分方程，便于模块化实现，需检查系数量化和内部溢出。后向欧拉或双线性变换决定系数来源，不保证任何采样周期下都稳定。

**带宽调度与状态估计拓展**

为同时兼顾拉入速度和稳定后的噪声，可按已确认状态切换宽窄带宽，或根据噪声与动态估计自适应调节。前者状态较少，需要检查切换瞬态；后者增加估计器、迟滞和限幅，需要防止误判引起参数振荡。Kalman 方案针对带噪动态状态估计，利用预

测和测量更新共同修正相位、频率等状态。矢量跟踪进一步使用跨星导航状态反馈；它需要额外导航反馈接口，属于认识性拓展，配套单向定位评价不提供该反馈。

自适应带宽根据噪声与动态估计调节 Bn，有机会兼顾静态精度和动态稳定性；代价是多了估计器、迟滞、上下限和状态切换。Cortés 等比较了多种自适应带宽方法，可用于学习如何同时评价环路质量、保持锁定和算法复杂度；Jing 等给出弱信号与动态联合应力下的 PLL 及 Kalman 思路。应用论文方法时，按本课程 B1I 信号、运动和辅助条件重新验证性能。[R10][R11]

### 5.3 速度 加速度与加加速度的载波效应

汽车匀速行驶、加速和加速度本身变化，会对载波产生不同程度的动态影响。接收机真正感受到的是沿传播方向的距离变化：速度对应频率偏移，加速度对应频率变化率，加加速度对应频率二阶变化率。把这些运动量转换到载波相位后，就能理解某种环路为什么容易跟随一种变化，却可能在另一种变化下积累误差。

载波相位的导数对应频率，频率的一阶导数对应视线加速度，频率的二阶导数对应视线加加速度。速度改变载波频率的数值，加速度使频率随时间斜坡变化，加加速度使该斜坡本身变化。因此“频率范围够大”只证明 NCO 和搜索范围覆盖，并不能证明反馈能及时跟上变化。

动态应力估算应先把运动量换算为频率变化。采用本章规定的距离增大为正的符号下，fD＝-Kv、fD 的一阶导数＝-Ka、二阶导数＝-Kj。K 约为 5.2073 Hz/(m/s)。为便于初步选型，可记住典型二阶Ⅱ型 PLL 的加速度应力与“2π 乘频率变化率，再除以自然角频率的平方”同量纲；典型三阶Ⅲ型 PLL 的加加速度应力与“2π 乘频率二阶导数，再除以自然角频率的三次方”同量纲。确切系数须由所选传递函数求出，具体应力系数从所选传递函数推导。

在理想恒定加加速度下，三阶Ⅲ型 PLL 可形成有限稳态相位误差，设计时需检查该误差是否处于可用鉴相范围。增加自然频率通常减少动态应力，但也会扩大噪声通过范围。阶数、带宽、噪声和计算延迟应一起选择，最终按 D01 至 D04 确认。可采用二阶环、三阶环、FLL 辅助或其他经论证的方案，按 D01 至 D04 实测检验动态能力。

### 5.4 带宽 积分时间与动态能力的联合设计

环路既希望滤掉噪声，又希望及时跟上运动，两种要求需要共同考虑。噪声带宽描述环路允许多少噪声通过；积分时间决定一次误差估计使用多久的信号；更新周期和计算延迟决定调整能多快生效。带宽较窄、积分较长通常有利于平滑噪声，但可能减慢响应或增加动态失配，因此这些参数一起设计和验证。

噪声带宽 Bn 描述闭环对噪声的等效通过能力，不等于环路更新频率，也不一定等于传递函数的 3 dB 带宽。相干积分时间 Tcoh 决定一次相关积累覆盖多长信号，更新周期 Tu 决定反馈多久发生一次，反馈延迟决定测量何时真正作用于 NCO。这四个量应分开写入规格。

较窄带宽通常降低稳定跟踪时的噪声抖动，同时使响应变慢、动态误差增大；较宽带宽有利于快速变化和拉入，却会通过更多噪声。提高阶数会增加状态和极点，需同时评估过冲、量化误差与稳定性。资料中某个“第三阶带宽上限”只有在指定更新周期、离散结构和系数定义下才成立，不应作为全部接收机的通用限制。[R9]

延长 Tcoh 可以提高单次相关的信噪比，但在未正确去 NH 或跨数据位时可能抵消；残余频率与动态还会使积分中的复向量转动。即使去 NH 正确，也不能跨未知数据位盲目相干累加。还要考虑积分结果通常代表窗口中间附近的信息，直到窗口结束并完成计算才可反馈，长积分会增加测量滞后。

采用连续近似时可先检查 Bn • Tu 是否足够小，再验证实际离散系统的稳定性。应检查离散闭环极点、阶跃响应和实际延迟，并以定点闭环测试确认。改变积分长度时还可能改变鉴别器增益和更新率，调整积分长度后应重新核对计数、增益和滤波系数。

可以把 Tcoh＝1 ms 作为初始短积分设置；在 NH 及位边界可靠后，探索 5、10 或 20 ms 的位内积累。PLL 带宽可从 5、10、15 Hz 等候选点比较，拉入阶段可探索更宽设置；这些均是参数研究范围，只有验证离散稳定性与边界后才可采用。相同测试下应报告相位抖动、码误差、频率误差、失锁次数、字正确率和资源，避免仅用一条平滑曲线选优。

自适应带宽与状态估计拓展见“备选方案引导”；改变参数后重新验证动态和离散稳定性。

### 5.5 跟踪方案比较与验证

环路参数的取舍最好通过同一输入下的对照理解。提出两套跟踪方案，列明鉴别器、环路阶数与型别、带宽、积分时间、更新周期和 NCO 位宽，观察误差、失锁及资源变化。两套方案可先用行为模型比较，最终采用者再完成 RTL，并检查有限位宽和计算延迟带来的差异。

候选组合应在相同需求下展示不同设计取舍。每组先给出两套候选组合，例如“二阶 Costas PLL 加二阶独立 DLL”与“FLL 拉入后三阶 Costas PLL 加二阶载波辅

助DLL”。逐项解释选择鉴别器、环路型别、带宽、积分时间、更新周期、NCO位宽和失锁阈值的理由。候选组合是比较对象，不要求全部实现到最终版图。

跟踪方案的比较应逐步叠加应力并控制变量。验证顺序应为开环鉴别曲线、无噪声闭环符号、静态频差拉入、噪声下降、有限加速度、有限加加速度、同步与环路切换、12通道集成。每次只改变少数已记录参数。用同一输入比较“噪声是否更小、动态误差是否更大、是否发生更多失锁”，从证据决定下一次修改。

AI可以辅助推导离散系数、计算极点、生成候选实现和绘制响应，但应独立解释状态和物理单位。应至少保留一例“理论趋势与实际定点结果不一致”的排查记录，说明原因是鉴别器增益、延迟、饱和、符号处理还是统计方法。对AI给出的系数应验证其单位、增益和闭环响应。

### 5.6 起始条件与接口

载波环需要知道捕获给出的频率初值，也需要知道每个Prompt结果来自哪一通道、哪一窗口。它输出本地载波控制及锁定状态，同时将软Prompt继续送入同步模块。初始化和模式切换要说明怎样装入频率与历史状态，并保持应有的相位连续性。

输入为Prompt复相关、窗口完成标志、PRN与通道代次、捕获频偏及本地生效条件。输出包括载波NCO控制字、频相诊断、误差有效位、锁定状态和失锁原因。相邻窗口之间的真实时间间隔由本地窗口管理确定，未经数据判决的Prompt结果继续提供给NH与位同步。

初始化频偏不代表初始化了载波绝对相位。设计须说明允许的初始相位和频率误差、拉入策略及确认条件。从“备选方案引导”确定拉入方法；切换时保持相位连续，防止重复叠加捕获频偏。

### 5.7 NCO与环路设计任务

实现载波环时，先建立能够连续产生本地载波的NCO和混频通路，再把Prompt误差经滤波反馈回来。随后加入拉入、稳定跟踪和失锁恢复状态。每次反馈都要追踪“误差来自哪个窗口、修正从哪个样本开始生效”，这样才能检查计算延迟对环路的实际影响。

**（1）载波NCO与混频需要在频率更新时保持相位连续。**相位按 $\theta[n+1]=\theta[n]+2\pi(f_{IF}+f_{估计})/F_s$ 更新并按 $2\pi$ 回绕。更新频率控制字时不清零当前相位。使用32位累加器时频率量化步长约0.003811 Hz，可作为位宽预算示例，应结合所选结构论证实际精度。

**（2）鉴别器与滤波器应提取真实误差并保护低质量输入。**可用折叠后的 I、Q 实现两象限 Costas 误差；低能量时标记无效，边界附近采取明确限幅与恢复措施。若采用 FLL，应处理相邻 Prompt 间的 NH 或数据翻转影响，先消除符号翻转影响，再估计连续频率变化。

**（3）拉入、稳定跟踪和恢复状态决定参数与有效性的切换。**各状态明确积分时间、系数、有效性和切换条件。增大积分时间前须保证 NH 和数据符号已可靠处理；系数更新后验证阶跃及动态响应。采用何种环路阶次由本组论证，不以“支持加加速度”简单替代动态实测。

**（4）数值精度和反馈延迟应作为闭环的一部分设计。**明确 LUT 或 CORDIC 精度、鉴别器缩放、滤波器状态位宽、计算延迟和反馈生效时刻。每次环路误差对应哪个积分窗、频率新值从哪个样本生效，应能够从波形追踪。

### 5.8 多普勒与汽车动态要求

为了用相同场景比较不同设计，本实验把汽车运动转换为公共等效视线动态，加在所有可见卫星上。它用于检验环路响应；固定位置的定位评价另按第 7 章场景执行。总频偏还包含卫星自然多普勒和等效本振偏差，下面给出范围及组成，验证时保持总量在规定包络内。

**（1）运动到多普勒的换算以射频载波为尺度。**射频频率 fB1I＝1561.098 MHz，K＝fB1I/c≈5.2073 Hz/(m/s)。规定等效距离增大为正，则 f 用户＝-Kv，df 用户/dt＝-Ka，$d^2$f 用户/$dt^2$＝-Kj。加加速度 j 是加速度的变化率，例如加速度在 1 s 内从 0 增加到 5 m/$s^2$，j＝5 m/$s^3$。此换算使用 1561.098 MHz 射频频率，4.092 MHz 为下变频后的中频。

**（2）规定测试包络为速度±50 m/s、加速度±5 m/$s^2$、加加速度±5 m/$s^3$，分别对应约±260.4 Hz、±26.0 Hz/s 及±26.0 Hz/$s^2$。**该课程测试包络兼顾日常行驶变化与设计裕量，其适用范围以规定场景为准。更高的±8 m/$s^2$ 及±10 m/$s^3$ 作为拓展压力条件单列。

**（3）总频偏±10 kHz 包含卫星自然多普勒、公共用户项和接收机等效本振偏差。**课程预算给卫星自然多普勒预留±5 kHz，用户±260.4 Hz，射频等效本振误差±2 ppm 约为±3.122 kHz，其余作为边界裕量。每个实际场景仍须按元数据核验，±5 kHz 为本课程预算预留，实际自然多普勒以场景计算为准。

**（4）默认动态数据同时改变码、NH、数据时序和载波相位，使公共附加距离与时延一致。**仅改变载波的数据用于载波环隔离测试，码环和整机动态采用码载波一致的

数据验证。各动态段间速度、加速度和相位应连续；输入超范围时报告异常，并保留实际频偏记录。

## 5.9 AI 协同与思考问题

AI 可以帮助推导环路和解释响应曲线，但参数是否适用，要由本项目的信号、采样、延迟和定点结果确认。先让 AI 说明频差怎样变成相位误差，再检查所用阶数、带宽和动态模型是否一致。按附录 2 保留依据与验证，下面的问题用于核查理解。

用 AI 辅助核对频相单位、鉴别符号和环路方程，预测不同动态下的误差趋势，再用独立输入验证。结合以下问题说明本组环路的适用范围、积分选择、状态切换与码辅助条件。

先用 AI 辅助建立误差符号、单位、环路阶次和更新间隔的对照表，再生成定点滤波器。要求 AI 预测恒定频偏、恒定加速度和分段加加速度下的误差变化，用独立输入验证预测。设计修订应同时比较噪声抖动、动态误差和计算资源。

思考一：为什么静态频偏在范围内，不代表加加速度条件下能稳定跟踪？

思考二：长积分为什么可能改善灵敏度却降低动态能力？

思考三：如何区分数据反相、半周模糊和真实失锁？

思考四：FLL 到 PLL 切换时，哪些状态应保持或变换？

思考五：所有通道出现同向频率变化，何时属于公共扰动，何时应怀疑时基错误？

思考六：滤波器输出不溢出为什么仍可能失锁？

思考七：将所有载波频偏都用于码辅助会在哪类测试中产生错误？

## 5.10 验证与故障定位

载波跟踪出错时，波形常表现为相位持续旋转、周期性跳变或突然失锁。先用已知频差、随机初相位及数据翻转的简单输入区分混频和反馈问题，再加入低 $C/N_0$ 与运动动态。最后观察模式切换和恢复，并按第 7 章记录误差、失锁、重捕与解调质量。

载波基础测试先排除混频、符号和初始化问题。依次执行单频输入的混频符号检查、无噪声单星拉入、随机载波初相位、正负边界频偏、NH 和数据翻转、$C/N_0$ 下降及动态用例。频率变化测试观察 NCO 相位连续性，环路切换测试检查修正量是否突然重复或丢失。

动态评价先建立同步，再进入至少 30 s 动态段，采用第 7 章 D01 至 D04。记录每通道瞬态最大误差、1 s 平均频率误差、码误差、失锁和重捕次数、字正确率及有效观测比例。主机运算耗时与真实信号时间分开报告。

载波故障的周期性和通道分布有助于识别原因。若 I/Q 旋转方向与预测相反，先查 Q 符号和频偏符号；若每 20 ms 出现大跳变，查 NH 处理和积分边界；若换环路参数后振荡，查更新周期、鉴别器增益和流水线延迟；若只在某通道失效，查上下文、积分窗和通道代次。

## 5.11 验收与衔接

载波环的输出要能支持持续相关、数据解调及频率测量。验收时用静态与动态测试说明在哪些条件下能够拉入和保持锁定，展示相位连续性、模式切换及失锁处理。这些结果也说明后续同步模块何时可以信任 Prompt。

提交载波环规格、NCO 与鉴别器 RTL、系数及位宽依据、状态切换表、静态和动态曲线、误差对齐方法及修订记录。向同步模块输出软 Prompt 及时间标签，向测量模块提供频率估计及符号定义，向卫星管理提供可解释的锁定质量和失锁事件。

# 第六章 同步 电文解调与观测输出

码环和载波环锁定后，接收机已经能得到有规律的相关结果，但还不知道一个数据位从哪里开始，也不知道连续比特属于电文的哪一段。同步模块逐层找出这些边界，解调模块再把相关结果转换为比特和广播参数。随后，码相位提供细时间，电文提供较长时间范围内的位置，两者共同恢复卫星发射时刻。测量单元把各通道的数据对齐到共同接收时刻，输出观测值和导航参数，经配套 RINEX 适配器送入定位软件。下面按 NH 与位同步、帧同步、电文恢复、时间恢复和观测输出的顺序展开。

## 6.1 信号时间结构与设计原理

跟踪输出仍带有 NH 和导航数据的符号变化。要把这些变化读成连续比特，首先需要知道哪些相关结果属于同一个数据位。同步就是确定这类边界和位置的过程；解调则利用已经确定的边界，把含噪声的相关结果转换为比特，再恢复电文内容。

B1I D1 的时间结构可以从短到长逐层理解。一个 PRN 主码周期为 1 ms，含 2046 个码片；一个 NH 码片覆盖这个完整周期；20 个 NH 码片组成 20 ms 的 NH 序列，也对应一个 D1 数据位。连续的数据位每 20 ms 出现一个，300 bit 组成 6 s 子帧，5 个子帧组成 1500 bit、30 s 主帧。接收起点可以落在这些结构的任意位置。

NH 同步寻找当前 1 ms 结果位于 20 码片序列的哪个位置。位置确定后，可用已知 NH 符号对相关结果作正负校正，再合并一个 20 ms 数据位内的结果。位同步确认数据位从哪里开始、在哪里结束。两者可以联合估计，但各自的可信状态仍需保存，以便部分失步时选择恢复范围。

比特判决把带幅度信息的结果变成 0 或 1。保留幅度的结果称为软信息，它同时反映符号方向和一定的可信程度；只保留 0 或 1 称为硬判决。得到比特以后，帧同步在连续比特中寻找前导码及相应字结构。一个前导码匹配可能偶然出现，所以还需利用后续结构、出现间隔和校验进行确认。

电文恢复进一步完成去交织、纠错或检错及字段解析。去交织把发送端重排的比特恢复为译码所需顺序，BCH 处理按规定编码关系检查或纠正适用错误，字段解析再按位位置、符号和比例因子形成时间、轨道及钟差参数。D1 首字与其他字的处理存在区别，具体组织按配套 ICD 逐项核对。

得到数据边界不等于已经收齐星历。广播参数分布在不同电文位置，SRAM 数据的起点会改变首次收到完整参数的等待时间。因此，位同步、帧同步、时间有效和星历

有效分别确认，冷启动测试覆盖不同帧内起点。图 6-1 把这些步骤与后面的观测形成连接起来。





**图 6-1 同步、电文解调与共同历元观测形成**

## 6.2 备选方案引导

同步与输出的不同方法，主要在“怎样确认边界”和“怎样保留可信信息”上作取舍。可以较早作比特判决以简化电路，也可以保留软信息改善弱信号处理；可以逐级确认，也可以联合估计相关边界。下面给出探索方向，所有方案都以 ICD 电文定义和一致的输出时间为依据。

### NH 与位同步

连续 1 ms 相关结果中，NH 和数据符号叠加在一起。若假定一个 NH 起点，用该序列去除符号后，正确假设通常更有利于同一数据位内的结果相加。由此可以比较不同起点，再用连续数据确认边界。

为在未知 NH 位置和数据极性下寻找位边界，可比较保留幅度的软相关、符号判决后的硬匹配和翻转边界统计。软相关保留弱信号信息，代价是更多位宽和计算；硬匹

配便于移位比较，但会丢失幅度；边界统计利用变化位置积累证据，需要处理 NH 造成的翻转和长时间无数据翻转。

主码和载波已经基本跟踪后，每个对齐的 1 ms Prompt 包含相应 NH 码片与数据位符号。若载波仍有小残差，Prompt 还会缓慢旋转。NH 同步的目标是识别 20 码片序列在这串结果中的位置，使同一数据位的 20 个主码周期能够按已知 NH 符号重新对齐相加。

软相关方法对 20 个候选 NH 位置分别乘本地 NH 符号，在假定的数据位边界内形成复数和，并以幅度或能量比较；硬判决方法先取每 1 ms 的符号，再按 NH 模板计算匹配次数。硬方法轻量，但丢失弱信号幅度信息；软方法利用更多信息，但需保留位宽和频率残差处理。跨多个数据位比较时，可对各位候选得分进行非相干合并，未知数据符号之间采用能够处理反相的积累方式。

另一类方法从符号翻转的时间位置建立直方图，适合直观说明位边界估计，但 B1I 的 NH 本身会频繁翻转，因此采用符号跳变统计时应先处理 B1I 的 NH 影响。可先可靠去 NH 后再检查数据边界，也可联合 NH 候选与位边界评分。长时间同值数据段没有足够翻转，不应因此认定同步失败或随意改变边界。

确认时比较最优与次优候选，检查跨周期一致性和后续电文校验。在弱信号下保留候选直到证据充分；失步后清除受影响的部分数据位，使用原始时间标签重新对齐。同步模块可以局部重试，不必把已稳定的码与载波估计全部丢弃。

**帧同步与比特判决**

位边界确定后，仍需决定何时把软值变成 0 或 1，以及怎样确认前导码确实指向电文结构。保留更多软信息可以提供额外判据，也增加存储和处理；过早硬判决则可能丢失可信程度。

为识别完整电文，可采用精确前导码匹配，或允许少量错误的匹配候选再用周期与校验确认。精确匹配结构小，但弱信号下易漏检；容错匹配提高候选数量，需要更强的后续确认。位判决可只保留比特，也可同时保留软幅度供质量判断；两者均在正确的 20 ms 边界上工作。

电文处理由位判决、前导码搜索、字边界恢复、去交织与 BCH 处理、字段解析和星历组合组成。分别选择运算与缓存结构，并在每一级检查边界、极性、校验和版本一致性。

位判决可先对完整 20 ms 位内去 NH 后的 Prompt 相加，再依据符号形成硬比特；软值保留幅度与置信度，便于调试和拓展。未形成完整窗口的部分位可以丢弃或标无

效，按无效窗口处理。Costas 带来的正反极性尚未确定时，正向与反向电文假设都需要检查。

帧同步可由移位寄存器滑窗匹配前导码，也可允许一定差错数量形成候选。精确匹配逻辑简单而漏检可能较多；允许少量错误比特的匹配更宽松，需要后续时间间隔、子帧身份及校验进一步抑制虚警。前导码应按 ICD 定义匹配，通过后续结构检查排除数据中偶然出现的相同位串。

确认字边界后按 ICD 进行去交织和 BCH 处理。实现可采用异或网络计算校验子、串行移位逻辑或查表译码。只检测错误而丢弃整字容易实现；若实现单比特纠错，需要验证每一位置单错、代表性双错以及超出能力时的处理，不可纠错字标为无效并记录原因。首字与普通字结构不同，去交织、受保护比特范围和处理次序应分别核验。[R1]

字段解析可采用按字状态机逐步累积，或先缓存子帧再按位置提取。前者内存较省但跨字字段组织复杂；后者便于检查整体结构但增加存储和等待。星历按版本和适用时间组成完整集合后再发布；格式转换只负责把已正确恢复的数值编码成标准记录，广播字段的数值和物理含义在进入格式转换前完成验证。

**BCH 与字段组织**

电文中的比特并非全部直接对应参数。先按字结构恢复编码关系，再做 BCH 处理和字段组合，才能得到有单位、有符号的广播值。可在串行与并行译码之间比较时间和资源。

为在规定字结构中检测或纠正错误，可按 ICD 比较仅检错和单错纠正；校验通过仍应以独立比特真值检查实际正确性。综合征是接收字按校验关系计算出的检查量，非零值提示不满足码约束。综合征可用组合异或网络或串行移位结构计算；查表可定位允许纠正的错误，但超出能力的错误可能误纠。字段解析可逐字段推进，也可先缓存完整字再提取，分别比较控制复杂度与存储。

**共同历元测量**

不同通道完成一次计算的时刻可能不同，但定位需要它们描述同一接收时刻。可以同时锁存测量状态，也可以依据已知变化把状态换算到共同历元；后者需要更明确的时间和误差分析。

测量对齐可采用同一历元同时锁存各通道状态，也可将不同输出时刻的状态外推到统一历元。前者容易定义而需要跨模块触发和一致快照；后者调度灵活但要保留原

时间、估计码速及外推范围。比较两种方法时应关注时间误差，不只看输出记录是否都有相同时间字符串。

### 输出接口组织

输出端可能比内部计算慢，因此结果产生后有时需要等待。缓存保存尚未取走的记录，握手说明何时真正完成传输；设计时在吞吐、容量、排序和异常处理之间作取舍。

为把低速测量与电文记录送入适配器，可比较固定宽度记录、串行字流和带握手的寄存器接口。宽记录一次传送字段，连线较多；串行字流减少接口位宽，需定义字段顺序和记录边界；寄存器接口便于按地址读取，需保证一次快照一致以及读清规则。三者均传送接收机自己恢复的时间，不接收信号源逐采样时间编号。

## 6.3 观测形成与导航接口的基本原理

导航软件需要两类互相配合的数据。观测值描述接收机实际测到了什么，例如伪距、载波相位和多普勒；导航电文提供卫星轨道、钟差等计算条件。为了把多颗卫星用于同一次解算，还要把它们的观测对应到一个共同接收时刻，这个时刻称为观测历元。先分清这些量的物理含义，再规定记录单位和有效条件。

码跟踪提供周期内的精细位置，码周期计数和位帧同步提供较长时间范围，电文时间给出卫星发射时刻的锚点。三者组合后才能形成伪距。观测历元应使用所有通道共享的接收机时间；公共钟差可以由导航解算估计，通道各自独立的整毫秒错误却不能被一个公共钟差消除。

观测对齐可采用本章“备选方案引导”中的同时锁存或有限外推，均以本地共同历元为参考。

伪距、载波相位和多普勒属于不同观测量。伪距是时间差对应的距离；多普勒来自频率估计，需遵守标准符号和参考频率；载波相位需累计整周并处理初始整周模糊与周跳。本课程以实际实现并验证的字段输出，载波字段仅在完成独立的相位累计与周跳处理后输出。

测量与导航参数通过输出接口送入配套 RINEX 适配器，数值、单位、时间和有效性在格式化前保持一致。具体接口结构见“备选方案引导”。[R12]

## 6.4 起始条件与接口

同步处理从软 Prompt 开始，逐步增加对边界、时间和电文内容的认识。输入还包括对应积分窗口、码相位与计数以及载波状态；输出则包括比特、同步状态、广播参

数和历元观测。各项信息确认的时刻不同，因此分别携带有效标志及首次可用时刻，方便控制器选择后续动作。

输入为 Prompt 软相关、积分窗口、主码周期标记、跟踪状态、码相位与累计计数、载波频率和通道身份。输入不应预先提供真实 NH 位置、数据位边界或精确发射时刻。隔离调试可注入这些信息，但应注明并在最终测试移除。

输出包含恢复比特与质量、NH 和位帧同步状态、导航时间、经校验的广播参数、统一历元测量及各自有效位。所有记录均带 PRN、channel_id、generation 和源时间；导航参数另记首次可用样本时刻，以支持因果 TTFF 评价。

### 6.5 NH 同步与位同步任务

NH 位置确定后，接收机才能按正确的正负号合并一个数据位内的相关结果。本节从 NH 候选搜索开始，完成连续证据确认、20 ms 位内积累和同步保持。若边界判断失效，清除受影响的部分位及后续状态；仍然可靠的码与载波估计可以继续使用，避免无谓地从头搜索。

**（1）NH 相位估计需要在候选比较后取得持续一致的证据。**对候选 NH 位置进行软相关或其他有依据的判决，利用多个周期证据确认。NH 序列由配套 ICD 生成并核验，确定 NH 和位边界后再对 20 个 Prompt 去符号积累。若积分窗跨真实码边界，先说明重对齐或边界处理方法。

**（2）完整数据位应由可靠对齐的位内相关形成。**可靠去 NH 后，在完整 20 ms 数据位内积累并判决；保留软值和质量，明确部分位如何丢弃或标记。NH 对齐与位边界可以联合搜索，同步保持采用跨周期证据继续确认。

**（3）同步保持与恢复应按信息依赖控制有效性。**记录候选、确认和有效状态；规定连续证据长度、质量下降后的退出条件和重试行为。跟踪正常但 NH 或位同步失效时，撤销依赖数据位的帧及新电文有效性，局部恢复，不无条件重置码载波环。

### 6.6 帧同步与电文解调任务

位同步给出了连续比特，帧同步进一步说明这些比特在电文中处于哪里。先检测前导码和极性，确认字结构，再按 ICD 完成去交织、BCH 处理和字段提取。星历等广播参数可能分多次收到，组合时要核对卫星身份、版本与适用时间，完整且核验通过后再发布。

**（1）完成从前导码搜索到字段解析的电文处理。**先检测前导码与极性候选，再按 ICD 恢复字边界、去交织、执行 BCH 检查或纠错，并解析字段。逐字段整理位置、位

数、有无符号、比例因子、单位、跨字关系和适用条件。首字与其他字分别核对，不把所有字统一套用未经检查的处理模板。

**（2）广播参数发布依赖字段的版本和时间一致性。**广播参数的各字段按一致版本组合，检查时间连续性、卫星身份、健康状态和星历更新标识。同一组星历仅接纳版本和适用时间一致的字段。字段尚未齐全时保存中间状态，完整且验证通过后再发布NAV记录。

**（3）以真值比对确认译码正确性。**校验可能漏检部分错误，评估端逐字比较恢复结果与输入真值。错误超过纠错能力、时间跳变或健康状态异常时，记录原因并按字段依赖撤销有效性。失锁后可保留尚在有效期内的已解星历，同时撤销该失锁通道的观测有效性。

## 6.7 时间恢复与伪距形成任务

码相位像一把精细但会反复循环的时间尺，只靠周期内位置无法指出信号属于哪一个毫秒。把码周期计数、位帧位置和电文时间连接起来，才能恢复发射时刻。再与共同接收时基相减得到传播时间对应的测距量。本节实现历元锁存或外推，并重点检查跨码周期、数据位、子帧及周内时的进位关系。

本地码相位描述一个码周期内的位置。伪距需结合周期计数、数据位位置与电文时间恢复卫星发射时刻，再与共同接收历元比较。关系为 $\rho_i = c(t_r - t_{t,i})$，其中接收时间使用接收机统一时基，允许包含待导航解算估计的公共钟差；实际测量由码计数、同步和电文时间计算，传播时延真值仅用于比对。

公共历元要求整数与分数时间同时对齐。所有通道在同一测量历元锁存或外推到相同时间，默认 1 s 输出间隔。若各通道数据在不同处理周期到达，应在输出单元按历元归并。明确在码回绕、数据位交界、子帧切换及周内时进位时，先后更新顺序如何保证整数和分数时间一致。

冷启动时间恢复应遵守既定辅助范围。冷启动允许配套配置提供 BDT 周编号用于解释周数，不提供精确周内接收时刻、用户位置、可见星列表或码频初值。应说明从电文恢复时间、解决整数周期歧义和建立公共接收钟的方案；其正确性由配套独立检查确认，接收时基和整数周期由接收信息恢复，按真实误差记录结果。

## 6.8 标准接口与输出有效性

RINEX 是一种交换导航观测和广播参数的标准文件格式。RTL 先输出含身份、时间、数值和有效标志的结构化记录，配套适配器再生成 RINEX 3.05 OBS 观测文件与

NAV 导航文件。接口设计的重点是让每个字段含义准确、时间一致，已经验证的字段按约定输出，缺失或无效字段按标准处理。

系统提交 RINEX 3.05 观测文件 OBS 和导航文件 NAV。所设计的 RTL 输出测量与广播参数记录，由配套适配器完成文本格式化。硬件不必实现逐字符 RINEX 打印，但须保证进入适配器的数据单位、标识、时间和有效性正确。

**表 6-1 标准接口与输出有效性**

| 记录内容 | 基本字段或约定 | 核验要求 |
| --- | --- | --- |
| 通道身份 | PRN、channel_id、generation | 不串星、不接纳旧通道结果 |
| 时间 | 恢复的观测历元、BDT 时间有效位、本地历元状态 | 所有通道同一历元；时间尺度不混用 |
| 伪距 C2I | 米，独立有效标志 | 来自实际码与时间测量，缺失值按适配器约定留空 |
| 多普勒 D2I | Hz，按课程配置输出 | 根据 RINEX 及配套适配器核对符号和参考频率 |
| 载波 L2I 与强度 S2I | 拓展字段 | 说明整周模糊、失锁标志或 $C/N_0$ 估计方法 |
| 导航参数 | 卫星身份、广播字段、版本、健康及时间 | 缩放与单位正确；完整一致后发布 |
| 首次可用时刻 | NAV 及 OBS 各自的输出时间标签 | 解算端只能使用当时已获得的信息 |

输出有效性应反映实际实现和验证能力。不实现的观测字段不应声明为有效；可选字段依据适配器接口决定留空或省略。NAV 保存解调恢复的广播参数，原始比特单独归档用于核对。RINEX 格式正确只是接口检查，还须验证伪距的物理意义及导航参数的正确性。

## 6.9 AI 协同与思考问题

AI 可辅助整理电文字段和时间关系，但位序、符号、比例因子和时间含义要回到 ICD 与 RINEX 原文核对。选择一段已知电文，从软相关、比特到字段和观测逐级解释，

再用独立检查结果验证。按附录 2 记录推导和修订，下面的问题用于发现可能的边界遗漏。

用 AI 整理 ICD 字段映射表时，要求每行给出可核查的原文位置。复核跨字字段、符号、比例因子和时间定义后再生成解析 RTL。生成同步状态机前先完成正常、反相、错字和重同步的事件表，验证端使用独立比特及广播参数真值。

思考一：为什么仅识别出 20 ms 周期还不足以证明数据位边界正确？

思考二：一个前导码为何不能确认帧同步？

思考三：首字与其他字处理有哪些差别，应怎样验证？

思考四：丢失帧同步但载波稳定时，哪些输出应撤销，哪些状态可以保留？

思考五：为何码相位不能直接乘光速作为完整伪距？

思考六：同一历元各通道输出时刻不同，怎样避免定位软件误读？

思考七：为什么不能用后续数据段解出的星历计算启动初期的位置并报告 TTFF？

## 6.10 验证与验收

本章验收需要看见信息怎样逐层恢复。选择从 Prompt 到比特、广播字段和标准记录的一段完整过程，再改变起始边界、数据极性、错误字和局部同步状态。逐项核对时间、数值及有效标志，并记录首次同步、星历和观测可用时刻，为下一章统计 TTFF 提供依据。

同步功能验证应覆盖边界变化、符号变化和错误恢复。覆盖不同 NH 相位、跨位与跨帧起点、数据反相、错误字、不可纠正错误、局部失步和重新同步。分别比较恢复比特、字段数值、时间、观测和有效位；至少保留一次从 Prompt 到 NAV 字段的完整追踪示例。

测量验证还需识别格式检查无法发现的时间与版本错误。检查整毫秒歧义、周期与周内时进位、通道延迟不一致、失锁后陈旧测量及星历版本混合。若位置异常但格式正确，先查时间尺度、整毫秒偏差、单位与符号；若电文间歇出错，查 NH 边界、极性和积分窗；若 TTFF 异常短，查是否使用未来 NAV 或辅助真值。

提交同步与解调规格、字段映射表、状态图、RTL、原始比特对照、结构化记录、OBS/NAV 样例及适配器检查报告。输出首次位同步、帧同步、各组星历可用和首个有效观测时刻，为第 7 章分解 TTFF 提供依据。

# 第七章 多通道集成与接收性能评价

一个通道正确接收一颗卫星，还不足以说明整个接收机能够稳定定位。多个通道会同时争用输入和计算资源，卫星可能加入、遮挡或离开，定位还要求不同卫星的测量对应同一接收时刻。本章把前面各模块接成完整系统，先检查这些协作关系，再使用统一的 SRAM 信号、RINEX 适配器和定位软件评价接收性能。评价内容包括多普勒范围、捕获时间、初次定位时间、灵敏度、动态、失锁恢复和定位精度，每项结果都记录场景、统计方法及失败原因。

## 7.1 原理与测试起点

整机验证首先检查模块能否共同运行，再评价接收效果。通道身份隔离、后台捕获、共同历元和持续吞吐若有错误，灵敏度或精度数值就难以解释。先在统一信号、噪声和时间配置下确认这些基础关系，再分别开展固定位置及动态测试，并记录信号生成与解算采用的模型。

系统集成检查模块连接、12 个通道的身份隔离、统一历元、后台搜索与持续跟踪的并行、缓存压力以及异常恢复。单通道功能通过后，应逐步增加通道和事件，每个模块通过后及时开展联合验证。

整机测试使用统一 SRAM 数据和配套评估程序。基本定位场景为固定用户位置、有效 D1 星历、白噪声、无多径与干扰；电离层和对流层延迟关闭，保留几何传播时延、卫星钟差、地球自转影响及自然多普勒，并使生成与解算模型一致。具体启用项以发布场景元数据为准，报告列明配置。

TTFF 与固定位置精度测试关闭公共附加动态及额外本振偏差，频偏边界和动态应力另行评价。P04 与 P05 均使用至少 6 颗可见 D1 星且 PDOP≤4 的统一场景，各计入卫星使用同档 $C/N_0$；几何和功率配置保持与发布场景一致。

每星 $C/N_0$ 按量化前的信号功率和噪声谱密度定义，所有卫星共用接收噪声底。2 bit 量化损失属于待测链路。采用 SNR 时注明噪声带宽并给出换算依据；本实验灵敏度用 $C/N_0$ 表示，dBm 输入灵敏度另需射频前端标定。

## 7.2 备选方案引导

12 个逻辑通道表示同时维护 12 颗卫星的接收状态，并不预先限定运算器数量。独立通道便于控制延迟，部分共享相关器可节省高速资源，集中执行低速环路计算则可复用滤波单元。每种组织都要为各通道保存独立状态，并在下一次结果使用前完成运算。下面从吞吐、时限和实现报告比较这些选择。

位置误差可能来自码量化、环路偏差、时间不齐、电文错误及卫星几何。通道复制和资源共享还会改变吞吐、延迟及面积；比较方案时同时记录这些代价，以及平滑、筛选或参数调整的适用条件。

码相位量化、环路偏差、时间标签延迟、电文字段错误和卫星几何均可能影响位置结果。单通道码误差很小，不保证整机位置正确；多个通道若对齐到不同接收时刻，导航方程就使用了不一致数据。共同延迟与各通道差分延迟的作用也不同，测试应能区分。

并行 12 通道可采用完全复制、相关器部分共享或集中计算环路滤波。复制结构调度直接但面积和扇出较大；共享结构减少资源却增加上下文、访问冲突和延迟。相关器是高速任务，电文和观测是低速任务，二者不一定采用相同复用比例。先明确吞吐率和时限，再决定共享边界。

测量评价使用统一场景的原始观测和标准解算结果作为比较依据。平滑伪距或自适应环路属于可选优化，应同时报告引入的延迟、初始化段及滤波失效行为。统一保留候选卫星、失败历元和导航软件配置，用完整结果评价处理器改进。

### 7.3 集成与控制验证任务

集成时逐步增加并发量，更容易发现单通道测试看不到的问题。先连成 2 通道，再扩展到 4 和 12 通道，比较同一 PRN 的数值结果是否保持一致；随后加入后台捕获、卫星变化和输入输出异常。接收处理稳定后，再通过 OBS 与 NAV 运行配套定位流程。

**（1）并发验证应逐级增加通道，并保持单星结果可比较。**从 2 通道增加到 4 通道，再增加到 12 通道，比较同一 PRN 在不同并发数下的积分和测量结果。加入捕获背景任务，检查缓存读口、写回冲突、搜索公平性和持续吞吐率。每条诊断至少能关联 SRAM 数据版本、PRN、通道代次及时间。

**（2）控制回归需覆盖资源紧张和输入输出异常。**按第 2 章八类控制场景回归，并增加 12 通道已满时的新星搜索与替换、输出暂时阻塞、错误配置和真实丢样。单颗卫星异常按依赖局部处理，其他正常通道持续运行；卫星不足时如实报告可用观测；有效数据结束后排空已有合法数据，不伪造失锁事件。

**（3）运行配套导航软件检验观测与电文。**软件读取当时可用的 NAV 与 OBS，计算卫星位置和钟差，组织伪距方程，迭代求接收机位置与钟差，再检查有效性并输出结果。结合伪距及广播参数分析误差如何进入解算。

## 7.4 评价编号与统一测试方法

同一个“捕获时间”或“灵敏度”会因起始状态和成功定义不同而得到不同数值。为便于比较，本实验用 P01 至 P09 分别规定评价对象、场景及统计方式。测试前先理解各项从哪里开始计时、怎样认定成功、失败怎样记录，再依表执行和保存证据。

**表 7-1 评价编号与统一测试方法**

| 编号 | 指标 | 方法及结果记录 |
| --- | --- | --- |
| P01 | 频偏范围 | 40 dB-Hz；覆盖全码周期、±10 kHz 边界和格点中点及不同 NH 相位 |
| P02 | 单星捕获时间 | 从任务接纳到可用结果复核结束；排队时间另记，不设统一时间上限 |
| P03 | 捕获统计与系统搜索 | 每档 100 次有星及 100 次目标缺失；记录检出、虚警和前 4 星有效捕获时间 |
| P04 | 冷启动 TTFF | 每档 10 次独立冷启动；完成率、分布、阶段时间与失败原因 |
| P05 | 整体灵敏度 | 至少 6 颗 D1 星、PDOP≤4；逐档降低 $C/N_0$，检查启动与持续定位 |
| P06 | 分项灵敏度 | 分别测量捕获、跟踪保持、解调，报告不同工作边界 |
| P07 | 动态能力 | 40 dB-Hz；12 颗有效 D1 星，按 D01 至 D04 执行 |
| P08 | 失锁恢复 | 标称信号中断 2 s 后恢复；检查检测、调度、重捕和观测恢复 |
| P09 | 定位精度 | 固定位置；水平、垂直、三维 RMS 及 95%分位、偏差和有效解比例 |

P01 和 P07 是功能覆盖要求；P08 恢复功能必做，其恢复时间作为实测评价。灵敏度、捕获时间、TTFF 和定位精度不设置统一达标数值，但应按本章完整测试，保留规定的全部试验结果。

单星捕获任务不提供真实码相位和频偏，搜索全部 2046 chip 及±10 kHz。系统搜索的候选表同时包含存在与不存在的卫星，P03 系统时间从首个有效输入样本起算，包含排队、搜索和复核。时间结果应同时附成功率及有效结果判据。

时间统计区分信号经过时间、硬件处理时间和仿真墙钟耗时。信号经过时间由本地新样本节拍和采样率计算，硬件处理时间由指定时钟和实际周期数计算；结合 SRAM 访问、任务排队、窗口等待和计算依赖确定结果首次可用时刻。对同一窗口的多次读取计入处理耗时，不重复增加信号经过时间。以相同调度和计时规则比较不同方案，并单独验证规定采样节拍下的吞吐能力。

### 7.5 灵敏度与时间统计

灵敏度描述在多弱的信号下仍能完成指定接收任务。这里用载噪密度比 $C/N_0$ 表示输入强弱，单位为 dB-Hz；它将信号功率与每赫兹噪声功率相比，可减少不同噪声带宽定义带来的混淆。逐档降低 $C/N_0$ 并统计成功比例，才能看出捕获、保持跟踪、解调及整体接收的能力。时间统计也保留观察窗内未完成的试验，避免只看成功样本。

灵敏度扫描先定位工作边界，再在边界附近细测。从例如 40、38、36、34、32、30 dB-Hz 开始扫描，在工作与失效边界附近用 1 dB 步长细测。若全部成功或全部失败，按统一配置扩展扫描；尚未找到失效边界时报告“已验证至某档”，并注明边界尚待测定。

整体工作点用同档 10 次独立冷启动中至少 9 次获得有效解，且各成功试验随后 60 s 中有效定位历元比例不低于 95%识别。捕获工作点采用任务检出率不低于 90%、虚警率不高于 1%的统计口径。用这些条件从曲线提取可比较的 $C/N_0$ 工作点；有限样本比例应同时给出置信区间。

跟踪保持测试先在标称条件建立工作，再降低 $C/N_0$，持续 60 s 无重捕、码误差 RMS 不超过 0.1 chip、1 s 平均频率误差 RMS 不超过 5 Hz 作为工作点识别条件。解调工作点另以 D1 字正确率不低于 99%识别。字正确性通过真值比对统计，BCH 通过率另作诊断记录；分别报告半周失步、周跳和无效输出。

捕获观察窗 10 s，冷启动观察窗 180 s。这些窗口用于统一批处理统计，捕获时间与 TTFF 仍按实测结果评价。窗口内未完成的试验单独记录，保留完成率及时间下界；耗时按未完成记录处理，观察窗口作为时间下界保留。需要扩大窗口时统一变更并重测。

### 7.6 初次定位时间与定位精度

初次定位时间 TTFF 不仅包含捕获计算，还包含同步、电文等待、观测形成和首次有效解算。冷启动从首个输入样本开始，按规定的连续定位确认条件结束；之后再在固定窗口统计位置误差。解算使用当时已经可用的观测和星历，各阶段等待时间分别记录，便于判断改进应当放在哪里。

TTFF 从首个有效输入样本计时，到连续 3 个有效的 1 s 定位历元均完成为止，以第 3 个结果实际可输出的信号时刻作为终点，另记录其观测历元。有效解要求至少 4 颗有效观测、本次解调获得的可用星历及导航软件有效状态；位置误差同时测量，不用预设米级门槛替代精度评价。

冷启动测试应保证状态清空和信息因果性。每次实验清除星历、捕获和同步状态，SRAM 数据起点覆盖不同帧内位置。导航软件只使用截至当前处理时刻已输出的 OBS 和已恢复的 NAV。绘制搜索、跟踪收敛、NH 位同步、帧同步、星历等待、观测和定位结果的时间线，解释主要等待来源。

固定位置精度主评价关闭公共附加动态。以真实位置为参考形成 ENU 误差 eE、eN、eU，水平误差 eh＝√(eE²＋eN²)，三维误差 e3D＝√(eE²＋eN²＋eU²)。RMS＝√[Σe²/N]，其中 N 仅包含定义明确的有效历元，同时应报告有效解比例和未完成试验。

精度比较需要固定统计区间并保留全部有效性记录。首次确认定位后连续统计 60 s，报告水平、垂直绝对值和三维误差的 RMS 与 95%分位，并报告 ENU 均值偏差及完整时间序列。所有小组使用相同几何、噪声种子集合、解算配置和窗口；统计区间使用规定的完整窗口。使用滤波时说明参数和延迟，无有效解时不填零误差。

## 7.7 动态场景与判据

动态测试关注环路能否跟上连续变化的载波，固定位置精度测试关注测量与解算是否准确，两类场景分别执行。这里在固定位置的信号上叠加公共等效视线动态，按 D01 至 D04 检查常规变化和范围边界，D05 供拓展探索。生成时保持相位、速度和加速度的应有连续性，结果从误差、失锁、字正确率和有效观测比例分析。

动态采用公共等效视线量，用户位置保持固定。分段常加加速度内 $v(t)=v_0+a_0t+jt^2/2$，段末状态传给下一段；频率及相位由一致的距离变化得到。先检查全过程速度、加速度和总频偏不超场景范围，再分析接收机结果。

**表 7-2 动态场景与判据**

| 用例 | 输入特征 | 检查重点 |
| --- | --- | --- |
| D01 日常变化 | 约±3 m/s² 加速度、±2 m/s³ 加加速度，按配套连续轨迹 | 常规拉跟性能、参数切换与解调连续性 |
| D02 加速度边界 | a 达到±5 m/s² 并保持 2 s；用有限加加速度进入和退出 | 稳态动态误差、过渡段与限幅恢复 |

| 用例 | 输入特征 | 检查重点 |
| --- | --- | --- |
| D03 加加速度边界 | 从 v＝a＝0 起，j 依次 +5、-5、-5、+5，各 1 s，再静止 1 s；重复 6 次 | 30 s 连续运行；a 峰值 ±5、速度峰值 5 m/s |
| D04 组合边界 | 接近±50 m/s 起始并向包络内变化；另测接近±10 kHz 总频偏 | NCO 范围、搜索边界及有限动态组合 |
| D05 拓展压力 | j 依次+10、-10、-10、+10，各 0.8 s；a 峰值±8 m/s² | 较高应力下的失效边界与优化效果 |

D01 至 D04 在 40 dB-Hz、12 颗有效 D1 星的配套合法场景中执行。先建立同步，动态评价段至少 30 s。稳定跟踪期间保持连续锁定，无非预期失锁或重捕；码误差 RMS≤0.1 chip，按统一 1 s 窗平均的频率误差 RMS≤5 Hz，D1 字正确率≥99%，各通道有效观测历元比例≥95%。这些是必测动态场景的质量判据，不构成固定 $C/N_0$ 灵敏度门槛。

D03 完成一个循环后速度和加速度回到 0，但已累计的附加距离不应瞬间清零；相应码和载波相位保持连续。配套元数据用于确认这一点。仅载波动态数据、低 $C/N_0$ 联合动态或动态冷捕获，均作为分项或拓展结果说明，默认整机测试仍按 D01 至 D04 完整执行。

### 7.8 AI 协同与思考问题

整机数据较多，AI 可以辅助整理日志和寻找相关事件，但结论仍要追到具体通道、窗口和工程版本。可让 AI 先提出某次定位失败的可能原因，再根据捕获、跟踪、同步和输出证据逐项排查。按附录 2 保留方案及判断记录，用以下问题检查因果关系。

用 AI 辅助编写日志分析规则和统计脚本，手工核对少量样例后批量处理。结合以下问题分析灵敏度、完成率、时间与定位误差，说明每项优化在统一条件下的作用和代价。

让 AI 依据接口生成日志分析规则和统计脚本说明，核对分母、无效样本、时间起止和单位；再生成分析脚本，与少量手工算例交叉验证。性能优化应提出原因假设、变更参数和预期影响，在同一场景重新比较。

思考一：为何跟踪保持灵敏度通常不能直接代表整体冷启动能力？

思考二：完成率、TTFF 和定位误差之间应怎样联合比较？

思考三：统一公共动态为什么不等于真实车辆轨迹？

思考四：真实信号时间、设计计算延迟和主机仿真时间应怎样分别计量？

思考五：4 颗与更多卫星定位时几何条件为何影响误差？

思考六：一个更快但虚警更多的捕获方案能否仅按时间判优？

思考七：如果所有组都未到达某个低 $C/N_0$ 档，报告应怎样表达，能否修改统一测试条件只保留成功结果？

## 7.9 验收与问题定位

整机验收既报告接收性能，也说明结果怎样得到。保存标准输出、原始日志及输入和 RTL 配置，使性能表中的数值能够重复计算；同时提交连续输入下的吞吐与缓存验证。存在失败时，指出已定位的阶段和依据，区分实际性能不足与连接或统计错误。

提交 P01 至 P09 结果表、D01 至 D05 记录、输入和工程版本、通道事件日志、OBS/NAV、解算配置、误差曲线、完成率及问题分析。D05 单列为拓展，未测试、观察窗未完成、无有效解与程序错误分开记录。

异常按“SRAM 取数—相关与状态—同步电文—测量记录—RINEX—导航结果”逐层追踪。最终接收性能以待测 RTL 输出为依据，可使用等效的 RTL 加速仿真；算法模型用于前期方案比较。真值保留在评估端，另以 SRAM 时序、并发访问和周期预算核验处理能力。

# 第八章 Design Compiler逻辑综合与约束分析

前面的RTL仿真说明电路按所写逻辑能否得到正确结果，逻辑综合则开始回答另一个问题：这些逻辑用指定工艺中的真实单元怎样实现，能否在规定时间内完成运算。本章使用Synopsys Design Compiler，简称DC，将RTL转换为由寄存器、逻辑门及适用宏单元连接成的网表。为了让工具正确理解运行速度和外部接口，需要编写时序与电气约束；为了可靠地重复执行，需要先形成脚本规范。理解综合过程后，再通过路径覆盖、面积和时序报告检查实现，并将结果送入下一章的布局布线。

## 8.1 原理与注意事项

RTL是寄存器传输级描述，用代码规定寄存器保存什么状态、状态之间怎样计算和传递数据。寄存器在时钟边沿更新，组合逻辑根据当前输入产生输出。仿真按这些规则推演数值变化；逻辑综合则把描述转换为实际可以连接起来的电路结构。

综合使用工艺库中的单元实现这些结构。标准单元库包含逻辑门、触发器等可用电路及其功能、面积和延迟模型；SRAM等较大电路通常以宏单元形式提供。网表列出单元实例及其连接，相当于综合得到的电路连接说明。选用什么库、综合哪个顶层、展开多少通道，都会改变结果，因此这些信息与RTL版本一同固定。

DC综合流程可分为五步。第一步读取RTL并检查语法；第二步展开层次、参数和固定循环，确定本次设计实际包含的寄存器和逻辑；第三步链接被引用的模块和库单元，并加载约束；第四步优化逻辑并映射到指定工艺单元；第五步检查结构、时序及面积，输出网表、约束和报告。图8-1对应这条流程，每一步确认结果后再继续，便于在出错时找到发生问题的阶段。

时序约束告诉工具电路有多少可用时间。两个寄存器之间的数据，需要经过组合逻辑和连线，在接收寄存器的采样边沿附近保持稳定。setup（建立时间）要求数据在采样前留出足够时间，hold（保持时间）要求数据在采样后继续稳定一段时间。静态时序分析STA沿电路路径计算延迟并比较这些要求，无需为每条路径运行一段输入波形；分析是否可靠，取决于路径、时钟、工作模式和延迟模型是否描述完整。

时序裕量表示距离规定边界还剩多少时间。负裕量表示该项检查存在违例，需要分析路径并优化。在本实验中，时序收敛是指在指定条件下完成优化后，setup与hold检查均满足要求，两类最差裕量非负、总负裕量为零，其他适用检查通过，同时所有应检路径都已纳入分析。综合阶段先检查当前模型下的结果，最终仍以布线后寄生提取和STA结果验收。

电路结构决定工具能够优化到什么程度。较宽的加法器、复杂选择器和组合除法可能形成较长路径；增加流水寄存器可以分段计算，却会改变结果延迟；复用运算器可以节省资源，却需要更多调度周期。RTL 中的固定循环也可能展开为并行逻辑，不能仅按软件循环的执行习惯估计硬件。分析报告时，把单元数量和关键路径与预期架构逐项对应。

本项目的结构修改还要保持接收处理的时间关系。样本速率决定持续输入需求，处理时钟决定单位时间能执行多少运算，环路更新又有自己的完成期限。增加流水级后，要重新检查反馈延迟、握手和通道身份是否同步；存储器若意外映射为大量寄存器，要追查宏调用或推断方式。工具运行结束只是一个阶段结果，顶层、库、映射和路径覆盖确认后，才适合解释面积与时序数值。





**图 8-1 Design Compiler 综合及约束完整性检查**

## 8.2 备选方案引导

同一数学运算可以形成不同硬件。直接组合计算结构直观，却可能在一个周期内经过较长路径；流水线把计算分段，增加寄存器和结果延迟；时分复用让多个任务轮流使用同一运算器，节省资源但需要调度。下面围绕位宽、流水级和存储结构比较这些方法，再用 DC 报告和功能仿真验证取舍。

位宽、流水级、循环展开和存储结构决定综合后的硬件规模与关键路径。结合捕获并行度、12 通道调度和环路反馈，检查预期运算如何映射，再用时序约束确定数据发出和采样的时间关系。

捕获 FFT 的蝶形复用与流水实现、并行相关器数量、除法或 CORDIC 结构，均应在综合前明确。组合除法可能产生很长路径；多周期迭代需要合法握手和状态保持；流水结构可以提高时钟频率，但改变结果可用时间。环路反馈内插入流水线时，应重新确认动态稳定性。

时序约束告诉工具信号何时发出、何时应到达。setup 主要限制数据到达过晚，hold 主要限制数据到达过早；setup 与 hold 分别检查。多周期路径需要功能上确实跨多个周期使用结果的依据，并验证该功能节拍实际成立。脚本规范应规定约束对象非空、时钟覆盖和异常终止，确保运行完成意味着有完整分析证据。

## 8.3 起始条件与环境探索

综合脚本依赖实际工具版本和工艺环境，先运行一个小型探针工程有助于理解每条命令做了什么。准备通过系统回归的 RTL、源文件清单、顶层参数、接口约束和存储说明，依次探索读取、展开、链接、检查及映射。将验证过的命令和成功证据写入规范，再用于完整项目。

**（1）确认工具与工艺入口。**记录 dc_shell 启动日志中的版本、可用许可和配套配置，核对标准单元、存储宏、目标时钟与分析角。查阅 help、man 及当前版本 Design Compiler User Guide，区分工具原生命令、别名和配套 Tcl 过程，保存所用命令的来源。

**（2）探索读取与映射流程。**从 analyze、elaborate、current_design、link、check_design 和 compile 或 compile_ultra 等命令入口了解各阶段作用。具体语言选项、库设置、优化模式和输出方式按当前版本及工艺条件确定；在探针工程中核对展开后的顶层、参数和资源结构，避免直接套用其他工艺的脚本。

**（3）明确运行与检查的对应关系。**工具能启动、命令能执行、设计能正确映射是不同层面的证据。逐阶段记录输入对象、返回信息、日志与报告；设置失败退出条件，并保留从当前检查点重新运行的方法。命令名称可作为探索入口，完整脚本与数值约束由本组依据配套配置形成。

## 8.4 脚本规范与约束任务

综合脚本把一系列工具操作按顺序执行，约束则规定工具应当按照什么时间和电气条件分析电路。脚本写得能运行，并不自动说明约束完整；约束写得完整，也需要

在正确的顶层、库和模式下加载。本实验先形成脚本规范，再借助 AI 生成脚本，分别检查执行步骤与设计条件。下面先组织脚本，再从时钟、接口、工作条件和特殊路径四方面建立约束。

综合脚本规范应包括以下四组内容，依次固定处理对象、执行过程、判定依据和结果去向。

**（1）输入与展开配置确定实际综合的电路。**记录 RTL 来源及版本、路径规则、源文件顺序、顶层、参数、宏定义、标准单元库和存储宏，并规定读取及展开顺序。参数化设计须明确本次采用 12 通道配置和捕获并行度，避免综合对象与已验证系统不同。

**（2）阶段流程规定从设计读取到工艺映射的执行次序。**将展开与链接、约束加载、结构检查、综合优化及映射分别列出，写明每阶段依赖的输入和应生成的中间结果。后续阶段只能使用通过当前检查的对象，缺库、未解析引用或约束加载失败时停止流程，修复后重新执行。

**（3）检查与失败处理决定流程何时可以继续。**每阶段给出成功证据、错误判据和停止位置，检查对象应存在且数量合理。关键错误应触发失败退出并保留日志；完成后读取结构与覆盖报告，确认分析范围完整。

**（4）报告与输出记录建立结果的追溯关系。**规定结构、面积、时序、约束覆盖和其他适用报告，以及网表、约束、日志和版本清单的输出位置。输出须关联本次输入、配置与生成阶段，供重复运行与版图阶段导入使用。

约束应包括以下四个方面。时钟给出片内时间基准，接口界定与外部电路交换数据的边界，工作条件确定采用的延迟模型，特殊路径规则处理常规同步关系之外的行为；检查应覆盖当前设计中全部适用对象，并对不适用项说明依据。

**（1）时钟约束确定片内数据什么时候发出、什么时候采样。**主时钟是设计的基本时间参考，派生时钟由已有时钟经过分频等实际时钟电路形成。设置周期、波形以及相位或分频关系后，工具才能找到路径两端的发出和捕获边沿。时钟不确定度给抖动等尚未精确建模的变化预留时间，数值采用配套配置。注意区分时钟与时钟使能：每隔若干周期允许一次状态更新的使能信号，通常仍使用原时钟采样，是否另有派生时钟要依据实际电路。核对相关寄存器均由正确时钟覆盖。

**（2）外部接口约束把片外电路的时间和电气影响带入分析。**输入数据由外部发出，到达芯片端口前已经消耗一段时间；set_input_delay 描述这段相对参考时钟的时间范围。输出数据离开芯片后，还要经过片外连接并满足外部接收要求；set_output_delay 为这些条件保留相应预算。两者都核对最大值和最小值，分别支持

晚到与早到分析，具体数值与符号依据配套接口定义。电气方面，输入驱动或转换时间描述信号边沿变化速度，输出负载描述端口带动的电容；边沿较慢或负载较大都会影响延迟。时间预算与驱动、负载共同描述接口条件，不能只写端口名称。

**（3）工作模式与分析条件说明在哪些环境下检查电路。**单元延迟随制造差异、电源电压和温度变化，工具用工艺—电压—温度组合，即 PVT 角，描述相应模型；连线延迟还依赖电阻电容，即 RC 条件。工作模式确定哪些控制状态和传输关系正在使用。不同模式可能检查不同路径，较慢条件与较快条件对 setup、hold 的影响也不同，因此按配套清单分析所有要求的组合。工艺角、目标时钟、RC 条件和合法例外由配套配置锁定，设计在这些条件下优化，保持指定角、时钟目标和应检路径集合不变。

**（4）复位、异步接口和时序例外处理普通同步关系之外的行为。**复位使电路进入已知状态，释放时仍需考虑与采样时钟的关系；不同时间基准之间传输数据称为跨时钟域传输 CDC，需要检查相应同步或握手机制。false path 表示基于功能依据不按常规传输关系检查的路径，multicycle path 表示功能上确实允许跨多个周期使用结果的路径。二者都先说明实际行为，再记录起终点、验证证据及命中范围。慢速更新或复杂运算本身不足以证明多周期关系；普通同步路径继续按原定关系检查。适用的复位恢复与移除检查按配套规则执行，CDC 传输正确性另通过结构和功能验证确认。

约束完整性最终应由覆盖报告和功能对应关系确认。逐项检查时钟、端口、模式及例外对象是否非空，追查未约束端点和被排除路径，并将实际加载内容与配套清单比对。在记录中标明实际加载的配置版本和对应报告。

## 8.5 时序路径的完整覆盖与检查方法

一条时序路径由起点、沿途组合逻辑与连线、终点组成。起点发出数据，终点按时钟或外部接口条件接收数据，约束为它们规定可用时间。只有把设计中实际存在的传输关系都建立起来，“没有时序违例”才有明确含义。下面先按四类路径找全对象，再用查询、报告和受控遗漏检验分析范围，最后判断 setup 与 hold 是否收敛。

**（1）按四类数据路径建立覆盖范围。**以当前设计顶层端口及内部时序单元为边界，按下表分类。起点和终点之间可以包含多级组合逻辑；实际不存在的路径需通过连通性查询说明，不能用虚构对象补齐数量。

表 8-1 时序路径的完整覆盖与检查方法

| 数据路径 | 时序关系的主要依据 | 重点核对对象 |
| --- | --- | --- |
| 寄存器到寄存器 | 发出时钟、捕获时钟及其边沿关系 | 两端时钟、数据端点和跨域关系 |
| 输入到寄存器 | 输入最大最小延迟、外部参考时钟、捕获时钟 | 数据输入、参考边沿和接收端点 |
| 寄存器到输出 | 发出时钟、输出最大最小延迟及外部接收条件 | 输出端口、外部时序预算和负载 |
| 输入到输出 | 输入与输出的外部时钟关系及组合传输预算 | 组合直通路径、两侧接口约束 |

“寄存器到输出”描述片内数据向外部电路提交的路径。若系统还存在输出经片外电路返回输入、再进入寄存器的反馈，则需按实际系统连接划分输出和输入接口预算，并说明片外延迟及参考时钟；芯片内部 STA 只能分析已建模的设计范围。锁存器、存储宏、双向端口及特殊时序弧应按其库模型和工作模式补充检查。

**（2）为每一类路径补齐适用条件。**时钟定义确定内部发出与捕获关系，set_input_delay 和 set_output_delay 分别描述输入输出的外部时间预算，最大与最小值均按配套配置设置。数据端口与时钟、复位、静态配置端口分别核对；同一端口存在多种时钟或工作边沿时，检查对应关系有无覆盖或覆盖错误。复位恢复与移除、时钟门控等适用检查单独列入清单。

**（3）用对象查询验证约束实际命中范围。**通过 get_ports、get_pins、get_clocks 等集合查询确认名称和数量；可用 sizeof_collection 核对集合是否为空。根据当前版本 all_registers 的帮助提取时序单元的数据端与输出端，再结合连通性查询建立四类路径的对象集合。通配符命中数量异常时，先检查层次、展开参数和重命名，不能以静默跳过代替修复。

连通性起点与约束命令接受的起点应分别核对。数据流可从寄存器输出追踪，但部分 DC 时序例外使用时序单元时钟引脚作为合法起点；按具体命令帮助选取对象，并核查是否被忽略，避免直接把数据流端口集合套入所有约束命令。

**（4）组合使用检查报告判断分析是否完整。**下列命令用于发现不同类型的问题，调用选项以本机 DC 帮助和探针结果为依据。每条命令都应对应要回答的问题、预期对象和失败时的处理位置。相关命令的适用范围参见第 12 章[R13]至[R15]。

check_design：检查链接后的结构和连接问题。先核对未解析引用、端口连接及异常结构；结构对象不完整时停止后续结果分析。

report_clock 与 report_port：核对时钟定义和端口属性，按当前版本帮助选取报告选项。将时钟覆盖、输入输出预算和电气条件与接口表逐项对应；缺失项返回约束加载阶段处理。

check_timing：检查缺失或不完整的输入延迟、未约束端点及其他时序设置问题。查询本版本默认检查项和可选项，按设计补充检查，并对每条警告记录对象、原因和处理结果。该命令的默认检查集合随版本和配置而变化。

report_timing_requirements 及其-ignored 选项：分别核查时序例外及被忽略的要求。将命中的起终点与功能依据逐项比较，检查例外过宽、对象不存在或规则未生效。部分工具对已被 false path 排除的端点不再报未约束，因此还需独立审查例外覆盖范围。

report_timing -delay max 与 report_timing -delay min：分别查看晚到和早到路径，使用-from、-to 限定待检查的路径类别。读出 Startpoint、Endpoint、Path Group、时钟边沿、到达时间和要求时间，核对是否对应预期关系。报告路径条数受-max_paths 等选项限制，少量路径结果只能用于抽查。

report_constraint -all_violators：汇总已建立约束中的违例，结合完整性检查再判断结果。违例数为零仅说明已分析对象未报告违例，仍需确认无遗漏的时钟、端口、端点和模式。

**（5）形成可核对的覆盖记录。**以实际连通性和模式为依据，建立“路径类别—起终点集合—时钟关系—max/min 检查—例外依据—报告位置”的对应表。对每个要求的模式和分析角，核对各类可达端点是否已分析，逐项说明经功能证明排除或当前模式不可达的对象，处理其余未说明项。对同一端点的不同发出时钟和输入来源分别检查，避免仅凭端点总数判断完整。

连通性查询与时间检查范围共同决定覆盖结论。查询 all_fanin 等命令的帮助，理解其对禁用弧、常量和时序例外的处理方式；将查询结果与结构、模式和例外清单交叉核对。静态配置或模式裁剪导致路径消失时，检查该路径是否应在其他模式分析。功能仿真中的代码覆盖率也不能单独证明 STA 约束完备。

**（6）用受控遗漏检验检查方法。**在独立的探针副本中，选择一项输入最小延迟遗漏、时钟对象失配或例外过宽的情况，观察现有检查能否报告；记录发现问题的命令、遗漏原因和改进后的检查。探针结束后恢复正确配置，正式实现持续使用锁定的时钟、工艺角和合法例外。这项练习检验检查方法，不改变提交设计的要求。

提交四类路径覆盖记录、命令帮助依据、约束对象数量、警告处理表和探针结果。进一步思考：若时钟定义正确但一个输出没有最小延迟，哪项检查能发现？若 false path 覆盖了本应检查的同步路径，哪些报告可能仍显示正常？不同模式下对象数量变化时，怎样判断变化是否合理？

## 8.6 AI 协同生成与执行

AI 生成综合脚本时，容易把不同版本命令或不适用的示例参数混在一起。可以按读取、链接、约束、检查、映射和输出逐段生成，每段先核对本机帮助，再执行并解释报告。按附录 2 的三个文档记录输入、方法及失败停止位置，以下任务用于组织这一过程。

依据已核实的工具帮助、工艺配置和脚本规范，采用 AI 协同的方法分阶段生成并执行综合脚本。执行过程中检查命令对象与报告，映射完成后检查设计结构。

逐阶段确认脚本作用于预期设计。检查每个关键命令的对象是否非空、结果是否覆盖正确设计，再运行下一阶段。关键错误触发失败退出，修复后重新运行对应阶段。

综合后结构检查确认工具实际保留并映射了预期设计。执行后检查顶层、实例数量、未解析引用、黑盒、非预期锁存器、组合环、常量传播及存储映射。若某部分突然被大幅优化掉，首先核查输出连接、使能和参数，确认功能与输出仍完整后，再评价面积变化。

## 8.7 时序与资源分析

时序报告指出哪些路径最难按时完成，面积报告指出哪些结构占用资源较多。先读清路径的起终点、单元延迟和网络延迟，再判断问题来自运算级数、位宽、选择器还是高负载连接。修改流水线或复用方式后，重新做受影响的功能验证和综合，以相同条件比较改善与代价。

**（1）时序分析应把报告数字还原为具体功能路径。**至少选择一条最差路径说明起点、终点、逻辑功能、到达时间、要求时间和裕量。整理指定角下的 setup 与 hold 检查、WNS、TNS 及违例数，并检查未约束端点。综合阶段结果用于诊断，最终验收仍以布线后寄生条件下的时序为准。

**（2）资源分析应按模块解释架构选择的实现代价。**按捕获、12 通道相关跟踪、同步解调、存储和控制划分主要资源。结合运算预算解释面积来源；说明 RAM、乘法、除法或 CORDIC 的实现方式。报告功耗估计时列明活动信息、时钟和分析条件，缺少活动数据时说明估计假设及适用范围，功耗估计与芯片实测分别表述。

**（3）综合优化后的功能证据应同步更新。**若修改位宽、流水线、复用或时钟使能，重新执行受影响功能回归，并在支持条件下使用配套等价检查或门级验证入口。综合报告和功能结论更新到同一 RTL 版本。

## 8.8 思考与验收问题

理解综合结果，既要能读数值，也要能解释约束为什么这样设置。围绕本组最差路径和主要资源，说明对应功能、采样关系及优化依据；再核对规范、脚本、库、路径覆盖和回归证据是否一致。以下问题帮助检查这些说明是否充分。

思考一：没有正确约束的设计为什么可能显示很好的时序？

思考二：如何确认关键路径符合架构预期？

思考三：存储器映射为寄存器会如何影响下一阶段？

思考四：为什么综合通过仍不能保证布线后收敛？

思考五：多周期约束如何与实际控制节拍对应？

验收检查脚本规范与实际脚本的一致性、输入版本、日志错误处理、库与宏覆盖、约束覆盖、关键路径分析及功能回归。6 学时建议分为探索与规范 2 学时、生成和综合 2 学时、分析及修订 2 学时。

## 8.9 验收与后续条件

综合结束后，下一阶段会直接使用这里生成的网表和约束，因此验收时要确认它们对应已验证的 12 通道设计及所选捕获并行度。提交 DC 版本和命令依据、分阶段脚本、四类路径覆盖、例外核查及遗漏探针记录，并保留至少一项结构或约束实现方案的比较。综合及覆盖检查共同安排在本阶段 6 学时内。

综合工程应支持从确定的源文件、约束和工艺配置重新生成网表与报告。物理实现沿用经过检查的验收版本。

提交综合脚本规范、可重复运行脚本、约束、源清单、网表、完整报告及分析说明。冻结交给物理实现的 RTL、网表与约束版本，并记录允许的宏和黑盒处理方式。版图导入以冻结清单中的版本和内容标识为准。

# 第九章 ICC 布局布线与时序收敛

综合网表确定了用哪些单元、怎样连接，但单元放在哪里、连线多长，还没有最终确定。布局布线把这张连接关系实现为芯片上的位置和金属连线，同时建立电源网络和时钟树。实际连线会带来电阻、电容和延迟，因此综合阶段满足时序的设计，在版图阶段仍需重新分析。本章以 Synopsys IC Compiler（ICC）为依据，从导入网表开始，依次完成布局规划、单元放置、时钟树、布线和寄生提取，依据报告修复问题，直到指定条件下 setup 与 hold 收敛。

## 9.1 原理与注意事项

布局布线处理的是电路的空间安排。标准单元是可以成排放置的小型逻辑电路，SRAM 等宏单元占据较大区域并带有固定引脚位置。综合网表规定它们的连接，ICC 依据工艺物理信息把这些连接落实到版图。单元功能由逻辑视图描述，尺寸、引脚和可布线区域由物理视图描述，两类视图需要对应同一电路。

物理实现通常按以下顺序推进。先导入网表、约束和库，确认工具识别的电路与综合结果一致；再做布局规划，确定核心区、宏、端口和供电网络；随后放置标准单元、构建时钟树、完成信号布线；最后提取连线寄生参数，重新分析时序并修复。阶段之间可以因检查结果返回调整，最终文件与报告关联同一设计版本。

布局规划要同时考虑面积和连接。利用率表示可用放置区域中被单元占用的比例，它影响还能留下多少空间供放置调整和布线使用。多个网络集中争用有限布线资源，称为拥塞。利用率过高容易加重拥塞，分得过散又可能增加线长。本项目中的 12 通道输入广播、捕获存储访问和公共输出，是规划位置时需要提前观察的连接。

时钟树把同一个时钟送到分散的寄存器。由于连线和缓冲不同，时钟到达各寄存器的时间也会不同，这种差异称为时钟偏斜。它改变数据发出与采样之间的可用时间，可能改善一条路径的 setup，却同时影响另一条路径的 hold。因此，完成时钟树后需要用实际时钟传播关系重新分析数据路径。

布线后的电阻和电容称为连线寄生参数。即使逻辑门数量相同，路径也可能因线长、负载和布线层不同而产生不同延迟。寄生提取把这些影响转成时序工具可以使用的模型，随后在指定条件下重新计算 setup 与 hold。减少长路径延迟和增加过短路径延迟，可能互相影响，需要在修复后同时检查两类结果。

导入时先核对标准单元、宏、顶层端口和电源地的逻辑与物理信息。缺失宏视图、层映射错误或电源名称不一致，往往会在后续多个阶段产生问题。把这些输入关

系确认清楚，再进入图 9-1 所示流程，可使后续分析集中在真实的布局、连线和时序问题上。





**图 9-1 ICC 物理实现与时序修复流程**

## 9.2 备选方案引导

布局的选择围绕“经常交换数据的电路放在哪里”展开。按通道分区便于保存局部状态，按处理阶段集中便于共享运算，围绕存储器的混合布局有助于缩短主要访问路径。各方案也可能增加其他连接的距离或引脚拥塞，因此结合 ICC 放置、拥塞和时序报告比较，布局形状与位置由实际结果确定。

时钟树插入缓冲并平衡到达时间，但不会自动使全部数据路径满足 setup 和 hold。修复 setup 常涉及减少逻辑或连线延迟、重排和缓冲；修复 hold 常需要适当增加短路径延迟；两者及功耗、拥塞可能互相影响。物理修复后更新寄生与时序，再确认对应功能和 LVS 对象一致。

## 9.3 起始条件与脚本规范

ICC 需要同时认识逻辑连接和物理工艺。本章使用经典 IC Compiler 的 icc_shell 与 Milkyway 数据库，先核对逻辑库、Milkyway 技术及参考库、宏视图和寄生模型，再

形成脚本规范。ICC2 的数据库和部分命令不同，查询资料时先确认产品与版本，所用选项通过当前工具帮助和小工程验证。

使用综合阶段提交的网表和约束，编写物理实现脚本规范。规范覆盖输入视图、导入至提交的流程、阶段检查以及检查点恢复，所有数据库和报告关联本次工艺与设计版本。

**（1）输入视图和版本规定待实现的电路及其物理条件。**使用第 8 章冻结的网表、约束和版本记录，核对配套技术文件、标准单元与宏物理视图、RC 角、布线规则及电源命名。逻辑与物理视图应对应，避免导入时引入缺失宏或错误端口映射。

**（2）流程次序明确版图逐步形成的过程。**依据当前工具帮助和配套探针工程，规定导入、布局规划、电源连接、宏与端口放置、标准单元放置、时钟树、布线、寄生提取、时序分析和结果输出的顺序。每阶段注明所需输入及关键配置，经组内核对后再生成脚本。

**（3）阶段检查提供继续执行的证据。**为每阶段列出检查结果、应保存的报告、失败退出条件和检查点，确认实际对象与规范一致后再推进。放置完成、时钟建立和布线结束分别使用对应报告判断，根据实际报告确认每阶段完成情况。

**（4）检查点与恢复规则保证中断后仍沿正确版本继续。**检查点应关联输入哈希或等效唯一版本标识，并记录可从哪个阶段恢复。网表或约束更新后，应重新生成受影响阶段，检查点与新输入匹配后再恢复执行。

## 9.4 布局与电源任务

布局和供电规划为后续放置、时钟树及布线提供空间与连接条件。核心区要容纳单元和宏，并留出布线通道；宏和端口位置要考虑主要数据流；电源网络要把标准单元及宏连接到正确的电源和地。依据资源面积、负载和工艺规则逐项规划，再检查位置合法性及供电连通性。

布局规划应从实际资源和主要连接关系出发。依据面积和宏尺寸确定初步核心区、利用率和宏布局，分析输入广播、通道复用和输出汇聚产生的长连线。宏周围预留可布线空间，考虑引脚朝向及数据访问路径。利用率是取舍参数，过高可能造成拥塞，过低可能增加线长和时钟代价。

供电任务以电气连通性为验收依据。核查电源地网络命名、单元和宏供电引脚、配套要求的电源结构、必要的物理单元与连接。使用报告检查电源连通性，确认每个适用单元及宏的供电引脚已连接。宏与端口变化后重新核查约束对象和连接。

## 9.5 放置 时钟树与布线任务

放置确定单元位置，时钟树分发采样时钟，布线完成单元之间的实际连接。三步相互影响，不能只看某一步是否结束：放置后观察拥塞，时钟树后检查到达时间，布线后确认网络完整并提取寄生。每次修复都更新受影响的网表、版图、寄生和时序报告。

放置和时钟树阶段需要分别建立时序证据。放置后检查合法性、拥塞和主要时序路径；先识别结构原因，再选择调整宏位置、利用率、缓冲或逻辑结构。时钟树阶段区分理想时钟和传播时钟，记录偏斜、插入延迟及适用时钟检查。时钟树之后重新分析 setup 和 hold，记录传播时钟条件下的新结果。

布线提交应保证连接完整与提取对象一致。布线完成后检查未连接网络、布线违例和提取条件，输出与当前数据库一致的网表、版图和寄生。修复时序可能改变面积、拥塞和 DRC；修复 DRC 也可能改变寄生，因此应保留修改前后的对应证据并执行受影响回归。

## 9.6 最终时序要求与分析

最终时序分析使用布线后的实际连接模型，检查电路在规定条件下能否可靠采样。本实验要求路径约束完备、setup 与 hold 收敛，并通过其他适用检查。对全部指定模式与分析角分别运行 STA，再从单元、网络和时钟三部分解释关键路径，修复后重新生成对应报告。

完成最终布线与寄生提取后，按全部指定模式和分析角执行静态时序分析（STA）。逐项核对时钟、端口、端点及例外覆盖，确认应检路径受到完整约束。setup 和 hold 检查的最差裕量均应非负，总负裕量为零，其他适用检查通过。报告列明设计、约束、库、RC 与寄生版本，并汇总每个指定条件下的结果。

关键路径跨阶段比较可以揭示物理延迟的主要来源。比较同一关键路径在综合后、放置后、时钟树后和布线后的变化，分解单元延迟、网络延迟及相关时钟项。提出修复方案时说明作用机制和副作用，例如增加流水线对环路延迟的影响、增加缓冲对拥塞和功耗的影响。

涉及功能结构的修复应沿依赖更新工程。若需修改 RTL，回到功能验证及综合更新对应网表，再重新生成必要物理阶段。局部工程变更须维护最终逻辑参考与物理网表的一致性，LVS 比较对象与实际提交功能保持一致。

## 9.7 ICC阶段检查与问题定位方法

ICC的问题可能来自当前操作，也可能来自前一阶段遗留的条件。按阶段保存检查点，并明确“这一步应当具备什么、完成后应当看到什么”，能够缩小排查范围。下面的命令是经典ICC的查询入口，先通过本机帮助和配套探针确认选项，再写入本组规范；对象缺失、单位异常或关键检查失败时返回相关阶段处理。

**（1）导入阶段检查设计与工艺的一致性。**核对顶层、单元数、端口、宏引用、技术层与单位，确认Milkyway库及RC配置与配套条件对应。了解check_library及物理约束检查命令的适用范围，比较DC导出与ICC导入后的设计统计。缺失单元或宏物理视图时，先修复引用关系，再开展放置。

**（2）放置阶段检查空间约束和布局结果。**查询check_physical_constraints和check_physical_design -stage pre_place_opt，了解放置前需要具备的条件；使用place_opt完成当前方案后，分析合法性、拥塞和关键路径。比较利用率或宏位置方案时保留相同网表与约束，说明线长、拥塞和时序变化。

**（3）时钟树阶段检查时钟结构及传播关系。**查询check_physical_design -stage pre_clock_opt和check_clock_tree，确认时钟树构建的输入条件；探索clock_opt、report_clock_tree及report_clock_timing的适用选项。完成后核对插入延迟、偏斜和传播时钟，重新检查setup与hold，分析时钟变化对数据路径裕量的影响。

**（4）布线阶段检查连接、规则和寄生。**查询check_physical_design -stage pre_route_opt及route_opt，明确布线前条件与优化阶段；采用当前路由器对应的检查入口，例如Zroute流程的verify_zrt_route，定位开短路或布线违例。提取寄生后核对RC角、网络覆盖与数据库版本，再分析最终时序。ICC内部布线检查用于过程诊断，最终DRC与LVS仍按配套签核工具和规则执行。

**（5）各阶段持续检查时序覆盖。**将第8.4节的四类路径、时钟、端口、模式与例外清单带入ICC，重新确认对象及约束是否正确导入。结合check_timing、report_timing和report_constraint等本版本可用命令核对；网表重命名、时钟传播和寄生更新后重新生成报告。若使用配套PrimeTime执行最终STA，查询该产品的命令帮助；report_analysis_coverage等命令的适用性应在该工具中核实。

问题定位沿对象、配置和实现逐层展开。先确认失败检查针对哪个单元、网络或路径，再核对输入版本、工艺模型及约束，随后分析布局与优化策略。对每项改动写下预期影响，比较改动前后的报告；涉及功能结构的变化补充仿真，涉及版图和寄生的变化重跑相关时序与物理检查。全部工作纳入原定12学时的布局布线与时序阶段。

本阶段提交一项有代表性的布局或时序修复比较，列出候选方案、采用原因、面积与时序变化、拥塞或布线影响及验证结果。思考：某阶段命令执行结束后，哪些证据能证明已具备下一阶段条件？时序改善伴随 DRC 增加时，如何判断修改是否可保留？

## 9.8 AI 协同与思考问题

AI 可以辅助整理 ICC 步骤和解释拥塞或时序报告，但布局修改要结合真实连接与工艺条件判断。让 AI 先指出证据对应的对象，再提出局部修改及预期影响，执行后同时观察 setup、hold、拥塞和资源变化。按附录 2 保存方案、步骤及规范，以下问题用于核对判断。

先让 AI 根据实际工具帮助和流程规范生成分阶段脚本，再用报告核对每个阶段是否真正完成。分析违例时给 AI 相关路径和上下文，要求提出可验证的原因假设；选择修改，运行后比较预期与实际影响，避免一次改变大量参数而无法判断原因。

思考一：时钟树为何会影响保持时间？

思考二：12 通道共享结构在哪些连接处容易拥塞？

思考三：减少核心面积为何可能反而降低时序？

思考四：修复一条路径为何会恶化其他路径？

思考五：怎样证明当前寄生与当前版图对应？

## 9.9 验收要求

版图阶段验收为物理验证准备同一套可比较的数据。完成布线、寄生提取和最终时序分析后，核对顶层、层映射、电源、宏和参考网表，再保存流程规范、脚本、数据库、版图及报告。下一章的 DRC 与 LVS 以这些确定的对象为起点。

12 学时建议分为探索与规范 2 学时、导入及布局电源 2 学时、放置和时钟树 4 学时、布线寄生及分析 4 学时。验收检查完整导入、电源连接、放置布线完成、寄生提取、约束覆盖和最终时序收敛。

提交物理流程规范、脚本、布局数据库和检查点、最终网表与版图、寄生文件、全部指定条件的 STA 报告以及关键路径分析。进入第 10 章前明确物理验证使用的顶层、层映射、参考网表、电源和宏处理方式。

# 第十章 物理验证与最终修复

布线完成后，还需要检查版图能否按工艺规则制造，以及其中的电路连接是否与设计相符。设计规则检查DRC回答前一个问题，版图与网表一致性检查LVS回答后一个问题。它们与上一章的时序检查共同检验最终实现。本章介绍怎样读懂错误报告、找到对应版图位置和连接，并在修复后重新验证。最终验收使用同一版本的版图、网表和寄生结果，要求DRC全部通过、LVS全部匹配，以及布线后时序收敛。

## 10.1 物理验证原理与验收要求

物理验证从制造规则和电路连接两个方面检查版图。DRC是Design Rule Check的缩写，按工艺规定检查几何形状，例如金属线能否画得这样窄、两条线是否离得太近、过孔周围是否留有足够包围。规则来自配套工艺，检查报告会给出规则编号和发生问题的位置。

LVS是Layout Versus Schematic的缩写。在本实验中，工具从版图识别器件和连线，提取一个电路，再与对应参考网表比较。如果本应相连的两个端点断开，或者两个独立网络被错误连接，提取结果就可能与参考设计不同。LVS还会检查适用的器件、端口和参数关系。

两项检查覆盖不同问题。两根线各自的宽度、间距都合规，仍可能接错端点；连接正确的两根线，也可能间距不足。时序则进一步检查这些正确连接能否按规定时间工作。因此，DRC、LVS和布线后STA分别提供证据，并关联同一验收版本。

本实验要求使用配套完整规则集，DRC全部适用检查通过，无遗留违例，规则集包含的天线等检查一并执行；LVS全部匹配，无未匹配器件、网络、端口及其他遗留错误。版图范围、宏处理及允许的豁免按配套配置核对。理解每类报告检查的对象后，再按本章方法定位和修复问题。

## 10.2 DRC与LVS的检查对象

阅读物理验证报告时，先确定工具在比较什么。DRC把局部几何与工艺规则比较，LVS把提取电路与参考设计比较；对应错误可能需要改形状、改连接，也可能需要修正层映射或比较配置。下面从检查对象出发分类，再决定修复位置。

DRC检查版图几何是否满足工艺规则，例如宽度、间距、包围、连接或规则集中的其他约束。LVS从版图提取器件与网络，再与对应参考网表比较。一个布线形状可以满足几何规则却连错网络，因此DRC通过不代表LVS通过；电路连接一致也可能仍有间距问题，因此LVS通过不代表DRC通过。

设计规则错误可通过合法移动、改层、补连接、修复过孔或调整布线策略处理；系统性错误应优先检查层映射、单位、工艺版本和宏视图。LVS 不匹配可来自真实开短路，也可来自顶层、端口、电源名称、宏比较或参考版本错误。先识别错误类型，再决定改版图、改流程配置还是回到 RTL 修订，修复后核验实际几何和连接。

分块检查有助于定位，最终仍须按配套规则对完整验收对象检查。允许的宏抽象方法来自既定工艺流程；自设计模块按完整电路参与比较，宏抽象仅使用配套流程允许的方式。最终证据应同时关联版图、参考网表、规则集和时序提取版本。





**图 10-1 同版数据的物理验证与修复回归**

## 10.3 起始条件与验证规范

验证输入错误时，大量报告可能与真实电路问题无关。运行前先把最终版图、参考网表、规则集、层映射和宏视图对应起来，再写明 DRC 与 LVS 的运行规范、失败判据和检查范围。这样才能知道每条报告针对哪个设计版本和哪些规则。

**（1）待检对象与工艺依据固定验证输入。**准备第 9 章最终版图、对应网表、工艺规则、层映射、宏视图和电源连接说明，记录版本及文件标识。层、单位、顶层和宏范围应与实际验收对象一致。

**（2）DRC 与 LVS 流程分别规定规则检查和电路比较。**查询配套工具帮助及运行样例后，写明规则版本、待检顶层、提取选项、参考网表、宏处理及结果目录。DRC 规范覆盖适用规则执行，LVS 规范覆盖提取、参考读取与匹配，不将两种通过条件混用。

**（3）运行判据和输出证据明确成功与失败。**规定失败退出、日志保存和报告读取方式，并检查规则是否完整加载、对象规模和检查执行数量是否合理。日志中没有 ERROR 字样不足以证明通过，应读取最终违例或匹配状态，并确认不存在遗漏的顶层、宏或适用检查。

## 10.4 DRC 分析与修复任务

DRC 报告通常包含许多带坐标的局部违例。先按规则编号和关联对象分类，观察它们是否集中在同一层、同一宏周围或同一种布线形状；这有助于区分共同配置原因与个别几何问题。随后修改局部形状或布线策略，并在完整适用规则下复查；连接或寄生改变时，同时更新 LVS 和 STA。

DRC 分析先分类并识别共同原因，再处理具体位置。按规则编号、位置和关联对象分类 DRC 违例，选择代表性违例解释产生原因及修复方式。区分局部几何问题、布线策略问题和系统性配置错误；重复大量违例时优先查层映射、宏边界、单位及工艺设置，避免机械逐点修改。

修复完成以最终完整检查及关联回归为准。修复后重跑相关检查，并在最终版本运行完整适用 DRC。若修改影响连通性或寄生，还须更新 LVS 和 STA。报告保留违例数量变化，最终以全部适用检查通过为验收结果。

## 10.5 LVS 分析与修复任务

LVS 不匹配表示提取电路与参考设计存在差异，差异可能来自真实开短路，也可能来自顶层、端口或宏定义。先确认比较双方一致，再沿报告中的网络或器件回到版图定位。修复后按原定范围重新比较，避免只处理表面报错而遗漏其连接影响。

LVS 定位应先排除比较定义错误，再追查真实电路差异。先确认顶层、端口、电源地名称和宏映射，再分析开路、短路、器件不匹配及参数差异。对一个代表性问题给出参考网表、版图位置和提取结果的对应关系，说明根因是设计、布局连接还是验证配置。

LVS 保留完整参考功能及所有应比较对象，对未匹配项逐一定位修复。对于配套流程允许的标准宏比较方式，按课程配置完整记录，比较边界按原定配置保持完整。最终 LVS 报告应对应实际提交的完整设计。

## 10.6 AI 协同与理解问题

使用 AI 辅助物理验证时，提供规则编号、相关位置和必要连接，而不只给出错误总数。先核对 AI 对规则及网络的解释，再决定修改版图还是修正配置，最后通过完整检查确认效果。按附录 2 记录依据和结果，以下问题用于检验定位方法。

用 AI 辅助分类代表性 DRC 与 LVS 问题，提出有依据的修复方法，核查实际对象后执行。报告中的违例数、未匹配数和检查范围回查原始日志，并通过以下问题说明修复影响。

把规范、工具帮助和代表性违例交给 AI 辅助分类，要求每个修复建议说明依据及可能影响。先验证原因，再修改版图或脚本。AI 生成的报告总结须回查原始日志，尤其是违例数、未匹配数和检查对象。

思考一：DRC 全通过但 LVS 失败可能是什么原因？

思考二：修改金属间距为什么可能改变时序？

思考三：顶层读错时为什么仍可能获得看似正常的报告？

思考四：怎样确认“全部通过”没有遗漏宏或层？

思考五：最终三份通过报告怎样证明属于同一版本？

## 10.7 最终验收与封存

最终验收需要把通过检查的结果固定到具体设计上。对同一最终版本重新确认完整 DRC、LVS 和布线后 STA，并保存设计、配置、脚本及报告之间的关系。之后若继续修改几何、连接或时序相关内容，相应检查也随之更新。

6 学时建议分为规范及首次检查 2 学时、分类与修复 2 学时、回归及封存 2 学时。最终重新核验 DRC 全部通过、LVS 全部匹配、布线后 STA 收敛；任何后续版图改动都使受影响的旧报告失效，应补充回归。

提交验证规范、脚本、完整报告、代表性故障与修复记录、最终版图网表和版本清单。清单标注 RTL、网表、版图、寄生、约束、规则与报告的关联；使用内容哈希或可靠版本号固定对象，使他人能复现检查。

# 第十一章 项目总结与成果验收

项目报告要把已经完成的设计讲清楚，使读者能理解方案为什么这样选择、仿真说明了什么、最终实现达到了什么水平。前面各章保存的接口、波形、性能统计和 EDA 报告，正是这些说明的依据。本章将它们整理为完整工程和总项目设计报告，重点呈现不同方案的权衡、实现结果及问题修复。有新思路时，说明设计的创新点与已验证范围；具有研究价值的结果可进一步整理为科研论文。

## 11.1 项目报告的组织

报告可以沿项目完成的顺序组织，但每部分都要先讲清问题与方案，再用结果说明判断。需求与总体结构帮助读者认识系统，模块实现解释关键方法，仿真和 EDA 结果支持性能与实现结论，AI 协同记录说明重要决定怎样得到。以下内容可引用已有中间文档和原始报告。

**（1）需求与总体方案说明项目要完成的能力及设计依据。**交代背景、课程目标、信号与输入输出范围，区分功能要求、电路实现验收要求和实测评价指标，再给出总体技术路线、系统控制和资源预算。

**（2）模块与系统实现说明各项需求如何落实。**围绕核心模块、数据和控制接口、定点选择及同步过程展开，并说明 12 通道集成、卫星管理和异常恢复。图中箭头标明信息含义，公式保留解释核心设计所需的关系，长推导放入附录。

**（3）验证与工程结果说明设计结论的证据。**将功能与性能测试、综合、布局布线、最终 STA、DRC 和 LVS 组织为对应版本的结果链。对失败、优化与修订说明原因和复测结果，避免只拼接日志、截图与阶段报告。

**（4）AI 协同与项目反思记录关键建议及核查结果。**选择有代表性的方案比较、生成错误和纠正案例，说明核查方法、独立验证和最终决策，并据此提出有证据支持的改进方向。

## 11.2 性能与工程结果的报告要求

同一个结果只有放在测试条件和设计版本中才便于理解。例如，一次低信号强度下定位成功，不能直接说明每次都能成功；一张时序通过的报告，也需要确认对应最终版图。报告分别给出统一测试条件、统计信息和同版本证据，并保留失败及未完成情况。

**（1）接收性能包括多普勒范围、单星及系统捕获时间、TTFF、整体和分项灵敏度、定位精度、加速度及加加速度动态。**每项结果都列出性质、测试条件、样本数、

单位、统计方法、版本及失败情况。对优化前后使用同一数据集比较，并解释精度、耗时与资源间的关系。

**（2）实现结果包括最终指定条件下的时序收敛、DRC 和 LVS 全部通过证据。**面积与功耗估计注明方法及条件。若存在未完成项，应如实说明，接收性能和电路实现分别报告，结论以实际执行的证据为依据。

**（3）AI 协同部分选择有代表性的决策和纠错案例，说明 AI 建议、独立核查、发现的问题、修订以及验证结果。**应能解释所提交设计，不以“由 AI 生成”代替原理说明，也不要求暴露与课程无关的聊天内容。

### 11.3 方案权衡与仿真证据

方案权衡说明为什么最终采用这一设计。比较时选择确实影响项目的因素，如捕获积累、环路结构、资源共享、位宽或控制恢复，在相同条件下观察收益与代价。将预期、仿真结果和最终选择连起来，可以体现对设计方法的理解，也能解释某项优化为什么没有采用。

**（1）提出可比较的候选方案。**对关键选择列出至少两种可行方案，说明各自的输入假设、主要结构、计算与存储需求、预期性能和实现风险。使用相同信号、辅助信息条件和评价定义比较；对尚未实现的候选，明确其证据来自行为仿真、理论估算或资料分析。

**（2）保留选择前后的判断过程。**记录最初选择依据、验证中发现的限制、修改内容及最终结论。候选方案未被采用时，说明不适用条件或较高代价；已经具备优势的设计也应交代适用范围。避免只给出最终框图和参数，使方案选择缺少可检查的依据。

**（3）提交可以复查的仿真结果。**报告包含关键模块的功能波形、边界或异常测试、系统接收结果及性能统计，图表标注单位、场景、版本和统计口径。保留输入配置、随机种子、参考依据、仿真日志和结果文件的关联；行为模型、RTL 仿真、综合估计和布线后结果分别注明。

**（4）用对照解释改进来自何处。**改变积累时间、环路参数、位宽或资源结构时，尽量保持其他条件一致；多项同时改变时分步验证，或说明难以分离的影响。接收性能对比保留失败样本和样本量，不能只选择成功截图；面积和时序对比使用相同工艺、目标时钟和分析条件。

建议用一张方案比较表归纳关键结论，详细波形和原始数据放在对应小节或附件。可按下列字段组织记录，并根据设计增加适用的性能与资源项目。

表 11-1 方案权衡与仿真证据

| 比较记录 | 需要写明的内容 | 对应证据 |
| --- | --- | --- |
| 候选与假设 | 方案差异、输入条件、预期作用 | 结构图、算法依据与资源估算 |
| 测试与结果 | 共同配置、版本、性能与代价 | 行为或 RTL 仿真、统计表和实现报告 |
| 选择与限制 | 采用原因、失败条件、后续改进 | 对照分析、修改记录与复测结果 |

## 11.4 创新点说明与科研论文拓展

创新点可以从实际遇到的问题中产生，例如怎样减少 NH 翻转对积累的影响，或怎样在共享资源时缩短恢复时间。有新思路时，清楚指出相对已有方法改了什么、适用于什么条件，并用对照结果说明效果。尚未验证的设想与已验证结论分别表述，具有研究潜力的成果可继续拓展。

**（1）区分复现、工程改进与待验证设想。**复现已有算法时注明来源；改进现有结构时指出改变的位置和机制；尚未完成验证的想法列为研究设想，说明需要补充的实验。采用 AI 生成代码或使用某种工具本身不能说明技术创新。

**（2）通过文献与对照明确贡献。**查阅相关论文和公开工程，记录最接近的已有方案、适用条件和差异，再设计能够验证该差异作用的实验。仅有性能数值不同还需检查信号条件、辅助信息、统计口径与工艺是否可比；避免将尚未检索到同类工作表述为首次提出。

**（3）用仿真及实现结果验证创新点。**针对所声称的改进，给出对照结果、失败条件和资源代价；可移除新增机制或替换局部结构，观察其作用是否仍然成立。理论推导、行为仿真、RTL 与物理实现各自支持不同范围的结论，按实际证据说明已经完成的部分。

**（4）将具有研究潜力的成果整理为论文。**鼓励在项目报告基础上，自愿补充文献比较、重复实验、参数分析和方法局限，形成科研论文并选择适合的期刊或会议投稿。投稿前核查作者贡献、引用、代码许可、工艺资料披露范围及目标刊会的 AI 使用规则，保留可复现记录。论文工作可在课程后继续开展，投稿或录用不改变既定考核比例，也不作为获得课程成绩的附加条件。

## 11.5 最终工程清单

工程文件使报告中的设计能够重新运行。整理时把方案规范、RTL、测试结果、标准输出、综合与物理文件及报告按版本对应起来，再在独立目录运行一个短场景。下表用于核对必要内容，路径组织可按本组习惯调整。

**表 11-2 最终工程清单**

| 验收类别 | 验收材料 | 一致性检查 |
| --- | --- | --- |
| 方案与规范 | 需求、架构控制、接口、定点和脚本规范 | 与最终 RTL 一致，变更可追溯 |
| RTL 工程 | 源码、顶层、参数、依赖及运行配置 | 无缺失文件，复用来源和许可明确 |
| 功能与性能 | P01 至 P09、动态记录、日志、波形和分析 | 来自同一声明版本，失败样本保留 |
| 标准输出 | 测量、电文记录、OBS、NAV 和适配配置 | 时间单位正确，首次可用时刻保留 |
| 综合与物理 | 脚本、网表、版图、寄生、约束和检查点 | 对应同一最终设计及工艺条件 |
| 验证报告 | 最终 STA、DRC、LVS 及必要回归 | 电路实现验收要求逐项可核验 |
| 课程报告 | 总报告、方案比较、仿真结果、创新说明、分工及 AI 记录 | 论证与原始证据一致；设想与已验证结果分明 |

在工程根目录提供简明运行说明，列出环境版本、入口、输入输出和预计执行阶段。实际命令从已验证脚本引用，不编写未经运行的“快速开始”。打包后在独立工作目录按清单复现一个短功能场景，并核验物理结果文件与报告的版本关联。

## 11.6 成果展示与理解核验

最后 4 学时用实际结果说明项目怎样工作。每组展示从输入到观测和电文的一条完整过程、一种异常恢复、一项优化前后比较，以及最终时序和物理验证证据。两名成员分别说明负责部分及其系统联系，并解释对方模块的核心接口。

项目过程占 60%，考勤占 10%，期末报告占 30%。个人分工和现场说明用于核实真实贡献，按既定三部分比例评价。

# 第十二章 接口附件 测试记录与阅读资料

设计中的许多错误来自同一个量在不同文件中含义不一致，例如采样率、码相位单位或某个结果的有效时刻。本章提供配置、接口、脚本和测试记录的模板，帮助把前面各章的约定写清楚并保存下来。模板可随方案调整，填写时以实际设计和已执行结果为依据。最后列出阅读资料及建议关注的问题，便于遇到信号定义、算法或工具疑问时查找原始依据。

## 12.1 配套配置核对表

配置表记录整个项目共同采用的条件。每次运行前对照信号、场景、时间、评估、工艺和时序配置，确认实际文件与版本一致。接收处理只读取规定输入，真实位置、传播时延和可见状态等信息保留在评估端，用于检查结果。

按下表逐项核对运行配置。具体 EDA 命令、工艺文件、目标时钟及文件入口以配套环境发布清单为准。从实际清单读取并记录，不自行猜测或填写一个有利数值。配置缺失时应报告具体缺失项，待缺失项补齐并确认后再执行相关阶段。

表 12-1 配套配置核对表

| 配置组 | 核对字段 | 用途 |
| --- | --- | --- |
| 信号数据 | SRAM 内容标识、样本数、字宽、读延迟、Fs、fIF、量化表及排列 | 确保读入同一输入 |
| 信号场景 | D1 范围、候选 PRN 集合、噪声种子、每星 $C/N_0$、动态类别 | 保证测试可比性，区分辅助信息 |
| 时间与输出 | 本地时基定义、BDT 周配置、历元间隔、适配器版本 | 保证观测及 NAV 时间一致 |
| 仿真与评估 | SRAM 初始化与读模型、模块及评估入口、观察窗 | 复现测试与统计 |
| EDA 与工艺 | 工具版本、标准单元、宏、技术文件、规则和层映射 | 确定实际运行条件 |
| 时序配置 | 目标时钟、模式、PVT 角、RC 角、I/O 条件、时序例外 | 确定统一分析要求 |

| 配置组 | 核对字段 | 用途 |
| --- | --- | --- |
| 最终验收 | 文件名、内容标识、上游依赖、生成脚本与报告 | 关联同一工程版本 |

评估真值与算法允许输入应保持边界。可见星、真实位置、真实码相位、频偏及传播时延等评估真值应与接收算法输入分开。候选 PRN 集合可作为接收输入提供，完整搜索候选集合，实际可见清单仅用于评估；公开场景条件不等于允许算法读取全部真值。

### 12.2 模块接口规范模板

接口模板把模块之间的约定写成可以实现和验证的说明。先用一句话说明功能，再列出需要哪些输入、产生哪些结果、何时有效及异常时怎样处理。字段的物理意义和单位与时序同样重要，填好后用一次正常传输和一次等待场景检查是否说清楚。

**（1）职责与边界确定模块承担的功能及其依赖。**先写目的、上游输入、下游使用方式和不由本模块维护的状态，为共享状态确定明确责任，避免相邻模块各自假设对方完成同一项处理。

**（2）信号语义规定每个字段表示的物理量或事件。**信号表至少包含名称、方向、位宽与符号、小数位或单位、有效条件、时间参考、复位值和接收规则。名称可自行确定，数值含义和身份标识完整记录。

**（3）执行时序说明数据何时接纳、更新和生效。**记录允许输入间隔、最长处理时间、缓存需求、握手方式和下游生效时刻。采用流水线或共享资源时，同时说明标签与状态如何随数据移动，使时间定义能够在波形中核查。

**（4）异常处理规定取消、复位及输出阻塞下的行为。**明确事件优先级、未完成工作如何清理、无效状态如何传播，以及恢复后何时可以重新接纳数据。验收以规范与波形一致为依据，逐项检查接纳、更新和取消的实际波形。

捕获结果可作为语义填写的示例。code_phase 表示约定本地参考位置处的码前进相位，范围[0,2046) chip；doppler 表示相对标称中频的偏移，正值代表接收频率更高；结果接纳还需检查 PRN、task_id 和通道代次。采用不同符号约定时，应在适配边界明确转换并验证，确保数值和身份都能被下游正确解释。

## 12.3 脚本规范与 AI 决策记录模板

脚本规范说明一次工具运行怎样执行和判断，AI 决策记录说明关键修改怎样得到。对每条检查，写出所回答的问题、覆盖对象、采用方法、成功证据及失败停止位置。DC 与 ICC 分别注明实际版本，命令由本机帮助和探针确认，参数引用配套配置。

脚本规范记录执行对象、阶段命令、检查退出和输出版本，AI 决策记录保存问题、候选、核查和修订。按以下项目填写，与实际脚本及最终设计同步更新。

脚本规范按以下四组内容填写，各阶段的详细要求分别见第 8 至第 10 章。

**（1）目的与输入规定脚本处理的对象。**记录适用工具版本、输入及依赖、路径与固定参数，并为输入和配置建立唯一版本标识。

**（2）阶段与命令规定实际执行顺序。**列出各阶段的命令依据、关键对象及阶段依赖；EDA 命令须记录实际工具帮助来源，并在配套探针工程或本工程中验证。

**（3）检查与退出规定流程的继续条件。**每阶段给出成功证据、错误判据和停止位置，防止关键失败后仍输出不完整结果。

**（4）输出与版本规定成果的去向及追溯关系。**记录报告、日志、设计文件和检查点的位置，并将生成脚本逐项对照规范，避免文档与脚本成为两套执行逻辑。

AI 决策记录应沿问题、候选、核查和结论保留简短证据，重点选择影响架构、指标、时序或正确性的决策。

**（1）问题与依据说明需要作出的决定。**记录工程问题、提供给 AI 的资料及约束，使建议有明确适用范围。

**（2）候选与选择说明选择依据。**记录 AI 提出的主要方案，以及采纳、修改或拒绝的依据，不以生成结果本身作为正确性证明。

**（3）验证与纠错说明结论如何取得。**记录独立验证方法、实际发现的错误和修订结果，必要时保留能说明问题的短算例或报告位置。

**（4）版本与影响说明决定落实在哪里。**关联最终设计及受影响回归，优先保留关键工程决策，无需为一般文字润色堆积记录。

## 12.4 测试记录模板

测试记录把一次结果与产生它的条件连接起来。除输入和工程版本外，还要记录场景、起始状态、执行步骤、预期观察和实际结果。之后统计性能时引用这些记录，便于区分成功、失败、未完成和未运行。

每条测试记录应有测试编号、目的、输入版本、工程版本、配置、起始状态、执行步骤、预期检查、实际结果、原始证据和结论。未运行、执行错误、观察窗未完成和已测失败分别标识，避免统一写成“未通过”后丢失原因。

**表 12-2 测试记录模板**

| 记录项 | 填写要求 |
| --- | --- |
| 身份与条件 | 小组、日期、测试编号、RTL 及输入版本、工具配置 |
| 场景 | PRN 候选、$C/N_0$ 档、起点、动态和辅助标志 |
| 时间 | 本地窗口起止、任务接纳与完成、核心周期、仿真墙钟耗时 |
| 测量 | 指标值、单位、成功数与总数、误差定义及统计窗口 |
| 证据 | 日志、波形、输出文件、参考检查及报告位置 |
| 结论 | 满足情况、失败机制、修订建议和复测版本 |

性能汇总另包含 P01 至 P09 的性质、测试条件、实测值、完成率、失效边界和分析。灵敏度写为某 $C/N_0$ 下达到何种工作条件；捕获时间注明含不含排队以及复核；定位精度注明坐标误差、统计区间和无效解比例。

## 12.5 常见问题的定位顺序

遇到整机异常时，可以从最早可能出错的一层向后检查。先确认输入与配置，再看相关峰、环路、同步、观测及定位；进入工艺实现后，再分别检查综合、布线和物理验证。每次围绕一个具体原因修订，并回归它影响的范围。

**（1）输入与相关异常先核对数值及匹配条件。**输入值异常时检查量化码表和字节拆分；相关峰异常时检查 PRN、混频方向、积分范围和位宽。只有输入解释与相关条件一致，后续环路分析才有可靠基础。

**（2）跟踪与同步异常先核对反馈和符号边界。**跟踪漂移时检查码速、环路符号、系数单位与反馈延迟；电文错误时检查 NH、位帧边界、极性、去交织和字段缩放，利用错误出现的周期及通道范围进一步缩小原因。

**（3）定位异常先核对观测的共同时间与物理单位。**重点检查公共历元、整毫秒歧义、BDT 及单位，并沿观测记录回查电文时间和码计数。格式可读并不证明观测成立。

**（4）综合与版图异常先核对输入版本，再联系架构分析。**综合异常检查源清单、顶层参数、库及约束；拥塞或时序恶化则结合共享连接、宏放置和布线报告解释，避免通过放宽统一要求消除表面违例。

**（5）大量物理验证错误先排查共同配置。**DRC 或 LVS 集中报错时，先检查规则、层映射、顶层、电源和宏视图，再处理局部几何或连接问题。修复后重新运行对应检查，并更新被影响的时序和一致性证据。

## 12.6 资料阅读与引用要求

不同资料回答不同层次的问题。ICD 确定信号和电文应当怎样解释，RINEX 规定输出字段，论文帮助比较算法，工具及工艺文档说明命令和实现规则。阅读时记录版本、原文位置和适用条件，再判断其中方法与本项目的输入、资源及要求是否相符。

信号与电文字段以北斗 B1I 官方 ICD 为依据，标准输出以 RINEX 3.05 官方规范为依据。GNSS-SDR 用于理解接收机模块与算法衔接；硬件周期与位宽另按本组 RTL 和定点方案定义。专题 RTL 资料用于理解算例和实现风险，实现与验收按本课程确定的需求执行。

参考论文中的灵敏度、时间或资源数据只在其信号、采样、积分、辅助条件和统计口径下成立。阅读时至少记录处理信号、算法、NH 处理、假设、检测概率与虚警定义、数据来源和硬件代价。GPS L1 C/A 捕获方法可以用于比较架构，但主码和数据处理按 B1I 定义实现。

参考资料一：中国卫星导航系统管理办公室，《北斗卫星导航系统空间信号接口控制文件 公开服务信号（2.1 版）》，2016 年 11 月。课程资料位置为“北斗 ICD/北斗_B1I_B2I_ICD_2.1 版_中文版.pdf”。阅读其中 B1I 部分，核对射频、测距码、NH、D1 和广播参数。

参考资料二：IGS 与 RTCM-SC104，RINEX The Receiver Independent Exchange Format，Version 3.05，2020。课程资料位置为“RTL 教学资料/02_RINEX 规范/RINEX_3.05_官方规范.pdf”。用于核对北斗观测代码、时间系统、缺失记录及导航格式。

参考资料三：GNSS-SDR 官方文档，https://gnss-sdr.org/docs/ 。阅读 Signal Source、Acquisition、Tracking、Telemetry Decoder、Observables 与 PVT 模块说明，重点比较模块职责及数据流，不把软件运行耗时作为 RTL 性能。

参考资料四：ESA Navipedia，Tracking Loops，https://gssc.esa.int/navipedia/index.php/Tracking_Loops 。用于理解环路阶次、噪声带宽、积分时间和动态应力之间的关系。

参考资料五：课程“RTL 教学资料/03_RTL 设计指导”中的捕获电路、码跟踪、载波跟踪和位同步资料。重点阅读定点、边界、状态与结果移交示例，引用时注明具体版本与适用条件。

参考资料六：课程“课程参考资料/论文/B1I 捕获与高灵敏度设计”资料包。优先阅读 B1I 捕获灵敏度与资源比较、NH 影响与频率细化、变长累积弱信号捕获等论文；GPS L1 C/A 材料用于补充比较。

参考资料七：ESA《GNSS 数据处理》基础与算法卷及实验练习卷，课程资料位置为“参考书籍/01_完整教材与手册”。用于理解卫星位置、观测方程、坐标误差和定位评价。

参考资料八：配套 EDA 工具帮助、工艺文档与发布清单。引用实际版本、命令帮助位置和规则标识，保留来源和复用许可说明。工艺资料的使用与分发按配套环境授权范围执行。

## 12.7 原理扩展的参考文献与阅读任务

阅读论文可以从本组正在作出的设计选择开始。选择一篇捕获文献和一篇跟踪文献，先找出它们解决的问题，再整理输入输出、参数、计算与存储代价以及验证条件，最后与本组方案比较。下面的编号对应正文引用，阅读任务帮助定位需要理解的内容。

正文引用采用下列文献编号。每组选择一篇捕获文献与一篇跟踪文献，形成方法卡：处理信号、主要假设、输入输出、关键参数、运算与存储、可能失效条件，以及能否适用于本课程。涉及辅助导航或不同信号的数据结构时单独标注。

参考资料[R1]：中国卫星导航系统管理办公室，北斗卫星导航系统空间信号接口控制文件 公开服务信号 2.1 版，2016 年 11 月。本地位置“北斗 ICD/北斗_B1I_B2I_ICD_2.1 版_中文版.pdf”。重点核对 B1I 参数、码发生、NH、D1 首字与普通字、电文时间及广播字段，不从 B1C 资料移植这些定义。

参考资料[R2]：Felipe Tampier Jara，Analysis of Acquisition Algorithms for the BeiDou B1I signal in Resource-Constrained Implementations，Aalto University，硕士论文，2023。本地位置“课程参考资料/论文/B1I 捕获与高灵敏度设计/01_北斗 B1I 捕获/01_TampierJara_2023_B1I 捕获算法_灵敏度与资源比较.pdf”。重点阅读第 2.2 至 2.3 节、第 3.2 节、第 4 至 5 章。比较时使用本课程参数重算，长相干积累的适用性结合论文中的 NH 处理和积分假设分析。

参考资料[R3]：GNSS-SDR 官方 Acquisition 模块文档，https://gnss-sdr.org/docs/sp-blocks/acquisition/ 。重点阅读 PCPS 流程和 B1I 实现说明，回答 FFT 究竟并行了哪一维、本地码频谱如何共享、判决门限如何定义。软件配置用于理解算法，RTL 需要另行完成时钟、定点与存储设计。

参考资料[R4]：Lin Zhao，Aimeng Liu，Jicheng Ding，Jing Wang，BeiDou Signal Acquisition with Neumann–Hoffman Code Modulation in a Degraded Channel，Sensors，2017，17，323。DOI：10.3390/s17020323。本地位置“课程参考资料/论文/B1I 捕获与高灵敏度设计/01_北斗 B1I 捕获/03_Zhao_2017_NH 码影响与弱信号捕获频率细化.pdf”。重点理解 NH 符号翻转为何影响频率估计，以及捕获后为什么需要频率细化。

参考资料[R5]：Qian Meng 等，Neumann-Hoffman Code Evasion and Stripping Method For BeiDou Software-defined Receiver，The Journal of Navigation，2017。本地位置“课程参考资料/论文/B1I 捕获与高灵敏度设计/01_北斗 B1I 捕获/05_Meng_2017_NH 码规避与剥离_NCES.pdf”。重点阅读 NH 预调制、规避与剥离的假设和计算流程，列出需要新增的候选、缓存及确认步骤。

参考资料[R6]：ESA Navipedia，Delay Lock Loop DLL，https://gssc.esa.int/navipedia/index.php/Delay_Lock_Loop_(DLL) 。对照本组 S 曲线理解 Early 与 Late、鉴别器间隔和噪声；不要在更换鉴别器后直接沿用原增益。

参考资料[R7]：ESA Navipedia，Phase Lock Loop PLL，https://gssc.esa.int/navipedia/index.php/Phase_Lock_Loop_(PLL) 。重点理解 Prompt 相位、Costas 极性不敏感和相位噪声。

参考资料[R8]：ESA Navipedia，Frequency Lock Loop FLL，https://gssc.esa.int/navipedia/index.php/Frequency_Lock_Loop_(FLL) 。重点理解差分相位、积分间隔和频率无模糊范围，说明 NH 翻转对所选鉴别器的影响。

参考资料[R9]：GNSS-SDR 官方 Tracking 模块文档，https://gnss-sdr.org/docs/sp-blocks/tracking/ ，以及 ESA Navipedia Tracking Loops，https://gssc.esa.int/navipedia/index.php/Tracking_Loops 。重点比较鉴别器、环路阶数、带宽、积分时间和载波辅助；任何稳定性数字都应关联具体离散实现。

参考资料[R10]：Iñigo Cortés 等，Evaluation of Adaptive Loop-Bandwidth Tracking Techniques in GNSS Receivers，Sensors，2021，21，502。DOI：

10.3390/s21020502。本地位置“课程参考资料/论文/跟踪环路与动态设计/Cortes_2021_Adaptive_Loop_Bandwidth.pdf”。重点阅读标量环路模型、自适应带宽和性能复杂度比较。可用于论证固定带宽与自适应带宽的取舍，不要求全部实现论文中的自适应算法。

参考资料[R11]：Shuai Jing，Xingqun Zhan，Baoyu Liu，Maolin Chen，Weak and Dynamic GNSS Signal Tracking Strategies for Flight Missions in the Space Service Volume，Sensors，2016，16，1412。DOI：10.3390/s16091412。本地位置“课程参考资料/论文/跟踪环路与动态设计/Jing_2016_Weak_Dynamic_GNSS_Tracking.pdf”。重点阅读第2节PLL应力与第3节Kalman建模；其空间飞行和INS辅助条件不同于本课程汽车动态场景，性能阈值按本课程场景重新核验。

参考资料[R12]：IGS与RTCM-SC104，RINEX The Receiver Independent Exchange Format，Version 3.05，2020。本地位置“RTL教学资料/02_RINEX规范/RINEX_3.05_官方规范.pdf”。重点核查B1I观测标识、单位、时间系统、有效性及导航字段。

参考资料[R13]：Synopsys，Design Compiler User Guide，使用配套安装版本。重点阅读设计读取与链接、约束、综合映射、设计检查和报告章节，并查询dc_shell中的help与man。将实际版本和命令页位置记录在脚本规范中。

参考资料[R14]：Synopsys，Timing Constraints and Optimization User Guide，D-2010.03，第3章与第7章。用于理解时序例外、check_timing、report_timing_requirements和约束报告的作用；实际执行以配套版本为准。公开查阅入口：https://picture.iczhiku.com/resource/eetop/SyKEetYtKuHgfmnm.pdf 。

参考资料[R15]：Synopsys，IC Compiler Implementation User Guide，E-2010.12-SP2，第6章及布线相关章节。用于理解经典ICC流程与report_timing的路径报告选项；当前工艺配置和命令以配套帮助为准。公开查阅入口：https://studylib.net/doc/28205478/iccug 。

参考资料[R16]：Synopsys Customer Education Services，IC Compiler 1 Workshop，2009，放置、时钟树与布线单元。用于比较各阶段检查及过程内布线验证，培训示例参数应按实际工艺重新确定。公开查阅入口：https://studylib.net/doc/28561822/ic-compiler-1-workshop-student-guide 。

# 附录 1 面向对象的硬件架构设计方法

一个接收机包含许多模块，直接从所有内部运算出发，容易遗漏模块之间的联系。面向对象的硬件架构方法先把每个功能看成一个对象，说明它需要哪些输入、产生什么结果，以及何时能够完成。此时暂把内部计算看作黑盒，等接口和协作关系清楚后，再进入具体电路设计。本附录先介绍这种划分的思想与优势，再结合自顶向下的功能分解和自底向上的能力分析，逐步确定本项目的模块、时间预算和总控制器接口。

## A1.1 面向对象的硬件架构思想及优势

面向对象的硬件划分把一项明确功能连同其状态和接口放在同一个对象中。以捕获为例，外部只需提供卫星号、搜索范围、样本窗口和启动请求，随后读取是否发现信号及跟踪初值；内部使用滑动相关还是 FFT，可以在模块阶段再决定。这样，每个模块围绕自身职责设计，也便于独立验证和替换内部实现。

对象接口包含数据、控制和时间三个方面。数据约定说明输入来源及输出结果的物理含义；控制约定说明任务何时接纳、何时结束、何时失效；时间约定说明输入速率、计算延迟和完成期限。硬件对象会并发执行，有限的寄存器、存储与运算资源也会被多个对象使用，因此调用顺序之外，还要分析同时发生的请求和资源等待。

**（1）职责封装便于独立设计。**模块使用自身职责需要的信息，将中间寄存器、局部状态和算法步骤留在内部。模块级验证依据端口约定检查结果，使内部实现调整可以在明确的影响范围内进行。

**（2）输入与结果便于发现架构缺口。**对每项输入追问由哪个对象产生、何时有效，对每项输出确认接收对象及用途。无法找到来源的输入提示缺少功能或接口；无人使用的输出则需要重新说明其必要性。

**（3）时间约定便于及早发现算力不足。**算法能够算出正确结果，还要在下游使用前完成。将每次任务的延迟、启动间隔和等待时间写入对象约定，可以在 RTL 集成前发现共享资源过载、缓存不足和环路更新不及时的问题。

**（4）接口稳定便于保留创新空间。**只要输入、结果、状态和时序行为符合约定，就可以比较不同内部算法及电路组织。修改影响端口或处理期限时，先更新相关约定，再联动修改调用方和验证程序。

这里的“面向对象”指硬件职责封装与接口协作的架构方法，使用 Verilog 模块即可实践。软件中的类、继承和动态分配并非本方法的实现前提。是否合并或拆分模块，依据职责、状态归属、连接代价和可验证性判断。

### A1.2 自顶向下确定功能和时间预算

自顶向下设计从最后要得到的结果反推需要的功能。为了输出观测和电文，需要测量与解调；为了得到可靠解调结果，需要同步和跟踪；为了启动跟踪，需要捕获。沿这条关系画出处理链，再补充控制、卫星管理和存储服务，就能形成第一轮功能划分，并为各层分配完成时间。

**（1）从最终结果反推信息依赖。**观测形成需要共同接收历元、各星发射时间和连续相位状态；发射时间需要电文中的时间信息与接收机恢复的码相位；有效电文又依赖跟踪、位同步和帧同步。沿这些关系确定对象的输入与结果，不急于展开对象内部计算。

**（2）从运行场景确定控制职责。**分别描述冷启动、已捕获待分配、稳定跟踪、暂时遮挡、持续失锁、新星加入和结束处理。对每个场景列出发起者、接纳条件、完成事件及失败后的动作，避免以一条串行流程代替多通道同时运行的系统。

**（3）从数据节拍分配处理期限。**输入端持续接纳 16.368 MHz 采样；跟踪端按所选积分窗口更新；观测端按规定历元形成记录。由下游使用时刻反推上游最晚完成时刻，给数据传输、运算与仲裁分别预留时间。算法积分所需的信号时长和硬件执行所需的计算时间分开记录。

这一轮得到功能对象、主要连线和初步预算。先保持接口可解释、时间关系可检查，再进入资源估计与验证。

### A1.3 自底向上核验实现能力

功能分解后，还要检查现有资源能否承担这些任务。自底向上分析从 SRAM 端口、配套时钟、行为模型或小型运算原型出发，估计能够持续处理多少数据、一次结果要等多久、需要多少存储及数值精度。用这些能力修订上层安排，可以较早发现时间或资源不足。

**（1）用测得或可核算的能力描述对象。**记录一次请求占用多少周期、多久能够接纳下一次请求、等待是否有上界，以及数据宽度和缓存容量。估计值与仿真实测值分列，避免把算法操作次数直接当作实现周期数。

**（2）把资源冲突反馈到接口和调度。**若捕获与跟踪竞争 SRAM 读带宽，应说明访问次序、窗口保留和最长等待；若 12 个通道共享运算单元，应验证最繁忙更新时刻仍能按期完成。可以调整局部资源组织与模块边界，并重新核算连接和时间代价。

**（3）以可验证的黑盒行为支持架构决策。**原型的价值在于确认外部能力，如“每隔若干周期接纳一个任务、在某个上界内返回结果”。架构图不需要绘出该原型的乘法器和流水寄存器；这些内容在相应模块的电路设计中展开。

### A1.4 融合两种方向的架构过程

两种方向可以在同一次架构设计中交替使用。先从需求确定对象和接口，再从资源估计完成能力；某个对象需要的信息尚无来源时，补足产生它的模块；时间不足时，重新安排并行、共享或接口节拍。对象边界使每轮修改集中在可说明的输入、结果和时间关系上，内部算法继续保留探索空间。





**图 A1-1 功能分解、能力反馈与对象接口的迭代过程**

**（1）形成对象职责表。**每个对象用一句话说明职责，列出输入、结果、有效条件和处理期限。将职责相同但实现细节不同的候选保留在该对象内部研究。

**（2）补齐信号生产者和使用者。**对需要外部提供的信息，找到能够合理产生它的对象，并在生产者结果端口和使用者输入端口之间建立对应。若出现职责循环，区分初始化信息、当前窗口结果与下一窗口反馈，给出先后关系。

**（3）安排并行执行与时间预算。**区分可独立运行的通道、相互等待的任务和共享服务。分析数据到达、结果可用和控制动作之间的最迟时刻，在图或接口表中标注处理节拍及超时行为。

**（4）用行为模型和资源核算修订架构。**验证输入到结果的因果关系及完成时间；当证据表明原预算不成立时，修改资源、调度或职责划分，并更新相关对象的约定。项目功能和指定性能覆盖要求保持一致。

**（5）确认当前采用的系统结构。**保存总体图、对象职责表、关键信号表、时间预算和场景验证记录，作为下一阶段设计依据。后续修改按受影响接口和验收场景回归。

### A1.5 将时间约束写入对象接口

一个结果算得正确，还要在使用它之前完成。接口中的时间约定说明样本何时到达、请求可能等多久、计算需要多久，以及结果何时被接收。它们约束系统运行节拍；后续 setup 与 hold 约束则检查寄存器级数据传输。两种时间分析分别开展，并共同保证设计按计划工作。

**表 A-1 将时间约束写入对象接口**

| 时间项目 | 需要定义的内容 | 分析与验证方法 |
| --- | --- | --- |
| 输入与窗口 | 样本节拍、窗口长度、边界含义、窗口保留时间 | 逐样本核对，检查窗口首末样本及重复读取 |
| 延迟与期限 | 请求接纳到结果有效的周期数、下游最迟使用时刻 | 统计正常及繁忙场景延迟，设置超时断言 |
| 吞吐与仲裁 | 任务启动间隔、同时请求数量、最长等待 | 计算峰值负载，验证 12 通道并发与捕获竞争 |
| 输出与缓冲 | 接收握手、阻塞上界、容量及过载处理 | 施加有界阻塞，检查丢失、覆盖和过期结果 |

一个任务按期完成可用 T 等待＋T 计算＋T 传输≤T 允许表示，各项取与本组实现相符的上界。流水结构还应检查任务启动间隔；延迟较长的流水线可能具有足够吞吐

率，启动间隔过大的电路则可能持续积压。平均负载满足要求后，仍要检查多个通道同时结束积分窗口时的集中请求。

标称 1 ms 对应 16368 个输入样本。若某跟踪结构每毫秒更新一次，需在下一次更新使用前完成规定运算；具体可用周期数取决于配套运算时钟、通道调度和可重叠阶段。捕获搜索往往处理较长窗口，其总耗时作为评价指标报告，同时给出资源占用上界和向跟踪移交的有效期限。

采样时间通过接收机内部计数和恢复的电文时间建立。SRAM 只提供样本值，不为每个样本增加源 ID 或绝对时刻。内部窗口计数和通道任务代次可以用于关联计算结果；重复读同一窗口时，接收时间按窗口对应的样本位置解释，不能按读请求次数累加。

### A1.6 在本项目中确定核心控制信号

在本项目中，可以逐个询问功能对象：开始工作需要什么，完成后外部需要知道什么。由此列出配置、请求、接纳、结果和状态，再确定哪些信号由总控制器发出、哪些由卫星管理或其他模块提供。相关乘加、码发生和滤波等内部步骤保留在模块内，下面按第二章总体结构检查核心控制关系。

**表 A-2 在本项目中确定核心控制信号**

| 功能对象 | 控制器或管理对象提供的信息 | 向控制器或管理对象返回的信息 |
|---|---|---|
| 输入与存储服务 | 输入范围、启动或停止条件、窗口保留请求 | 样本可用、窗口可读、访问异常、结束状态 |
| 捕获 | 搜索任务、卫星号、频码范围、窗口及任务代次 | 请求已接纳、候选结果或未发现、完成或异常、结果参考位置 |
| 跟踪通道 | 分配或释放、卫星号、初始频码状态及其参考位置 | 跟踪建立、质量状态、失锁或恢复事件、测量状态有效性 |
| 同步与解调 | 通道配置、状态复位或保留要求 | 位帧同步状态、时间可信状态、电文有效或校验异常 |
| 观测与输出 | 历元安排、输出配置、接收允许条件 | 观测或电文记录有效、队列状态、完成或异常 |
| 卫星管理 | 搜索策略配置、资源状态、运行控制 | 待搜索任务、通道分配建议、替换或重试请求 |

表中列出信息类别，信号名、位宽和握手形式由本组接口规范确定。每条接口再补充生产者、使用者、单位、有效条件、复位值、完成期限和异常动作。相同含义只保留清楚的状态归属，防止总体控制与卫星管理同时修改一个通道的占用状态。

控制请求应区分发起、接纳和完成。发起表示调用方提出任务，接纳表示执行对象已经保存所需配置，完成表示本次结果可以判读；忙状态不等于结果有效。请求可能等待或被取消，需定义等待上界、取消后的响应，以及旧任务结果到达时的处理。内部任务代次用于识别这类过期响应，与逐样本输入标识无关。

跟踪与同步可以在各通道内自主运行，总体控制器依据阶段事件安排资源。控制器不需要每个积分周期下发逐次乘加指令，也不应将一次电文校验失败直接等同于载波失锁。分别定义跟踪、同步、时间和观测的有效条件，再确定事件引起哪些状态变化。

### A1.7 通过运行场景核查架构

接口表写全后，用具体运行场景走一遍系统，更容易发现缺少的信号。例如，捕获尚未完成时任务被取消，或者跟踪恢复时旧结果才返回，控制器需要据什么作判断？按触发、请求、接纳、结果期限和后续动作记录这些过程，再把容易混淆的情况写成验证断言。

**（1）冷启动与搜不到信号。**描述候选卫星搜索次序、资源占用及未发现结果后的动作。星历或场景上可见不等于接收机已经检测到可用信号；无辅助搜索依据接收结果更新状态，场景真值只在评估端使用。

**（2）捕获成功与初值移交。**确认频码初值对应哪个内部样本位置，以及跟踪实际启动相隔多长时间。若已过去若干样本，应推进相位或采用本组定义的对齐办法，并证明初值仍在跟踪拉入范围内。

**（3）卫星逐渐不可用与重新出现。**区分质量下降、短时遮挡、持续失锁和通道释放，定义状态保持时限和重捕请求。被释放通道接收到旧任务完成事件时，不能覆盖新分配卫星的状态；其他健康通道持续处理。

**（4）繁忙时刻与输出阻塞。**同时结束 12 个积分窗口，并叠加捕获完成、卫星替换或短时输出阻塞，检查队列、仲裁和完成期限。系统无法继续提供有效定位数据时，应清楚报告状态并按设计恢复。

### A1.8 架构阶段的记录与验收

架构阶段的成果应能让人沿输入一直追踪到结果。保留一张总体图说明对象和信息流，用职责、接口、时间预算及场景记录解释细节，再以行为仿真或原型结果检查各部分能否共同执行。后续算法改变时，先检查是否影响这些外部约定。

验收时说明：哪些信息来自 SRAM 样本，哪些信息在本地产生，哪些结果从导航电文及相位恢复；哪些对象并行运行，哪些动作等待事件；各项计算何时完成，发生失锁或超时时由谁处理。内部算法尚未确定的部分可给出待探索的问题和可验证的外部约定，后续用模块设计结果补充实现证据。

# 附录 2 AI 协同设计方法建议

使用 AI 设计电路时，提出清楚的问题、判断方案是否合理和读懂验证结果，仍是完成项目的关键。本实验建议先写总体方案、实施步骤方案和设计规范，再让 AI 在这些约定下协助查资料、比较方案、编写代码与脚本、分析工具结果。设计者负责总体规划、中间判断和最终审核，AI 提供可检验的建议与实现。本附录用项目中的实际任务说明这一工作方式，可根据已有基础和工具条件调整。

## A2.1 AI 与 EDA 结合的工作方式

AI 可以读资料、生成代码和解释报告，EDA 工具则按明确模型执行综合、验证和实现。把两者连接起来，常见过程是 AI 提出操作、工具产生结果、设计者检查证据后决定下一步。ChipNeMo 研究了工程问答、EDA 脚本生成和问题报告分析，展示了领域资料与检索上下文的作用。[A2-R1] Synopsys 和 Cadence 在 2026 年的公开资料进一步描述了结合专用工具的设计、验证、调试与实现优化流程。[A2-R2，A2-R3]

这些工作提示本实验将 AI 建议连接到可执行、可检查的工具过程。生成 RTL 后运行独立检查；生成约束后核对覆盖对象；提出时序修复后比较实际报告。自然语言说明可以帮助理解设计，正确性仍由电路行为和工具证据判断。

研究成果与厂商公告对应特定任务、产品和使用条件。公开资料中的新型智能体功能，并不表示配套 Design Compiler 或经典 ICC 已经包含这些功能。本实验可用本地资料、受控的脚本执行和人工审核实践相同的协同原则，具体自动化程度以现有环境为准。

## A2.2 用三个文档组织每项任务

三个文档帮助把一个宽泛任务变成可执行的工作。总体方案说明做什么以及主要思路，实施步骤方案说明按什么顺序推进，设计规范说明每一步遵循哪些接口、编码或工具规则。先后形成这三部分，再开展实现和验证；小任务可放在同一文件中，内容能查清即可。

**（1）总体方案确定目标与选择依据。**写明任务目标、输入和预期结果、功能边界、采用的技术思路、接口与时间预算、验证方法及尚待解决的问题。模块设计可提出有依据的候选进行比较；确定选择后，以当前采用方案组织实现。

**（2）实施步骤方案安排工作与判定节点。**按依赖关系拆分可执行步骤，逐步写明输入版本、操作目标、检查项目、成功证据、失败停止位置和下一步条件。将高风险

假设提前用小模型或小规模工具试验核查，避免在完整集成后才发现接口或约束不成立。

**（3）设计规范限定实现和工具使用规则。**RTL 规范规定端口、复位、时钟域、状态、定点数、溢出、参数和可综合写法；DC 与 ICC 脚本规范规定环境、库和宏、路径、阶段顺序、约束、报告、输出及错误退出。规范先查阅适用手册和已有配置，记录版本，再转化为可执行的检查项。

三个文档可以随验证结果迭代。更换算法时同步更新总体方案、受影响步骤和定点规范；改变接口时同步更新调用方及验证；调整脚本阶段时核对输入输出和失败退出规则。项目给定的功能、采样率、时钟及工艺条件按规定执行，不能通过修改条件制造通过结果。





**图 A2-1 三个文档约束下的 AI 协同设计与工具验证**

## A2.3 设计者的规划、判断与决策

设计者的主要工作是把局部结果放回整个系统判断。AI 提出一种更快的相关器后，要进一步考虑它是否增加存储、改变结果时间或影响 12 通道调度；AI 报告测试通过后，还要确认测试是否覆盖所关心的问题。总体规划、中间判定和最终决策围绕这些联系展开。

**（1）总体规划关注系统影响。**把性能指标分解到功能、接口、计算时间及资源上，识别当前最影响项目进度或性能的问题，安排两人分工和阶段检查。对局部优化同时检查其对同步、观测时间和后端实现的影响。

**（2）中间判断关注证据质量。**检查方案依据是否来自适用信号与工具版本，仿真是否覆盖关键场景，报告是否对应当前设计。发现缺失依据、工具未成功执行或结果互相矛盾时，先补证据和定位原因，再决定修改。

**（3）创新思考关注可验证的改进。**提出有关捕获效率、灵敏度、动态支持、资源复用或实现流程的新思路，说明预期改善的机制和可能代价。用统一场景比较实际效果，区分原创设计、已有方法组合和工程优化。

**（4）最终审核关注完整项目。**核查功能、性能实测、约束覆盖、时序、DRC 与 LVS 是否来自同一版本，确认报告能够解释取舍和失败案例。能够说明采用了什么、舍弃了什么、依据是什么，是 AI 协同中的核心能力。

日常执行可在明确范围内自动进行，关键设计选择和验收结论由组内成员判断。无需逐条批准重复性操作，但应对目标变化、规范变更、证据缺失和超出执行范围的情况设置停止点。

### A2.4 使用 Nature skills 辅助资料和方案

技能文件把一类任务常用的步骤与质量检查写成可重复采用的指导。例如，可以用 nature-writing 帮助组织方案文字，用 nature-figure 整理原理图，用文献相关技能查找和核验依据。先阅读本地已安装技能的 SKILL.md，再提供本项目要求和资料；技能辅助工作，具体技术结论仍依据原文和验证结果判断。

**表 B-1 使用 Nature skills 辅助资料和方案**

| 任务 | 可使用的技能 | 提供给 AI 的内容与核查重点 |
| --- | --- | --- |
| 总体方案、步骤与规范撰写 | nature-writing | 项目要求、已确认依据和提纲；核查职责、概念层次、论据与结论 |
| 架构图、数据图及图注 | nature-figure | 模块、信号方向、数据单位和时间约定；核查连接、比例和可读性 |
| 原理论文检索与比较 | nature-academic-search | 信号体制、待解决问题、适用场景；核查原文及方法边界 |
| 文献精读与设计提问 | nature-paper-card、nature-reader | 原文及关注章节；区分论文方法、实验条件和本项目待验证假设 |

| 任务 | 可使用的技能 | 提供给 AI 的内容与核查重点 |
| --- | --- | --- |
| 引用信息核验 | nature-ref-verifier | 已采用文献列表；核对题目、作者、年份和来源 |

先给技术内容，再要求表达和绘图。撰写捕获方案时，提供 B1I D1、NH 翻转、输入采样率、搜索范围和资源条件；绘制总体图时，提供已确定的对象接口和时间预算。让 AI 按实际依据整理，而不凭排版样例补造电路、数据或测试结果。

本指导书的中文表述、宋体字号和实验要求优先用于课程文档。技能中的论文写作格式可按任务取用，不需要将实验方案改成投稿论文体例。技能能够协助组织工作，EDA 命令及工艺约束仍以配套版本的帮助和配置为依据。

### A2.5 建立适量、明确的设计上下文

AI 给出的建议会受到所见资料影响。只提供一句“写一个捕获模块”，容易遗漏输入格式、信号特点和时间要求；提供当前方案、接口、配置及一段失败证据，讨论就更具体。上下文优先选与当前任务有关且版本一致的内容，避免把新旧约定混在一起。

**（1）需求与技术依据说明任务边界。**列出项目固定要求、当前模块目标、相关 ICD 条目和已选方法，注明尚未确定的参数。将引用原文与本组推论分开，便于检查依据是否支持设计决定。

**（2）工程与环境信息说明执行条件。**提供顶层、目录规则、工具版本、合法库视图和执行入口的必要说明。涉及工艺库及受限设计内容时，使用获准环境和必要的摘录，不把保密库文件上传到未获准服务。

**（3）失败证据说明实际问题。**给出可复现配置、触发步骤、关键日志、期望与实测差异、相关波形或报告片段。让 AI 先提出可检验的原因与区分方法，再修改设计。

**（4）输出要求说明怎样检查工作。**指定要返回的文件、修改范围、引用来源、验证结果及未解决问题。对尚未运行的测试标注“待执行”，对估计值标注假设，避免把文字分析写成完成证明。

### A2.6 方案探索、RTL 实现与独立验证

AI 参与 RTL 设计时，可以先解释候选结构和预期波形，再生成实现。每轮修改围绕一个能够观察的问题展开，例如窗口末样本是否漏加，随后用独立算例或参考模型检查。这样，代码变化与结果变化能够对应，是否保留由仿真及检查证据决定。

**（1）用小模型比较关键选择。**对捕获先比较搜索代价、积分与翻转处理，对跟踪先比较带宽、阶数及动态误差，对共享资源先比较周期预算和最繁忙时刻。比较条件保持一致，同时记录数值精度与计算时间。

**（2）从接口到局部实现逐步推进。**输入端口、结果端口、有效条件、复位与时钟先可检查，再补充算法电路和内部控制。让 AI 说明位宽、符号、饱和和边界样本的处理依据，逐项与设计规范核对。

**（3）用不同依据检查实现。**参考模型按数学定义和 ICD 建立，测试激励覆盖边界与异常，RTL 按选定电路实现。即使这些工作均有 AI 参与，也应分别审查依据，避免把同一错误代码复制成“参考答案”。可结合断言、人工构造用例及配套检查程序交叉验证。

**（4）用回归记录控制修改影响。**修复后先复现原失败场景，再运行受影响模块和系统场景。记录版本、输入配置、实际执行命令或入口、结果文件和结论；未执行的项目保留待验状态。

### A2.7 DC 与 ICC 脚本的探索和审核

EDA 脚本对工具版本、库和约束较敏感，先让 AI 探索环境并整理规范，再逐段生成脚本。按“环境探查—规范形成—分阶段生成—实际执行—报告核对”推进，每一步确认实际对象和结果后再继续。仅凭脚本文字或命令成功返回，还不足以说明设计已正确分析。

**（1）综合阶段核查设计与约束。**DC 脚本先确认读取和展开对象，再检查时钟、输入输出、电气条件及模式。组合使用 check_design、check_timing、report_clock、report_port、report_timing 和约束相关报告，核对寄存器到寄存器、输入到寄存器、寄存器到输出及输入到输出四类基本路径。命令选项按第八章及本机版本核验，端口和时序例外的对象集合检查为空、漏选和误选情况。

**（2）物理实现阶段核查每步输入与结果。**经典 ICC 脚本对应导入、布局、电源、放置、时钟树、布线及寄生分析，保存检查点和阶段报告。AI 提出拥塞、时序或连接修复时，说明影响对象及预期变化，再用实际工具报告比较。具体命令遵循第九章配套版本，避免套用 ICC2 或其他工具语法。

**（3）执行错误应在对应阶段停止。**日志出现库缺失、顶层错误、约束对象为空或关键检查失败时，保留失败证据，定位原因后再继续。报告解析结果同时保留原始日志，不能仅凭 AI 总结判断工具是否成功。

**（4）优化同时核查代价和合法性。**比较同一模式和工艺条件下的时序、面积及其他适用指标。时钟、RC 角和例外规则按配套配置执行；false path 与 multicycle path 按功能依据审查。最终时序结果与 DRC、LVS 对应同一最终版本。

### A2.8 组织一次可复查的 AI 迭代

一次可复查的 AI 迭代可以很小：给出一个明确问题和当前证据，比较建议，执行选定修改，再检查结果。关键是保存输入条件和作出决定的理由，使后续能够理解这次修改解决了什么。下面给出可调整的组织顺序。

**（1）限定本轮目标。**引用三个文档的版本，指出当前问题、允许修改的范围、保持的接口和预期检查结果。

**（2）先形成解释和验证步骤。**让 AI 指出依据、待验证假设和区分故障原因的检查，不直接进行大范围修改。涉及新方法时，先估计资源和时间代价。

**（3）实施并记录工具事实。**保存修改差异，运行约定检查，记录退出状态、关键报告、波形和性能结果。执行耗时与信号时间分别记录。

**（4）由设计者作出阶段判断。**核对证据后决定采用、修改或撤回；若失败原因重复出现，缩小问题、补充观测或重新检查假设。给迭代设置明确范围和停止条件，避免无依据地反复改动。

**（5）更新当前设计记录。**将采纳的选择同步到总体方案、实施步骤和规范，记录未解决问题及下一项任务。保留关键判断，通常无需保存全部对话作为报告正文。

### A2.9 可调整的任务提示模板

提示可以看作对当前任务的一份简短说明。把目标、依据、边界、步骤和验收证据交代清楚，AI 就更容易围绕同一个问题工作。下面的模板用于组织这些信息，模块名称和文件可替换，算法和脚本答案仍由探索与验证形成。

方案探索提示：请依据所附项目要求、接口和参考资料，分析当前模块的输入、结果及完成期限，比较适用设计思路的前提、精度、计算量和验证风险。先形成总体方案与待验证问题，再提出实施步骤和设计规范提纲。缺少依据的结论请标出，不推测工艺或工具配置。

RTL 实现提示：请按总体方案、实施步骤方案和 Verilog 规范的指定版本完成本轮模块任务。先核对端口、位宽、复位、握手和时间预算，再列出验证用例并实现。遵守约定的接口范围，报告实际执行结果、对应文件及未完成检查。

脚本规范提示：请先查阅配套工具版本的帮助和配置，整理 DC 或 ICC 脚本规范。逐阶段列出输入、合法操作、成功证据、失败退出位置和输出，说明如何发现漏约束对象及遗漏分析场景。规范经核查后，再按步骤生成和运行脚本。

故障分析提示：请根据本次版本、输入、日志和波形，提出可以用现有证据区分的故障原因，按检查代价安排验证顺序。解释拟修改内容与原因之间的关系。修复后复现原用例，并检查受影响的功能和时间约束。

### A2.10 过程记录、创新与成果评价

AI 协同的成效从设计理解和实际结果评价。记录关键问题、候选取舍和工具证据，说明据此作出的决定；调用次数与代码量不能代表设计质量，创新想法也需要比较和验证。

项目报告按第十一章保存方案权衡、仿真证据及 AI 核查记录。创新说明以实际方法和实验为依据，写明差异、适用条件与代价；有研究价值的结果可继续整理为论文，准确说明引用和贡献。

### A2.11 方法参考资料

以下研究论文与厂商公告用于了解 AI 与 EDA 的发展，查阅日期为 2026 年 9 月 13 日。应用相关方法时，核对原文范围及本地 DC、ICC 环境。

参考资料[A2-R1]：Mingjie Liu 等，ChipNeMo: Domain-Adapted LLMs for Chip Design，arXiv:2311.00176，2023（2024 年更新）。工程问答、EDA 脚本生成与问题分析研究。DOI：10.48550/arXiv.2311.00176。原文：https://arxiv.org/abs/2311.00176 。

参考资料[A2-R2]：Synopsys，Synopsys Advances Agentic AI Chip Design with AMD and Microsoft，2026 年 7 月 27 日。公开公告描述调试和实现优化智能体工作流，并涉及 Fusion Compiler 及评估部署条件。原文：https://news.synopsys.com/2026-07-27-Synopsys-Advances-Agentic-AI-Chip-Design-with-AMD-and-Microsoft 。

参考资料[A2-R3]：Cadence，Cadence Unleashes ChipStack AI Super Agent, Pioneering a New Frontier in Chip Design and Verification，2026 年 2 月 10 日。公开公告描述前端设计、验证及与 EDA 工具结合的流程。原文：https://www.cadence.com/en_US/home/company/newsroom/press-releases/pr/2026/cadence-unleashes-chipstack-ai-super-agent-pioneering-a-new.html 。